Circuitos Digitais

Circuitos Digitais
INF01058
Chaveamento
Nível lógico ‘1’
Circuitos
Digitais
Sinal Ideal
Nível lógico ‘0’
Nível lógico ‘1’
Sinal Real
Nível lógico ‘0’
V(t)
5V
‘1’
Portas Lógicas CMOS:
Aspectos Temporais e Elétricos
x
Aula 6
0V
‘0’
t
Circuitos Digitais
Níveis de Tensão
Circuitos Digitais
Margem de Ruído
V(t)
5V
típico
min.
0V
máx.
típico
‘1’
Voh
min.
Vih
Vil
5V
máx.
Vol
sinal de saída
V(t)
x
‘1’
Voh
‘0’
Vih
x
Vil
‘0’
t
sinal de entrada
0V
Vol
• Vil máx. - maior tensão de entrada aceitável como sendo nível lógico ‘0’
• Vih min. - menor tensão de entrada aceitável para nível lógico ‘1’
• Vol típico - tensão normalmente gerada na saída da porta lógica para nível lógico ‘0’
• Voh típico - tensão normalmente gerada na saída da porta lógica para nível lógico ‘1’
• Vol máx. - maior tensão encontrada na saída da porta lógica para nível lógico ‘0’
• Voh min. - menor tensão encontrada na saída da porta lógica para nível lógico ‘1’
t
* O menor valor dessas diferenças é que define a Margem de Ruído !!!
Circuitos Digitais
Características Temporais (timing)
timing)
Circuitos Digitais
Capacitância de ‘Gate’
Gate’
C = dQ / dV
G
+
S
++Q++
V
D
E
C
-- Q --
dielétrico
(isolante)
S
Circuitos Digitais
Circuitos Digitais
Tempos de subida e descida
r I
E
R
S2
C
r
5V
r
R
S1
90%
90%
Sinal de
saída
10%
10%
Sinal de
entrada
S3
C
R
0V
I
tr
5V
Sinal de
saída
Sinal de
entrada
0V
tf
t
• tr - Tempo de subida (rise time)
• tf - Tempo de descida (fall time)
t
Circuitos Digitais
Tempo de Propagação de um Sinal
5V - high
Sinal de
saída
50%
50%
Sinal de
entrada
0V - low
t
td-lh
Circuitos Digitais
Consumo (Dissipação de Potência)
Potência)
td-hl
• Corrente de Carga:
Carga: Iout
• Corrente de CurtoCurto-Circuito:
Circuito: Icc
• consumo estático ≈ 0
• consumo dinâmico (transição) = Iout + Icc
• consumo total = estático + dinâmico
r
Iout
‘0 ’
Vout
R
• tdd-lh
lh - Tempo de atraso de propagação do sinal de saída quando este passa do
t
nível lógico ‘0’ para o nível lógico ‘1’ (delay time _ low-high)
• td-hl - Tempo de atraso de propagação do sinal de saída quando este passa do
Ivcc
R
‘1 ’
C
‘0 ’
r
Icc
nível lógico ‘1’ para o nível lógico ‘0’ (delay time _ high-low)
• td - Tempo de atraso de propagação MÉDIO do sinal de saída (delay time)
td = (td-lh
d-lh + td-hl ) / 2
t
* A variação de W e L afeta no
tempo de transição dos sinais e
no consumo da porta lógica.
lógica.
Circuitos Digitais
Fanin e Fanout
• Fanin (fin) - é o valor da capacitância de entrada normalizada em
função de uma capacitância de referência.
• Fanout (fout) - é a soma das capacitâncias de entrada
normalizadas que uma porta lógica tem conectada a sua saída.
Referência
fanin = 1
C
fanin = 2
W
L
2C
fanin = 4
4C
fin
2W
L
2W
2L
1
fout = 4
2
1
Circuitos Digitais
O fanout de uma porta lógica afeta diretamente as características
de tempo de propagação do sinal de saída (atraso) e consumo de
corrente (potência) fornecida pela Fonte de Tensão .
Exemplo:
Exemplo:
td
fout = 1
INV
1ns
AND2 2ns
XOR3 1.5ns
...
fout =2
1.2ns
2.5ns
1.7ns
fout = 3
1.4ns
3ns
1.9ns
...
Circuitos Digitais
Estudo de caso
Circuitos Digitais
Capacitâncias/Resistências
em um Transistor
INVERSORES em Anel
O que é?
N inversores em anel.
Dreno
Lado
W (largura) do transistor
( Exemplo 1 um )
L (comprimento) do transistor
( Exemplo 0,3um )
W
Fonte
Variação contínua 0--> 1 --> 0--> em
cada nó se N é ímpar.
AD=1.1P PD=3.2U AS=1.1P PS=3.2U

Conhecido como “ oscilação” ou
“corrida” se N é ímpar


Latch bi-estável de N é par.
Resultado de Simulação Elétrica
com Simulador SPICE para
N = 7.
0.4u
AD=1.1P PD=3.2U AS=1.1P PS=3.2U
0.4u
0.3u
Para AMS 0,35u
Área = W * Lado
Perímetro = 1*W + 2*Lado