Títol Autor Eduardo 14-05-2008 de 16:00 a 18:00. Sala 331 del DEEEA

Títol
Diseño de Alta Velocidad
Autor
Eduardo Boemo
Data i lloc 14-05-2008 de 16:00 a 18:00. Sala 331 del DEEEA
En este seminario se presentan los principales fundamentos de pipelining y se
muestran algunos casos en tecnología FPGA. Aunque el pipelining o segmentación es
un camino directo para acelerar un circuito, las contrapartidas son múltiples: aumento
de la latencia, utilización de gran cantidad de registros e interconexión, requerimiento
de una señal de reloj con bajo skew, y aparición de picos de consumo en fase con el
reloj, factores todos que son particularmente crítico a nivel bit. Los fundamentos de
estos circuitos se establecen en la década del '60 a partir de la confluencia de dos
conceptos aislados: regularidad y segmentación. Los principales puntos analizados
son la interdependencia entre velocidad, ocupación de recursos, disipación de
potencia, influencia del CAD, granularidad y estrategia de implementación.