Añadir a la recogida (s) Añadir a salvo
  1. Ninguna Categoria

Títol Autor Eduardo 14-05-2008 de 16:00 a 18:00. Sala 331 del DEEEA

Anuncio 
Títol
Diseño de Alta Velocidad
Autor
Eduardo Boemo
Data i lloc 14-05-2008 de 16:00 a 18:00. Sala 331 del DEEEA
En este seminario se presentan los principales fundamentos de pipelining y se
muestran algunos casos en tecnología FPGA. Aunque el pipelining o segmentación es
un camino directo para acelerar un circuito, las contrapartidas son múltiples: aumento
de la latencia, utilización de gran cantidad de registros e interconexión, requerimiento
de una señal de reloj con bajo skew, y aparición de picos de consumo en fase con el
reloj, factores todos que son particularmente crítico a nivel bit. Los fundamentos de
estos circuitos se establecen en la década del '60 a partir de la confluencia de dos
conceptos aislados: regularidad y segmentación. Los principales puntos analizados
son la interdependencia entre velocidad, ocupación de recursos, disipación de
potencia, influencia del CAD, granularidad y estrategia de implementación.
Documentos relacionados
4. Arquitectura Paralela
4. Arquitectura Paralela
actividades419.pdf
actividades419.pdf
práctica 8: contador síncrono con quartus ii - IIT
práctica 8: contador síncrono con quartus ii - IIT
APLICACIÓN PARA LA SIMULACIÓN Y APRENDIZAJE DEL FUNCIONAMIENTO DE UN MICROPROCESADOR SEGMENTADO
APLICACIÓN PARA LA SIMULACIÓN Y APRENDIZAJE DEL FUNCIONAMIENTO DE UN MICROPROCESADOR SEGMENTADO
Enunciado
Enunciado
Practica 7. Procesos y divisor de frec. FCHE 2015-03-23
Practica 7. Procesos y divisor de frec. FCHE 2015-03-23
FPGA
FPGA
Performance/Pipelining
Performance/Pipelining
Implementación en FPGA de un sistema totalmente digital de
Implementación en FPGA de un sistema totalmente digital de
Spanish
Spanish
Introducción
Introducción
CAPITULO II MARCO TEÓRICO 2.1
CAPITULO II MARCO TEÓRICO 2.1
Otosífilis como causa de desviación en skew y vértigo posicional
Otosífilis como causa de desviación en skew y vértigo posicional
Tecnologías y Arquitecturas, Parte 1
Tecnologías y Arquitecturas, Parte 1
diseño y análisis de la respuesta temporal de un controlador de
diseño y análisis de la respuesta temporal de un controlador de
Proyecto de Sistemas Informáticos - E
Proyecto de Sistemas Informáticos - E
field programmable gate arrays (fpgas)
field programmable gate arrays (fpgas)
Velocimetría PIV en tiempo real basada en lógica programable FPGA
Velocimetría PIV en tiempo real basada en lógica programable FPGA
tfm447 - Repositorio Principal
tfm447 - Repositorio Principal
TEG-UCV01
TEG-UCV01
Adecuaci´on de la granularidad de las comunicaciones en
Adecuaci´on de la granularidad de las comunicaciones en
Introducción a los dispositivos F.P.G.A.
Introducción a los dispositivos F.P.G.A.
Descargar
Anuncio
Anuncio