Roger L. Tokheim - PRINCIPIOS DIGITALES 3. ED. - Schaum

PRINCIPIOS
DIGITALES
,
Roger L. Tokheim
TERCERA EDICION
•...••
609 problemas resueltos,
desarrollados
resueltos, perfectamente desarrollados
---
--~---
430 problemas suplementarios, que contribuyen aa la
consolidación
consolidación de los conocimientos adquiridos
adquiridos
•
Proporciona la información
información necesaria para que el lector
pueda resolver los problemos
problemas de electrónica digital
digital que
puedan presentarse como esíudioníe,
estudiante, técnico oo ingeniero
ingeniero
•
PRINCIPIOS
PRINCIPIOS
DIGITALES
DIGITALES
Tercera edición
Tercera
CONSULTORES EDITORIALES
EDITORIALES
CONSULTORES
AREA DE INFORMATICA
INFORMATICA yy COMPUTACION
COMPUTACION
Antonio Vaquero
Vaquero Sánchez
Sánchez
Antonio
Catedrático de Lenguajes
Lenguajes y Sistemas
Sistemas Informáticos
Informáticos
Catedrático
Escuela Superior
Superior de Informática
Informática
Escuela
Universidad Complutense
Complutense de Madrid
Madrid
Universidad
ESPAÑA
ESPAÑA
Gerardo Quiroz
Quiroz Vieyra
Vieyra
Gerardo
Ingeniero en Comunicaciones
Comunicaciones y Electrónica
Electrónica
Ingeniero
ESIME del Instituto
Instituto Politécnico
Politécnico Nacional
Nacional
por la ESIME
Profesor de la Universidad
Universidad Autónoma
Autónoma Metropolitana
Metropolitana
Profesor
Unidad Xochimilco
Xochimilco
Unidad
MEXICO
MEXICO
Traduci
JUj
Dep
Facl
Uni
Revisió
AN
Cate
Escl
Uni
IV
NUEVA Y
•
p
PRINCIPIOS
PRINCIPIOS
DIGITALES
DIGITALES
Tercera edición
ROGER L. TOKHEIM
TOKHEIM
ROGER
Henry
Henry Sibley
Sibley High
High School
School
Mendota
Mendota Heights,
Heights, Minnesota
Minnesota
Traducción:
JUAN
JUAN MANUEL
MANUEL SANCHEZ
SANCHEZ
Departamento
Informática y Automática
Departamento
de Informática
Automática
Facultad
Ciencias Físicas
Físicas
Facultad de Ciencias
Universidad Complutense
Madrid
Universidad
Complutense de Madrid
Revisión
Revisión técnica:
ANTONIO
VAQUERO SANCHEZ
SANCHEZ
ANTONIO VAQUERO
Catedrático de Lenguajes
Lenguajes y Sistemas
Sistemas Informáticos
Informáticos
Catedrático
Escuela
Escuela Superior
Superior de Informática
Informática
Universidad Complutense
Universidad
Complutense de Madrid
Madrid
McGraw-Hill
McGraw-Hill
MADRID.
AIRES. CARACAS.
MADRID. BUENOS
BUENOS AIRES.
CARACAS. GUATEMALA.
GUATEMALA. LISBOA.
LISBOA. MEXICO
NUEVA YORK.
YORK. PANAMA.
PANAMA. SAN JUAN.
JUAN. SANTAFE DE
DE BOGOTA.
BOGOTA. SANTIAGO.
SANTIAGO. SAO PAULO
PAULO
AUCKLAND
AUCKLAND • HAMBURGO
HAMBURGO • LONDRES.
LONDRES. MILAN
MILAN • MONTREAL
MONTREAL • NUEVA
NUEVA DELHI
DELHI
PARIS.
ANC ISCO . SIDNEY • SINGAPUR • STo
NTa
PARIS. SAN
SAN FR
FRANCISCO.
STo LUIS.
LUIS. TOKIO.
TOKIO. TaRa
TORONTO
Capítulo 1.
Capítulo 2.
PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES (Tercera
(Tercera edición)
edición)
No
No está permitida
permitida la reproducción
reproducción total
total o parcial
parcial de este libro,
libro, ni su tratamiento
tratamiento
informático,
informático, ni la transmisión
transmisión de ninguna
ninguna forma
forma o por
por cualquier
cualquier medio,
medio, ya sea
sea
electrónico,
electrónico, mecánico,
mecánico, por
por fotocopia,
fotocopia, por
por registro
registro uu otros
otros métodos,
métodos, sin el permiso
permiso
previo
previo yy por
por escrito
escrito de los titulares
titulares del Copyright.
Copyright.
Capítulo 3.
DERECHOS
1995, respecto
respecto aa la
la segunda
segunda edición
edición 'en
'en español,
español, por
por
DERECHOS RESERVADOS
RESERVADOS © 1995,
McGRAW-HILLjINTERAMERICANA
McGRAW-HILLjINTERAMERICANA DE
DE ESPAÑA,
ESPAÑA, S.
S. A.
A. U.
Edificio
Edificio Valrealty,
Valrealty, l."
La planta
planta
Basauri,
Basauri, 17
17
28023
28023 Aravaca
Aravaca (Madrid)
(Madrid)
Traducido
Traducido de
de la
la tercera
tercera edición
edición en
en inglés
inglés de
de
DIGITAL
DIGITAL PRINCIPLES
PRINOPLES
Copyright
© MCMXCIV,
MCMXCIV, por
por McGraw-Hill,
McGraw-Hill, Inc.
Inc.
Copyright ©
ISBN:
ISBN: 0-07-065050-0
0-07-065050-0
ISBN:
ISBN: 84-481-1737-9
84-481 - 1737-9
Depósito
Depósito legal:
legal: M.49.967-2000
M. 49.967-2000
Editor
Editor de
de lala edición
edición en
en español:
español: Andrés
Andrés Otero
Otero
Compuesto
Compuesto en:
en: FER,
FER, Fotocomposición,
Fotocomposición, S.
S. A.
A.
Impreso
Impreso en:
en: Lavel,
Lavel, S.
S. A.
A.
IMPRESO
IMPRESO EN
EN ESPAÑA
ESPAÑA -- PRINTED
PRINTED IN
IN SPAIN
SPAIN
Capítulo 4.
CONTENIDO
CONTENIDO
PROLOGO
PROLOGO
Capítulo 1.
Capítulo
NUMERO S UTILIZADOS
UTILIZADOS EN ELECfRONICA
ELECfRONICA DIGITAL .........
NUMERO
1.1.
1.1.
1.2.
1.2.
1.3.
1.3.
1.4.
lA.
Capítulo
Capítulo 2.
2.
1
1
7
11
11
CODIGOS
CODIGOS BINARIOS . ...... ... ..... .. . ..........................
18
Introducción ........ .... ............................. .... ....
Códigos
Códigos binarios con peso
peso .. .. ........... ..... .. . ...... . . ......
Códigos binarios sin peso .....................................
Códigos
Códigos
Códigos alfanuméricos
alfanuméricos ........................................
18
18
18
18
22
22
27
27
PUERTAS
PUERTAS LOGICAS BASICAS ........ ... ...... ... .. ... ... ... ....
32
3.1.
3.1.
3.2.
3.2.
3.3.
3.3.
3.4.
304.
3.5.
3.5.
3.6.
3.6.
Capítulo
Capítulo 4.
4.
1
Introducción ..... .. .......................... .. ............ . .
Números binarios ...... . ............................... ... .. .
Números hexadecimales
hexadecimales ..... .. ............. . ........... .. .....
Números en complemento a 2 ................... . .............
2.1.
2.1.
2.2.
2.2.
2.3.
2.3.
204.
2.4.
Capítulo
Capítulo 3.
ix
Introducción .................................................
La puerta AND .......................... ..... .......... . ....
La puerta OR .... ... ....... ..... .... ........ .. ..............
La puerta NOT ........... . . . . .. ........... . . ........ ..... ...
Combinación de puertas lógicas
lógicas ......... ... .. ... ....... . . .. ....
lógicas prácticas
prácticas ..........................
Utilización de puertas lógicas
32
32
32
36
36
39
39
41
41
45
45
OTRAS PUERTAS
PUERTAS LOGICAS ............ .................... ... ..
54
4.1.
4.1.
4.2.
4.2.
4.3.
4.3.
4.4.
404.
4.5.
4.5.
4.6.
4.6.
4.7.
4.7.
4.8.
4.8.
Introducción .................................................
La puerta NAND .... .................. . .....................
La puerta NOR ... ... .. ... .............................. . ....
exclusiva .......... . ............................
La puerta OR exclusiva
exclusiva ........ . ........... . .... ............
La puerta NOR exclusiva
Conversión de puertas utilizando inversores
inversores .......... . ...... . .. . .
Conversión
NAND como puerta universal
universal ..... .. .. .... ... ... .. ............
lógicas prácticas
prácticas ..........................
Utilización de puertas lógicas
54
54
54
54
57
57
58
58
61
61
62
62
66
66
68
68
v
-----------------------------------------------------------------------------~---vi
CONTENIDO
Capítulo 5.
Capítulo 6.
Capítulo 7.
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMAS
5.1. Introducción
.5.2. Expresiones booleanas en forma de suma de productos
5.3. Expresiones booleanas en forma de producto de sumas
5.4. Utilización de los teoremas de De Morgan
5.5. Utilización de la lógica NAND
5.6. Utilización de la lógica NOR
5.7. Diagramas de Karnaugh
5.8. Diagramas de Karnaugh con cuatro variables
5.9. Utilización de diagramas con expresiones en forma de maxterms
5.10. Términos irrelevantes en los diagramas de Karnaugh
5.11. Diagramas de Karnaugh con cinco variables
78
78
79
81
85
87
90
93
96
100
104
106
CIRCUITOS INTEGRADOS TTL Y CMOS: CARACTERISTICAS
E INTERFACE S
6.1. Introducción
6.2. Términos de los CI digitales
"'........
6.3. Circuitos integrados TTL
6.4. Circuitos integrados CMOS
6.5. Interfaces entre CI TTL y CMOS
6.6. Interconexión TTL y CMOS con conmutadores. . . . . . . . . . . . . . . . ..
6.7. Interconexión (interfaz) TTLjCMOS con dispositivos de salida
6.8. Conversión DjA y AjD
117
117
118
123
128
133
141
145
148
CONVERSION DE CODIGOS
7.1. Introducción
7.2. Codificación
7.3. Decodificación: BCD a decimal
7.4. Decodificación: BCD a código de siete segmentos
7.5. Visualizadores de cristal líquido
7.6. Controladores de LCD
7.7. Visualizadores fluorescentes de vacío
7.8. Control de visualizadores VF con CMOS
. 158
. 158
. 159
. 162
. 166
. 172
. 175
. 179
. 183
Capítulo 9.
Capítulo 10. (
1
1
1
1
1
1
1
Capítulo 11. I
I
I
I
I
I
Capítulo 12.
Capítulo 8.
CIRCUITOS ARITMETICOS y ARITMETICA BINARIA
8.1. Introducción
8.2. Suma binaria
8.3. Resta binaria
8.4. Sumadores y restadores paralelos
8.5. Utilización de sumadores completos
. 192
. 192
. 192
. 197
. 202
. 209
CONTENIDO
78
78
79
81
85
87
90
93
96
100
104
106
Capítulo 9.
Capítulo
vii
Utilización de sumadores
sumadores para la resta ........ . .......... .. .....
8.6. Utilización
complemento a 2 ............... . ....... . .. ...
8.7. Suma y resta en complemento
212
217
FLIP-FLOPS y
y OTROS
OTROS MUL
MUL TIVIBRADORES
TIVIBRADORES ....................
FLIP-FLOPS
Introducción . . .... . ....... . .................... . .... . ........
9.1. Introducción
RS .. ........... .. ....... ......... ..... .............
99.2.
. 2. Flip-flop RS
RS síncrono
síncrono ............ .... . .... .. . .. ........... . ...
9.3. Flip-flop RS
D . ......................... .. .................. . ...
9.4. Flip-flop D
9.5.. Flip-flop JK
JK ...... .. .. .. ....... . .............................
9.5
flip-flops . ........... . ... .. ......... ... ..... ....
9.6. Disparo de los flip-flops
Multivibradores astables: relojes ...... .. . ......... . . .......... . .
9.7. Multivibradores
Multivibradores monoestables
monoestables . ........... .. ....................
9.8. Multivibradores
230
230
230
233
236
239
244
249
253
AS
117
117
118
123
128
133
141
145
148
158
158
159
162
166
172
175
179
183
192
192
192
197
202
209
Capítulo 10. CONTADORES
CONTADORES .... ... ... . ..... . .... ... .... .. ............. ........ 260
Capítulo
10.1. Introducción
10.1.
Introducción . ...... .. ...................... . ........... . . . ... 260
10.2. Contadores
Contadores de rizado .. .. ... ............. . . .. .......... .. ..... 260
10.2.
10.3. Contadores
Contadores paralelos . . ........... .. ........................... 264
10.3.
10.4. Otros contadores
contadores. . ............
. . . . . . . . . . . . . ...............
. . . . . . . . . . . . . . . ..
. . ..............
. . . . . . . . . . . . .. 267
10.4.
10.5. Contadores
Contadores con CI TTL
TTL ... ... ........ . . .... ... ...... . ...... . .. 272
10.5.
10.6. Contadores
Contadores con CI CMOS ... ... .. ... .. ........................ 278
10.6.
10.7. División de frecuencia: el reloj digital .... ... .... ... ·. ..... .. ..... 284
10.7.
Capítulo 11. REGISTROS
REGISTROS DE DESPLAZAMIENTO
DESPLAZAMIENTO ..... .. .. ........ ... .. .... ..
Capítulo
11.1. Introducción
Introducción . .. . ........... ... ... .. ............. . ............
11.1.
11.2. Registro de desplazamiento
desplazamiento de carga serie .. ................ ... ..
11.2.
11.3. Registro de desplazamiento
desplazamiento de carga paralelo .......... .. ..... .. .
11.3.
11.4. Registros de desplazamiento
desplazamiento TTL
TTL . ..... . .................. . ....
11.4.
11.5. Registros de desplazamiento
desplazamiento CMOS .. ..... . ............ .. .......
11.5.
295
295
295
300
305
309
Capítulo 12. MEMORIAS
MICROCOMPUTADORA . .... ... .. ..........
Capítulo
MEMORIAS DE LA MICROCOMPUTADORA
12.1. Introducción
12.1.
Introducción ..... . ....................... . ...................
12.2. Memoria
Memoria de acceso aleatorio (RAM) ...................... . .....
12.2.
12.3. Memoria
Memoria de sólo lectura (ROM) ... ..... .. .....................
12.3.
12.4. Memoria
Memoria programable
programable de sólo lectura
lectura ................ . .. . ...... .
12.4.
12.5. Memorias
Memorias masivas de la microcomputadora
microcomputadora ..... . ......... . .....
12.5.
317
317
317
326
333
341
341
viii
CONTENIDO
Capítulo
Capítulo 13. OTROS
OTROS DISPOSITIVOS
DISPOSITIVOS Y TECNICAS
TECNICAS
.
13.1.
13.1. Introducción
Introducción .......................... .. ......................
13.2. Selectores
.13.2.
Se1ectores de datos/Multiplexores
datosjMultiplexores ......... ... .... ..... .. .........
13.3.
13.3. Visualizar la multiplexación
multiplexación . .. ... .. . .. . .... .... .. .... ..... .....
13.4.
13.4. Demultiplexores
Demultiplexores ........ . ..... ..... ................... . .... ....
13.5.
13.5. Cerrojos y buffers
butTers de tres estados ...............................
13.6.
13.6. Transmisión
Transmisión digital de datos ....................................
13.7.
13.7. Arrays lógicos programables
programables ....................................
13.8.
13.8. Comparadores
Comparadores de magnitud
magnitud .....................................
13.9. Dispositivos disparadores
disparadores Schmitt
Schmitt ................................
13.9.
INDICE
INDICE
352
352
352
357
360
363
369
372
381
381
388
395
395
La electrónic
usan en gran
de oficina e
el resultado 1
tecnologías d(
Este libro
problemas de
o aficionado.
Schaum se b
digital media
1.000 probler
La tercera
que las dos 1=
para reflejar 1
y PMOS. Se
putadoras, ref
de o con la e
CMOS y TT
también algui
(LCD) y los
microcompuu
También se h
de magnitud,
Los tópic
coincidiesen (
colegio. Se a
utilizados en
similares a lo
Principios
numeración
combinaciona
de visualizadc
también divei
y lógica secue
se exploran la
sobre multipl
comparadores
El libro hace
para que el
digital. La m,
estándares.
352
352
352
357
360
363
369
372
381
388
......
395
PROLOGO
PROLOGO
La electrónica
electrónica digital
digital es una
una tecnología
tecnología en rápido
rápido creCImIento.
crecimiento. Los circuitos
circuitos digitales
digitales se
usan en gran
control,
gran cantidad
cantidad de nuevos
nuevos productos
productos de consumo,
consumo, equipos
equipos industriales
industriales y control,
de oficina
oficina e incluso
incluso de comunicaciones.
comunicaciones. Este uso expansivo
expansivo de los circuitos
circuitos digitales
digitales es
el resultado
resultado del desarrollo
desarrollo de circuitos
circuitos integrados
integrados a bajo
bajo precio
precio y la aplicación
aplicación de las
tecnologías de memorias
computadoras y de visualizadores.
visualizadores.
tecnologías
memorias de computadoras
resolver los
Este libro
libro proporciona
proporciona la información
información necesaria
necesaria para
para que
que el lector
lector pueda
pueda resolver
problemas de electrónica
electrónica digital
digital que
que se puede
puede encontrar
encontrar como
como estudiante,
estudiante, técnico,
técnico, ingeniero
ingeniero
problemas
o aficionado.
materia son necesarios,
aficionado. Aunque
Aunque los principios
principios de la materia
necesarios, la filosofía
filosofía de la Serie
basa en mostrar
Schaum
Schaum se basa
mostrar al estudiante
estudiante cómo
cómo aplicar
aplicar los principios
principios de la electrónica
electrónica
digital mediante
prácticos resueltos.
ahora unos
unos
mediante problemas
problemas prácticos
resueltos. Esta
Esta nueva
nueva edición
edición contiene
contiene ahora
problemas resueltos
suplementarios.
1.000 problemas
resueltos y suplementarios.
La tercera
tercera edición
mismos tópicos
que hicieron
edición de este libro
libro contiene
contiene muchos
muchos de los mismos
tópicos que
hicieron
ediciones alcanzasen
ligeros cambios
cambios
que las dos primeras
primeras ediciones
alcanzasen gran
gran éxito.
éxito. Se han
han introducido
introducido ligeros
para
utilizando más
más circuitos
integrados CMOS,
NMOS
para reflejar
reflejar las tendencias
tendencias tecnológicas
tecnológicas utilizando
circuitos integrados
CMOS, NMOS
cuestiones relativas
relativas a microprocesadores/microcornmicroprocesadoresjmicrocomy PMOS.
PMOS. Se han
han introducido
introducido algunas
algunas cuestiones
putadoras, reflejando
práctica actual
actual de enseñar
un curso
después
putadoras,
reflejando la práctica
enseñar un
curso de microprocesadores
microprocesadores después
de o con
electrónica digital.
con la electrónica
digital. Además
Además de las secciones
secciones que
que tratan
tratan sobre
sobre las características
características
ha añadido
añadido una
una sección
interfaces CMOS-TTL.
incluyen
CMOS y TTL,
CMOS
TTL, se ha
sección para
para las interfaces
CMOS-TTL. Se incluyen
también
algunas tecnologías
tecnologías de visual
visualizadores,
como los visualizadores
visualizadores de cristal
cristal líquido
líquido
también algunas
izado res, como
capítulo sobre
sobre la memoria
memoria de la
(LCD) y los
los visualizadores
visualizadores fluorescentes
fluorescentes de vacío.
vacío. El capítulo
(LCD)
ha revisado
revisado y se ha
ha aumentado
aumentado con
con los discos
discos ópticos
ópticos y rígidos.
rígidos.
microcomputadora se ha
microcomputadora
han añadido
añadido secciones
secciones sobre
sobre arrays
arrays lógicos
lógicos programables
programables (PLA),
(PLA), comparadores
comparadores
También se han
También
de magnitud,
Schmitt.
magnitud, demultiplexores
demultiplexores y dispositivos
dispositivos disparadores
disparadores Schmitt.
seleccionaron cuidadosamente
cuidadosamente para
para que
que
Los tópicos
tópicos esbozados
esbozados en
en este
este libro
libro se seleccionaron
Los
coincidiesen con
con los impartidos
impartidos en
en escuelas
escuelas de nivel
nivel superior,
superior, profesionales
profesionales y a nivel
nivel de
de
coincidiesen
analizaron diversos
diversos libros
libros de texto
texto y manuales
manuales de laboratorio
laboratorio de
de los más
más
colegio. Se analizaron
utilizados
utilizados en electrónica
electrónica digital.
digital. Los
Los tópicos
tópicos y problemas
problemas incluidos
incluidos en este
este libro
libro son
son
similares
similares a los encontrados
encontrados en
en estos
estos libros
libros estándares.
estándares.
Principios digitales
digitales de la Serie
Serie Schaum,
Schaum, 3.aa edición,
edición, comienza
comienza con
con sistemas
sistemas de
de
Principios
numeración
numeración y códigos
códigos digitales
digitales y continúa
continúa con
con puertas
puertas lógicas
lógicas y circuitos
circuitos lógicos
lógicos
combinacionales.
combinacionales. A continuación
continuación se exploran
exploran codificadores,
codificadores, decodificadores
decodificadores y controladores
controladores
de visualizadores,
visualizadores, junto
junto a los LED,
LED, LCD
LCD y visualizadores
visualizadores de
de siete
siete segmentos.
segmentos. Se examinan
examinan
también
cubren flip-flops,
tlip-flops, otros
otros multivibradores
multivibradores
también diversos
diversos circuitos
circuitos aritméticos.
aritméticos. Después
Después se cubren
yy lógica
lógica secuencial,
secuencial, seguido
seguido por
por contadores
contadores y registros
registros de
de desplazamiento.
desplazamiento. A
A continuación
continuación
se exploran
exploran las memorias
memorias de semiconductores
semiconductores y de
de gran
gran capacidad.
capacidad. Finalmente
Finalmente se investiga
investiga
sobre
sobre multiplexores,
multiplexores, demultiplexores,
demultiplexores, cerrojos
cerrojos yy «buffers»,
«buffers», transmisión
transmisión digital
digital de
de datos,
datos,
comparadores
comparadores de
de magnitud,
magnitud, dispositivos
dispositivos disparadores
disparadores Schmitt
Schmitt yy arrays
arrays lógicos
lógicos programables.
programables.
El libro
libro hace
hace énfasis
énfasis en
en el uso
uso de
de CI
CI digitales
digitales estándares
estándares en
en la
la industria
industria (TTL
(TTL yy CMOS)
CMOS)
para
lector se familiarice
familiarice con
con aspectos
aspectos prácticos
prácticos del
del hardware
hardware de
de la
la electrónica
electrónica
para que
que el lector
digital.
digital. La
La mayoría
mayoría de
de los
los circuitos
circuitos de
de este
este libro
libro pueden
pueden construirse
construirse utilizando
utilizando CI
CI digitales
digitales
estándares.
.
estándares.
ix
r==============================================--------------------------------x
PROLOGO
PROLOGO
Deseo
Deseo agradecer
agradecer a mi hijo Marshall
Marshall sus muchas
muchas horas
horas de mecanografiado,
mecanografiado, lectura
lectura de
pruebas
pruebas y test de los circuitos
circuitos para
para que
que este libro
libro sea lo más
más preciso
preciso posible.
posible. Finalmente,
Finalmente,
extiendo
extiendo mi agradecimiento
agradecimiento a los demás
demás miembros
miembros de mi familia,
familia, Daniel
Daniel y Carrie,
Carrie, por
por
ayuda y paciencia.
paciencia.
su ayuda
ROGER L. TOKHEIM
TOKHEIM
ROGER
..
El sistema d:
símbolos 0, 1
valor por po.
de las unidad:
30 unidades.
Sumando 200
decimal taml
símbolos dife
«base» son té
Los núme
ras. Los núrr
representar g
considerable
Todos los
pueden utiliz
posición.
1.2.
NUMl
El sistema de
una raíz 2 y e
se denomina
Contar en
con su equiva
En otras pala
La segunda f
en la fila de 1
tres valores (
y 16). Obsen
realmente es
en electrónicr
1111 (que se
Capítulo
Capítulo 1
ctura de
almente,
e, por
NUMERaS
NUMERaS UTILIZADOS
UTILIZADOS
EN ELECTRONICA
ElECTRONICA DIGITAL
DIGITAl
EN
1.1.
INTRODUCCION
INTRODUCCION
El sistema
numeración decimal
todo el mundo.
mundo. Este
Este sistema
utiliza los
sistema de numeración
decimal es familiar
familiar a todo
sistema utiliza
símbolos
también tiene
tiene una
una característica
símbolos O, 1, 2, 3, 4, 5, 6, 7, 8 Y 9. El sistema
sistema decimal
decimal también
característica de
valor
número decimal
posición o lugar
lugar
valor por
por posición.
posición. Considérese
Considérese el número
decimal 238. El 8 está
está en la posición
de las unidades.
por tanto,
tanto, las tres
tres decenas
unidades. El 3 está
está en la posición
posición de las decenas
decenas y, por
decenas significan
significan
30 unidades.
200 unidades.
unidades.
unidades. El 2 está en la posición
posición de las centenas
centenas y significa
significa dos
dos centenas,
centenas, o 200
Sumando
número decimal
total de 238.
238. El sistema
numeración
Sumando 200
200 + 30 + 8 se obtiene
obtiene el número
decimal total
sistema de numeración
decimal
base 10 porque
porque tiene
tiene diez
decimal también
también se llama
llama sistema de base 10.
10. Se denomina
denomina de base
símbolos
base 10 tiene
tiene una
una raíz
raíz 10. «Raíz»
símbolos diferentes.
diferentes. También
También se dice que
que el sistema
sistema de base
«Raíz» y
«base»
mismo.
«base» son términos
términos que significan
significan exactamente
exactamente 10
lo mismo.
utilizan mucho
mucho en electrónica
Los números
números binarios
binarios (base
(base 2) se utilizan
electrónica digital
digital y en
en computadocomputadoutilizados para
para
ras. Los
Los números
números del sistema
sistema hexadecimal
hexadecimal (base
(base 16) y octal
octal (base
(base 8) son
son utilizados
representar
Los números
números binarios
binarios y hexadecimales
hexadecimales tienen
tienen un
un
representar grupos
grupos de dígitos
dígitos binarios.
binarios. Los
considerable
microcomputadoras.
considerable uso
uso en las modernas
modernas microcomputadoras.
Todos
mencionados (decimal,
binario, octal
hexadecimal)
Todos los sistemas
sistemas de numeración
numeración mencionados
(decimal, binario,
octal y hexadecimal)
pueden utilizarse
utilizarse para
para contar.
contar. También
También tienen
característica
pueden
tienen todos
todos una
una característica
de valor
valor por
por
posición.
posición.
1.2.
NUMERO S BINARIOS
BINARIOS
NUMERO
El sistema
utiliza solamente
tiene
sistema de numeración
numeración binario
binario utiliza
solamente dos
dos símbolos
símbolos (O, 1). Se dice
dice que
que tiene
una raíz
raíz 2 y comúnmente
comúnmente se denomina
denomina sistema
Cada dígito
una
sistema de numeración
numeración en base 2. Cada
dígito binario
binario
se denomina
denomina bit.
Contar en binario
binario se ilustra
ilustra en la Figura
derecha
Contar
Figura 1.1. El número
número binario
binario se muestra
muestra a la derecha
menos significativo
significativo (LSB)
posición del 1.
con
que el bit menos
con su equivalente
equivalente decimal.
decimal. Observar
Observar que
(LSB) es la posición
l.
En otras
un 1 a la cuenta
binaria.
otras palabras,
palabras, si aparece
aparece un 1 en la columna
columna derecha,
derecha, se suma
suma un
cuenta binaria.
La
Un 1 en esta
La segJ.lnda
segunda posición
posición a partir
partir de la derecha
derecha es el lugar
lugar del 2. Un
esta columna
columna (como
(como
en la fila de las decenas
cuenta se suma
un 2. Los
Los otros
decenas en los decimales)
decimales) significa
significa que
que a la cuenta
suma un
otros
tres valores
muestran en
Figura 1.1
valores de las posiciones
posiciones también
también se muestran
en la Figura
1.1 (posiciones
(posiciones del 4, 8
y 16). Observar
una potencia
potencia de 2. La 'posición
Observar que
que a cada
cada posición
posición se le asigna
asigna una
'posición del 1
1
realmente es 2°, la del 2 es 2
21,
costumbre
realmente
, la del 4 es 22,
22 , la del 8 es 233,, y la del 16 es 24.
24 . Es costumbre
en electrónica
menos, la secuencia
binaria desde
hasta
electrónica digital
digital memorizar,
memorizar, al menos,
secuencia de cuenta
cuenta binaria
desde 0000
0000 hasta
1111 (que
uno, uno)
uno) o decimal
(que se pronuncia,
pronuncia, uno,
uno, uno,
uno, uno,
decimal 15.
1
2
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
Cuenta
decimal
DIGITALES
Cuenta
Potencias de 2
binaria
1
Valor de la
posición
O
O
Binario
1
1
16
8
4
2
1
2
3
O
1
1
O
1
O
O
6
1
1
O
7
1
1
1
O
O
O
1
O
1
1
O
O
4
1
5
8
1
9
1
10
1
11
1
O
O
O
O
12
1
1
13
1
1
O
O
14
1
1
1
15
1
1
1
1
1
O
O
O
1
O
1
O
O
O
O
1
1
24
23
22
21
2°
1
17
1
18
1
19
Potencias
Potencias de 2
Valor de la
posición
Binario
Decimal
(e) Re
1
O
O
O
O
16
Figura 1.1.
1
Decimal
1
de 2
Contar en binario y decimal.
Considerar el número mostrado en la Figura 1.2a. Esta figura muestra cómo convertir
el binario 10011 (uno, cero, cero, uno, uno) a su decimal equivalente. Observar que, para
cada bit I del número binario, se escribe debajo el decimal equivalente de esa posición. Los
números decimales se suman después (16 + 2 + I = 19) para obtener el decimal equivalente.
El binario 10011 es igual al decimal 19.
Considerar el número binario 101110 de la Figura 1.2b. Utilizando el mismo procedimiento, cada bit I del número binario genera un decimal equivalente según la posición
que ocupe. El bit más significativo (MSB) del número binario es 32. Sumar 8 más 4 más 2
a 32 da un total de 46. El número binario 101110, entonces, es igual al decimal 46. La Figura 1.2b también identifica el punto binario (similar al punto decimal en los números decimales). Es costumbre omitir el punto binario cuando se trabaja con números binarios enteros.
¿Cuál es el valor del número III? Podría ser ciento once en decimal o uno, uno, uno
en binario. Algunos libros utilizan el sistema mostrado en la Figura 1.2c para designar la
base, o raíz, de
pequeño subínc
muestra el subír
binario-decimal
¿Cómo se cc
el número bina!
aparecen en la
binario. El pro
enteros. El valo
número decima
Potencias de .
Valor de la
posición
Binario
Decimal
Convertir el
realizar esta ca
resto de l. El re
----------~--------------------------------------------------------------------~
NUMEROS UTILIZADOS EN ELECTRONICA DIGITAL
Potencias de 2
24
23
22
21
2°
Valor de la
posición
16
8
4
2
I
Binario
1
o
o
1
1
Decimal
16
+
(a)
2
+
binario
19
Conversión binario-decimal
Potencias de 2
25
24
23
22
21
2°
Valor de la
posición
32
16
8
4
2
1
Binario
1
o
1
1
1
o
32
+
Decimal
• -Punto
3
+
8
4
+
<--Punto
binario
46
2
(b) Conversión binario-decirnal
100112
(e)
=
1910
1011102
= 4610
Resumen de conversiones y uso de pequeños subíndices para indicar la base del número
Figura 1.2.
base, o raíz, de un número. En este caso 10011 es un número en base 2 como muestra el
pequeño subíndice 2 detrás del número. El número 19 es un número en base 10 como
muestra el subíndice 10 detrás del número. La Figura 1.2c es un resumen de las conversiones
binario-decimal de la Figura 1.2a y b.
¿Cómo se convierten los números fraccionario s? La Figura 1.3 ilustra cómo se convierte
el número binario 1110.101 a su decimal equivalente. Los valores asignados a cada posición
aparecen en la parte superior. Obs.ervar el valor de cada posición a la derecha del punto
binario. El procedimiento para realizar la conversión es el mismo que con los números
enteros. El valor de la posición de cada bit 1 del número binario se suma para formar el
número decimal. En este problema 8 + 4 + 2 + 0.5 + 0.125 = 14.625 en decimal.
mo convertir
ar que, para
osición. Los
equivalente.
ismo procela posición
más 4 más 2
46. La Figueras decimarios enteros.
o, uno, uno
designar la
23
22
21
2°
1/21
1/22
1/23
Valor de la
posición
8
4
2
l
0.5
0.25
0.125
Binario
1
1
1
o
o
1
Decimal
8
2
+
Potencias de 2
+
4
+
Figura 1.3.
1
0.5
+
0.125
14.625
Conversión binario-decimal.
Convertir el número 87 a binario. La Figura lA muestra un método adecuado para
realizar esta conversión. El número decimal 87 se divide primero por 2, dando 43 con un
resto de l. El resto es importante y se anota a la derecha. Se convierte en el LSB (bit menos
4
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
significativo) del número binario. El cociente (43) entonces es transferido, como muestra la
flecha, y se convierte en dividendo. Los cocientes son divididos, repetidamente, por 2 hasta
que el cociente es O con un resto de 1, como en la última línea de la Figura 1.4. En la parte
inferior de la figura aparece el decimal 87 igual al binario 1010111.
LSU
8710
-i-
2 = 43 resto de 1
1
.¡;
43
-i-
2 = 21 resto de 1
I
,¡:
21-:-2=10
f
10 -i- 2
=
resto de 1
I
5 resto de O
.¡:
1
5-:-2=
2 resto de 1
I
.¡;
2-:-2=
~
La Figura 1
nuevo que 0.8,
formando el n
problema mues
Considerar '
dos procesos. L
superior de la 1
del número dec
La parte fraccic
Las secciones e
1-:-2=
resto de O
O resto de 1
8710
Figura 1.4.
=
~
1 O
1 O
1 1 12
Conversión decimal-binario.
Convertir el número decimal 0.375 a binario. La Figura 1.5a ilustra un método para
realizar esta tarea. Observar que el número decimal (0.375) se multiplica por 2. Esto da un
producto de 0.75. El O del lugar entero (posición de las unidades) se convierte en el bit más
próximo al punto binario. El 0.75 es entonces multiplicado por 2, dando 1.50. El arrastre
de 1 a la parte entera (posición de las unidades) es el siguiente bit del número binario. El
0.50 se multiplica entonces por 2, dando un producto de 1.00. El arrastre de 1 a la parte
entera es el 1 final del número binarío. Cuando el producto es 1.00, finaliza el proceso
de conversión. La Figura 1.5a muestra el decimal 0.375 convertido en su equivalente binarío 0.011.
1.1.
0.84375 x 2 = 1.6875
,
Solución:
1
0.6875
!
I
0.3 75
0.375 x :2 = 0.75
1
0.75
!
x
0.7 5
2 = 1.50
!
!
0.50
x:2
=
1.00
0.37510
1
=
.0 1 12
0.5O
El sister
x 2 = 1.375
!
1.2.
x 2 = 0.75
I
Figura 1.5.
Cuando
SI
Solución:
Bit sign
x 2 = 1.50
I
x 2 = 1.00
0.8437510
1
=
(b)
(a)
El sistema
Conversiones de fraccionario decimal a binario.
1.3.
¿Cómo se
Solución:
El núrn
.1 1 O 1 12
1.4.
El númer
Solución:
El núrr
NUMEROS UTILIZADOS
NUMEROS
UTILIZADOS EN ELECTRONICA
ELECTRONICA DIGITAL
DIGIT AL
5
binario. Observar
La Figura
Figura 1.5b muestra
muestra el número
número decimal
decimal 0.84375
0.84375 convertido
convertido en binario.
Observar de
nuevo
por 2. El entero
producto se coloca
nuevo que
que 0.84375
0.84375 se multiplica
multiplica por
entero de cada
cada producto
coloca debajo,
debajo,
formando
número binario.
binario. Cuando
producto es 1.00, finaliza
formando. .el número
Cuando el producto
finaliza la conversión.
conversión. Este
Este
problema
muestra el decimal
decimal 0.84375
0.84375 convertido
convertido en el binario
0.11011.
binario 0.1101l.
problema muestra
Considerar
involucra
Considerar el número
número decimal
decimal 5.625.
5.625. La conversión
conversión de este número
número binario
binario involucra
dos procesos.
procesos. La parte
parte entera
procesada por
por división
parte
entera del número
número (5)
(5) es procesada
división repetida
repetida en la parte
superior
Figura 1.
1.6.
decimal 5 se con
convierte
10 1. La parte
su
perior de la Figura
6. El decimal
vierte en el binario
binario 101.
parte fraccionaria
fraccionaria
número decimal
decimal (.625)
(.625) es convertida
convertida al binario
inferior de la Figura
Figura 1.6.
del número
binario .10 1 en la parte
parte inferior
fraccionaria es convertida
convertida a binario
multiplicación repetida.
repetida.
La parte
parte fraccionaria
binario mediante
mediante el proceso
proceso de multiplicación
secciones entera
entera y fraccionaria
fraccionaria del decimal
decimal 5.625 se juntan
dar el binario
1.
Las secciones
juntan para
para dar
binario 10 1.10 1.
5 -;-7- 2
J:.¡:
=
=
resto de
de 1_ _ _ _--.
•
2 resto
I
¡
t~::l::::::: 111
2 -7- 2 = resto de O~
.¡:
1 -7- 2 = O resto de 1
5.625 10
= 1 O 1 . 1 O 12
10 =
0.~25 x 22 == Ir'1,...'.2_(_
O.~25
para
da un
it más
rrastre
rio. El
parte
roceso
bina-
x
]1
11
_ _ _ _ _ __ _ _t ----'
----'
t
0.25
0.25 x 2 == 0.50
0.50
!!
I
,.--,
------------~
0.50 xX 2 == LOO
1.00
0.50
Figura
Figura 1.6.
Conversión
Conversión decimal
decimal a binario.
binario.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
1.1.
1.1.
El sistema
binario de numeración
base _ __ y tiene
una raíz
sistema binario
numeración es el sistema
sistema de base
tiene una
raíz de _ __
Solución:
Solución:
El sistema
binario de numeración
base 2 y tiene
una raíz
sistema binario
numeración es el sistema
sistema de base
tiene una
raíz de 2.
1.2.
Cuando
binarios, el término
bit significa
Cuando se trata
trata con
con números
números binarios,
término bit
significa ___ ___
Solución:
Solución:
Bit significa
binario.
significa dígito
dígito binario.
1.3.
¿Cómo se pronunciaría
1001 en (a) binario
(b) decimal?
decimal?
¿Cómo
pronunciaría el número
número 1001
binario y (h)
Solución:
Solución:
El número
pronuncia: (a)
uno, cero,
uno; (b) mil uno.
uno.
número 1001
1001 se pronuncia:
(a) uno,
cero, cero,
cero, uno;
1 12
1.4.
El número
base ___
número 110 10 es un
un número
número en base
oo
Solución:
Solución:
un número
base 10,
pequeño 10 detrás
El número
número 11010
número en base
lO, como
como indica
indica el pequeño
detrás del número
número. .
10 es un
66
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
1.5. Escribir
Escribir en
en base
base 22 elel número
número uno,
uno, uno,
uno, cero,
cero, cero,
cero, uno.
uno.
1.5.
1.3. NUME
Solución:
Solución:
1100122.
11001
El sistema de
numeración
1.6.
1.6.
Convertir los
los siguientes
siguientes números
números binarios
binarios aa sus
sus equivalentes
equivalentes decimales:
decimales:
Convertir
(a) 001100,
001100,
(b) 000011
000011,,
(e) 011100,
011100,
(d) 111100,
111100,
(e) 101010,
101010,
(a)
(b)
(e)
(d)
(e)
(g)) 100001
100001,,
(h) 111000.
111000.
(g
(h)
(f)
(f)
111111
111111,,
Solución:
Solución:
Seguir el
el procedimiento
procedimiento mostrado
mostrado en
en la
la Figura
Figura 1.2.
1.2. Los
Los equivalentes
equivalentes decimales
decimales son:
son:
Seguir
(a) 001100
00110022 == 1210
1210
(e) 011100
01110022 == 28
2810
(e)
1010102 == 4210
4210
(g) 100001
10000122 = 33
3310
(a)
(e)
(e)
101010
(g)
10
10
(b) 000011
00001122=310
(d)
1111002=60
(f) 111111
1111112=63
(h) 111000
11100022=56
(b)
=3 10
(el)
111100
=60
(f)
=63
(h)
=56
10 10
10 10
10 10
1.7.
1.7.
1111000111122 = --10
11110001111
-10
Solución:
Solución:
Seguir el
el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.2.
Seguir
1.8.
Dec
1111000111122 = 1935 10
11110001111
10 ..
11100.01122 == --10
-10
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.3.
Seguir
1.9.
1.9.
en
columna hexad
para el 11, la (
del sistema he)
4 bits. Observa
cuatro bits, del
11100.01122 = 28.37510
10..
110011.1001111
=--10
11001l.l00
--10
2 2 =
Solución:
Solución:
Seguir
mostrado en la·
la"Figura
Seguir el procedimiento
procedimiento mostrado
Figura 1.3.
110011.100112 2 = 51.59375
. .
110011.10011
51.593 75
1010
1010101010.122 =
--10
1.10. 1010101010.1
=-10
Solución:
Solución:
Seguir
Seguir el procedimiento
procedimiento mostrado
mostrado en
en la Figura
Figura 1.3.
1010101010.1
1010101010.12 2 = 682.5
682.510
10..
1.11. Convertir
Convertir los
los siguientes
siguientes números
números decimales
decimales a sus
sus equivalentes
equiva1.entes binarios:
binarios:
(a)
(b)
(e)
(d)
(e)
(f)
(a) 64,
64,
(b) 100,
(e) 111,
(d) 145,
(e) 255,
255,
(f) 500.
Solución:
Solución:
Seguir
Seguir el
el procedimiento
procedimiento mostrado
mostrado en
en la
la Figura
Figura lA.
1.4. Los
Los equivalentes
equivalentes binarios
binarios de
de los
los números
números decimales
decimales son:
son:
(a)
=
1000000
(e)
l
l
l
j¿
=
1101111
(e)
255
=
11111111
(a) 64
6410
=1000000
(e)
111
=1101111
(e)
255
=11111111
2
2
10
2
10
2
2
10
2
10
(b)
(d)
(f) 500
(b) 100
10010
= 1100100
(el) 145
14510
= 10010001
50010
= 111110100
2 2
2 2
2
10=111110100
2
10=10010001
10=1100100
1.12.
1.12. 34.75;0
34.75;0 == ---2
- --2
Solución:
Solución:
Seguir
Seguir el
el procedimiento
procedimiento mostrado
mostrado en
en la
la Figura
Figura 1.6.
1.6.
1.13.
=
1.13. 25.25
25.2510
10 =
34.75
34.7510
= 100010.11
100010.112.2 .
10 =
---2
---2
Solución:
Solución:
Seguir
Seguir elel procedimiento
procedimiento mostrado
mostrado en
en lala Figura
Figura 1.6.
1.6. 25.25
25 .251010 == 11001.01
11001.012.2 .
1.14.
1.14. 27.1875
27.18751010 ==
--2
--2
Solución:
Solución:
Seguir
Seguir elel procedimiento
procedimiento mostrado
mostrado en
en lala Figura
Figura 1.6.
1.6. 27.1875
27.1 875101 0 == 11011.0011
11011.00112. 2 .
Figura t.'
Observar la
hexadecimal eq
utiliza la idea,
el O significa ce
Convertir el
familiar. El 2 es
decimal. El dígi
que el hexadeci
dando 176. El
columna del 1
sumados (512-1
a 69410.
Convertir e
detalla este prc
NUMEROS UTILIZADOS EN ELEeTRONIeA
1.3.
) 111111,
DIGITAL
7
NUMERO S HEXADECIMALES
El sistema de numeración hexadecimal tiene una raíz de 16. Se denomina sistema de
numeración en base 16. Utiliza los símbolos 0-9, A, B, C, D, E Y F como se muestra en la
columna hexadecimal de la tabla de la Figura 1.7. La letra A se utiliza para ellO, la B
para el 11, la C para el 12, la D para el 13, la E para el 14, y la F para el 15. La ventaja
del sistema hexadecimal es que es útil para convertir directamente números binarios de
4 bits. Observar en la sección sombreada de la Figura 1.7 que cada número binario de
cuatro bits, del 0000 al 1111, puede ser representado por un único dígito hexadecimal.
10
10
Decimal
O
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Figura 1.7.
Binario
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Hexadecimal
O
1
2
3
4
5
6
7
8
9
A
B
e
D
E
F
Decimal
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
Hexadecimal
Binario
I
10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
I
10
11
12
13
14
15
16
17
18
19
lA
lB
le
ID
lE
IF
Contar en los sistemas de numeración decimal, binario y hexadecimal.
ecimales son:
Observar. la línea que corresponde al 16 en la columna decimal de la Figura l.7. El
hexadecimal equivalente es 10. Esto muestra que el sistema de numeración hexadecimal
utiliza la idea de valor por posición. El 1 (en 1016) significa 16 unidades, mientras que
el O significa cero unidades.
Convertir el número hexadecimal 2B6 en decimal. La Figura 1.8a muestra el proceso
familiar. El 2 está en la posición del 256, por tanto 2 x 256 = 512, que se escribe en la línea
decimal. El dígito hexadecimal B aparece en la columna del 16. Observar en la Figura l.8
que el hexadecimal B corresponde al decimal 1l. Esto significa que hay once 16 (16 x l l ),
dando 176. El 176 se suma al total decimal en la parte inferior de la Figura 1.8a. La
columna del 1 muestra seis l. El 6 se suma a la línea decimal. Los valores decimales son
sumados (512 + 176 + 6 = 694), dando 69410, La Figura l.8a muestra que 2B616 es igual
a 69410,
Convertir el número hexadecimal A3F.C en su decimal equivalente. La Figura l.8b
detalla este problema. Primero considerar la columna del 256. El dígito hexadecimal A
.---------------------------------------------------------------~--------------8
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
significa que 256 debe ser multiplicado por 10, dando un producto de 2560. El número
hexadecimal muestra que contiene tres 16, y por tanto 16 x 3 = 48 que se suma a la línea
decimal. La columna del 1 contiene el dígito hexadecimal F, que significa 1 x 15 = 15.
El 15 se suma a la línea decimal. La columna del 0.0625 contiene el dígito hexadecimal C,
que significa 12 x 0.0625 = 0.75. El 0.75 se suma a la línea decimal. Al sumar los contenidos
de la línea decimal (2560 + 48 + 15 + 0.75 = 2623.75) se obtiene el número decimal 2623.75.
La Figura 1.8b convierte A3F,C16 en 2623.7510,
Potencias de 16
162
161
16°
Valor de la posición
256
16
l
Número hexadecimal
2
B
6
512
Decimal
xii
+
176
+
6
La parte fraccn
entero 4 es tra
muestra que el
La principa
ra 1.10a muestr
hexadecimal fo
entonces comb
111O 1110012 .
69410
(a) Conversión hexadecimal-decimal
Potencias de 16
162
161
16°
1/161
Valor de la posición
256
16
1
.0625
Número hexadecimal
A
3
F
C
256
xIO
Decimal
2560
16
x 3
+
48
+
4'
2 -;- 16 = O resto
(a) Conversión de
1
x 6
16
256
x 2
45 -;- 16 = 2 resto
I
1
x 15
.0625
x 12
15
+ 0.75
2623.7510
(b) Conversión hexadecimal fraccionario-decimal
Figura 1.8.
Ahora invertir el proceso y convertir el número decimal 45 en su equivalente hexadecimal. La Figura 1.9a detalla el proceso familiar de división repetida por 16. El número
décimal 45 se divide primero por 16, dando un 2 de cociente con resto 13. El resto 13
(D en hexadecimal) se convierte en el LSD del número hexadecimal. El cociente (2) se
transfiere a la posición del dividendo y se divide por 16. Así se obtiene un cociente de O
con un resto de 2. El 2 se convierte en el siguiente dígito del número hexadecimal. El proceso
finaliza cuando la parte entera del cociente es O. El proceso de la Figura 1.9a convierte el
número decimal 45 en el número hexadecimal 2D.
Convertir el número decimal 250.25 a hexadecimal. La conversión debe hacerse utilizando dos procesos como muestra la Figura 1.9b. La parte entera del número decimal (250)
se convierte en hexadecimal utilizando el proceso de división repetida por 16. Los restos
de 10 (A en hexadecimal) y 15 (F en hexadecimal) forman el número hexadecimal entero FA.
Otra conve
dígito hexadec
hexadecimal es
//
9
NUMEROS UTILIZADOS
UTILIZADOS EN ELECTRONICA
ELECTRONICA DIGITAL
DIGIT AL
NUMEROS
1 número
a la línea
15 = 15.
ecimal e,
ontenidos
12623.75.
-;- 16
16 == 15
15 resto de 10
1O-¡
250 -;~
-1 11
15 -;-;- 16
16 == O resto de 1
15 5 (
15
250.251010 =
= FA·
FA·
416
250.25
416
45 -;-;- 16
16 == 2 resto
resto de 1
13~3 = ; 1
45
I
.¡;
.¡;
-i- 16
16 == O resto de 2
2 -;-
JJ
11
II
0.25 x 16
16 == 4.00
0.25
I
J;¡
451(i
= 2
45
1ó =
16 == 0.00
0.00 x 16
DI6
DI6
(b) Conversión
Conversión decimal fraccionario-hexadecimal
fraccionario-hexadecimal
Conversión decimal-hexadecimal
decimal-hexadecimal
(a) Conversión
1.9.
Figura 1.9.
parte fraccionaria
fraccionaria del 250.25
250.25 se multiplica
multiplica por
por 16 (0.25 x 16). El resultado
resultado es 4.00.
4.00. El
La parte
entero 4 es transferido
transferido a la posición
posición mostrada
mostrada en la Figura
Figura 1.9b. La
La conversión
conversión completa
completa
entero
muestra que
que el número
número decimal
decimal 250.25
250.25 es igual
igual al hexadecimal
hexadecimal F A.4.
AA.
muestra
La principal
principal ventaja
sistema hexadecimal
hexadecimal es su fácil conversión
conversión al binario.
La FiguFiguLa
ventaja del sistema
binario. La
1. lOa muestra
muestra el número
convertido a binario.
Observar que
que cada
cada dígito
dígito
ra 1.1Oa
número hexadecimal
hexadecimal 3B9 convertido
binario. Observar
hexadecimal
forma un grupo
cuatro dígitos
dígitos binarios
binarios o bits.
bits. Los
Los grupos
grupos de bits
hexadecimal forma
grupo de cuatro
bits son
son
entonces
combinados para
para formar
formar el número
En este
este ca30
caso 3B916
es
igual
número binario.
binario. En
igual
a
entonces combinados
16
1110111001
1110
111 00 122. .
3
B
t
1
t
1
0011
1011
1011
9 16
1
3B9
11101110012
3B91616 == 1110111001
1001
(a) Conversión
Conversión hexadecimal-binario
hexadecimal-binario
4
7 . F
7
1t
1t
0100 0111.
0111
E
47.FE
= = 1000111.1111111
1000111.l11111122
47.FEI616
1t
1t
IIII
1111
1110
1110
(b)
(b) Conversión
Conversión hexadecimal
hexadecimal fraccionario-binario
fraccionario-binario
1010
hexadeci1 número
resto 13
te (2) se
ente de O
1proceso
nvierte el
rse utilimal (250)
os restos
tero FA.
1000
1000 0101
0101.
1!
!
1
t1
A
A
88
55
101010000101
101010000101 22
=
=
A851616
(e)
(e) Conversión
Conversión binario-hexadecimal
binario-hexadecimal
0(:(;1
:::(:(;1 0010
0010.• 0110
IlGC:
110:;
t 1t
t
1
1
t1
1
C
C
2 •
• 6
10010.011011
10010.011011 22
=
=
12.6C16
16
(d)
(d) Conversión
Conversión binario
binario fraccionario-hexadecimal
fraccionario-hexadecimal
Figura 1.10.
1.10.
Otra
Otra conversión
conversión hexadecimal
hexadecimal a binario
binario se detalla
detalla en
en la
la Figura
Figura 1.1Ob.
1.10b. De
De nuevo,
nuevo, cada
cada
dígito
dígito hexadecimal
hexadecimal forma
forma un
un grupo
grupo de
de cuatro
cuatro bits
bits en
en el número
número binario.
binario. El
El punto
punto
hexadecimal
bajado para
para formar
formar el punto
punto binario.
binario. El
El número
número hexadecimal
hexadecimal 47.FE
47.FE se
hexadecimal es bajado
-------------------------------------"""::"'--------10
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
convierte en el número binario 1000111.1111111. Es claro que los números hexadecimales,
debido a su compactación, son mucho más fáciles de escribir que largas cadenas de 1 y O
en binario. El sistema hexadecimal puede considerarse como un método abreviado de
escribir números binarios.
La Figura 1.l0c muestra la conversión del número binario 101010000101 a hexadecimal.
Primero dividir el número binario en grupos de cuatro bits comenzando en el punto binario.
Cada grupo de cuatro bits se traduce a su dígito hexadecimal equivalente. La Figura 1.10c
muestra que el número binario 101010000101 es igual al hexadecimal A85.
Otra conversión binario a hexadecimal se ilustra en la Figura 1.10d. Aquí el número
binario 10010.011011 se traduce a hexadecimal. Primero el número binario se divide en
grupos de cuatro bits comenzando en el punto binario. Tres O se añaden al grupo de más
a la izquierda, formando 0001. Dos O se añaden al grupo de más a la derecha, formando
1100. Cada grupo tiene ahora 4 bits y se traduce a un dígito hexadecimal como muestra la
Figura 1.l0d. El número binario 10010.01101 es igual a 12.6C16.
En la práctica, muchas modernas calculadoras manuales realizan conversiones entre
sistemas de numeración. La mayoría pueden convertir entre decimal, hexadecimal, octal y
binario. Estas calculadoras también pueden realizar operaciones aritméticas en varias bases
(como por ejemplo hexadecimal).
1.19. Convertir
8,
(a)
los
(b)
Solución:
Seguir el p
hexadecimales
(a)
(b)
810 = 816
1010 = A
1.20. Convertir
(a)
lo:
204.125
Solución:
Seguir el ¡
hexadecimales
(a) 204.1251,
(b) 255.8751
1.21. Convertir
(a) B,
lo
(i
Solución:
Seguir el¡
lentes binario
PROBLEMAS
1.15. El sistema
de numeración
hexadecimal,
RESUELTOS
a veces, se denomina
(a)
(b)
sistema
de base
(a)
1.16. Listar los dieciséis
hexadecimal, a veces, se denomina
símbolos
usados
en el sistema
(a)
los siguientes
números
(b)
?F,
(e) D52,
C,
enteros hexadecimales
a sus equivalentes
(d)
67E,
(e) ABCD.
hexadecimal
son O, 1,
Seguir el procedimiento mostrado en la Figura 1.8a. Acudir también a la Figura 1.7. Los equivalentes
decimales de los números hexadecimales son:
(b)
CI6
9FI6
= 1210
= 159
1.18. Convertir
(a)
FA,
10
(e)
(d)
los siguientes
(b)
D3.E,
D5216
67EI6
=
=
341010
166210
(e)
números
hexadecimales
(e)
1111,1,
(d)
ABCDI6
=
le
1001.1
10000C
decimales:
Solución:
(a)
= \(
= l
Solución:
Seguir el
lentes hexade
(a) 1001.11
(b) 1000000
hexadecimal.
Solución:
Acudir a la Figura 1.7. Los dieciséis símbolos usados en el sistema de numeración
2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E Y F.
1.17. Convertir
(b)
sistema de base 16.
de numeración
E16
1.22. Convertir
Solución:
El sistema de numeración
BI6
4398110
a sus equivalentes
decimales:
888.8,
(e)
EBA.C.
Solución:
Seguir el procedimiento mostrado en la Figura 1.8b. Acudir también a la Figura 1.7. Los equivalentes
decimales de los números hexadecimales son:
(a)
F.416 = 15.2510
(e)
1111.116 = 4369.062510
(e)
EBA.CI6 = 3770.7510
(b)
D3.E16 = 211.87510
(d)
888.816 = 2184.510
1.4.
NUMEE
El método de r
basados en mic
positivos. Sin e
negativos. Utili:
la magnitud de
Suponer un
más significativ
positivo. Sin el
7 bits restantes
La tabla dé
algunos númen
NUMERO
EN ELECTRONICA
ELECTRONICA DIGITAL
DIGITAL
NUMERO S UTILIZADOS
UTILIZADOS EN
xadecimales,
as de l y
breviado de
°
hexadecimal.
unto binario.
Figura 1.1Oc
í el número
se divide en
upo de más
a, formando
o muestra la
siones entre
'mal, octal y
varias bases
11
1.19.
equivalentes hexadecimales:
hexadecimales:
1.19. Convertir
Convertir los siguientes
siguientes números
números enteros
enteros decimales
decimales a sus equivalentes
(a)
(a)
8,
(b)
(b)
10,
lO,
(e)
(e)
14,
(d)
(d)
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en
Seguir
hexadecimales
hexadecimales de los números
números decimales
decimales
(a)
810
=
8
(e)
14
=
(a)
(e)
14
16
10
10
16
10 E16
16
(b)
10
(d)
16
(b)
1010
(d)
1610 = 10 16
10 = A16
16
16
16,
(e)
(e)
80,
(f)
(f)
2560,
2560,
(g)
(g)
3000,
3000,
(h)
(h)
62500.
62500.
Figura 1.9a. Acudir
Acudir también
equivalentes
la Figura
también a la Figura
Figura 1.7. Los
Los equivalentes
son:
(e)
8010
(e)
(g)
(g)
300010
10 = 50 16
16
10 = BB816
16
(f)
256010
(h)
62 5001010 = F424
F4241616
(f)
(h) 62500
10 = A0016
16
1.20. Convertir
Convertir los siguientes
siguientes números
números decimales
decimales a sus equivalentes
equivalentes hexadecimales:
1.20.
hexadecimales:
(a)
204.125,,
204.125
(b)
(b)
255.875,
255.875,
(e)
631.25,
631.25,
(d)
(d)
10 000.003
000.003 90625.
90625.
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.9b. Acudir
Acudir también
también a la Figura
Figura 1.7. Los
Los equivalentes
equivalentes
Seguir
hexadecimales
hexadecimales de los números
números decimales
decimales son:
204.1251010 = CC.2
CC.21616
631.2510
277.416
(a) 204.125
(e) 631.25
10 = 277.4
16
(b) 255.875
(d) 10000.00390625
255.8751010 = FF.E
FF.EI6I6
10000.0039062510 10 = 2710.011616
1.21. Convertir
Convertir los siguientes
siguientes números
números hexadecimales
hexadecimales a sus equivalentes
1.21.
equivalentes binarios:
binarios:
(a)
(b)
E,
(d)
(e)
lF.C,
(f)
239.4.
(a)
B,
(b)
(e) lC,
IC,
(d)
A64,
(e)
IF.C,
(j)
239.4.
Solución:
Solución:
procedimiento mostrado
Acudir también
también a la Figura
Figura 1.7. Los
Los equivaequivaSeguir
Seguir el procedimiento
mostrado en la Figura
Figura 1.l0a
1.I0a yy b. Acudir
lentes
números hexadecimales
hexadecimales son:
lentes binarios
binarios de los números
(a)
B16
0022
(e)
(e) IC16
(a)
101122
11100
IF,C
= = 11111.1122
IF.CI6I6
16 = 1011
16 = 111
1000111001.012 2
(f) 239.4
239.416
E16 = 111022
(d)
10100110010022
(b) EI6
(d)
A6416
16 = 101001100100
16 = 1000111001.01
1.22. Convertir
Convertir los siguientes
siguientes números
números binarios
binarios a sus equivalentes
equivalentes hexadecimales:
hexadecimales:
1.22.
(a)
(a)
(b)
cimal son O, 1,
1001.1111
10000001.110 1
10000001.110
(e)
(e)
(d)
110101.011001
110101.011001
10000. 1
(e)
(e)
(f)
(f)
10100111.111011
10100111.111011
1000000.0000111
1000000.0000111
Solución:
Solución:
lOe yy d. Acudir
Acudir también
también a la Figura
Figura 1.7. Los
Los equivaequivaSeguir
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.
I.I0e
decimales binarios
lentes
lentes hexadecimales
hexadecimales de los números
números decimales
binarios son:
son:
(a)
1001.l1112=9.FI6 I6
(e)
110.101.0110012 z = 35.64
10100111.1110112=A7.EC
(e)
110.IOI.OIIOOl
35.6416
(e) 10100111.III011
.EC I6
(a)
100l.l1112=9.F
16
z = A7I6
(b)
81.D1616
(b)
I10000001.1101
000000 l.l 1012 2 = 81.D
(d)
(d) 10000.1 22 = 10.8 16
(f)
1000000.00001112 2 = 40.0E
(f)
1000000.0000111
40.0E1616
16
1.4. NUMEROS
NUMEROS EN COMPLEMENTO
COMPLEMENTO A 2
1.4.
s equivalentes
s equivalentes
El método
muy utilizado
utilizado en los equipos
equipos
El
método de representar
representar números
números en complemento
complemento a 2 es muy
basados en microprocesador.
microprocesador.
Hasta ahora,
ahora, hemos
hemos supuesto
supuesto que
son
basados
Hasta
que todos
todos los
los números
números son
positivos.
tratar tanto
tanto números
positivos como
como
positivos. Sin embargo,
embargo, los microprocesadores
microprocesadores deben
deben tratar
números positivos
del
pueden determinarse
determinarse el signo
signo yy
negativos.
negativos. Utilizando
Utilizando la representación
representación
del complemento
complemento a 2, pueden
la magnitud
magnitud de un número
número. .
Suponer
como el de la Figura
Figura 1.11
l.11 a.
a. El bit
bit
Suponer un registro
registro de 8 bits
bits de un microprocesador
microprocesador como
más significativo
bit es 0,
O, entonces
entonces el número
número es (+)
significativo (MSB)
(MSB) es el bit
bit de signo.
signo. Si este
este bit
(+)
positivo.
número es (-)
negativo. Los
Los
positivo. Sin embargo,
embargo, si el bit
bit de signo
signo es 1, entonces
entonces el número
(-) negativo.
7 bits restantes
representan la magnitud
número.
restantes del registro
registro ."representan
magnitud del número.
tabla de la Figura
Figura l.11
1.11 b muestra
muestra las representaciones
representaciones en complemento
La tabla
complemento a 2 para
para
algunos números
números positivos
positivos y negativos.
negativos. Por
Por ejemplo,
ejemplo, + 127 está
algunos
está representado
representado en complecomple-
12
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
1
DIGIT ALES
Bit de signo O = (+)
1=(-)
mento a 2 pe
a 2 por el nr
todos los valo
Convertir
Figura 1.12 s
Magnitud
(a)
El MSB de un registro de 8 bits es el bit de signo
Decimal
con signo
Representación
en complemento
a 2, con 8 bits
+ 127
O
III
+126
O
111
1110
+ 125
O
111
1101
+ 124
O
111
1100
+5
O
000
0101
+4
O
000
0100
+3
O
000
0011
+2
000
0010
+1
O
O
000
0001
+0
O
000
0000
-1
1
111
1111
-2
1
111
1110
-3
1
II1
1101
-4
1
1I J
1100
-5
J
I !1
1011
-125
1
000
0011
-126
1
000
0010
-127
1
000
0001
-128
1
000
0000
Signo
(b)
1111
Paso 1. ~
signo será 1 e
Paso 2. (
decimal 1 es
Paso 3. (
el binario OO
por 1 y cada
Paso 4. (
este ejemplo
al complemei
Paso 5. 1
correspondiei
El resultado
a 2. El núm
Figura 1.12.
Igual que
los números
binarios
Magnitud
Representaciones en complemento
positivos y negativos
Figura 1.11.
a 2 de números
Fi
NUMERO
ELECTRO NI CA DIGIT
DIGITAL
NUMEROSS UTILIZADOS
UTILIZADOS EN ELECTRONICA
AL
13
mento a 2 por
por el número
número 01111111.
01111111. El decimal
decimal -128
-128 está
está representado
mento
representado en complemento
complemento
a 2 por
por el número
complemento a 2 para
para
número 10000000.
10000000. Observar
Observar que
que las representaciones
representaciones en complemento
valores positivos
iguales a los equivalentes
equivalentes binarios
binarios de ese número
número decimal.
decimal.
todos los valores
positivos son iguales
Convertir
Convertir el decimal
decimal con
con signo
signo -1
-1 en un número
número en complemento
complemento a 2. Siguiendo
Siguiendo la
Figura
siguientes:
Figura 1.12 se puede
puede realizar
realizar la conversión
conversión en los cinco
cinco pasos
pasos siguientes:
negativo significa
significa que
que el bit
bit de
Paso
Paso 1. Separar
Separar el signo y magnitud
magnitud de - 1.
1. El signo
signo negativo
signo será 1 en la representación
representación en complemento
complemento a 2.
Paso
En ese ejemplo
ejemplo el
Paso 2. Convertir
Convertir el decimal
decimal 1 a su equivalente
equivalente binario
binario de 7 bits. En
decimal
decimal 1 es igual
igual a 0000001
0000001 en binario.
binario.
Paso 3. Convertir
Convertir el binario
binario 0000001
0000001 a su forma
forma en complemento
complemento a 1.
1. En
Paso
En este
este ejemplo
ejemplo
binario 0000001
0000001 es igual
igual a 1111110
1111110 en complemento
complemento a 1.
1. Observar
el binario
Observar que
que cada
cada OO se cambia
cambia
por
por 1 y cada
cada 1 por
por O.
Paso 4. Convertir
Convertir el número
número en complemento
complemento a 1 a su forma
Paso
forma en
en complemento
complemento a 2. En
En
ejemplo 1111110
1111110 en complemento
complemento a 1 es 1111111 en complemento
complemento a 2. Se suma
suma + 1
este ejemplo
al complemento
complemento a 1 para
para obtener
obtener el número
número en complemento
complemento a 2.
Paso
en este ejemplo)
ejemplo) es la parte
parte
Paso 5. El número
número de 7 bits
bits en complemento
complemento a 2 (1111111
(1111111 en
correspondiente
correspondiente a la magnitud
magnitud del número
número entero
entero de 8 bits
bits en
en complemento
complemento a 2.
notación en
en complemento
complemento
El resultado
resultado es que
que el deCimal
decimal con
con signo - 1 es 11111111
11111111 en la notación
a 2. El número
número en complemento
complemento a 2 se muestra
muestra en el registro
registro de la parte
parte superior
superior de la
Figura 1.12.
Figura
N
úmero en complemento
Número
complemento a 2
Magnitud
Magnitud
Paso
CD
Bit de signo
Bit de signo
--1'0
1'0
1
1
Paso Q)
Convierte decimal a binario (7 bits)
0000001
0000001
1
1
Paso Q)
Complemento a Il
Complemento
lIIIIJO
1111110
1
1Paso @
Paso
Complemento
(suma + 1)
Complemento a 2 (suma
1)
111 1111
1111
Figura 1.12.
Conversión
su notación
Conversión de un
un número
número decimal
decimal con signo a su
en
en complemento a 2.
14
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Invertir el proceso y convertir 11111000, en complemento a 2, en un número decimal
con signo. Siguiendo la Figura 1.13 la conversión se hace en los cuatro pasos siguientes:
1.23. El (LSB,
Paso l. Separar el bit de signo de la parte de magnitud del número en complemento
a 2. El MSB es un 1; por tanto, el signo del número decimal será (-) negativo.
Paso 2. Determinar el complemento a 1 de la parte magnitud. La magnitud de los
7 bits 1111000 es 0000111 en la notación en complemento a 1.
Paso 3. Sumar + 1 al número en complemento a 1. Al sumar a 0000111 se obtiene
0001000. El número de 7 bits 0001000 está ahora en binario.
Paso 4. Convertir el número binario a su equivalente decimal. En este ejemplo, el
binario 0001000 es igual a 8 en notación decimal. La parte magnitud del número es 8.
Solución:
E1W
1.24. El núme
Solución:
Seguir
decimal·
1.25. El núme
El procedimiento de la Figura 1.13 muestra cómo convertir números en la notación en
complemento a 2 a números decimales negativos con signo. En este ejemplo, el número
11111000 en complemento a 2 es igual a + 8 en notación decimal.
La conversión regular binario-decimal (véase Figura lA) se utiliza para convertir los
números en complemento a 2 que son iguales a los números decimales positivos. Recordar
que para los números decimales positivos, los equivalentes en binario y en complemento
a 2 son iguales.
Solución:
El O
reglas us
I
1.26. El númr
Solución:
Segui
a 2 y bir
1.27. El núm
Solución
Paso
CD
Magnitud
Bit de signo
Seguí
al decim
1.28. Elnúm
8
Solución
Segu
to a 2.
¡paso
®
Convierte binario a decimal
1.29. El núrr
0001000
Soluciór
1
Paso Ql
Suma
Segu
mento ¡
+I
1.30. El núrr
0000111
1Paso
Soluciói
Q)
Complemento
a 1
Segi
a 2y b
1111000
Figura 1.13.
Conversión de un número en notación de complemento a 2
a número decimal con signo.
1.31. El sistt
Res.
t
NUMEROS UTILIZADOS
DIGITAL
NUMERaS
UTILIZADOS EN
EN ELECTRONICA
ELECTRONICA
DIGIT AL
15
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
o decimal
uientes:
1.23. El (LSB,
(LSB, MSB)
MSB) ___ de un
un número
número en complemento
complemento a 2 es el bit
bit del signo.
signo.
Solución:
Solución:
El MSB
más significativo)
MSB (bit
(bit más
significativo) de un número
número en complemento
complemento al 2 es el bit del signo.
signo.
1.24. El número,
número, en complemento
complemento a 2, 10000000
10000000 es el decimal
decimal con
con signo
signo _ __
e obtiene
emplo, el
es 8.
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.13. El número,
número, en complemento
complemento a 2, 10000000
10000000 es el
Seguir
.
decimal
decimal -128
-128. .
número 01110000
01110000 es igual
igual al decimal
decimal con
con signo
signo ___
1.25. El número
tación en
l número
vertir los
Recordar
plemento
o
o
Solución:
Solución:
sigue las
El O
O en la posición
posición del MSB
MSB significa
significa que
que es un
un número
número positivo,
positivo, y la conversión
conversión a decimal
decimal sigue
reglas usadas
usadas en binario
binario a decimal.
decimal. El número
número 01110000
01110000 es igual
igual al decimal
decimal con
con signo
signo +
+ 112.
reglas
número decimal
decimal con
con signo
signo
1.26. El número
+ 75
con 8 bits.
bits.
es igual
igual a ___ en complemento
complemento a 2 con
Solución:
Solución:
Seguir
I OII en complemento
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.4. El decimal
decimal +
+ 75 es igual
igual a 01000
010001011
complemento
binario.
a 2 y binario.
1.27. El número,
número, en complemento
complemento a 2, 11110001
11110001 es igual
igual al decimal
decimal con
con signo
signo _ __ .
1.27.
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.13. El número,
número, en
en complemento
complemento a 2, 11110001
11110001 es igual
igual
Seguir
al decimal
"
decimal con
con signo
signo -15.
- 15.
número decimal
decimal con
con signo
signo - 35 es igual
igual a ___ en complemento
complemento a 2 con
con 8 bits.
bits.
1.28. El número
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.12. El decimal
decimal --3535 es igual
igual a 11011101 en complemencomplemenSeguir
to a 2.
número decimal
decimal con
con signo
signo - 100 es igual
igual a _ __ en complemento
complemento a 2 con
con 8 bits.
bits.
1.29. El número
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.12. El decimal
decimal - 100 es igual
igual a 100 III
III 00 en complecompleSeguir
mento a 2.
mento
número decimal
decimal con
con signo
signo
1.30. El número
igual a _ __ en complemento
complemento a 2 con
con 8 bits.
bits.
+ 20 es igual
Solución:
Solución:
Seguir el procedimiento
procedimiento mostrado
mostrado en la Figura
Figura 1.4. El decimal
decimal +
+20
igual a 00010
00010100
complemento
20 es igual
100 en complemento
Seguir
binario.
a 2 y binario.
PROBLEMAS SUPLEMENTARIOS
SUPLEMENTARIOS
PROBLEMAS
sistema de numeración
numeración de base
base 2 se denomina
denomina sistema
sistema de numeración
numeración ___
1.31. El sistema
Res.
Res.
binario.
binario.
o
16
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
1.32. El sistema
numeración de
de base
base 10 se denomina
denomina sistema
de numeración
numeración ___
sistema de numeración
sistema de
Res.
Res.
oo
decimal.
decimal.
1.46. Conver
(a) A(
Res.
1.33. El sistema
numeración de base
base 8 se denomina
denomina sistema
sistema de numeración
numeración ___
sistema de numeración
Res.
R es.
o
o
octal.
octal.
sistema de numeración
sistema de numeración
1.34. El
El sistema
numeración de base
base 16 se denomina
denomina sistema
numeración ___
Res.
R es.
bit.
(a
(a))
uno, uno,
uno, cero,
cero, uno,
uno,
uno,
(b)
(b)
mil ciento
ciento uno.
uno.
mil
1.37. El número
1.37.
número 101022 es un
un número
número en base
base ~~ y se pronuncia~.
pronuncia~.
Res.
(a)
(a)
2,
uno, cero,
cero, uno,
uno, cero.
cero.
uno,
(b)
(b)
1.38. Convertir
Convertir los siguientes
números binarios
binarios en sus equivalentes
equivalentes decimales:
decimales:
siguientes números
(a)
00001110,
(h)
(e)
10000011,
(d) 10011010.
(a)
00001110,
(b) 11100000,
11100000,
(e)
10000011,
10011010.
R es .
Res.
(a)
(a)
(b)
(b)
000011102 2 =
= 14 10
00001110
10
11100000
= 22410
1110000022 =
1.39. 110011.1122
Res.
R es.
=
=
--10
-
(e)
(d)
(d)
1000001122 =
= 131
13110
10
10011010
= 154 10
1001101022 =
10
10
51.75.
51.75.
11110000.001122
1.40. 11110000.0011
R es.
Res.
=
=
--10
-10
240.1875.
240.1875.
1.41. Convertir
Convertir los siguientes
números decimales
decimales en sus equivalentes
equivalentes binarios:
binarios:
siguientes números
(a)
(h)
200,
(e)
(d
(a) 32,
(b) 200,
(e) 170,
(d)) 250.
R es. (a)
Res.
(a)
3210
10000022
(e) 17010
1010101022
10 = 10101010
10 = 100000
(b)
(b)
20010
1100100022
= 11001000
10 =
(d)
(d)
= 100000010
25810
10000001022
10 =
1.42. 40.875
= --2
40.87510
-2
10 =
Res.
Res.
101000.111.
101000.111.
1.43. 999.125
999.12510
= --2
10 =
Res.
Res.
2
1111100111.001.
1111100111.001.
siguientes números
1.44. Convertir
Convertir los siguientes
números hexadecimales
hexadecimales en sus equivalentes
equivalentes decimales:
decimales:
(a)
13AF,
(b) 25E6,
(e) B4.C9,
(a)
13AF,
(h)
25E6,
(e)
B4.C9,
(d) 78.D3.
78.D3 .
Res.
Res.
(a)
(a)
(b)
(b)
13AFI6
503910
13AF
=5039
I6 =
1O
25E6
25E616
10
16 = 970210
(e)
(d)
(d)
B4.C9
180.7851510
B4.C916
10
16 = 180.78515
78.D316
78.D3
16 = 120.8242110
10
siguientes números
equivalentes hexadecimales:
1.45. Convertir
Convertir los siguientes
números decimales
decimales en sus equivalentes
hexadecimales:
(a)
3016,
(b) 64881,
(e)
17386.75,
9817.625.
(a)
3016,
(h)
64881 ,
(e)
17386.75,
(d) 9817
.625 .
Res.
R es .
(a))
(a
(b)
(b)
1.48. Cuandi
Res.
1.36. ¿Cómo
(a) binario
1.36.
¿Cómo se pronunciará
pronunciará el número
número 1101 en (a)
binario y (b)
(b) decimal?
decimal?
R es.
Res.
(1
(/
1.35.
Dígito binario
binario de forma
forma abreviada
abreviada se denomina
denomina _ __
1.35. Digito
Res.
R
es.
oo
1.47. Conver
(a) 11
Res.
hexadecimal.
hexadecimal.
(a
(t
3016
301610
= BC8
BC816
10 =
16
64881
6488110
= FD71
F D711616
10 =
(e)
(e)
(d)
(d)
17386.75
= 43EA,C
43EA,C161 6
17386.7510
10 =
9817.62510
= 2659.A
2659 .A16
9817.625
16
10 =
si
1.49. Conver
con 8 I
(a)
+
Res. (,
(i
1.50. Convet
(a) O
Res. (,
(,
NUMERaS
NUMERO S UTILIZADOS
UTILIZADOS EN ELECTRONICA
ELECTRONICA DIGITAL
DIGITAL
17
Convertir los siguientes
siguientes números
números hexadecimales
equivalentes binarios:
1.46. Convertir
hexadecimales en sus equivalentes
binarios:
(a) A6,
(b)
(e)
E5.04,
(d)
IB.78.
(a)
(b)
19,
(e)
E5.04,
(d)
IB.78.
Res.
Res.
(a)
(a)
(b)
(b)
(e)
(e)
(d)
(d)
= 10100110
1010011022
A616
16 =
1916
= 11001
1100122
19
16 =
E5.04
= 11100101.000001
1110010\.0000012 2
E5.041616 =
1B.78
1101 \.011112 2
lB.7816
1 6 = 11011.01111
Convertir los siguientes
siguientes números
números binarios
equivalentes hexadecimales:
1.47. Convertir
binarios en sus equivalentes
hexadecimales:
11110010,
11011001,,
111110.000011, ,
10001.1111l.
(a) 11110010,
(b) 11011001
(e) 111110.000011
(d) 10001.11111.
Res.
Res.
(a)
(a)
(b)
(b)
1111001022 == F2
F21616
11110010
11011001
110
1100 122 == D916
16
(e)
(e)
(d)
(d)
111110.0000112 2 =
= 3E.OCI6I6
111110.000011
10001.1111122 = 11.F8
1\.F81616
10001.11111
Cuando se usa
usa la notación
notación del complemento
1.48. Cuando
complemento a 2, el MSB
MSB es el bit
bit de ___
Res. signo
signo. .
Res.
oo
Convertir los siguientes
siguientes números
decimales con
signo a sus equivalentes
equivalentes en complemento
1.49. Convertir
números decimales
con signo
complemento a 2,
con 8 bits:
con
(a)
+ 13, (h)
(b) +110,
+ 110, (e) -25,
-90.
(a)
+13,
-25 ,
(d) -90.
Res.
Res.
(a)
(a)
(b)
(b)
00001101
00001101
01101110
01101110
((e)
e)
(d)
(d)
11100111
11100111
10100110
10100110
Convertir los siguientes
siguientes números
números en complemento
1.50. Convertir
complemento a 2 a sus equivalentes
equivalentes decimales:
decimales:
•
(a)
(a)
01110000,
01110000,
Res.
Res.
(a)
(a)
+112
+
112
(e)
(e)
-39
-39
(b)
+31
+
31
(d)
--56
56
(b)
(h)
00011111,
00011111,
(e)
(e)
11011001, ,
11011001
(d)
(d)
11001000.
11001000.
r
Capítulo 2
CODIGOS
2.1.
BINARIOS
INTRODUCCION
De
Los sistemas digitales procesan solamente códigos que constan de O y 1 (códigos binarios).
Esto es debido a la naturaleza biestable de los circuitos de la electrónica digital. El código
binario puro se explicó en el Capítulo l. Otros códigos, especialmente binarios, han
evolucionado en el transcurso de los años para realizar funciones específicas en los equipos
digitales. Todos esos códigos utilizan O y 1, pero sus significados pueden variar. Algunos
códigos binarios se detallarán aquí, junto con los métodos utilizados para convertirlos a
forma decimal. En un sistema digital, los traductores' electrónicos (denominados codificadores y decodificadores)
se utilizan para pasar de un código a otro. Las siguientes secciones
explican con detalle el proceso de conversión de un código a otro.
2.2.
CODIGOS BINARIOS CON PESO
Los números binarios puros son algo dificil de comprender. Por ejemplo, tratar de convertir
el número binario 100101102 a un número decimal. Se comprueba que 100101102 = 15010,
pero lleva bastante tiempo y esfuerzo realizar esta conversión sin calculadora.
El código decimal codificado binario (BCD) realiza la conversión a decimal de forma
mucho más fácil. La Figura 2.1 muestra el código BCD de cuatro bits para los digitos
BeD
Decimal
8 4 2 1
O
I
2
3
4
5
6
7
8
9
Figura 2.1.
18
decimales
significativ
precisamer
posición e
posiciones
código Be
¿Cómo
muy simpl
se convier
es entonce
O
O
O
O
O
O
O
O
I
I
O
O
O
O
I
I
l
1
O
O
O
O
I
1
O
O
l
I
O
O
O
I
O
l
O
I
O
I
O
I
El código BeD 8421.
BC
La COI
Figura 2.:
4 bits COI
dígito de,
entonces,
LaFi¡
Cada digi
punto bii
00110010
Conve
La Figur:
4 bits, co
equivalen
La Figur
decimal í
Consi
Figura 2.
dividido
traduce ¡
00100000
El pa
binario. ]
división 1
eODIGOS BINARIOS
BINARIOS
CODIGOS
lo 2
decimales del O
O al 9.
9. Observar
Observar que
que el código
código BCD
BCD es un
un código
código con
con peso. El bit más
más
decimales
significativo tiene
tiene un
un peso de 8, y el menos
menos significativo
significativo de 1.
1. Este código
código se conoce
conoce más
más
significativo
precisamente como
como código
código BCD
8421. La parte
parte 8421 del nombre
nombre da los pesos
pesos de cada
cada
precisamente
BCD 8421.
posición en el código
código de 4 bits. Hay
Hay otros
otros códigos
códigos BCD
BCD que
que asignan
asignan otros
pesos a las cuatro
cuatro
posición
otros pesos
posiciones. Como
código BCD
BCD 8421 es más
más popular,
popular, es costumbre
costumbre referenciarlo
referenciarlo como
como
posiciones.
Como el código
código BCD.
código
¿Cómo
¿Cómo se expresa
expresa el número
decimal 150 en BCD?
BCD? La
La Figura
Figura 2.2a muestra
muestra la técnica,
técnica,
número decimal
muy simple,
simple, para
para convertir
convertir números
números decimales
decimales a números
números (8421)
(8421) BCD.
BCD. Cada
Cada dígito
dígito decimal
decimal
muy
convierte en su equivalente
equivalente BCD
BCD de 4 bits
bit s (véase
(véase Figura
Figura 2.1). El número
número decimal
se convierte
decimal 150
entonces igual
igual al número
número BCD
BCD 000101010000.
000101010000.
es entonces
Decimal
Decimal
s binarios).
. El código
arios, han
los equipos
r. Algunos
vertirlos a
os codificas secciones
19
150 5 0
1
!!
BCD
0001
0001
!!
0101 0000
0101
Conversión decimal-BCD
decimal-BCD
(a) Conversión
BeD
BCD
Decimal
Decimal
1001
1001
0110.
0110.
!!
!!
9
Decimal
Decimal
!!
6
Conversión BCD-decimal
BCD-decimal
(b) Conversión
BCD
BCD
3
22.
8
4
!!
!!
!!
!!
0011
0011
0010. 1000
1000 0100
0010.
Conversión decimal fraccionario-BCD
fraccionario-BCD
(e) Conversión
BeD
BCD
Decimal
Decimal
0111 0001.
0001. 0000
0111
!!
!!
7
l.
•
1000
1000
!!
!!
O
8
(d) Conversión
Conversión BCD-fraccionario-decimal
(d)
BCD-fraccionario-decimal
Figura 2.2.
e convertir
O2 = 15010,
1 de forma
los digitos
La conversión
conversión de números
números BCD
BCD a números
números decimales
decimales también
también es bastante
bastante simple.
simple. La
La
La
Figura 2.2b muestra
muestra la técnica.
técnica. El número
número BCD
BCD 10010110
10010110 se divide
divide primero
primero en grupos
grupos de
Figura
bits comenzando
comenzando en el punte--binario.
punto.binario. Cada
Cada grupo
grupo de 4 bits
bits se convierte
convierte entonces
entonces en su
4 bits
dígito decimal
decimal equivalente,
equivalente, que
que se anota
anota debajo.
debajo. El número
número BCD
BCD 10010110
10010110 es igual,
igual,
dígito
entonces, al decimal
decimal 96.
entonces,
Figura 2.2c ilustra
ilustra un número
número decimal
decimal fraccionario
fraccionario convertido
convertido a su equivalente
equivalente BCD.
BCD.
La Figura
Cada dígito
dígito decimal
decimal se convierte
convierte a su equivalente
equivalente BCD.
BCD. El punto
punto decimal
decimal se convierte
convierte en
Cada
punto binario.
binario. La
La Figura
Figura 2.2c muestra
muestra que
que el decimal
decimal 32.84
32.84 es igual
igual al núrriero
núrriero BCD
BCD
punto
00110010.10000100.
00110010.10000100.
Convertir el número
número fraccionario
fraccionario BCD
BCD 01110001.00001000
01110001.00001000 en su equivalente
equivalente decimal.
decimal.
Co.nvertir
Figura 2.2d muestra
muestra el procedimiento.
procedimiento. El número
número BCD
divide primero
primero en grupos
La Figura
BCD se divide
grupos de
bits, comenzando
comenzando en el punto
punto binario.
binario. Cada
Cada grupo
grupo de 4 bits
bits se convierte
convierte entonces
entonces en su
4 bits,
equivalente decimal.
decimal. El punto
punto binario
binario se convierte
convierte en el punto
punto decimal
decimal del número
número decimal.
equivalente
decimal.
Figura 2.2d muestra
muestra el número
número BCD
BCD 01110001.00001000
01110001.00001000 convertido
convertido en su equivalente
equivalente
La Figura
decimal 71.08.
71.08.
decimal
Considerar la conversión
conversión de un número
número BCD
BCD a su equivalente
equivalente binario
binario puro.
puro. La
La
Considerar
Figura 2.3 muestra
muestra el procedimiento
procedimiento de tres
tres pasos.
pasos. El paso
paso 1 muestra
muestra el número
número BCD
BCD
Figura
dividido en grupos
grupos de 4 bits
bits comenzando
comenzando en el punto
punto binario.
binario. Cada
Cada grupo
grupo de 4 bits
bits se
dividido
traduce a su equivalente
equivalente decimal.
decimal. El paso
paso 1 de la Figura
Figura 2.3 muestra
muestra el número
número BCD
BCD
traduce
00100000011.0101 convertido
convertido en el número
número decimal
decimal 103.5.
00100000011.0101
paso 2 de la Figura
Figura 2.3 muestra
muestra la parte
entera del número
número decimal
decimal convertida
convertida a
El paso
parte entera
binario. El 103 10
convierte
paso
2,
repetir
procedimiento
binario.
se
convierte
en
1100111
en
el
paso
al
repetir
el
procedimiento
de la
22
10
división por
por 2.
división
¡
20
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
BCD
0001
0000
1
Decimal
1
o
1
lente de
se convi
convertí
tonces,l
«Dec
cualquie
4, 2 Y 1
de 4 bit
0011.0101
1
1
3.
5
103 -7-2 = 51 resto de 1 ------------,
5 1 -7-2 = 25 resto de 1
25 -7-2 = 12 resto de 1
=;il
12 -7-2 = 6 resto de O ~
6 -7- 2 = 3 resto de O
3 -7- 2 = 1 resto de 1 ~
1
1 -7- 2 = O resto de l!
Binario
1
1
O O
1
I
0.5 x 2
=
1.0
=
0.0
~
0.0 x 2
Figura 2.3.
Conversión BCD-binario.
El paso 3 de la Figura 2.3 ilustra la conversión a binario de la parte fraccionaria del
número decimal. 0.510 se convierte en 0.12 en el paso 3 por el procedimiento de la
multiplicación repetida por 2. Las partes entera y fraccionaria del número binario se unen.
El número BCD 000100000011.010 1 es igual al número binario 1100111.1.
Observar que, habitualmente, es más eficiente escribir un número con números binarios
puros que con números BCD. Los números binarios, virtualmente, contienen menos 1 y O,
como se ve en la conversión de la Figura 2.3. Aunque más largos, los números BCD son
utilizados en los sistemas digitales cuando los números deben ser convertidos fácilmente en
decimales.
Convertir el número binario 10001010.101 en su equivalente (8421) BCD. El procedimiento se muestra en la Figura 2.4. El número binario se convierte primero en su equivaBinario
1
O O O
1
Decimal
128
10
10.10
1
+
8
+
1
r' r r"
2
+
0.5
+ 0.125
2.1.
= 1
3
8.
6
2
5
L,
So
2.2.
O
(a
(j
S(
(a
BCD
0001
0011
Figura 2.4.
1000.
OlIO
0010
0101
Conversión binario-BCD.
(b
(e
CODIGOS
BINARIOS
21
lente decimal. El número binario 10001010.101 es igual a 138.62510, Cada dígito decimal
se convierte entonces en su equivalente BCD. La Figura 2.4 muestra el decimal 138.625
convertido en el número BCD 000100111000.011000100101. La conversión completa, entonces, traduce el binario 10001010.1012 al número BCD 000100111000.011000100101.
«Decimal codificado binario (BCD)>> es un término general que puede aplicarse a
cualquiera de diferentes códigos. El código BCD más popular es el 8421. Los números 8,
4, 2 Y 1 indican el peso de cada bit en el grupo de 4 bits. Ejemplos de otros códigos BCD
de 4 bits se muestran en la Figura 2.5.
BCD
8421
BCD
4221
5421
BCD
Decimal
842
1
O
O
O
O
O
O
O
O
O
1
2
3
4
5
6
7
8
9
\O
11
12
\3
ia del
de la
unen.
8 4 2 1
O
O
O
O
O O
O 1
1 O
1
1
1
1
O O
O 1
1 O
422
1
O
O
O
O
1 1
1 1
1 O O O
1 O O 1
O
O
O
O
O
O
O
O
O
O
O
O
1
1
1
1
O
O
O
O
O
O
O
O
O O
O 1
1 O
O
O
O
O
1 1
Figura 2.5.
4 2 2 1
O
O
O
O
O
O
O
O
1
1
1
1
O
O
O
O
1 O
O 1
O O
O 1
1 O
1
1
1
1
1
1
1
1
O O
O 1
1 O
O
O
O
O
O
O
O
O
O O
O 1
1 O
542
1
1 1
O O
1 1
1 1
1 1
O
O
O
O
O
O
O
O
O
O
O
O
1
1
1
1
542
1
O
O
O
O
O
O
O
O
O
O O
O 1
1 O
1
1
1
1
1
O
O
O
O
O O
O 1
1 O
O
O
O
O
O
O
O
O
O O
O 1
1 O
1 1
100
1 1
1 O O
1 1
Tres códigos BeD con peso.
rocediquivaPROBLEMAS
2.1.
Las letras BCD significan __
- __
RESUELTOS
- __
.
Solución:
Las letras BCD significan decimal-codificado-binario.
2.2.
Convertir los siguientes números BCD 8421 a sus equivalentes decimales:
(a)
1010,
(b) 00010111,
(e) 10000110,
(d) 010101000011, (e)
(f)
0001000000000000. 010 1.
Solución:
Los equivalentes decimales de los números BCD son:
(a)
1010 = ERROR (número BCD no semejante)
(d)
(b) 00010111 = 17
(e)
(e)
10000110 = 86
(f)
00110010.10010 100,
010101000011 = 543
00110010.10010100 = 32.94
0001000000000000.0101 = 1000.5
22
2.3.
TEORIA
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGIT
DIGITALES
TEORIA DE
ALES
Convertir
números decimales
BCD 8421:
Convertir los siguientes
siguientes números
decimales a sus equivalentes
equivalentes BCD
(a) 6,
99.9,
872.8,
(f)
21.001.
(a)
(b) 13,
(e) 99.9,
(d) 872.8,
(e) 145.6,
(f) 21.001.
Solución:
Solución: .
(a)
(a)
(b)
(b)
2.4.
BCD de los números
números decimales
Los equivalentes
Los
equivalentes BCO
decimales son:
son:
0110
(e)
10011001.1001
6=
= OlIO
(e)
99.9 =
= 10011001.1001
13 =
= 000100
II
(d)
872.8
= 1000011100
I 0.1000
00010011
(d)
872.8 =
100001110010.1000
(e)
(f)
(f)
000101000101.0110
145.6 = 000101000101.0110
21.001 = 00100001.000000000001
00100001.000000000001
Convertir
números binarios
binarios a sus equivalentes
BCD 8421:
Convertir los siguientes
siguientes números
equivalentes BCD
(a)
11100.1,,
101011.01,
100111.11,
(a)
10000,
(b) 11100.1
(e) 101011.01,
(d) 100111.11,
(e)
(f)
(f)
El cód¡
decimal el
igual a Ut
equivalen!
8421 BCI
1010.001,
1010.001,
1111110001.
1111110001.
Solución:
Solución:
Los equivalentes
BCD de los números
números binarios
binarios son:
Los
equivalentes BCD
son:
(a)
10000=00010110
100111.11=00111001.01110101
(a)
10000
= 00010110
(d) 100111.11
= 00111001.01110101
(b)
11100.1 = 00101000.0101
(e) 1010.001 = 00010000.000100100101
(b)
00101000.0101
00010000.000100100101
01000011.00100101
(f)
1111110001 =
0001000000001001
(e) 101011.01 =
= 01000011.00100101
(f)
1111110001
= 0001000000001001
2.5.
Convertir los siguientes
siguientes números
equivalentes binarios:
Convertir
números BCD
BCD 8421 a sus equivalentes
binarios:
(a)
(b) 01001001,
(e) 110.01110101,
(d) 00110111.0101
(a) 00011000,
00011000,
01001001,
110.01110101,
00110111.0101, ,
01100000.00100101,
(f)
0001.001101110101.
(e) 01100000.00100101,
(f)
0001.001101110101.
Solución:
Solución:
binarios de los números
números BCO
BCD son:
Los equivalentes
equivalentes binarios
(a) 00011000
00011000 =
(d)
00110111.0101 =
100101.1
(a)
= 10010
(d)
00110111.0101
= 100101.1
(b)
01001001
= 110001
(e) 01100000.00100101
= 111100.01
111100.0 1
(b)
01001001 =
(e)
01100000.00100101 =
(e)
0110.01110101 =
= 110.11
(f)
0001.001101110101 =
= 1.011
(e)
0110.01110101
(f)
0001.001101110101
2.6.
Listar tres
tres códigos
BCD con
Listar
códigos BCD
con peso.
Solución:
Solución:
tres códigos
BCD son:
Los tres
códigos BCO
2.7.
(a)
(a)
BCD 8421,
BCD
8421,
(b)
(b)
BCD 4221,
4221,
BCD
BCD 4221 del decimal
El equivalente
equivalente BCD
decimal 98 es ___
(e)
BCD 5421.
BCD
5421.
o
o
Convi
Solución:
Solución:
El equivalente
BCD 4221 del decimal
equivalente BCO
decimal 98 es 11111110.
11111110.
2.8.
El equivalente
BCD 5421 del decimal
equivalente BCD
decimal 75 es ___
el proced
o
Solución:
Solución:
El equivalente
BCD 5421 del decimal
10101000.
equivalente BCD
decimal 75 es 10101000.
2.9.
¿Qué
número (BCD
binario) sería
más fácil de traducir
traducir a decimal?
¿Qué clase
clase de número
(BCD o binario)
sería más
decimal?
Solución:
Solución:
BCD son
más fáciles de traducir
traducir a sus decimales
Los números
números BCO
Los
son más
decimales equivalentes.
equivalentes.
2.3.
Consi
Figura 2.
se convie
número J
CODIGOS
CODIGOS BINARIOS
BINARIOS SIN
SIN PESO
PESO
Algunos
códigos binarios
Cada bit,
especial. Dos
Algunos códigos
binarios no
no tienen
tienen peso.
peso. Cada
bit, por
por tanto,
tanto, no
no tiene
tiene peso
peso especial.
Dos
códigos sin peso
son el de exceso
exceso 3 y el de Gray.
Gray.
códigos
peso son
Decim:
1
XS3
CODIGOS BINARIOS
23
El código de exceso 3 (XS3) está relacionado con el código BCD 8421 por su naturaleza
decimal codificada en binario. En otras palabras, cada grupo de 4 bits del código XS3 es
igual a un dígito decimal específico. La Figura 2.6 muestra el código XS3 junto con sus
equivalentes decimales y 8421 BCD. Observar que el número XS3 siempre es el número
8421 BCD más 3.
001
8421
BCD
BCD
XS3
1
Decimal
10
1
10
0001
0001
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
0001
00 II
00 II
00 II
00 11
00 11
00 II
00 II
00 11
00 11
00 11
0100
0100
O
I
2
3
4
5
6
7
8
9
10
11
Figura 2.6.
DOII
0100
0101
0110
0111
1000
1001
1010
1011
1100
00 11
0100
El código de exceso 3 (XS3).
Considerar la conversión del número decimal 62 a su equivalente XS3. El paso 1 de la
Figura 2.7a muestra que se suma 3 a cada dígito decimal. El paso 2 muestra cómo 9 y 5
se convierten a sus equivalentes 8421 BCD. El número decimal 62 es entonces igual al
número XS3 BCD 10010101.
Convertir el número 8421 BCD 01000000 en su equivalente XS3. La Figura 2.7b muestra
el procedimiento más simple. El número BCD se divide en grupos de 4 bits comenzando
Decimal
1
XS3
6
+3
9
2
+3
!
!
100 1
GJ
GJ
5
0101
Suma 3
BCD
Conversión
a binario
!
XS3
(a) Conversión decimal-XS3
XS3
!
BCD
ial. Dos
1000
-0011
0101
0000
+0011
0011
GJ
(b) Conversión BCD-XS3
1100
-0011
1001
!
!
!
Decimal
5
9
(e)
0100
+0011
0111
GJ
GJ
Resta 3
Conversión
Conversión XS3-decimal
Figura 2.7.
a decimal
Suma 3
24
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
en el punto binario. El paso 1 muestra que el 3 (binario 0011) se suma a cada grupo de
4 bits. La suma es el número resultante XS3. La Figura 2.7b muestra el número 8421 BCD
01000000 convertido a su equivalente XS3 BCD, que es 0111001l.
Considerar la conversión del código XS3 a decimal. La Figura 2.7c muestra el número
XS3 10001100 convertido a su equivalente decimal. El número XS3 se divide en grupos de
4 bits comenzando en el punto binario. El paso 1 muestra que se resta 3 (binario 0011) de
cada grupo de 4 bits. Como resultado se obtiene un número 8421 BCD. El paso 2 muestra
cada grupo de 4 bits en el número 8421 BCD convertido en su decimal equivalente. El
número XS3 10001100 es igual al decimal 59 de acuerdo con el procedimiento de la
Figura 2.7c.
El código XS3 tiene un valor significativo en los circuitos aritméticos. El valor del código
consiste en su facilidad para complementar. Si cada bit es complementado (los O a 1 y los
1 a O), la palabra resultante de 4 bits será el complemento a 9 del número. Los sumado res
pueden utilizar números en complemento a 9 para realizar la sustracción.
El código de Gray es otro código binario sin peso. El código de Gray no es un código
tipo BCD. La Figura 2.8 compara números en código de Gray con sus equivalentes binarios
y decimales. Observar cuidadosamente el código de Gray: cada incremento en la cuenta va
acompañado solamente por el cambio de estado de 1 bit. Observar el cambio de la línea del
decimal 7 a la del decimal 8. En binario los 4 bits cambian de estado (del 0111 al 1000).
En la misma línea, el código de Gray ha cambiado de estado solamente el bit de la izquierda
(0100 a 1100). Este cambio de un solo bit, en el grupo del código, a causa del incremento
es importante en algunas aplicaciones de electrónica digital.
Decimal
O
1
2
3
4
5
6
7
Binario
Código Gray
Decimal
Binario
0000
0001
0010
0011
0100
0101
0110
0111
0000
0001
0011
0010
0110
0111
0101
0100
8
9
10
11
12
13
14
15
1000
1001
1010
1011
1100
1101
1110
1111
Figura 2.8.
Código Gray
1100
1101
d11
1110
1010
1011
1001
1000
El código de Gray.
Considerar la conversión de un número binario a su equivalente en código de Gray. La
Figura 2.9a muestra el número binario 0010 convertido a su equivalente en código de Gray.
Comenzar en el MSB del número binario. Transferir éste a la posición izquierda en el código
Gray como muestra la flecha hacia abajo. Ahora sumar el bit del 8 al siguiente bit (bit
del 4). La suma es O (O + O = O), que se transfiere y escribe como segundo bit de la izquierda
del código de Gray. El bit del 4 es ahora sumado al bit del 2, del número binario. La suma
es 1 (O + 1 =-1) Y es transferida y escrita como tercer bit a la izquierda en el código de
Gray. El bit del 2 se suma ahora al bit del 1, del número binario. La suma es 1 (1 + O = 1)
y es trans
entonces'
decimal 2
Bi
o
Las n
las siguie
l. El
2. Su
pn
Gr
3. Cc
ha
4. El
bil
Utilizar I
Figura 2.
número
La sum,
(segundo
binario.
Gray (te
número
registra I
A contii
(1 + O =
Así se el
número
Com
detalla e
para for
siguiente
que se 1:
entonces
se escril
de la del
CODIGOS
CODIGOS BINARIOS
BINARIOS
upo de
21BCD
número
upos de
011) de
muestra
ente. El
o de la
transferida y escrita
escrita como
como el bit
bit de la derecha
código de Gray.
Gray. El binario
0010 es
y es transferida
derecha del código
binario 0010
entonces igual
igual al número
número en código
código de Gray
entonces
Gray 0011.
0011. Esto
Esto puede
puede verificarse
verificarse en la línea
línea del
decimal 2 de la tabla
tabla de la Figura
Figura 2.8.
decimal
Binario
Binario
O---~ ,..-----.~...-----.
b
O---~
..------.~..-----.b
I
1 1
1
código
inarios
enta va
inea del
1000).
quierda
emento
ay. La
Gray.
código
it (bit
uierda
suma
igo de
0=1)
I
I
1
1
1
1
suma suma suma
suma
suma
Código Gray
Gray O
Código
l código
1 y los
adores
25
25
O
(a)
Figura 2.9.
Binario
Binario
...._1.------"0..._____.1
...._1.-----"0
.._____.1 ~1
~1
O
O
1
1
1
l++a++a
l++a++
Código
Código Gray
Gray 1
1
1
O
1
(b)
(b)
Conversión binario-código
binario-código de Gray.
Gray.
Conversión
Las reglas
reglas para
para convertir
convertir un número
número binario
binario a su equivalente
equivalente en código
Gray son
son
Las
código de Gray
siguientes:
las siguientes:
1. El bit
bit izquierdo
izquierdo es el mismo
mismo para
para el número
que en binario.
número en código
código de Gray
Gray que
binario.
Sumar el MSB
MSB al bit
bit situado
situado a su derecha
suma (des(des2. Sumar
derecha inmediata
inmediata y registrar
registrar la suma
preciar el arrastre)
arrastre) debajo,
debajo, en la línea
línea donde
donde aparecerá
aparecerá el número
número en código
código de
preciar
Gray.
Gray.
Continuar sumando
sumando bits
bits a los bits
bits situados
situados a la derecha
sumas,
3. Continuar
derecha y registrando
registrando las sumas,
hasta que
que se llegue
llegue al LSB.
hasta
número en código
código de Gray
Gray siempre
siempre tendrá
4. El número
tendrá el mismo
mismo número
número de bits
bits que
que el número
número
binario.
binario.
Utilizar estas reglas para
para convertir
convertir el binario
binario 10 110 a su equivalente
equivalente en código
código de Gray.
Gray. La
Utilizar
Figura 2.9b
2.9b muestra
muestra el MSB (1) del número
número binario
binario transferido
transferido y registrado
registrado como
como parte
parte del
Figura
número en código
código de Gray.
Gray. El bit
bit del 16 se suma
suma entonces
8, del número
número
entonces al bit
bit del 8,
número binario.
binario.
suma es 1 (1
(1 + O
O == 1),
1), que
que se registra
registra como
La suma
como parte
parte del número
número en código
código de Gray
Gray
(segundo bit
bit desde
desde la izquierda).
izquierda). A continuación,
continuación, el bit
suma al bit
bit del 4 del número
número
(segundo
bit del 8 se suma
binario. La suma
suma es 1 (O + 1 = 1), que
que se registra
binario.
registra como
como parte
parte del número
número en el código
código de
Gray (tercer
(tercer bit
bit desde
desde la izquierda).
izquierda). A continuación,
continuación, el bit
suma al bit
Gray
bit del 4 se suma
bit del 2 del
número binario.
suma es O
O (1
(1 + 1 =
= 10) ya que
arrastre. El O
O se
número
qinario. La suma
que no
no se considera
considera el arrastre.
registra en la segunda
segunda posición
posición de la derecha
derecha como
Gray.
registra
como parte
parte del número
número en el código
código de Gray.
continuación, el bit
bit del 2 se suma
suma al bit
suma es 1
A continuación,
bit del 1 del número
número binario.
binario. La
La suma
O=
= 1), y se registra
registra como
como parte
parte del número
número en
(bit de la derecha).
(1 + O
en el código
código de Gray
Gray (bit
derecha).
completa el proceso.
proceso. La Figura
Figura 2.9b
2.9b muestra
10110 convertido
Así se completa
muestra el número
número binario
binario 10110
convertido al
número en código
código de Gray
Gray 11101.
número
Convertir el número
número en código
código de Gray
Gray 1001 a su equivalente
equivalente binario.
binario. La
La Figura
Figura 2.lOa
2.10a
Convertir
detalla el procedimiento.
procedimiento. Primero
Primero el bit
bit de la izquierda
(1) es transferido
detalla
izquierda (1)
transferido a la línea
línea binaria
binaria
para formar
formar el bit
bit del 8. El bit
bit del 8 del número
(véase flecha)
flecha) al
para
número binario
binario es transferido
transferido (véase
siguiente bit
bit del número
número en código
código de Gray,
Gray, y se suman
suman los
suma es 1 (1 + O = 1),
los dos.
dos. La
La suma
siguiente
que se escribe
escribe en la posición
posición del bit
bit del 4 del número
suma
que
número binario.
binario. El bit
bit del 4 (1) se suma
entonces al siguiente
siguiente bit
bit del número
número en código
código de Gray.
suma es 1 (1 + O == 1). Este
entonces
Gray. La
La suma
Este 1
escribe en la posición
posición del 2 del número
número binario.
suma al bit
se escribe
binario. El bit
bit del 2 binario
binario (1) se suma
bit
derecha del número
número en código
código de Gray.
Gray. La
suma es O (1 + 1 == 10) ya que
de la derecha
La suma
que se. desprecia
desprecia
26
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
,
DIGITALES
el arrastre. Este O se escribe en la posición del 1 del número binario. La Figura 2.10a
muestra el número en código de Gray 1001 convertido en su número binario equivalente
1110. Esta conversión puede verificarse observando la línea del decimal 14 en la Figura 2.8.
Código Gray
Binario
lflfl
l+++
F
I
O
I
I
O
I
I
Código Gray
O
Binario
Oflfofofl
1+++++
f
O
1
O
(a)
1
1
O
O
O
1
I
Solut
L
(a)
(b)
2.15. Con
1
(a)
Solu
L
O
(a)
(b)
(b)
Figura 2.10.
Conversionescódigo de Gray-binario.
2.16. El e
digii
Solu
Convertir el número
Comenzar en la izquierda
recordando que 1 + 1 =
binaria. La Figura 2.10b
número binario 010010.
en código de Gray 011011 a su equivalente binario de 6 bits.
y seguir las flechas de la Figura 2.10b. Seguir el procedimiento,
10. El arrastre de 1 se desprecia, y el O se registra en la línea
muestra que el número en código de Gray 011011 es igual al
E
2.17. Con
(a)
Sol u
1
(a)
(b)
PROBLEMAS
RESUELTOS
2.18. COI
(a)
2.10. Las letras y números XS3 significan código
-
_
Soh
Solución:
(a)
(b)
XS3 significa código de exceso 3.
2.11. El código BCD (8421, XS3)
es un ejemplo de código sin peso.
2.19. La
(m:
Solución:
El código BCD XS3 es un ejemplo de código sin peso.
2.12. El código (Gray, XS3) __
Soll
es un código BCD.
bit
Solución:
El código XS3 es un código BCD.
2.13. Convertir los siguientes números decimales a sus equivalentes
(a)
9,
(b) 18,
(e) 37,
(d) 42,
(e) 650.
en código XS3:
2.4. (
Solución:
Los equivalentes XS3 de los números decimales son:
(a)
9 = 1100
(e)
37 = 01101010
(e)
650 = 100110000011
(b) 18 = 01001011
(d) 42 = 01110101
2.14. Convertir los siguientes números BCD 8421 a sus equivalentes
(a)
0001,
(b)
0111,
(e) 01100000,
(d)
00101001,
en código XS3:
(e)
10000100.
Hasta,
sistema
número
Informe
(A~gL
represei
CODIGOS BINARIOS
BINARIOS
CODIGOS
gura 2.10a
quivalente
gura 2.8.
I
1
I
suma
1
O
27
27
Solución:
Solución:
Los equivalentes
BCD 8421 son:
equivalentes XS3 de los números
números BCD
son:
(a)
0001 = 0100
(e)
01100000
(e)
10000100 = 10110111
(a)
(e)
01100000 = 10010011
(e)
(b)
(d)
01011100
(b) 0111 == 1010
(d) 00101001 == 01011100
2.15. Convertir
equivalentes decimales:
decimales:
Convertir los siguientes
siguientes números
números XS3 a sus equivalentes
(a)
(a)
0011
0011,,
(b)
(b)
01100100,
01100100,
(e)
11001011
11001011, ,
(d)
(d)
10011010,
10011010,
(e)
10000101.
10000101.
Solución:
Solución:
uivalentes decimales
Los eq
equivalentes
decimales de los números
números XS3 son:
(a)
0011 = O
(e)
11001011 = 98
(e)
10000101 = 52
(a)
(e)
(e)
(b) 01100100
(d)
10011010
01100100 = 31
31
(d)
10011010 = 67
2.16. El código
XS3) es habitualmente
habitualmente usado
usado en aplicaciones
aplicaciones aritméticas
aritméticas de circuitos
circuitos
código ___ (Gray,
(Gray, XS3)
digitales.
digitales.
de 6 bits.
dimiento,
n la línea
s igual al
Solución:
Solución:
código XS3 es habitualmente
habitualmente usado
usado en aplicaciones
aplicaciones aritméticas.
aritméticas.
El código
Convertir los siguientes
siguientes números
números binarios
binarios a sus equivalentes
equivalentes en código
código Gray:
Gray:
2.17. Convertir
(a)
(a)
1010,
(b)
(b)
10000,
10000,
(e)
10001,,
10001
(d)
(d)
10010,
10010,
(e)
(e)
10011.
10011.
Solución:
Solución:
equivalentes
código Gray
Gray de los números
Los eq
uivalentes en código
números binarios
binarios son:
(a)
1111
(e)
1001 = 1101
(e)
(a)
1010 = 1111
(e)
1001
(e)
10011 = 11010
(b)
(d)
(b)
10000 = 11000
(d)
10010 = 11011
2.18.
Convertir los siguientes
siguientes números
números en código
Gray a sus equivalentes
2.
18. Convertir
código Gray
equivalentes binarios:
binarios:
(a)
0100,
0100,
(b )
11111,,
11111
(e)
101O1,
10
1O1,
(d)
110011,
1100
11 ,
(e)
011100.
011100.
Solución:
Solución:
equivalentes binarios
binarios de los números
números en código
son:
Los equivalentes
código Gray
Gray son:
(a)
(e)
10101 = 11001
11001
(e)
011100
(a)
0100 = 0111
(e)
10101
(e)
011100 = 010111
(b)
11111 == 10101
10101
(d)
110011 == 100010
(b)
11111
(d)
110011
característica más
más importante
importante del código
2.19. La característica
código Gray
Gray es que
que cuando
cuando la cuenta
cuenta se incrementa
incrementa en 1
(más de,
de, sólo),
sólo), 1 bit cambia
cambia de estado.
estado.
(más
Solución:
Solución:
característica más
más importante
importante del código
que cuando
incrementa en 1, sólo
sólo 1I
La característica
código Gray
Gray es que
cuando la cuenta
cuenta se incrementa
cambia de estado.
estado.
bit cambia
CODIGOS ALFANUMERICOS
ALFANUMERICOS
2.4. CODIGOS
Hasta ahora
ahora los
los O
O y 1 binarios
representar
números
en diversos
diversos
Hasta
binarios se han
han utilizado
utilizado para
para representar
números en
sistemas. Los
Los bits
bits también
también pueden
pueden ser
ser codificados
codificados para
que representen
alfabeto,
para que
representen letras
letras del
del alfabeto,
sistemas.
números y símbolos
símbolos de
de puntuación.
puntuación.jl.ln
Code for
,Un código
código de
de 7 bits
bits es el American
American Standard
Standard Code
for
números
Information Interchange
Interchange (Código
(Código Estándar
Estándar
Americano
Americano para
para Intercambio
Intercambio de
de Información)
Información)
Information
(ASCII,
pronunciado
«as-ki»), mostrado
mostrado
en la
Observar
que la
que
la letra
letra A
A se
(ASCII,
pronunciado
«as-ki»),
en
la Figura
Figura 2.11.
2.11. Observar
~t.••representa
por 1000001
1000001, , mientras
mientras que
que la
código ASCII
10000 10. El
código ASCII
rep;esenta por
la B
B en
en código
ASCII es 10000
El código
ASCII
28
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
es muy utilizado en los pequeños sistemas computadores para traducir los caracteres del
teclado al lenguaje de la computadora. La tabla de la Figura 2.11 no es una lista completa
de todas las combinaciones del código ASCII.
Los códigos que pueden representar letras y números se denominan códigos alfanuméricoso Otro código alfanumérico, muy utilizado, es el Extended Binary-Coded Decimal Interchange Code (el Código de Intercambio Binario Codificado Decimal Extendido) (EBCDIC,
pronunciado «eb-si-dik»). Parte del código EBCDIC se muestra en la Figura 2.11. Observar
que el código EBCDIC es un código de 8 bits y, por tanto, puede tener más variaciones y
caracteres que el código ASCII. El código EBCDIC se utiliza en muchos grandes sistemas
de computadoras.
El código alfanumérico ASCII es un código moderno para introducir y sacar información
de las microcomputadoras. ASCII es utilizado para realizar interfaces en teclados de computadoras, impresoras y pantallas de vídeo. ASCII ha llegado a ser el código están dar de
entrada/salida para las microcomputadoras.
Otro
1. B
2. E
t.
3. S<
4. f
2.20. Lo~
Sol
Carácter
ASCII
EBCDIC
Carácter
ASCII
EBCDIC
2.21. ¿Q
(a)
Espacio
!
rr
#
$
%
&
,
0100
0101
0111
0111
0101
0110
0101
0111
0100
0101
0101
0100
0110
0110
0100
0110
0000
1010
1111
1011
1011
1100
0000
1101
1101
1101
1100
1110
1011
0000
1011
0001
A
B
C
D
E
010
010
010
010
010
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
011
011
011
011
011
011
011
011
011
011
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1111
1111
1111
1111
1111
1111
1111
1111
1111
1111
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
Q
R
S
T
U
010
010
010
010
010
010
010
010
(
)
Ola
*
,+
Ola
/
O
1
2
3
4
5
6
7
8
9
010
F
G
H
1
J
K
L
M
N
o
P
V
W
X
Y.
Z
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
101
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0000
1100
1100
1100
1100
1100
1100
1100
1100
1100
1101
1101
1101
1101
1101
1101
1101
0001
0010
0011
0100
0101
0110
0111
1000
1001
0001
0010
0011
0100
0101
0110
0111
101
101
101
101
101
101
101
101
101
101
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1101
1101
1110
1110
1110
1110
1110
1110
1110
1110
1000
1001
0010
0011
0100
0101
0110
0111
1000
1001
Sol
(a)
(b)
2.22. Ac
K
So
2.23. A
Figura 2.11.
Códigos alfanuméricos.
11
ComGOS
s del
pleta
Otros códigos alfanuméricos
29
BINARIOS
que se pueden encontrar son:
1. BCo.IC de 7 bits (Código de Intercambio Decimal Binario Codificado).
2. EBCDIC de 8 bits (Código Extendido de Intercambio Decimal Codificado Binario).
Utilizado en algunos equipos de IBM.
3. Selectric de 7 bits. Utilizado para controlar la cabeza giratoria en las máquinas de
escr!bir IBM Selectric.
4. Hollerith de 12 bits. Utilizado en tarjetas perforadas.
ación
PROBLEMAS
mpu-
RESUELTOS
ar de
2.20. Los códigos binarios que pueden representar números y letras se denominan
códigos
_
Solución:
Los códigos alfanuméricos
pueden representar números y letras.
2.21. ¿Qué representan las abreviaturas
(a) ASCII,
(b) EBCmc.
siguientes?
Solución:
(a)
(b)
ASCII = American Standard Code for lnformation Interchange.
EBCDIC = Extended Binary-Coded-Decimal Interchange Codeo
2.22. Acudir a la Figura 2.12. La salida del codificador
K en el teclado.
del teclado ASCII será
si se pulsa
Solución:
La salida ASCII será 1001011 si se pulsa K en el teclado.
Al
sistema
computador
LSB
MSB
Mensaje del operador del teclado
Entrada
Figura 2.12.
-->
Codificador
teclado
ASCII
0
1
r--------'
Salida
Sistema codificador de teclado ASCII.
2.23. Acudir a la Figura 2.12. Listar las doce salidas del codificador
introducir el mensaje «pay $1000.00».
del teclado
ASCII para
30
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
Solución:
Solución:
códigos ASCII
ASCII para
para los caracteres
caracteres del mensaje
mensaje
Los códigos
(a) P =
= 1010000
1010000
(d)
Espacio = 0100000
0100000
(g)
(a)
(d)
Espacio
(g)
(b)
(e)
0100100
(h)
(b)
A = 1000001
(e)
$ = 0100100
(h)
(e)
(f)
(i)
(e)
yY=1011001
= 1011001
(f)
11=0110001
= 0110001
(i)
2.33. El e
deci
son:
son:
0=0110000
0=0110000
0=0110000
0=0110000
0=0110000
0=0110000
U)
(k)
(k)
(1)
. = 0101110
0101110
00=0110000
= 0110000
0=0110000
0=0110000
Res.
2.34. Cód
Res.
2.24. El código
código __
un código
código alfanumérico
alfanumérico de 12 bits utilizado
utilizado en las tarjetas
tarjetas perforadas.
perforadas.
2.24.
_ _ es un
2.35. Con
Solución:
Solución:
código Hollerith
Hollerith de 12 bits
bits es utilizado
utilizado en las tarjetas
tarjetas perforadas.
perforadas.
El código
(a)
Res.
2.25. El código
código ___ de 7 bits
bits es considerado
considerado el industrial
industrial estándar
estándar para
para entrada/
entrada/salida
2.25.
salida en
microcomputadoras.
microcomputadoras.
Solución:
Solución:
código ASCII
ASCII (American
(American Standard
Standard Code
Code for Information
Information Interchange)
Interchange) de 7 bits
bits es considerado
considerado el
El código
industrial estándar
estándar para
para entradas
entradas y salidas
salidas en microcomputadoras.
microcomputadoras.
industrial
2.36.
COI
(a)
Res.
2.37.
COI
(a)
Res.
PROBLEMAS SUPLEMENTARIOS
SUPLEMENTARIOS
PROBLEMAS
2.26. Los dispositivos
dispositivos electrónicos
electrónicos que
que convierten
convierten de un
un código
código a otro
otro se denominan
denominan ~
~
y ~.
~.
2.26.
Res.
R
es.
(a)
(a)
codificadores,
codificadores,
(b)
(b)
decodificadores.
decodificadores.
= ERROR
ERROR (número
(número BCD
BCD no semejante)
semejante)
11111111 =
(d)
(d)
2.29. Convertir
Convertir los siguientes
siguientes números
números binarios
binarios a sus equivalentes
equivalentes BCD
BCD 8421:
2.29.
(a)
(b)
1101l.l,
(e)
100000.01,
(d)
11101l.l1.
(a)
10100,
(h)
1101l.l,
(e)
100000.01,
(d)
11101l.l1.
(a)
(b)
(b)
00100000
10100 = 00100000
00100111.0101
11011.1 = 00100111.0101
(e)
(d)
(d)
100000.01 = 00110010.00100101
00110010.00100101
01011001.01110101
111011.11 = 01011001.01110101
2.30. Convertir
Convertir los siguientes
siguientes números
números BCD
BCD 8421 a sus equivalentes
equivalentes binarios:
binarios:
2.30.
010 11000,
(b) 000100000000,
000100000000,
1001.01110 101,
011.0000011000100101.
(a) 01011000,
(h)
(e) 1001.01110101,
(d) 011.0000011000100101.
Res.
(a)
(b)
(b)
01011000 = 111010
01011000
000100000000:=~ 1100100
000100000000
(e)
(d)
(d)
1001.01110101 = 1001.11
1001.01110101
0011.0000011000100101
0011.0000011000100101 == 11.0001
2.31. El equivalente
equivalente BCD
BCD 4221 del decimal
decimal 74 es ___
2.31.
Res.
oo
11011000.
11011000.
2.32. El equivalente
equivalente BCD
BCD 5421 del decimal
decimal 3210 es _ _ _
2.32.
Res.
Res .
0011001000010000.
0011001000010000.
o
2.39. EB
Re~
01100001.00000101 1 = 61.05
61.05
01100001.0000010
2.28. Convertir
siguientes números
decimales a sus equivalentes
equivalentes BCD
BCD 8421.
8421.
2.28.
Convertir los siguientes
números decimales
(a)
679.8,
(a)
10,
(b) 342,
(e) 679.8,
(d) 500.6.
Res.
(a)
00010000
679.8
011001111001.1000
R
es. (a)
10 = 00010000
((e)
e) 679
.8 = 011001111001.1000
001101000010
(d) 500.6 = 010100000000.0110
010100000000.0110
(b) 342 = 001101000010
(d)
Res.
(a)
ReJ
2.27. Convertir
Convertir los siguientes
siguientes números
números BCD
BCD 8421 a sus equivalentes
equivalentes decimales:
decimales:
2.27.
(a)
10000,
11111111 ,
O 111.
111.00
11,,
(d) O
O 110000
110000 1.
1.00000
1.
(a)
100 10000,
(b ) 11111111
(e) O
00 11
(d)
00000 11OO1.
(a)
10010000 == 90
0111.0011
7.3
Res. (a)
10010000
(e) 01
11.0011 = 7.3
(b)
(b)
2.38. Co
2.40. El
en
Re.
CODIGOS
CODIGOS BINARIOS
BINARIOS
31
2.33. El código
hacen a números
números ___ (binarios,
código BCD
BCD es conveniente
conveniente cuando
cuando las conversiones
conversiones se hacen
(binarios,
decimales).
decimales).
R es. decimales.
Res.
decimales.
2.34. Código
Código de «exceso
por _ _ _ .
«exceso 3» se abrevia
abrevia frecuentemente
frecuentemente por
R es.
Res.
adas.
XS3.
XS3.
2.35. Convertir
Convertir los siguientes
siguientes números
decimales a sus equivalentes
equivalentes en codigo
codigo XS3:
números decimales
XS3:
(a)
7,
(b)
16,
(e)
(d)
4089.
(a)
(b)
(e) 32,
(d)
4089.
R
es.
Res.
da en
(a)
(a)
(b)
(b)
7 =
= 1010
16 =
= 01001001
01001001
(e)
(e)
(d)
(d)
32 =
= 01100101
01100101
4089
= 0111001110111100
0111001110111100
4089 =
2.36. Convertir
números en código
Convertir los siguientes
siguientes números
código XS3 a sus equivalentes
equivalentes decimales:
decimales:
ado el
(a)
(a)
1100,
R
es.
Res.
(a)
(a)
(b)
(b)
(b)
(e)
100001110011
(d)
(b) 10101000,
10101000,
(e)
100001110011, ,
(d)
1100 = 9
100001110011 = 540
((e)
e) 100001110011
10101000
(d)
10101000 = 75
(d) 0100101101100101
0100101101100101 = 1832
01001Óll01100101.
01001ÓII01100101.
2.37. Convertir
números en binario
binario puro
puro a sus equivalentes
Convertir los siguientes
siguientes números
equivalentes en
en código
código Gray:
Gray:
(a)
(a)
Res.
R
es.
(b)
.
OlIO,
OlIO,
(a)
(a)
(b)
(b)
(b)
10100,
(b)
10100,
0110 = 0101
0110
10100
= 11110
10100=11110
(e)
(e)
((e)
e)
(d
(d) )
10101
(d)
10101,,
(d)
10101 = 11111
10110.
10110.
10110
= 11101
10110=11101
2.38. Convertir
números en código
binario puro:
puro:
2.38.
Convertir los siguientes
siguientes números
código Gray
Gray a sus equivalentes
equivalentes en
en binario
(a) 0001
0001,,
(b) 11100,
(e)
(d)
(a)
(b)
(e)
10100,
(d)
10101.
Res.
Res
(a)
(a)
(b)
(b)
0001 = 0001
11100 = 10111
(e)
(e)
(d)
(d)
10100 = 11000
10101 = 11001
2.39.
bits utilizado
utilizado en algunos
IBM.
2.39. EBCDIC
EBCDIC es un
un código
código alfanumérico
alfanumérico de ___ bits
algunos equipos
equipos IBM.
R
es.
Res.
8.
2.40. El código
bits sirve
como estándar
para entrada/
salida
código alfanumérico
alfanumérico _ __ de 7 bits
SIrve como
estándar industrial
industrial para
entrada/salida
en microcomputadoras.
microcomputadoras.
Res.
R
es.
101.
ASCII.
ASCII.
Capítulo
Capítulo 3
PUERTAS
PUERTAS LOGICAS
LOGICAS BASICAS
BASICAS
3.1.
INTRODUCCION
INTRODUCCION
La
puerta lógica es el bloque
bloque de construcción
básico de los sistemas
puertas
La puerta
construcción básico
sistemas digitales.
digitales. Las
Las puertas
puertas lógicas
puertas
lógicas
números binarios.
binarios. Por
lógicas operan
operan con
con números
Por tanto,
tanto, las puertas
lógicas se denominan
denominan puertas
lógicas binarias,
Todas las tensiones
tensiones utilizadas
utilizadas con
con las puertas
son ALTA
ALTA o BAJA.
BAJA.
lógicas
binarias. Todas
puertas lógicas
lógicas son
En ese libro,
libro, una
una tensión
tensión ALTA
ALTA significa
significa un 1
1 binario
binario y una
una tensión
tensión BAJA
BAJA significa
significa un
un O
O
binario. Recordar
puertas lógicas
binario.
Recordar que
que las puertas
lógicas son
son circuitos
circuitos electrónicos.
electrónicos. Estos
Estos circuitos
circuitos responresponden solamente
tensiones ALTAS
solamente a tensiones
ALTAS (llamadas
(llamadas 1) o BAJAS
BAJAS (tierra)
(tierra) (llamadas
(llamadas 0).
0).//
puertas lógicas
básicas. Estas
Todos
Todos los sistemas
sistemas digitales
digitales se construyen
construyen utilizando
utilizando tres
tres puertas
lógicas básicas.
Estas
AND, la puerta
OR, y la puerta
Este capítulo
capítulo trata
trata de estas
estas
puerta NOT.
NOT. Este
son la puerta
puerta AND,
puerta OR,
importantes
puertas o funciones
importantes puertas
funciones lógicas básicas.
básicas.
A VI
la puen
3.2.
3.2. LA PUERTA
PUERTA AND
AND
La puerta
puerta AND
puerta de «todo
AND se denomina
denomina la puerta
«todo o nada».
nada». El esquema
esquema de la Figura
Figura 3.1a
3.1a
muestra
puerta AND.
muestra la idea
idea de la puerta
AND. La lámpara
lámpara (Y)
(Y) lucirá
lucirá solamente
solamente cuando
cuando ambos
ambos
conmutadores
posibles combinaciones
para
conmutadores de entrada
entrada (A y B)
B) estén
estén cerrados.
cerrados. Todas
Todas las posibles
combinaciones para
b. La tabla
los conmutadores
conmutadores A y B se muestran
muestran en la Figura
Figura 3.1
3.1b.
tabla de esta
esta figura
figura se denomina
denomina
tabla de verdad
verdad e indica
indica que
que la salida
salida (Y) está
está habilitada
habilitada (luce) solamente
solamente cuando
cuando ambas
ambas
entradas
entradas están
están cerradas.
cerradas.
El símbolo
símbolo lógico
puerta AND
lógico convencional
convencional de una
una puerta
AND está
está representado
representado en la Figura
Figura 3.2a
3.2a..
Este
muestra las entradas
puerta
Este símbolo
símbolo muestra
entradas A y B. La
La salida
salida es Y.
Y. Este
Este es el símbolo
símbolo de una
una puerta
AND
para la puerta
puerta AND
AND de dos
dos entradas.
entradas. La
La tabla
tabla de verdad
verdad para
AND de dos
dos entradas
entradas se muestra
muestra
aparecen como
dígitos binarios
binarios (bits).
en la Figura
Figura 3.2b. Las
Las entradas
entradas aparecen
como dígitos
(bits). Observar
Observar que
que sólo
sólo
cuando
entradas A y B son
cuando ambas
ambas entradas
son 1 la salida
salida es l. El binario
binario O
O se define
define como
como una
una tensión
tensión
tierra. El binario
define como
como una
una tensión
tensión ALTA.
ALTA. En
En este libro,
libro, una
una tensión
tensión
binario 1 se define
BAJ A, o tierra.
ALTA
ALTA significará
significará unos
unos + 5 voltios
voltios (V).
El álgebra
álgebra booleana
booleana es una
una forma
forma de lógica
lógica simbólica
simbólica que
que muestra
muestra cómo
cómo operan
operan las
puertas lógicas.
puertas
lógicas. Una
Una expresión
expresión booleana
booleana es un método
método «taquigráfico»
«taquigráfico» de mostrar
mostrar qué
qué ocurre
ocurre
para el circuito
en un circuito
circuito lógico.
lógico. La
La expresión
expresión booleana
booleana para
circuito de la Figura
Figura 3.2 es
A·B = Y
A·B=
La expresión
expresión booleana
booleana se lee A AND
AND ((- significa
significa AND)
AND) B igual
igual a la salida
salida Y.
Y. El punto
(-)
La
punto (.)
booleana, y no la operación
significa la función
función lógica
lógica AND
AND en álgebra
álgebra booleana,
operación de multiplicar
multiplicar como
como
significa
álgebra regular.
regular.
en el álgebra
32
32
La expi
PUERTAS LOGICAS BASICAS
3
L3
+
33
Y
-
(a) Circuito ANO de conmutadores
Conmutadores
de entrada
B
abierto
abierto
cerrado
cerrado
puertas
puertas
BAJA.
a un O
respon-
Luz de
salida
A
Y
abierto
cerrado
abierto
cerrado
no
no
no
sí
Tabla de verdad
(b)
Figura 3.1 .
. Estas
e estas
A veces el punto (.) se omite en las expresiones booleanas. La expresión booleana, para
la puerta AND de dos entradas, es entonces:
AB=
Y
a 3.1a
ambos
s para
omina
ambas
La expresión booleana
se lee A AND B igual a la salida Y.
Entradas
: ~
y
Salida
a 3.2a.
puerta
uestra
ue sólo
tensión
tensión
(a) Símbolo de una puerta ANO
Entradas
nto (-)
r como
A
Y
O O
O 1
1 O
1 1
O
O
O
1
B
ran las
ocurre
Salida
O = tensión baja
1 = tensión alta
(b)
Tabla de verdad ANO
Figura 3.2.
34
TEOiuA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Entradas
e
Salida
3.2.
Dibuj
Soluck
B
A
Y
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
o
o
o
o
o
o
1
1
v«
(a) Expresión booleana de tres variables
Entradas
(b)
~~
y Salida
Símbolo de una puerta AND de tres entradas
(e)
1
1
3.3.
Dibuj
Soluci
Tabla de verdad con tres variables
Figura 3.3.
Con frecuencia un circuito lógico tiene tres variables. La Figura 3.3a muestra la
expresión booleana para una puerta AND de tres entradas. Las variables de entrada son
A, B Y C. La salida es Y. El símbolo lógico para esta expresión AND de tres entradas está
dibujado en la Figura 3.3b. Las tres entradas (A, B, C) están a la izquierda del símbolo.
La salida (Y) a la derecha del símbolo. La tabla de verdad de la Figura 3.3c muestra las
ocho posibles combinaciones de las variables A, B Y C. Observar que la línea superior de la
tabla es la cuenta binaria 000. La cuenta binaria sigue después con 001, 010, 011, 100, 101,
110, y finalmente con 111. Observar que sólo cuando todas las entradas están a 1 la salida
de la puerta AND se habilita a l.
Considerar las tablas de verdad AND mostradas en las Figuras 3.2b y 3.3c. En cada
tabla de verdad la única salida de la puerta AND está en ALTA solamente cuando todas
las entradas están en ALTA. Los diseñadores observan cada salida única de la puerta,
cuando deciden qué puerta va a realizar una cierta tarea.
Las leyes del álgebra booleana gobiernan la forma de operación de la puerta AND. Las
leyes formales para la función AN D son:
3.4.
En la
Soluci
El
pulso
pulso
A· O = O
A· 1 = A
A·A=A
A·A =0
Se puede probar la verdad de estas leyes volviendo a la tabla de verdad de la Figura 3.2.
Estas son sentencias generales que son siempre ciertas sobre la función AND. Las puertas
AND deben seguir estas leyes. Observar la barra sobre la variable en la última ley. La barra
sobre la variable significa no A, o el opuesto de A.
PROBLEMAS
3.1.
RESUELTOS
Escribir expresiones booleanas para una puerta AND de cuatro entradas.
Solución:
A .B . C.D = Y
o
ABCD = y
3.5.
En L
en 1
Soluc
E
pulso
pulso
PUERTAS LOGICAS BASICAS
3.2.
35
Dibujar el símbolo lógico para una puerta AND de cuatro entradas.
Solución:
Véase Figura 3.4.
Figura 3.4.
3.3.
Símbolo de una puerta AND de cuatro entradas.
Dibujar la tabla de verdad para una puerta AND de cuatro entradas.
Solución:
les
Salida
Entradas
estra la
ada son
das está
símbolo.
estra las
ior de la
00, 101,
la salida
3.4.
D. Las
Entradas
Salida
D
e
B
A
Y
D
e
B
A
Y
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
1
1
o
1
1
1
1
o
o
o
o
o
1
1
1
o
o
1
1
1
1
1
1
1
1
o
o
1
1
1
o
o
o
o
o
o
o
o
1
1
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
1
1
1
En la Figura 3.5, ¿cuál será el tren de pulsos de salida?
Solución:
En la Figura 3.5, la forma de onda de salida será exactamente
pulso a = l
pulso b = O
pulso e = O
pulso d = l
pulso e = l
pulso f = O
~L.-1JA
y?
hgfedcba
ura 3.2.
puertas
a barra
1
Figura 3.5.
3.5.
como la forma de onda de la entrada A.
pulso 9 = l
pulso h = O
B
Problema del tren de pulsos.
En la Figura 3.6, ¿cuál será el tren de pulsos de salida? Observar que hay dos trenes de pulsos
en la puerta AND.
Solución:
En la Figura 3.6, los pulsos de salida serán como se indica:
pulso a = O
pulso e = O
pulso e = O
pulso 9 = O
pulso b = l
pulso d = l
pulso f = O
pulso h = O
r
36
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
~'-~
~'-~
h gfedcba
~?
~?
hgfedcba
O
O
0011
0011
Figura 3
.6.
3.6.
1
1
I~~B
I~~B
Pro
bl ema del tren
Problema
tren de
de pulsos.
pulsos.
3.3. LA
LA PUERTA
PUERTA OR
La puerta
OR se denomina
de la Figura
Figura 3.7a
3.7a
puerta OR
denomina la puerta
puerta de «cualquiera
«cualquiera o todo».
todo». El esquema
esquema de
muestra
cuando esté
conmutador
muestra la idea
idea de la puerta
puerta ORo La
La lámpara
lámpara (Y)
(Y) lucirá
lucirá cuando
esté cerrado
cerrado el conmutador
A o el B.
B. La
La lámpara
lámpara lucirá
lucirá también
también cuando
cuando estén
estén cerrados
cerrados ambos
ambos conmutadores
conmutadores A y B.
La lámpara
Todas las
las posibles
posibles
lámpara (Y)
(Y) no lucirá
lucirá cuando
cuando estén
estén abiertos
abiertos ambos
ambos conmutadores.
conmutadores. Todas
combinaciones
Figura 3.7b. La
tabla de verdad
verdad
combinaciones de los conmutadores
conmutadores se muestran
muestran en la Figura
La tabla
detalla
función OR del circuito
circuito OR
OR
detalla la función
circuito de conmutadores
conmutadores y lámpara.
lámpara. La
La salida
salida del circuito
estará
cerrado.
estará habilitada
habilitada cuando
cuando cualquiera
cualquiera de los conmutadores
conmutadores de entrada
entrada esté
esté cerrado.
Conmutadores
Conmutadores
de entrada
entrada
B
B
y
L..-----+.,-IIII-_--------'
L
. . . - - - - -+
. ,-IIII-_--- - -...J
(a) Circuito
Circuito OR de conmutadores
conmutadores
Luz de
salida
salida
y
Y
A
abierto
abierto
abierto
abierto
cerrado
cerrado
cerrado
cerrado
abierto
abierto
cerrado
cerrado
abierto
abierto
cerrado
cerrado
no
sí
sí
sí
(b) Tabla
verdad
Tabla de verdad
Figura 3
.7.
3.7.
El símbolo
Observar
símbolo lógico
lógico estándar
estándar para
para la puerta
puerta OR
OR está
está dibujado
dibujado en la Figura
Figura 3.8a. Observar
la forma
puerta ORo
B. La salida
salida es Y.
forma diferente
diferente de la puerta
ORo La puerta
puerta OR
OR tiene
tiene dos entradas
entradas A y B.
La expresión
Observar que
que el
expresión booleana
booleana abreviada
abreviada para
para esta
esta función
función OR
OR es A + B =
= Y. Observar
símbolo
(+) significa
= Y) se lee A OR
OR
símbolo más
más (+)
significa OR
OR en álgebra
álgebra booleana.
booleana. La expresión
expresión (A +
+ B =
+ significa
significa OR)
OR) B igual
igual a la salida
salida Y. Se observará
observará que
que el signo
signo más
más no significa
(+
significa sumar
sumar
como en álgebra
álgebra regular.
regular.
como
tabla de verdad
verdad de la puerta
puerta OR
OR de dos entradas
entradas está en la Figura
Figura 3.8b. Las variables
variables
La tabla
entrada (A y B)
B) están
están en la izquierda.
izquierda. La salida
salida resultante
resultante (Y)
(Y) está
está en la columna
de entrada
columna derecha
derecha
tabla. La puerta
puerta OR
OR está
está habilitada
habilitada (la salida
salida es 1) en cualquier
cualquier instante
instante que
de la tabla.
que aparezca
aparezca
un 11 en cualquiera
cualquiera o todas
todas las entradas.
entradas. Como
Como antes,
un O
O está
está definido
definido por
un
antes, un
por una
una tensión
tensión
(tierra). Un
Un 1 en la tabla
tabla de verdad
verdad representa
representa una
una tensión
tensión ALTA
ALTA (+ 5 V).
BAJA (tierra).
La e
La expr
función
Un
Las en1
símbolc
La1
variable
la colui
será 1.
Con
la salic
las entr
decider
Las
leyes fe
La obs
Estas p
la últin
PUERTAS
Entradas
LOGICAS
BASICAS
37
Salida
~
AB~.Y
(a) Símbolo de una puerta OR
Salida
Entradas
B
Y
A
._/1
ura 3.7a
mutador
s A y B.
posibles
e verdad
uito OR
O
O
O
O
1
1
1
O
1
1
1
1
o = tensión
1 = tensión
/
baja
alta
(b) Tabla de verdad OR
Figura 3.8.
Observar
ida es Y.
que el
eeA OR
La expresión booleana para una puerta OR de tres entradas está escrita en la Figura 3.9a.
La expresión se lee A OR B OR C igual a la salida Y. El signo más, de nuevo, significa la
función ORo
Un símbolo lógico para la puerta OR de tres entradas está dibujado en la Figura 3.9b.
Las entradas A, B Y C están a la izquierda del símbolo. La salida (Y) a la derecha del
símbolo ORo Este símbolo representa un circuito que realiza la función ORo
La tabla de verdad para la puerta OR de tres entradas se muestra en la Figura 3.9c. Las
variables (A, B Y C) se muestran a la parte izquierda de la tabla. La salida (Y) aparece en
la columna derecha. En cualquier instante que aparezca un 1 en cualquier entrada la salida
será l.
Considerar las tablas de verdad OR de las Figuras 3.8b y 3.9c. En cada tabla de verdad
la salida única de la puerta OR es un nivel de tensión BAJA solamente cuando todas
las entradas son BAJAS. Los diseñadores observan cada salida única de la puerta cuando
deciden con qué puerta van a realizar una cierta tarea.
Las leyes del álgebra booleana gobiernan la forma de operación de la puerta ORo Las
leyes formales para la función OR son:
A+O=A
A
ariables
derecha
aparezca
tensión
+
1 = 1
A+A=A
A+A=l
La observación de la tabla de verdad de la Figura 3.8 ayudará a comprobar estas leyes.
Estas proposiciones generales son siempre verdaderas para la función ORo La barra sobre
la última variable significa no A, o el opuesto de A.
38
TEORlA DE PROBLEMAS DE PRINCIPIOS DIGITALES
1.
Entradas
Salida
3.9.
En
Soll
C
A+B+C=Y
(a)
Expresión booleana de tres variables
Entradas
(b)
~ ~
C~
y
O
O
O
O
1
1
1
1
Salida
B
A
O
O
1
1
O
O
1
1
O
1
O
1
O
1
O
1
Y
1
puls
puls
O
1
1
1
1
1
1
1
(e) Tabla de verdad con tres variables
Símbolo de una puerta OR de tres entradas
Figura 3.9.
3.10. En
pul:
PROBLEMAS
RESUELTOS
Solt
1
3.6.
puls
puls
Escribir la expresión booleana para una puerta OR de cuatro entradas.
Solución:
A+B+C+D=Y
3.7.
Dibujar el símbolo lógico de una puerta OR de cuatro entradas.
Solución:
Véase Figura 3.10.
Figura 3.10.
3.8.
Símbolo para una puerta OR de cuatro entradas.
3.4. L
Dibujar la tabla de verdad para una puerta OR de cuatro entradas.
Solución:
Entradas
Salida
Entradas
Salida
D
C
B
A
Y
D
C
B
A
Y
O
O
O
O
O
O
O
O
O
O
O
O
1
O
O
1
1
O
O
O
1
O
1
O
O
1
1
1
O
O
1
O
1
O
1
1
1
O
O
O
O
1
1
1
1
1
1
1
1
1
1
O
1
1
1
1
1
1
1
O
1
O
1
1
1
O
O
1
1
1
1
1
1
1
1
1
1
1
1
1
La puer
inusual.
el símbc
Elp
NOT. 1
dará su
compler
negacioi
La (
A
=Ai
La Figu
están es
es inver
PUERTAS
PUERTAS LOGICAS
LOGICAS BASICAS
BASICAS
3.9.
39
Figura 3.11, ¿cuál será el tren
tren de pulsos
pulsos de salida?
salida?
En la Figura
Solución:
Solución:
En la Figura
11, la forma
A.
Figura 3.
3.11,
forma de onda
onda de salida
salida será exactamente
exactamente como
como la forma
forma de onda
onda de la entrada
entrada A.
pulso
pulso
pulso e = I1
pulgo 9 = O
pulso a =
= l1
pulso e = l
pulso
pulgo
pu
lso b = O
pulso d = O
pulso
pulso
pulso
pulso ff = I
~
----.......
A
~~
a
-------~?
gg ff ee dd ee bb a
-------~?
O~
o~
Figura 3
.11 .
3.11.
Pro
blema del tren
Problemadel
tren de
de pulsos.
pulsos.
3.10. En la Figura
Figura 3.12,
3.12, ¿cuál
¿cuál será
será el tren
tren de pulsos
pulsos de salida?
salida? Observar
Observar que
que aparecen
aparecen dos
dos trenes
trenes de
pulsos
pulsos en la puerta
puerta ORo
Solución:
Solución:
En la Figura
Figura 3.12,
3.12, los pulsos
pulsos de salida
salida serán
serán como
como se indica:
indica:
pulso
. pulso
pulso
pulso
pulso a = I
pulso e = O
pulso e = I
pulso 9 = O
pulso
pulso
pulso
pulso
pulso b = I1
pulso d = l
pulso f = I
pulso h = l
~
A
hgfedcba
~?
~~B
Figura 3.12.
Problema
del tren
Problemadel
tren de pulsos.
pulsos.
PUERTA NOT
NOT
3.4. LA PUERTA
puerta NOT
NOT también
también se denomina
denomina inversor.
inversor. Una
Una puerta
puerta NOT,
NOT, o inversor,
inversor, es una
una puerta
puerta
La puerta
inusual. La puerta
puerta NOT
NOT tiene
solamente una
una entrada
entrada y una
una salida.
salida. La Figura
Figura 3.13a
3.13a ilustra
ilustra
inusual.
tiene solamente
símbolo lógico para
para el inversor
inversor o puerta
puerta NOT.
NOT.
el símbolo
proceso de invertir
invertir es simple.
simple. La Figura
Figura 3.13b
3.13b es la tabla
tabla de verdad
verdad para
para la puerta
puerta
El proceso
NOT. La entrada
entrada se cambia
cambia siempre
siempre por
por su opuesto.
opuesto. Si la entrada
entrada es O,
0, la puerta
puerta NOT
NOT
NOT.
dará su complemento,
complemento, u opuesto,
opuesto, que
que es 1. Si la entrada
entrada a la puerta
puerta NOT
NOT es 1, el circuito
circuito
dará
complementará para
para dar
dar un
un O. Esta inversión
inversión también
también se denomina
denomina complementación
complementación
complementará
o
negación. Los términos
términos negación,
negación, complementación
complementación e inversión
inversión significan
significan lo mismo.
mismo.
negación.
booleana para
para la inversión
inversión se muestra
muestra en la Figura
Figura 3.13c.
3.13c. La expresión
expresión
La expresión
expresión booleana
indica que
que A es igual a la salida
salida no A
A.. La barra
barra sobre
sobre A significa
significa complementar
complementar A
A..
A == A
ji indica
La Figura
Figura 3.13d
3.13d ilustra
ilustra qué
qué ocurrirá
ocurrirá si se utilizan
utilizan dos inversores.
inversores. Las expresiones
expresiones booleanas
booleanas
están escritas
escritas sobre
sobre las líneas
líneas entre
entre los inversores.
inversores. La salida
salida A es invertida
invertida a A
A). A
están
ji (no A).
ji
invertida, de nuevo,
nuevo, para
para formar
formar A (no no A).
A). La doble
doble inversión
inversión de A (A)
(A) es igual al
es invertida,
40
1
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
original
inversores,
original (A), como
como muestra
muestra la Figura
Figura 3.l3d.
3.l3d. En la sección
sección sombreada
sombreada debajo
debajo de los inversores,
la entrada
bit O.
O. El bit
bit O es complementado
bit 1 es complementado
complementado de nuevo
nuevo
entrada es el bit
complementado a l. El bit
a O. Después
una señal
Después de que
que una
señal digital
digital va a través
través de dos inversores,
inversores, vuelve
vuelve a su forma
forma
original.
original.
Un símbolo
para la puerta
puerta NOT,
NOT, o inversor,
muestra en la
Un
símbolo lógico alternativo
alternativo para
inversor, se muestra
Figura 3.l3e.
circulito inversor
inversor puede
estar en la parte
entrada o de salida
salida del símbolo
símbolo
Figura
3.13e. El circulito
puede estar
parte de entrada
triangular.
Cuando el circulito
circulito inversor
inversor aparece
aparece en la parte
entrada del símbolo
símbolo NOT
triangular. Cuando
parte de la entrada
NOT
(como en la Figura
Figura 3.l3e),
3.l3e), el diseñador
diseñador habitualmente
intenta sugerir
sugerir que
que ésta
ésta es una
señal
(como
habitualmente intenta
una señal
activa en BAJA.
BAJA. Una
entrada activa
activa en BAJA
BAJA requiere
que una
tensión BAJA
BAJA active
active alguna
alguna
activa
Una entrada
requiere que
una tensión
función en el circuito
circuito lógico. El símbolo
símbolo alternativo
alternativo NOT
comúnmente en los
función
NOT se utiliza
utiliza comúnmente
diagramas lógicos que
que suministran
suministran los fabricantes.
fabricantes.
diagramas
Entrada
Entrada
A
A
-V-v--
y
Salida
Salida
3.12. ¿Cuál
Solució
La,
3.13. ¿Cuál
Expresión booleana
(e) Expresión
booleana NOT
NOT
(a) Símbolo
Símbolo de la puerta
(a)
puerta NOT
NOT
[>
Solució
La
[>
~AA~~~~A
- _O_A_
--=~ A~~~_A_
- AoA
Entrada
Entrada
Salida
A
yY
oo
1
1
O
O
álgebra
3.14. ¿Cuál
oo
o
Solució
(d) Doble
Doble inversión
inversión
(d)
Entrada
Entrada
(b) Tablas
Tablas de verdad
verdad de la puerta
(b)
puerta NOT
NOT
(e)
(e)
A
-v---
La
3.15. ¿Cuál
y
Salida
Salida
Solucií
La
Símbolo alternativo
alternativo del inversor
inversor
Símbolo
Figura 3.13.
Figura
3.16. La pu
en lu¡
Las leyes del álgebra
álgebra booleana
gobiernan la acción
acción del inversor,
inversor, o puerta
Las
Las
booleana gobiernan
puerta NOT.
NOT. Las
formales del álgebra
álgebra booleana
son las siguientes:
siguientes:
leyes formales
booleana para
para la puerta
puerta NOT
NOT son
00=1
=1
Si A = 1,
O,
Si A == 0,
1= 0
entonces
entonces
entonces
entonces
A=O
A= 1
Solucf
La
3.17. La pl
Soluci
La
A=A
A=A
comprobar estas
estas proposiciones
generales con
con la tabla
tabla de verdad
diagramas
Se pueden
pueden comprobar
proposiciones generales
verdad y los diagramas
Figura 3.13
3.l3. .
de la Figura
3.5.
CC
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
3.11. En la Figura
Figura 3.14, ¿cuál es la salida en el punto
(e) si la entrada
entrada en el punto
(a) es el bit O?
O?
3.11.
punto (e)
punto (a)
Solución:
Solución:
La salida
punto (e)
un bit
bit O.
salida en el punto
(e) es un
Para reso
lógicas. E
denomina
de la pue
salida del
PUERTAS LOGICAS BASICAS
PUERTAS
mversores,
de nuevo
su forma
stra en la
el símbolo
bolo NOT
una señal
tive alguna
nte en los
41
A
(a)
(b)
Figura 3.14.
(e)
(d)
(d)
(e)
Problema
Problema del
del inversor.
inversor.
3.12. ¿Cuál
expresión booleana
¿Cuál es la expresión
booleana en el punto
punto (b) de la Figura
Figura 3.14?
Solución:
Solución:
La expresión
expresión booleana
booleana en el punto
punto (b)
(b) es A (no
(no A).
A).
3.13. ¿Cuál
¿Cuál es la expresión
expresión booleana
booleana en el punto
punto (e) de la Figura
Figura 3.14?
T
Solución:
Solución:
ji (no
ji es igual
con las leyes del
La expresión
booleana en el punto
expresión booleana
punto (e) es A
(no no A).
A). A
igual a A de acuerdo
acuerdo con
álgebra
álgebra booleana.
booleana.
AoA
3.14. ¿Cuál
¿Cuál es la expresión
expresión booleana
booleana en el punto
punto (d)
(d) de la Figura
Figura 3.14?
o
Solución:
Solución:
La expresión
punto (d)
expresión booleana
booleana en el punto
(d) es
AA (no
(no
no no A).
A).
AA es
igual
igual a A (no
(no A).
A).
3.15. ¿Cuál
un bit
bit 1?
I?
¿Cuál es la salida
salida en el punto
punto (d)
(d) de la Figura
Figura 3.14
3.14 si la entrada
entrada en el punto
punto (a)
(a) es un
Salida
Solución:
Solución:
La salida
salida en el punto
punto (d) es un bit O.
O.
La
ersor
puedan utilizar
utilizar
3.16. La
La puerta
puerta NOT
NOT se dice que
que invierte
invierte su entrada.
entrada. Citar
Citar otras
otras dos
dos palabras
palabras que
que se puedan
en lugar
lugar de «invertir».
«invertir».
OT. Las
Solución:
Solución:
Las
Las palabras
palabras complementar
complementar y negar
negar también
también significan
significan invertir.
invertir.
3.17. La
La puerta
puerta NOT
NOT puede
puede tener
tener _ __ (una,
(una, muchas)
muchas) variable(s)
variable(s) de entrada.
entrada.
Solución:
Solución:
La puerta
puerta NOT
NOT puede
puede tener
tener una
una variable
variable de entrada.
entrada.
diagramas
3.5.
el bit O?
COMBINACION
COMBINACION DE
DE PUERTAS
PUERTAS LOGICAS
LOGICAS
Para resolver
resolver muchos
muchos problemas
problemas cotidianos
cotidianos de lógica
lógica digital
digital se utilizan
utilizan diversas
diversas puertas
Para
puertas
patrón más
patrón se
lógicas.
lógicas. El patrón
más común
común de puertas
puertas se muestra
muestra en la Figura
Figura 3.15a.
3.15a. Este
Este patrón
denomina
las entradas
entradas
denomina patrón
patrón AND-OR.
AND-OR. Las
Las salidas
salidas de las puertas
puertas AND
AND (1
(1 Y 2) alimentan
alimentan las
La
de la puerta
puerta OR
OR (3). Observar
Observar que
que este circuito
circuito lógico
lógico tiene
tiene tres
tres entradas
entradas (A, B Y C). La
salida del circuito
circuito completo
completo se denomina
denomina Y.
salida
42
1
TEORIA
DIGITALES
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DlGIT
ALES
A------l
A
------;
A----'-"-i
A - - --'-'-i
S-~_---l
B
-----1,...-----;
S
B ------1.----"'-1
----<,...---:::...¡
y Salida
Entradas
Entradas
C-----=::..¡
C - - --=-j
C-------j
C
- - ----i
L-_'/
(b) Expresiones
Expresiones booleanas
booleanas en las salidas
(b)
salidas de las
(a) Circuito
Circuito lógico AND-OR
AND-OR
puertas AND
AND
puertas
A-----;
A
-------I
S -----1>---;
B
-----,----1
'L-_'/
----"
AB
AS
+ BC
BC
= y
=
C-------i
C
- - - ----;
'----'
(e)
puerta OR
OR
(e) Expresión
Expresión booleana
booleana en la salida
salida de la puerta
Figura 3.15.
Determinemos
booleana que describe este circuito
circuito lógico. ComenDeterminemos primero
primero la expresión
expresión booleana
Comencemos el examen
una puerta
puerta AND
AND de dos entradas.
entradas. La salida
examen de la puerta
puerta (1). Se trata
trata de una
expresión se escribe a la salida de la puerta
puerta (1)
de esa puerta
puerta será A . B (A
(A AND B)
B).. Esta expresión
de la Figura
una puerta
puerta AND
AND de dos entradas.
Figura 3.15b.
3.15b. La puerta
puerta (2) también
también es una
entradas. La salida de
esta puerta
expresión se escribe a la salida de la puerta
puerta (2). Las
puerta será B . e (B AND
AND e). Esta expresión
salidas de las puertas
entradas a la puerta
puerta OR
OR (3). La Figura
Figura 3.15c
muestra
puertas (1) y (2) son las entradas
3.15c muestra
operación OR de AB
AB con Be.
Be. La expresión
Be =
la operación
expresión booleana
booleana resultante
resultante es AB
AB + Be
= y. La
AND B) OR
OR (B AND
AND e) igual a 1 en la
expresión
expresión booleana
booleana AB
AB + Be
Be =
= y se lee (A AND
operación AND
AND y después
después la ORo
OR.
salida Y.
Y. Se observará
observará que se hace primero
primero la operación
Se plantea
plantea la siguiente
tabla de verdad
verdad del diagrama
diagrama lógico
lógico
siguiente pregunta.
pregunta. ¿Cuál
¿Cuál es la tabla
AND-OR
determinar la tabla
tabla de verdad
verdad de
AND-OR de la Figura 3.15? La Figura
Figura 3.16 nos ayudará
ayudará a determinar
la expresión
expresión booleana
booleana nos dice que si ambas variables
variables
expresión booleana
booleana AB
AB + Be
Be =
= y. La expresión
A AND B son 1,
1, la salida será 1. La Figura
últimas líneas de la
Figura 3.16 ilustra
ilustra que
que en las dos últimas
tabla de verdad aparecen
tanto, se colocan
colocan salidas 11 bajo
bajo
aparecen 1 en las posiciones
posiciones de A y B. Por tanto,
columna Y.
Y.
la columna
expresión dice también
también que B AND
La expresión
AND e también
también generará
generará una
una salida 1. Observar
Observar la
tabla
partir del extremo
extremo aparece
aparece un
un 1 en las posiciones
posiciones de
tabla de verdad,
verdad, en la quinta
quinta línea a partir
B y e. La línea inferior
posiciones de B y e. Estas líneas generarán
generarán
inferior tiene
tiene también
también 1 en las posiciones
una salida 1.
bajo la columna
columna de salida (Y).
quinta
1. La línea inferior
inferior ya tiene
tiene un 1 bajo
(Y). La línea quinta
también
columna de salida (Y)
únicas combinaciones
combinaciones que
también tendrá
tendrá un 11 en la columna
(Y). . Estas son las únicas
generarán
combinaciones se ponen
ponen como
como salida O
O bajo la
generarán una
una salida 1.
1. El resto de las combinaciones
columna
columna Y.
Y.
3.18. ¿Cuál
SoluCÍ
La
La eXI
3.19. ¿Cuál
Soluci
PUERTAS LOGICAS BASICAS
B
I
I
Salida
Entradas
e
B
A
salidas de las
e
}'
o o o
o o 1
o J o
o 1 1 +-'
1
o o
1
o 1
1 1 o
o
o
o
1
1
t
1
I
o
o
1
Figura 3.16. Columna de salida
de la tabla de verdad de
una expresión booleana.
ico. Comens. La salida
a puerta (1)
La salida de
erta (2). Las
ISe muestra
C=Y.La
a 1 en la
PROBLEMAS
RESUELTOS
3.18. ¿Cuál es la expresión booleana para el diagrama lógico AND-OR de la Figura 3.177
Solución:
La expresión booleana para el circuito lógico de la Figura 3.17 es
AB +
AC
=
y
La expresión se lee (no A ANO B) OR (A ANO C) igual a la salida Y.
ama lógico
e verdad de
as variables
líneas de la
!idas 1 bajo
Observar la
osiciones de
s generarán
línea quinta
aciones que
a O bajo la
3.19. ¿Cuál es la tabla de verdad para el diagrama lógico de la Figura 3.177
Solución:
Entradas
Salida
Salida
Entradas
e
y
A
B
e
y
o o o
o o 1
o 1 o
o
o
1
o o
o 1
1 o
o
o
1
1
1
A
B
1
1
1
1
1
1
1
1
o
43
44
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
J
DIGITALES
A
B-I---9_../
y
c----=¡
Figura 3.17.
Problema del circuito lógico AND-OR.
3.20. ¿Cuál es la expresión booleana para el diagrama lógico AND-OR
de la Figura 3.l8?
A----- __
.....!:!.r-----.,
B -----1>---I~'4
c---,....---+--t-~_-----"
3.23. ¿Cm
y
Figura 3.18.
Solu,
Problema del circuito" lógico AND-OR.
Solución:
La expresión booleana para el circuito lógico de la Figura 3.18 es
ABe
+ ARe =
y
La expresión se lee (A AND B AND C) OR (no A AND no B AND no C) igual a la salida Y.
3.21. ¿Cuál es la tabla de verdad para el diagrama lógico de la Figura 3.l8?
Solución:
3.6. U
Salida
Entradas
Salida
Entradas
A
B
C
y
A
B
C
y
O
O
O
O
O
O
1
1
O
1
O
O
O
1
1
1
O
O
1
O
1
O
O
O
O
1
1
1
1
Las fune
funcione
integradc
1
O
1
3.22. ¿Cuál es la expresión booleana para el diagrama lógico AND-OR de la Figura 3.19?
Solución:
La expresión booleana para el circuito lógico mostrado en la Figura 3.19 es ABe + A C + AR = Y. La
expresión se lee (A AND B AND no C) OR (no A AND C) OR (no A AND no B) igual a la salida Y.
transistor
Un ti
los fabrir
Este el I
Obsei
agujas d.
agujasdr
Cls proj
Observar
de cuatrc
PUERTAS
LOGICAS
BASICAS
45
A------~--~~--~
----+----'~
e -+--r-+--i
B
y
Figura 3.19.
Problema del circuito lógico ANO-OR.
3.23. ¿Cuál es la tabla de verdad para el diagrama
lógico de la Figura 3.19?
Solución:
Entradas
= y. La
y.
Entradas
Salida
e
y
A
B
e
y
o o o
o o 1
o 1 o
o 1 1
1
1
1
1
1
1
o o
o 1
1 o
o
o
1
o
A
3.6.
Salida
B
o
1
1
1
UTILIZACION DE PUERTAS LOGICAS PRACTICAS
Las funciones lógicas pueden ser implementadas de varias formas. En el pasado, las
funciones se implementaban con tubos y circuitos de relés. Actualmente diminutos circuitos
integrados (CIs) funcionan como puertas lógicas. Estos el contienen el equivalente de
transistores, diodos y resistores en miniatura.
Un tipo popular de el se ilustra en la Figura 3.20. Este tipo de circuito lo denominan
los fabricantes de Cls «dual-in-line package» (DlP) -empaquetamiento
de doble línea-o
Este el particular se denomina circuito integrado DlP de 14 patillas.
Observar que al lado de la muesca del el de la Figura 3.20 y en sentido contrario a las
agujas del reloj está la patilla número 1. Las patillas se numeran en sentido contrario a las
agujas del reloj de 1 a 14 cuando se mira al el desde la parte superior. Los fabricantes de
Cls proporcionan diagramas de patillas similares al de la Figura 3.21 para un el 7408.
Observar que este el contiene cuatro puertas AND de dos entradas; por tanto, se denomina
de cuatro puertas AND de dos entradas. La Figura 3.21 muestra las patillas del el numeradas
46
46
J
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
""
Muesca
p,,;n,,~
P'till'l~
Figura 3.21. Diagrama
Diagrama de patillas
patillas
para
para un CI
CI 7408.
integrado DI
DIP
Figura 3.20. Circuito integrado
P
de 14 patillas.
de
del 1 a 14 en sentido
partir de la muesca.
muesca. Las
Las conexiones
conexiones
sentido contrario
contrario a las agujas
agujas del reloj a partir
de alimentación
(patilla 14). Todas
Todas las demás
demás patillas
patillas son
alimentación al CI son GND
GND (patilla
(patilla 7) y Vee (patilla
son
las entradas
AND. El CI7408
CI7408 forma
forma parte
parte de una
una familia
familia de
entradas y salidas
salidas de las cuatro
cuatro puertas
puertas AND.
dispositivos lógicos; es uno
muchos dispositivos
dispositivos de la familia
familia de circuitos
circuitos lógicos
lógicos de
dispositivos
uno de los muchos
lógica transistor-transistor
TTL son
actualmente los más
más populares.
populares.
transistor-transistor (TTL).
(TTL). Los dispositivos
dispositivos TTL
son actualmente
Dado el diagrama
diagrama lógico de la Figura
Figura 3.22a,
cablear un
un circuito
circuito utilizando
utilizando un
un C17408.
C17408.
Dado
3.22a, cablear
circuito se muestra
muestra en la Figura
Figura 3.22b.
3.22b. Con
Con todos
todos los
El diagrama
diagrama de conexiones
conexiones del circuito
dispositivos TTL
TTL se utiliza
una fuente
fuente de alimentación
alimentación de 5 V. Las
Las conexiones
conexiones positiva
positiva (Ved
(Ved
dispositivos
utiliza una
y negativa
negativa (GND)
(GND) de la alimentación
patillas 14 y 7. Los
Los conmutadores
conmutadores de
de
alimentación se hacen
hacen en las patillas
entrada (A y B)
B) se conectan
patillas 1 yy 2 del CI 7408.
7408. Observar
Observar que,
que, si un
un conmutador
conmutador
entrada
conectan a las patillas
está
«hacia arriba»,
arriba», se aplica
aplica un
un 1 lógico
V) a la entrada
entrada de
de la puerta
puerta AND.
AND. A la
está «hacia
lógico (+
(+ 5 V)
Entradas
;~Y
:~Y
Salida
lógico de la puerta
puerta AND
(a) Símbolo lógico
+
5 V-=V =-
D.
Salida
B
Entradas'~'-----'
LED
LEO
(7408)
7 GND
(h) Conexionado
Conexionado de una puerta
puerta AND
AND utilizando
utilizando un
un Cl
CI 7408
7408
(b)
Figura 3.22.
3 .22.
Figura
150
150
n
derecha, un
conectados
del LED. Si
la puerta A
La tabla
AND dedo
(A y B) est
Los fab
Figura 3.24
diagrama d
contiene el
similar a lo
El el 7contiene se
seis inverso
Con los cin
Dos Va
Figura 3.25
muesca. El
PUERTAS
PUERTAS LOGICAS BASICAS
Entradas
Entradas
Salida
Salida
A
B
Tensión
Tensión
Tensión
Tensión
GND
GND
GND
GND
+5V
+5 V
+5V
+5V
GND
GND
+5V
+5 V
GND
GND
+5V
+5V
Figura 3.23.
Figura
47
47
Tensión
Tensión
GND
GND
GND
GND
GND
GND
aprox.
aprox. +5V
+5V
LED
LED
¿luce?
no
no
no
no
sí
para una puerta AND tipo
tipo TTL.
TTL.
Tabla de verdad para
de patillas
anexiones
atillas son
familia de
lógicosde
opulares.
el 7408.
todos los
tiva (Ved
tadores de
nmutador
ND. A la
150
derecha,
derecha, un
un diodo
diodo emisor
emisor de luz (LED)
(LED) y un
un resistor
resistor limitador
limitador de 150 ohmios
ohmios (n)
(Q) están
están
conectados a tierra.
tierra. Si la salida
salida en la patilla
patilla 3 está
está en ALTA
ALTA ( +
+ 5 V), fluirá
fluirá corriente
corriente a través
través
conectados
LED. Si el LED
LED emite
emite luz, indica
indica que
que una
una salida
salida ALTA,
un 1 binario,
binario, es la salida
salida de
del LED.
ALTA, o un
la puerta
puerta AND.
AND.
La tabla
tabla de verdad
verdad de la Figura
Figura 3.23 muestra
muestra el resultado
resultado de la operación
operación del circuito
circuito
AND
AND de dos entradas.
entradas. El LED
LED en la Figura
Figura 3.22b
3.22b emite
emite luz sólo cuando
cuando ambos
ambos conmutadores
conmutadores
(A y B)
B) están
están a +
+55 V.
V.
Los fabricantes
La
fabricantes de circuitos
circuitos integrados
integrados también
también producen
producen otras
otras funciones
funciones lógicas.
lógicas. La
Figura 3.24 ilustra
ilustra los diagramas
diagramas de patillas
patillas de dos CI TTL
TTL básicos.
básicos. La Figura
Figura 3.24a
3.24a es el
Figura
diagrama
puertas OR
diagrama de patillas
patillas de cuatro
cuatro puertas
OR de dos entradas.
entradas. En otras
otras palabras,
palabras, el CI7432
CI7432
contiene
contiene cuatro
cuatro puertas
puertas OR
OR de dos entradas.
entradas. Podría
Podría cablearse
cablearse y comprobarse
comprobarse de manera
manera
similar
similar a lo realizado
realizado en la Figura
Figura 3.22b
3.22b para
para la puerta
puerta AND.
AND.
El CI7404
CI7404 mostrado
mostrado en la Figura
Figura 3.24b
3.24b es también
también un
un dispositivo
dispositivo TTL.
TTL. El CI7404
CI7404
contiene
NOT, o inversores.
contiene seis puertas
puertas NOT,
inversores. El 7404
7404 lo describe
describe el fabricante
fabricante como
como un
un CI de
seis inversores.
inversores. Observar
Observar que
que cada
cada CI tiene
tiene sus conexiones
conexiones de alimentación
alimentación (V
(V ce
cc y GND).
GND).
Con
Con los circuitos
circuitos lógicos
lógicos TTL
TTL se utiliza
utiliza siempre
siempre una
una fuente
fuente de alimentación
alimentación de 5 V de.
Dos
Dos variantes
variantes de los CI DIP
DIP aparecen
aparecen en la Figura
Figura 3.25. El circuito
circuito integrado
integrado de la
Figura
tiene 16 patillas,
lugar de con
Figura 3.25a
3.25a tiene
patillas, la patilla
patilla 1 se identifica
identifica con
con un
un punto
punto en lugar
con una
una
muesca.
muesca. El CI de la Figura
Figura 3.25b
3.25b es un circuito
circuito integrado
integrado DIP
DIP de 24 patillas,
patillas, la patilla
patilla 1 se
n
(a) Diagrama
Diagrama de
de patillas
patillas de
de un
un Cl 7432
7432
(b) Diagrama
Diagrama de
patillas de
de un
un Cl 7404
7404
(h)
de patillas
Figura 3.24.
Figura
48
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
3.25. Escribí
Solució
Lal
3.26. ¿Cuál
Cl743
Solució
Los
12
(a) Circuito integrado DIP de 16 patillas
(b) Circuito integrado DIP de 24 patillas
3.27. Si am
salida
Figura 3.25.
Solucié
Cn;
localiza, a partir de la muesca, en sentido contrario de las agujas del reloj (cuando se mira
el CI desde la parte superior).
Los C17408, 7432 Y 7404 que se han estudiado en esta sección pertenecen todos a la
familia lógica TTL. La más moderna familia de Cls metal óxido semiconductor complementario (CM OS) ha ganado popularidad debido a sus bajos requerimientos de potencia. Las
puertas lógicas (AND, OR Y NOT) también están disponibles en forma de Cls DIP en la
familia CMOS. Cls DIP típicos son: el CMOS «cuatro puertas AND de dos entradas», el
74C04 «seis inversores», o el 74C32 «cuatro puertas OR de dos entradas». La serie de
puertas CMOS 74CXX no es directamente compatible con la serie 7400 de circuitos
integrados TTL.
PROBLEMAS
3.28. En la
LED I
Soluck
Cu:
de salir
3.29. Las
p;
Solucir
Lm
3.30. Una t
el niv
RESUELTOS
Solucu
3.24. ¿Cuál es la función lógica realizada por el circuito de la Figura 3.26?
La
Solución:
El Cl 7432 actúa como una puerta OR de dos entradas cuando se cablea como indica la Figura 3.26.
3.31. Las si
Soluck
La
transis
3.32. La fa:
Soluch
La
2
T-
-=-
II
Figura 3.26.
\..:'..j
I
r-0
(7432)
~
I
t8l
I
-=Problema del circuito lógico.
3.33. Los e
tarse
LED
~150Q
Soluci
Le
lógica
difere
PUERTAS LOGICAS
LOGICAS BASICAS
BASICAS
PUERTAS
49
3.25. Escribir
para el circuito
Figura 3.26.
Escribir la expresión
expresión booleana
booleana para
circuito de la Figura
3.26.
Solución:
Solución:
para la función
La expresión
expresión booleana
booleana para
función OR
OR de dos
dos entradas
entradas (Fig. 3.26)
3.26) es A + B = Y.
Y.
3.26. ¿Cuál
Figura 3.26?
¿Cuál es la tensión
tensión de la fuente
fuente de alimentación
alimentación situada
situada a la izquierda
izquierda en la Figura
3.26? El
7432 es un dispositivo
dispositivo TIL.
TIL.
CI 7432
Solución:
Solución:
Los dispositivos
utilizan una
una fuente
dispositivos TTL
TTL utilizan
fuente de alimentadción
alimentadción de 5 V dc.
3.27. Si ambos
Figura 3.26 están
posición «abajo»,
«abajo», el LED
LED de
ambos conmutadores
conmutadores A y B en la Figura
están en la posición
salida
no lucirá).
salida ___ (lucirá,
(lucirá, no
lucirá).
Solución:
Solución:
Cuando
puerta OR
OR estará
LED de salida
salida no lucirá.
Cuando ambas
ambas entradas
entradas son O
0,, la salida
salida de la puerta
estará a O yy el LED
lucirá.
°
se mira
dos a la
plemencia. Las
IP en la
das», el
serie de
circuitos
3.28. En la Figura
Figura 3.26, si el conmutador
conmutador A está
está «hacia
«hacia arriba»
arriba» y el conmutador
conmutador B «hacia
«hacia abajo»,
abajo», el
LED
LED de salida
salida ___ (lucirá,
(lucirá, no lucirá).
lucirá).
Solución:
Solución:
Cuando
a O (Fig. 3.26),
puerta OR
LED
Cuando la entrada
entrada A está
está a l y la entrada
entrada B
BaO
3.26), la salida
salida de la puerta
OR estará
estará a l1 y el LED
salida emitirá
emitirá luz.
de salida
3.29.
7432 son conexiones
3.29. Las patillas
patillas 7 y 14 del el
CI7432
conexiones de _ _ _ (entrada,
(entrada, salida,
salida, alimentación).
alimentación).
Solución:
Solución:
Las patillas
patillas 7 y 14 del CI 7432
7432 son conexiones
conexiones de alimentación.
alimentación.
3.30. Una
Una tensión
tensión de _ __ (+
(+ 5 V, GND)
GND) en la patilla
CI7432
que la patilla
3.30.
patilla 4 del el
7432 hará
hará que
patilla 6 esté en
el nivel lógico ALTO.
ALTO.
Solución:
Solución:
nivel ALTO
ALTO siempre
una entrada
patilla 4) esté a +5
V.
La salida
salida (patilla
(patilla 6) está
está en el nivel
siempre que
que una
entrada (como
(como la patilla
+5 V.
3.26.
siglas TTL
TTL significan
significan ___
3.31. Las siglas
oo
Solución:
Solución:
Las
popular familia
Las siglas
siglas TTL
TTL denominan
denominan la extremadamente
extremadamente
popular
familia de circuitos
circuitos integrados
integrados de lógica
lógica
transistor-transistor.
transistor-transistor.
3.32. La
por su bajo
bajo consumo
potencia.
La familia
familia lógica
lógica ___ (eMOS,
(CMOS, TTL)
TTL) se caracteriza
caracteriza por
consumo de potencia.
Solución:
Solución:
La familia
por su bajo
bajo consumo
potencia.
familia lógica
lógica CMOS
CMOS se caracteriza
caracteriza por
consumo de potencia.
3.33. Los
pueden) interconecLos circuitos
circuitos integrados
integrados de las familias
familias TTL
TTL y eMOS
CM OS ___ (pueden,
(pueden, no pueden)
interconectarse en un circuito
circuito digital.
digital.
tarse
Solución:
Solución:
TTL y CMOS
CMOS no pueden
interconectarse en un
circuito digital.
digital. Pueden
Los CI TTL
pueden interconectarse
un circuito
Pueden realizar
realizar la misma
misma función
función
lógica
patillas, pero
pero sus características
bastante
lógica o incluso
incluso tener
tener el mismo
mismo diagrama
diagrama de patillas,
características de entrada
entrada y salida
salida son
son bastante
diferentes.
diferentes.
50
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
PROBLEMAS
PROBLEMAS SUPLEMENTARIOS
SUPLEMENTARIOS
3.34.
Dibujar el símbolo
una puerta
puerta AND
AND de seis entradas.
Etiquetar las entradas
3.34. Dibujar
símbolo de una
entradas. Etiquetar
entradas con
con A, B,
salida con
con Y.
Y.
E Y F. Y la salida
Res.
R es.
e, D
D,,
Véase
3.27..
Véase Figura
Figura 3.27
A
8B--1--_
- -1--_
eC
D
D
E-4----'
E---/---'
F
Figura 3.27.
3.27.
y
Una
AND de seis
Una puerta
puerta ANO
seis entradas.
3.39. Desc!
Res.
3.40. Escri
Res.
3.41. Dibu
Res.
3.35. Dibujar
símbolo lógico
lógico de una
OR de siete entradas.
entradas. Etiquetar
entradas con
con A, B,
3.35.
Dibujar el símbolo
una puerta
puerta OR
Etiquetar las entradas
D,, E
E,, F Y G. Y la salida
salida con
con Y.
Y.
e, D
Res. Véase
Véase Figura
Figura 3.28.
Res.
3.28.
A
B
eC
y
D
E
F
G
Figura 3.28.
3.28.
Una
Una puerta
puerta OR
OR de siete entradas
entradas..
3.42. Escr
Res.
3.36.
Describir el tren
tren de pulsos
pulsos de la salida
puerta AND
AND de la Figura
Figura 3.29,
3.36. Describir
salida Y de la puerta
3.29, si la entrada
entrada B
es O.
O.
Res.
Res.
Un O inhabilitará
inhabilitará la puerta
puerta AND, yy la salida
O.
Un
salida estará
estará a O.
A---
3.37. Describir
entrada B es 1.
1.
3.37.
Describir el tren
tren de pulsos
pulsos de la salida Y de la puerta
puerta AND
AND de la Figura
Figura 3.29, si la entrada
Res.
Res.
como la forma
forma de onda
(Fig. 3.29).
La forma
forma de onda
onda de salida
salida será como
onda de la entrada
entrada (Fig.
~L ~?
~L
h
gfedcba
hgfedcba
~?
~.
~.
B-t
c--
Figura ~
Figura 3.29.
3.29.
Problema
Problema del
del tren de pulsos
pulsos..
3.38.
Describir el tren
tren de pulsos
pulsos en la salida
puerta OR
Figura 3.30,
O.
3.38. Describir
salida Y de la puerta
OR de la Figura
3.30, si la entrada
entrada B es O.
Res.
Res.
A (Fig. 3.30).
La forma
forma de onda
onda de la salida
salida será como
como la forma
forma de onda
onda de la entrada
entrada A
3.43. Dib
PUERTAS LOGICAS BASICAS
~LA
hgfedcba
n A, B,
51
~?
e, D,
~
Figura 3.30.
Problema del tren de pulsos.
3.39. Describir el tren de pulsos en la salida Y de la puerta OR de la Figura 3.30, si la entrada B es 1.
Res.
La salida será siempre 1.
3.40. Escribir la expresión booleana del circuito lógico de la Figura 3.31.
Res. A· B + B . e = y
o
AB + Be = y.
3.41. Dibujar la tabla de verdad del circuito lógico de la Figura 3.31.
Res.
das con A, B,
I
Entradas
e
B
A
Salida
Entradas
e
B
A
Y
o
1
1
1
1
1
o
o
1
o o
o 1
1 o
1
1
Y
o o o
o o 1.
o 1 o
o 1 1
Salida
1
o
o
3.42. Escribir la expresión booleana del circuito lógico de la Figura 3.32.
Res. A· B . e + B . e = y
o
ABe + Be = Y.
. la entrada B
A
ntrada B es 1.
B-~---==:::;:=====l
A-----~
y
B
c----~::...j
Figura 3.31. Problema del circuito
lógico AND-OR.
y
e
Figura 3.32. Problema del circuito
lógico AND-OR.
ntrada B es O.
3.43. Dibujar la tabla de verdad del circuito lógico de la Figura 3.32.
52
TEORIA DE PROBLEMAS DE PRINCIPIOS DlGITALES
Res.
Salida
Entradas
Entradas
Salida
h
e
A
Y
e
B
A
Y
o o o
o o 1
o 1 o
o 1 1
1
1
1
1
1
1
1
o o
o 1
1 o
o
o
o
o
B
o
1
1
J
g
~
Figura
3.47. Des
Res.
3.44. Escribir la expresión booleana del circuito lógico de la Figura 3.33.
Res. A· 13. e + A . B . C + A . 13. C = y
o
A13e + ABC + A13C = y.
3.48. Ese
Res
A--..._-----l
B--I--~--I
y
Figura 3.33.
Problema del circuito lógico AND-OR.
3.49. Dit
eua
3.45. Dibujar la tabla de verdad correspondiente
al circuito lógico de la Figura 3.33.
Re1
Res.
Entradas
e
Salida
Entradas
A
Y
e
B
o o o
o o 1
o 1 o
o 1 1
o
1
1
1
1
o o
o 1
1 o
B
1
1
o
1
A
1
Salida
Y
1
o
o
o
3.50. El
(el
3.46. Describir el tren de pulsos de la salida Y de la puerta AND de la Figura 3.34.
Res.
pulso a = O
pulso b = 1
pulso e = O
pulso d = O
pulso e = O
pulso f = 1
pulso g = O
pulso h = l
Re:
PUERTAS
1IOOO~LA
h
f
g
e
d
e
b
LOGICAS
BASICAS
53
~LA
a
~?
h
~J
g
f
e
d
e
a
b
~?
~I
Figura 3.34.
Problema del tren de pulsos.
Figura 3.35.
Problema del tren de pulsos.
3.47. Describir el tren de pulsos en la salida Y de la puerta OR de la Figura 3.35.
Res.
pulso a
pulso b
=
=
O
l
pulso e
pulso d
=
=
1
l
3.48. Escribir la expresión booleana
Res.
A'B'CD+A-C=
y
pulso e
pulso f
=
=
l
l
pulso 9
pulso h
=
=
l
O
del circuito lógico de la Figura 3.36.
o ABCD+AC=
y.
A Be
D----+---~----~
y
Figura 3.36.
Problema del circuito lógico AND-OR.
3.49. Dibujar la tabla de verdad del circuito lógico de la Figura 3.36. Observar que el circuito tiene
cuatro variables de entrada. La tabla de verdad tendrá 16 combinaciones posibles.
Res.
Salida
Entradas
D
e
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
1
B
1
A
1
Entradas
Salida
Y
D
e
1
1
1
1
1
1
1
1
1
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
o
o
o
1
1
o
1
o
o
o
o
o
B
1
A
1
Y
1
O
1
3.50. El circuito número 74C08 es de «cuatro puertas AND de dos entradas» de la familia
(CMOS, TTL) de CIs.
Res.
_
El 74C08 es un circuito de la familia CMOS de Cls. La C del centro del número de circuito significa
que es un CI tipo CMOS.
Capítulo 4
OTRAS PUERTAS
4.1.
LOGICAS
La tabla
para la pue
se represenl
inversas de
puerta NAl
entradas so
INTRODUCCION
Los más complejos sistemas digitales, como, por ejemplo, las grandes computadoras, se
construyen con puertas lógicas básicas. Las puertas ANO, OR Y NOT son las fundamentales.
Cuatro puertas lógicas útiles pueden construirse a partir de las fundamentales. Estas puertas
se denominan NANO, NOR, OR exclusiva y NOR exclusiva. Al final de este capítulo, se
darán los símbolos lógicos, tablas de verdad y expresiones booleanas para cada una de las
siete puertas lógicas utilizadas en los sistemas digitales.
4.2.
LA PUERTA NAND
Considerar el diagrama de los símbolos lógicos de la parte superior de la Figura 4.1. Una
puerta AND está conectada a un inversor. Las entradas A y B realizan la función ANO y
forman la expresión booleana A . B. La puerta NOT invierte A . B. A la derecha del inversor
se añade la barra de complementación a la expresión booleana, obteniéndose A . B = Y. A
este circuito se le denomina not-AND o NANO.
Tradici<
La puerta:
Conside
la puerta l'
4.1.
A
A·
Escril
Soluci
B = Y
A
B
Entradas
Salida
:~A'B=Y
4.2.
Dibu:
Soluci
v:
Figura 4.1 .. La puerta NANO.
El símbolo lógico convencional para la puerta NAND se muestra en el diagrama inferior
de la Figura 4.l. Observar que el símbolo NAND es un símbolo AND con un pequeño
circulito a la salida. El circulito, a veces, se denomina circulito inversor. El circulito inversor
es una forma simplificada de representar la puerta NOT de la parte superior de la
Figura 4.1.
54
4.3.
Dibl
OTRAS PUERTAS LOGICAS
lo 4
La tabla de verdad
para la puerta NAND
se representa la tabla
inversas de las salidas
puerta NAND es una
entradas son 1).
describe la operación exacta de una puerta lógica. La tabla de verdad
se ilustra en las columnas no sombreadas de la Figura 4.2. También
de verdad de la puerta AND para mostrar cómo sus salidas son las
de la puerta NAND. A algunos estudiantes les gusta pensar que la
puerta AND cuya salida es O cuando está habilitada (cuando ambas
Entradas
doras, se
mentales.
s puertas
pítulo, se
na de las
4.1. Una
nAND y
1 inversor
= Y. A
Salida
B
A
AND
O
O
O
1
1
O
O
O
O
1
1
1
NAND
1
1
1
O
Figura 4.2. Tablas de verdad
de las puertas ANO y NANO.
Tradicionalmente, la puerta NAND ha sido la puerta universal en los circuitos digitales.
La puerta NAND se utiliza en la mayoría de los sistemas digitales.
Considerar la tabla de verdad de la puerta NAND de la Figura 4.2. La única salida de
la puerta NAND está en BAJA cuando todas las entradas están en ALTA.
PROBLEMAS
4.1.
4.2.
RESUELTOS
Escribir la expresión booleana de una puerta NAND de tres entradas.
Solución:
A .B .C
=
y'
o
ABC
=
y
Dibujar el símbolo lógico de una puerta NAND de tres entradas.
Solución:
Véase Figura 4.3.
a inferior
pequeño
Inversor
or de la
55
Figura 4.3.
Puerta NANO de tres entradas.
4.3. Dibujar la tabla de verdad de una puerta NAND de tres entradas.
56
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
4.3. LA]
Solución:
Entradas
4.4.
Salida
Salida
Entradas
e
B
A
Y
e
B
A
Y
o
o
o
o
o
o
o
o
o
1
1
1
1
o
o
1
1
1
1
1
1
1
1
o
1
1
1
1
o
1
1
1
Considerar
una puerta
complemen
la expresiói
not-OR pu
vencional p
que se ha ai
¿Cuál será el tren de pulsos de salida de la Figura 4.4 si la entrada B es O?
Solución:
La salida de la puerta NAND de la Figura 4.4 será siempre l.
~I
h
9
f
e
d
Figura 4.4.
4.5.
e
b
Problema
L..
a
D-?
del tren de pulsos.
¿Cuál sería el tren de pulsos de salida de la Figura 4.4 si la entrada B fuese l?
Solución:
La salida sería una copia invertida de la entrada A (Fig. 4.4). Los pulsos de salida serán:
pulso a = O
pulso e = l
pulso e = l
pulso g = O
pulso b = l
pulso d = O
pulso f = O
pulso h = l
4.6.
La tabl
que la coh
columna O
produce UI
datorio de
Consid
puerta NC
Dibujar un diagrama lógico para que una puerta NAND de dos entradas se comporte como un
inversor. Poner A en la entrada al inversor, y en la salida A.
Solución:
Véase Figura 4.5. Hay dos posibilidades.
A
1
Figura 4.5.
Conexión
-=IYY
B
O
A
A
de la puerta NAND como inversor.
4.7.
Escri
Soluc
A
OTRAS PUERTAS
PUERTAS LOGIeAS
LOGICAS
57
PUERTA NOR
NOR
4.3. LA PUERTA
Considerar
un inversor
Considerar el diagrama
diagrama lógico
lógico de la Figura
Figura 4.6. Se ha
ha conectado
conectado un
inversor a la salida
salida de
una
una puerta
puerta ORo La
La expresión
expresión booleana
booleana en la entrada
entrada al inversor
inversor es A + B. El inversor
inversor
complementa
complementa la salida
salida de la puerta
puerta OR,
OR, 10
lo que
que se indica
indica colocando
colocando una
una barra
barra encima
encima de
la expresión
expresión booleana.
booleana. Obteniéndose
Obteniéndose A + B = Y. Esto
Esto es una
una función
función not-OR.
not-OR. La
La función
función
not-OR
not-OR puede
puede representarse
representarse por
por un
un símbolo
símbolo lógico
lógico llamado
llamado puerta
puerta NOR.
NOR. El símbolo
símbolo conconvencional
vencional para
para la puerta
puerta NOR
NOR se ilustra
ilustra en el diagrama
diagrama inferior
inferior de la Figura
Figura 4.6. Observar
Observar
que se ha
ha añadido
añadido un pequeño
pequeño circulito
circulito inversor
inversor al símbolo
símbolo OR
OR para
para formar
formar el símbolo
símbolo NOR.
NOR.
Salida
Entradas
Entradas
A~_
A
~ _
B~A+B=Y
B~A
+ B = Y
Figura 4.6.
4.6.
Figura
La puerta NOR
NOR..
La
verdad de la Figura
Figura 4.7 detalla
detalla la operación
operación de la puerta
puerta NOR.
Observar
La tabla
tabla de verdad
NOR. Observar
columna de salida
salida de la puerta
puerta NOR
NOR es el complemento
(ha sido
sido invertida)
invertida) de la
que la columna
complemento (ha
columna OR
OR sombreada.
sombreada. En
En otras
otras palabras,
palabras, la puerta
puerta NOR
NOR pone
pone un O
O donde
donde la puerta
puerta OR
OR
columna
produce un 1.
1. El pequeño
pequeño círculo
círculo inversor
inversor a la salida
salida del símbolo
símbolo NOR
NOR sirve
sirve como
como recorrecorproduce
datorio de la idea
idea de salida
salida O.
o.
datorio
Considerar la tabla
tabla de verdad
verdad de la puerta
puerta NOR
NOR de la Figura
Figura 4.7
4.7.. La
La única
única salida
salida de la
Considerar
puerta NOR
NOR está
está en ALTA
ALTA cuando
cuando todas
todas las entradas
entradas están
están en BAJA.
BAJA.
puerta
Entradas
Entradas
e como un
Salida
B
A
OR
OR
NOR
NOR
oO
O
O
oO
O
O
1
1
1
O
O
1
1
1
1
O
O
O
O
O
O
I
Figura 4
4.7.
verdad
Figura
.7. Tablas de verdad
de las puertas OR y NOR.
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
4.7.
expresión booleana
booleana para
para una
una puerta
puerta NOR
NOR de tres entradas.
entradas.
Escribir la expresión
Solución:
Solución:
A+B+C=Y
A+ B + C= Y
58
4.8.
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Dibujar el símbolo lógico para la puerta NOR de tres entradas.
Solución:
Véase Figura 4.8.
~~y
c~·
Figura 4.8.
4.9.
Puerta NOR de tres entradas.
Dibujar la tabla de verdad para una puerta NOR de tres entradas.
<'
Solución:
Salida
Entradas
e
4.10.
Entradas
Salida
A
Y
e
B
A
Y
o o o
o o 1
o 1 o
o 1 1
1
o
o
o
1
1
1
1
o o
o 1
1 o
o
o
o
o
B
¿Cuál será el tren de pulsos de salida mostrado
1
1
en la Figura 4.9 si la entrada B es l?
Solución:
La salida de la puerta NOR de la Figura 4.9 será siempre O.
~,-A
h
g
f
e
e
d
b
a
similar a L
genera un
impar de.
la salida s(
par de 1 ((
puerta XC
bits 1.
Una ex
la Figura
puede con:
circuito aj
El síml
dos diagra
expresión
símbolo E±
de la Figu
~?
B
Figura 4.9.
4.11.
Problemadel tren de pulsos.
¿Cuál será el tren de pulsos mostrado
en la Figura 4.9 si la entrada B es O?
Solución:
El pulso de salida será el mostrado en la Figura 4.9, pero invertido. Los pulsos se definen como sigue:
pulso a = O
pulso e = l
pulso e = O
pulso g = l
pulso b = l
pulso d = O
pulso f = O
pulso h = O
4.4.
(a) Circ
LA PUERTA OR EXCLUSIVA
La puerta OR-exclusiva se denomina la puerta de «algunos pero no todos». El término OR
exclusiva con frecuencia se sustituye por XOR. La tabla de verdad para la función XOR
se muestra en la Figura 4.10. Un cuidadoso examen muestra que esta tabla de verdad es
4.12. Escril
Soluci
A
OTRAS PUERTAS LOGICAS
I
Entradas
59
Salida
B
A
Y
O
O
1
1
O
1
O
1
O
1
1
O
Figura 4.10. Tabla de verdad
de la puerta OR-exclusiva.
<'
similar a la tabla de verdad OR, excepto que, cuando ambas entradas son 1, la puerta XOR
genera un O. La puerta XOR se habilita sólo cuando en las entradas aparece un número
impar de 1. Las líneas 2 y 3 de la tabla de verdad tienen un número impar de 1, por tanto
la salida se habilita con un 1. Las líneas 1 y 4 de la tabla de verdad contienen un número
par de 1 (0, 2), Y por tanto la puerta XOR está in habilitada y aparece un
en la salida. La
puerta XOR puede considerarse como un circuito comprobador de un número impar de
bits 1.
Una expresión booleana para la puerta XOR puede obtenerse de la tabla de verdad de
la Figura 4.10. La expresión es A . B + A . B = Y. A partir de esta expresión booleana se
puede construir un circuito lógico utilizando puertas AND, puertas OR, e inversores, Dicho
circuito aparece en la Figura 4.11a. Este circuito lógico realizará la función lógica XOR.
El símbolo lógico convencional para la puerta XOR se muestra en la Figura 4.1lb. Los
dos diagramas lógicos de la Figura 4.11 producirán la misma tabla de verdad (XOR). La
expresión booleana, a la derecha de la Figura 4.l1b, es una expresión XOR simplificada. El
símbolo EB significa la función XOR en álgebra booleana. Se dice que las entradas A y B
de la Figura 4.llb realizan la función OR exclusiva.
°
A--.----i
B~-+-i
sigue:
(a) Circuito lógico que realiza la función XOR
(b) Símbolo lógico convencional para la puerta XOR
Figura 4.11.
PROBLEMAS
ino OR
n XOR
rdad es
RESUELTOS
4.12. Escribir la expresión booleana (en forma simplificada) para una puerta XOR de tres entradas.
Solución:
A®B®C=Y
60
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
4.13. Dibujar el símbolo lógico para una puerta XOR de tres entradas.
4.5.
LA
Solución:
La salida
del extren
expresión
Véase Figura 4.12.
XNOR,
f
el diagran
circulito e
Figura 4.12.
Una puerta XOR de tres entradas.
4.14. ¿Cuál es la tabla de verdad para una puerta XOR de tres entradas? Recor¿'
impar de 1 genera una salida 1.
que un número
Solución:
Entradas
e
B
A
o o o
o o 1
o 1 o
o 1 1
4.15. La puerta XOR puede considerarse
Salida
Salida
Entradas
Y
e
B
A
Y
o
1
1
1
1
o o
o 1
1 o
o
o
1
1
1
1
o
1
1
como un detector de un número
La co)
de la puer
de las sal
impar de
salida 1 e
(par, impar) de 1.
Solución:
La puerta XOR genera un 1 cuando están presentes un número impar de bits «1». Por esta razón debe
ser considerada como un detector de un número impar de l.
4.16. ¿Cuál será el tren de pulsos en la salida de la puerta XOR de la Figura 4.13?
Figura 4.13.
Problema del tren de pulsos.
Solución:
Los pulsos en la salida de la puerta XOR, de la Figura 4.13, serán como se indica:
pulso a = O
pulso e = l
pulso e = O
pulso 9 = I
pulso b = l
pulso d = O
pulso f = I
4.17. Escr
Solu
OTRAS PUERTAS
4.5.
LOGICAS
61
LA PUERTA NOR EXCLUSIVA
La salida de una puerta XOR se muestra invertida en la Figura 4.14. La salida del inversor
del extremo derecho es la función NOR exclusiva (XNOR). La puerta XOR produce la
expresión A EB B. Cuando ésta se invierte, se obtiene la expresión booleana para la puerta
XNOR, A EB B = Y. El símbolo lógico convencional para la puerta XNOR se muestra en
el diagrama inferior de la Figura 4.14. Observar que se trata de un símbolo XOR con un
circulito conectado e:", salida.
A
A@B=
Y
B
número
Entradas
Salida
Figura
4.14.
La puerta XNOR.
La columna de la derecha de la tabla de verdad, de la Figura 4.15, detalla la operación
de la puerta XNOR. Observar que todas las salidas de la puerta XNOR son los complementos
de las salidas de la puerta XOR. Mientras la puerta XOR es un detector de un número
impar de 1, la puerta XNOR detecta un número par de l. La puerta XNOR producirá una
salida 1 cuando en las entradas aparezca un número par de l.
ar) de 1.
Entradas
razón debe
Salida
B
A
XOR
O
O
1
O
1
1
O
1
1
O
1
O
XNOR
1
O
O
1
Figura 4.15. Tablas de verdad
de las puertas XNOR y XOR.
PROBLEMAS
RESUELTOS
4.17. Escribir la expresión booleana para una puerta XNOR de tres entradas.
Solución:
A <iElB<iEIC=y
62
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
4.18. Dibujar el símbolo lógico para una puerta XNOR de tres entradas.
Solución:
Véase Figura 4.16.
Figura 4.16.
Puerta XNOR de tres entradas.
4.19. Construir la tabla de verdad para una puerta XNOR de tres entradas. Recordar que un número
par de 1 genera una salida l.
Solución:
Salida
Entradas
Entradas
Salida
A
Y
e
B
A
Y
o o o
o o 1
o 1 o
o 1 1
1
1
1
1
o o
o 1
1 o
o
o
o
1
1
1
o
e
B
1
1
1
4.20. ¿Cuál será el tren de pulsos en la salida de la puerta XNOR de la Figura 4.17?
~~~
g
f
e
d
e
b
a
~?
~~B
_
Figura 4.17.
Problema del tren de pulsos.
Solución:
Los pulsos de salida de la puerta XNOR. de la Figura 4.17, serán como se indica:
pulso a = O
pulso e = O
pulso e = O
pulso g = O
pulso b = l
pulso d = l
pulso f = l
4.6.
CONVERSION
DE PUERTAS UTILIZANDO
INVERSORES
Cuando se 'utilizan puertas lógicas, surge la necesidad de convertirlas para realizar otra
función lógica. Un método fácil de conversión es colocar inversores en las salidas o entradas
de las puertas. Se ha visto que un inversor conectado a la salida de una puerta AND produce la función NAND. También, un inversor conectado a la salida de una puerta OR produce
la función NOR. El diagrama de la Figura 4.18 ilustra estas y otras conversiones.
La col
resultados
puerta Al'
a la salida
entradas :
sugieren n
lnvei
en-la (
-t
-t
--c
--c
----t
-C
-C
-C
En este(
Figura 4.1
63
OTRAS PUERTAS LOGICAS
Inversor
a la salida
Puerta
original
D-
=r>n-
un número
=D-
Nueva función
lógica
+
~
NANO
+
~
ANO
+
~
NOR
+
~
OR
En este diagrama el símbolo (+) significa añadir.
Figura 4.18.
Efecto de invertir la salida de las puertas.
La colocación de inversores en todas las entradas de una puerta lógica produce los
resultados ilustrados en la Figura 4.19. En la primera línea se invierten las entradas a una
puerta AND (el símbolo más indica añadir en esta figura). Esto produce la función NOR
a la salida de la puerta AND. La segunda línea de la Figura 4.19 muestra invertidas las
entradas a una puerta ORo Esto produce la función NAND. Los dos primeros ejemplos
sugieren nuevos símbolos para las funciones NOR y NAND. La Figura 4.20 ilustra dos
lnversores
en-la entrada
~
Puerta
original
Nueva función
lógica
+
NOR
+
NANO
~
~
~
~
+
OR
+
ANO
~
alizar otra
o entradas
D produR produce
s.
~
~
;=L)-A+B=
Y
(a) Símbolo de la puerta NOR
;=D-~=Y
(b)
Símbolo de la puerta NANO
En este diagrama el símbolo ( +) significa añadir.
Figura 4.20.
Figura 4.19.
Efecto de invertir entradas de puertas.
Símbolos lógicos
alternativos.
64
TEORIA DE PROBLEMAS DE PRINCIPIOS DlGITALES
símbolos lógicos, utilizados, a veces, para las funciones NOR y NAND. La Figura 4.20a
es un símbolo lógico alternativo de la puerta NOR. La Figura 4.20b es un símbolo lógico
alternativo de la puerta NAND. Estos símbolos se encuentran en algunos manuales.
El efecto de invertir las entradas y salidas de una puerta lógica se muestra en la
Figura 4.21. De nuevo, el símbolo más significa añadir. Esta técnica no se utiliza con
frecuencia, debido probablemente al gran número de puertas que se necesitan. Observar
que éste es el método de convertir la función AND a la OR, la función OR a la AND, la
funcion NAND a la NOR y la función NOR a la NAND.
Inversores
en la entrada
-{>c--{>c--
Inversor
a la salida
Puerta
original
+
=o-
+
-{>c--
4.22. Dada
tres e
Soluci
V(
Nueva función
lógica
4.23. Dad¡
dos (
OR
Soluc
V
-{>c--{>c--
+
-{>c--{>c--
+
-{>c--{>c--
+
=D=L>I>-
+
-{>c--
AND
+
-{>c--
NOR
+
-(>o--
NAND
4.24. Dad;
de d
Solut
V
En este diagrama el símbolo (+ ) significa añadir.
Figura 4.21.
Efecto de invertir tanto entradas como salidas en las puertas.
PROBLEMAS
RESUELTOS
4.21. Dada una puerta OR e inversores, dibujar un diagrama lógico que realice la función NAND de
dos entradas.
4.25. Dad
dos
Solu
Solución:
\
Véase Figura 4.22.
Figura 4.22.
Función NANO de dos entradas.
OTRAS PUERTAS
PUERTAS LOGICAS
LOGIeAS
4.20a
o lógico
s.
a en la
Iza con
bservar
ND, la
fa
65
4.22.
un diagrama
realice la función
AND de
4.22. Dada
Dada una
una puerta
puerta OR
OR e inversores,
inversores, dibujar
dibujar un
diagrama lógico
lógico que
que realice
función AND
tres entradas.
entradas.
Solución:
Solución:
Véase Figura
Figura 4.23.
Véase
4.23.
~=cP"~.c=y
~~.c=y
Figura 4.23.
4.23.
Función
entradas.
Función ANO
ANO de tres entradas.
4.23.
NAND e inversores,
inversores, dibujar
un diagrama
realice la función
4.23. Dada
Dada una
una puerta
puerta NAND
dibujar un
diagrama lógico que
que realice
función OR
OR de
entradas.
dos entradas.
Solución:
Solución:
Véase
4.24.
Véase Figura
Figura 4.24.
A~A+B=Y
A~A+B=Y
B~
B~
Figura 4.24.
4.24.
.
Función
Función OR
OR de dos entradas.
entradas.
4.24. Dada
Dada una
una puerta
puerta NAND
inversores, dibujar
dibujar un
diagrama lógico
lógico que
que realice
función AND
4.24.
NAND e inversores,
un diagrama
realice la función
AND
de dos entradas.
entradas.
Solución:
Solución:
Figura 4.25.
Véase Figura
4.25.
~~A'B'C=Y
~~A'B'C=Y
Figura 4.25.
4.25.
AND de
Función
ANO de tres entradas
Función ANO
entradas..
4.25.
AND e inversores,
un diagrama
realice la función
NOR de
4.25. Dada
Dada una
una puerta
puerta AND
inversores, dibujar
dibujar un
diagrama lógico
lógico que
que realice
función NOR
dos entradas.
entradas.
Solución:
Solución:
Véase la Figura
Figura 4.26.
4.26.
Figura 4.26.
4.26 .
Función
Función NOR
NOR de dos entradas.
entradas.
66
TEORIA DE PROBLEMAS
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
4.7.
4.7.
NAND
COMO PUERTA
NAND COMO
PUERTA UNIVERSAL
UNIVERSAL
Considerar el circuito
circuito lógico
lógico de la Figura
denomina patrón
Considerar
Figura 4.27
4.27 a. Se le denomina
patrón de puertas
puertas AND-OR.
AND-OR.
conectan a la puerta
final OR.
OR. La expresión
expresión booleana
circuito
Las puertas
puertas AND
AND se conectan
puerta final
booleana de este circuito
derecha y es A
construir el circuito,
circuito, se necesitan
se muestra
muestra a la derecha
A . B + A . B == YY.. Para
Para construir
necesitan tres
tres
tipos
diferentes (dos puertas
OR y un
inversor). En
En un
catálogo
puertas AND,
AND, una
una puerta
puerta OR
un inversor).
un catálogo
tipos de puertas
puertas diferentes
comercial se puede
que serán
serán necesarios
diferentes para
implementar el circuito
circuito
comercial
puede ver que
necesarios tres
tres CI diferentes
para implementar
mostrado
a.
mostrado en la Figura
Figura 4.27 a.
Una p
muestra e
puerta 2 y
a los siml
en la Figi
puerta OF
juntas, COI
A
A--~----~ ~-----~
A---.----~~------~
8
4.26. Redil
entra
B-1-+--------------~
B~-+---------------;
Solue
A
y,
8
Circuito lógico AND-OR
(a) Circuito
AND-OR
A-----..
B-1-+--------------~
B-1-+--------------~
Circuito lógico NAND
equivalente
(b) Circuito
NAND equivalente
Figura 4.27.
Anteriormente
que la puerta
considera una
La
Anteriormente se mencionó
mencionó que
puerta NAND
NAND se considera
una puerta
puerta universal.
universal. La
Figura
implementar la lógica
lógica A· B + A·
Y.
Figura 4.27b muestra
muestra las puertas
puertas NAND
NAND usadas
usadas para
para implementar
A· B == Y.
Esta lógica
lógica es la que
que realiza
circuito AND-OR
4.27a. Recordar
que la puerta
Esta
realiza el circuito
AND-OR de la Figura
Figura 4.27a.
Recordar que
puerta
que parece
OR (puerta
(puerta 4) con
con circulitos
circulitos inversores
inversores en las entradas
entradas es una
que
parece una
una OR
una puerta
puerta NAND.
NAND.
circuito de la Figura
4.27b es más
sencillo, ya que
que todas
son NAND.
El circuito
Figura 4.27b
más sencillo,
todas sus puertas
puertas son
NAND. Se
comprueba que
que solamente
solamente se necesita
(cuatro puertas
entradas) para
comprueba
necesita un
un CI (cuatro
puertas NAND
NAND de dos entradas)
para
implementar
Son necesarios
implementar
necesarios menos
menos CI para
para implementar
implementar la lógica
lógica NAND
NAND de la Figura
Figura 4.27 b. Son
circuito lógico
lógico NAND
NAND que
que el "patrón
el circuito
patrón AND-OR
AND-OR de puertas
puertas lógicas.
aconsejable, al pasar
pasar de lógica
lógica AND-OR
lógica NAND,
dibujar primero
patrón
Es aconsejable,
AND-OR a lógica
NAND, dibujar
primero el patrón
AND-OR.
Esto puede
expresión booleana.
diagrama lógilógiANO-OR. Esto
puede hacerse
hacerse a partir
partir de la expresión
booleana. El diagrama
sería similar
similar al de la Figura
Figura 4.27a.
4.27a. Entonces
Entonces inversores,
inversores, puertas
AND-OR sería
puertas AND
AND y puertas
puertas
co AND-OR
OR son
son sustituidos
sustituidos por
lógico NAND
será similar
similar al circuito
circuito de
OR
por puertas
puertas NAND.
NAND. El patrón
patrón lógico
NAND será
4.27b.
la Figura
Figura 4.27b.
4.27. Dibl
puer
Soluc
y
OTRAS PUERTAS
PUERTAS LOGICAS
LOGIeAS
OTRAS
D-OR.
circuito
itan tres
catálogo
circuito
67
Una
puede ser sustituida
por lógica
lógica NAND
NAND se
Una pista
pista de por qué la lógica
lógica AND-OR
AND-OR puede
sustituida por
muestra
dos circulitos
inversores entre
muestra en la Figura
Figura 4.27b.
4.27b. Observar
Observar los dos
circulitos inversores
entre la salida
salida de la
circulitos inversores
cancelan entre
entre sí. Esto
Esto deja
deja
puerta 2 y la entrada
puerta
entrada de la puerta
puerta 4. Dos
Dos circulitos
inversores se cancelan
4.27a. La
La doble inversión
también tiene
tiene lugar
lugar
a los símbolos
símbolos AND-OR
AND-OR como
como en la Figura
Figura 4.27a.
inversión también
Esto deja
deja a la puerta
puerta AND
AND 3 alimentando
alimentando la
en la Figura
Figura 4.27b
4.27b entre
entre las puertas
puertas 3 y 4. Esto
La puerta
un inversor
inversor cuando
conectan
puerta
puerta OR
OR 4. La
puerta NAND
NAND 1 actúa
actúa como
como un
cuando sus
sus entradas
entradas se conectan
juntas, como
juntas,
como muestra
muestra la Figura
Figura 4.27b.
4.27b.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
4.26. Redibujar
Redibujar el circuito
circuito AND-OR
AND-OR de la Figura
Figura 4.11 a utilizando
puertas NAND
4.26.
utilizando cinco
cinco puertas
NAND de dos
dos
entradas. El circuito
circuito lógico deberá
deberá realizar
realizar la función
función lógica
jj + A . B =
= Y.
entradas.
lógica A . 13
Solución:
Solución:
Véase Figura
Figura 4.28.
A--~--------------~
A --~------------~~--~
B_-+-~
B_-+~
.B =
= Y
Figura 4.28.
Figura
Solución
Soluc
ión utilizando lógica NANO.
diagrama lógico
lógico para
para la expresión
expresión booleana
jj
4.27. Dibujar
Dibujar un diagrama
booleana ;¡
A . 13
puertas AND
AND y puertas
puertas ORo
puertas
rsal. La
·B= y.
a puerta
NAND.
ND. Se
as) para
ementar
+A
Solución:
Solución:
Figura 4.29.
Véase Figura
---....------i
>D------~
A --~----_1
:><>-- -.c.:....j
_-+-----1 >D------~
~
B
B--+----~
---~>-
1patrón
a lógipuertas
cuito de
Figura 4.29.
Figura
Circuito lógico ANO-OR.
ANO - OR.
.B
= Y. Y utilizar
utilizar inversores,
inversores,
68
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
4.28.
utilizando solamente
puertas NAND
NAND de
4.28. Redibujar
Redibujar el diagrama
diagrama lógico del Problema
Problema 4.27 utilizando
solamente cinco
cinco puertas
dos entradas.
entradas. El circuito
circuito deberá
deberá realizar
realizar la [unción
[unción lógica A . 13 + A . B == Y.
Solución:
Solución:
Véase Figura
Figura 4.30.
A-_--.
A-_--.
B_--+--.
Los el
producen (
podrían se
una puerta
Algunas p
NOR de (
puertas 01
entradas y
están en la
y CMOS f
4.29. Const
Figura
Figura 4.30.
Circuito
Circuito lógico NANO
NAND equivalente.
equivalente.
4.8. UTILIZACION
UTILIZACION DE PUERTAS
PUERTAS LOGICAS
LOGICAS PRACTICAS
PRACTICAS
Las puertas
La Figura
Figura 4.31
4.31
puertas lógicas más
más útiles
útiles están
están empaquetadas
empaquetadas como
como circuitos
circuitos integrados.
integrados. La
ilustra
diagrama de
ilustra dos puertas
puertas lógicas
lógicas TTL
TTL que
que pueden
pueden comprarse
comprarse en forma
forma de el.
el. El diagrama
patillas
7400 se muestra
descrito por
fabricantes
patillas del el
el 7400
muestra en la Figura
Figura 4.31a.
4.31a. El 7400
7400 es descrito
por los fabricantes
como
puertas NAND
NAND de dos entradas.
el 7400 tiene
tiene las
como un
un el
el de cuatro
cuatro puertas
entradas. Observar
Observar que
que el el
conexiones
y
GND).
Las
demás
patillas
son
entradas
conexiones habituales
habituales de alimentación
alimentación (V
(Vcc
GND).
demás
patillas
son
las
entradas
y
cc
salidas
.
salidas de las cuatro
cuatro puertas
puertas NAND
NAND de dos entradas.
entradas.
Puertas
NAND de tres entradas
patillas el
el 7410
Puertas NAND
entradas están
están en el el
el TTL
TTL 7410.
7410. El diagrama
diagrama de patillas
se muestra
Este dispositivo
como un
un el
el de
muestra en la Figura
Figura 4.31b.
4.31b. Este
dispositivo es descrito
descrito por
por el fabricante
fabricante como
tres puertas
puertas NAND
NAND de tres entradas.
entradas también
también
entradas. Puertas
Puertas NAND
NAND con
con más
más de tres
tres entradas
existen
existen comercialmente.
comercialmente.
Soluci
14
14 ¡,;,
~c
4B
IC
4A
1Y
3C
4.30. ¿Cuá
C17'
Solue
3A
3Y
(a)
7400
(a) Diagrama de patillas de un CI 7400
Figura
Figura 4.31.
2Y
3A
U
3Y
4.31. Si an
el LI
(b) Diagrama de patillas de un CI 7410
(b)
74 10
Solue
O
OTRAS PUERTAS
AND de
LOGICAS
69
Los Cl 7400 y 7410 son muy comunes en la familia lógica TTL Los fabricantes también
producen diversas puertas NAND, OR y XOR en CIs tipo CMOS. Puertas NAND típicas
podrían ser los Cl DlP CMOS 74COO de cuatro puertas NAND de dos entradas, 74C30 de
una puerta NAND de ocho entradas, y 4012 de dos puertas NAND de cuatro entradas.
Algunas puertas NOR CMOS en forma de Cl DlP están en el 74C02 de cuatro puertas
NOR de dos entradas y el 4002 de dos puertas NOR de cuatro entradas. También hay
puertas OR exclusiva en CMOS. Ejemplos son el 74C86 de cuatro puertas XOR de dos
entradas y el 4030 de cuatro puertas XOR de dos entradas. Observar que los Cl CMOS
están en las series 74COO y 4000. Se debe recordar que sin interfaces especiales los Cl TTL
y CMOS no son compatibles.
PROBLEMAS
RESUELTOS
4.29. Construir la tabla de verdad para el circuito mostrado en la Figura 4.32.
+
ura 4.31
ama de
ricantes
tiene las
tradas y
Cl7410
n Cl de
también
A
Entradas
el
7400
150
Figura 4.32.
Diagrama de conexiones
de un problema
de circuito
n
lógico.
Solución:
Entradas
-
Salida
B
A
Y
O
O
O
O
1
1
1
O
O
1
1
1
4.30. ¿Cuál es la tensión de la fuente de alimentación
CI 7400 es un dispositivo TTL.
Solución:
Un dispositivo TTL utiliza una fuente de alimentación
4.31. Si ambos conmutadores
el LED de salida
Solución:
Cuando ambas entradas
situada a la izquierda
de la Figura 4.32? El
de 5 V dc.
(A y B) mostrados en la Figura 4.32 están en la posición hacia arriba,
(lucirá, no lucirá).
son 1, la salida del circuito estará a l y el LED de salida lucirá.
70
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
4.32. El Cl7400
lo describe el fabricante como de cuatro
4.38.
'__
¿Cu
Res.
Solución:
El CI 7400 tiene cuatro puertas NAND de dos entradas.
4.33. El circuito de la Figura 4.32 podría describirse como un circuito lógico
NAND).
(AND-OR,
Solución:
El circuito de la Figura 4.32 utiliza lógica NAND.
4.34. El CI 4012 tiene dos puertas NAND de cuatro entradas fabricadas en tecnología
TTL).
(CMOS,
Solución:
4.39.
Los números de serie 4000 designan CI digitales CMOS.
¿Cu
Res.
PROBLEMAS
4.40. Escri
SUPLEMENTARIOS
Res.
4.35. Escribir la expresión booleana para una puerta NAND de cuatro entradas.
Res. A· B . C . D = Y
o
ABCD = y.
4.41. Dibu
Res.
4.36. Dibujar el símbolo lógico para una puerta NAND de cuatro entradas.
Res. Véase Figura 4.33.
4.42. Cons
Figura 4.33.
Puerta NANO de cuatro entradas.
Res.
4.37. Construir la tabla de verdad para una puerta NAND de cuatro entradas.
Res.
Salida
Entradas
Entradas
Salida
D
C
B
A
Y
D
C
B
A
Y
O
O
O
O
O
O
O
O
O
O
O
O
1
1
1
1
O
O
1
1
O
O
1
1
O
1
O
1
O
1
O
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
O
O
1
1
O
O
1
1
O
1
O
1
O
1
O
1
1
1
O
O
O
O
1
1
1
1
1
1
1
1
1
1
1
O
4.43.
¿Cu
Res.
OTRAS PUERTAS LOGICAS
4.38.
¿Cuál será el tren de pulsos de salida mostrado en la Figura 4.34 si la entrada
Res. La salida de la puerta NAND sería siempre l.
71
e fuese
O?
e fuese
l?
e fuese
l?
ND-OR,
(eMOS,
Figura 4.34.
4.39.
Problema del tren de pulsos.
¿Cuál será el tren de pulsos de salida mostrado en la Figura 4.34 si la entrada
Res. pulso a = O
pulso e = l
pulso e = l
pulso 9 = 1
pulso b = 1
pulso d = O
pulso f = O
4.40. Escribir la expresión booleana para una puerta NOR de cuatro entradas.
Res. A + B + e + D = Y.
4.41. Dibujar el símbolo lógico para una puerta NOR de cuatro entradas.
Res. Véase Figura 4.35.
Figura 4.35.
Una puerta NOR de cuatro entradas.
4.42. Construir la tabla de verdad para una puerta NOR de cuatro entradas.
Res.
Entradas
D
e
B
A
o o o
o o o 1
o o 1 o
o o 1 1
o 1 o o
o 1 o 1
o 1 1 o
o 1 1 1
O
4.43.
Entradas
Salida
Y
D
1
O
1
1
1
o
o
o
o
o
1
o
e
Salida
A
Y
o o o
o o 1
o 1 o
t o 1 1
1 1 o o
1 1 o 1
1 1 1 o
o
o
o
o
o
o
o
o
¿Cuál será el tren de pulsos de salida mostrado
Res. La salida de la puerta NOR sería siempre O.
1
B
1
1
en la Figura 4.36 si la entrada
1
72
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
4.44.
¿Cuál será el tren de pulsos de salida mostrado en la Figura 4.36 si la entrada
Res. pulso a = O
pulso e = 1
pulso e = O
pulso 9 = 1
pulso b = l
pulso d = O
pulso f = O
~\
gfedcba
e fuese
O?
A
~-~?
Figura 4.36.
Problemadel tren de pulsos.
4.49. Ese!
Res.
4.45. Escribir la expresión booleana para una puerta XOR de cuatro entradas.
Res.
A EB BEBe
EB D = Y.
4.50. Dib
Res.
4.46. Dibujar el símbolo lógico para una puerta XOR de cuatro entradas.
Res. Véase Figura 4.37.
§~Y
Figura 4.37.
Una puerta XOR de cuatro entradas.
4.51. Con
4.47. Construir la tabla de verdad para una puerta XOR de cuatro entradas.
Res.
Res.
Salida
Entradas
4.48.
Salida
Entradas
D
e
A
Y
D
e
A
Y
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
B
O
1
1
1
1
o
1
1
1
B
o
o
1
o
1
o
1
1
1
1
o
¿Cuál será el tren de pulsos en la salida de la puerta XOR mostrada
Res. pulso a = O
pulso e = 1
pulso e = O
pulso 9 = O
pulso b = l
pulso d = 1
pulso f = O
pulso h = 1
en la Figura 4.38?
4.52.
¿C
Re
OTRAS PUERTAS LOGICAS
O?
~\A
~--BIY--?
~/
h
f
g
e
Figura 4.38.
d
e
b
a
Problema del tren de pulsos.
4.49. Escribir la expresión booleana para una puerta XNOR de cuatro entradas.
Res. A EB BEBe EB D = Y.
4.50. Dibujar el símbolo lógico para una puerta XNOR de cuatro entradas.
Res.
Véase Figura 4.39.
Figura 4.39.
Una puerta XNOR de cuatro entradas.
4.51. Construir una tabla de verdad para una puerta XNOR de cuatro entradas.
Res.
Salida
Entradas
4.52.
D
e
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
1
B
A
1
1
Salida
Entradas
Y
D
e
A
Y
1
1
1
1
1
1
1
1
1
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
o
1
1
o
o
1
o
1
1
o
B
1
1
1
1
1
o
o
¿Cuál será el tren de pulsos en la salida de la puerta XNOR mostrada
Res.
pulso a
pulso b
=
=
I
O
pulso e
pulso d
=
=
O
I
pulso e
pulso f
=
=
O
I
pulso 9
pulso h
=
=
I
O
en la Figura 4.40?
73
74
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
~~A
~--EI>--?
~""A
~---EL>-?
4.56. Dit
mv,
Res.
~/
~/
h
gfedcba
hgfedcba
Figura 4.40.
Problema
Problema del tren
tren de pulsos.
pulsos.
4.53.
puerta OR
NAND de
4.53. Dada
Dada una
una puerta
OR e inversores,
inversores, dibujar
dibujar un diagrama
diagrama lógico
lógico que
que realice
realice la función
función NAND
tres entradas.
entradas.
Res.
Res.
Véase Figura
Figura 4.41.
4.4 l.
Véase
Figura 4.41.
4.41.
Figura
Función NANO
NANO de tres entradas
entradas..
Función
4.57. Red
entr
4.54. Dada
Dada una
inversores, dibujar
dibujar un
diagrama lógico que
que realice
realice la función
función AND
AND de
4.54.
una puerta
puerta NOR
NOR e inversores,
un diagrama
tres entradas.
entradas.
tres
Res.
R es.
Res.
Véase Figura
Figura 4.42.
Véase
Figura 4.42.
4.42.
Figura
Función ANO
entradas.
Función
ANO de tres entradas.
4.55. Dada
Dada una
inversores, dibujar
dibujar un diagrama
diagrama lógico
lógico que
que realice
realice la función
función OR
OR de
4.55.
una puerta
puerta NOR
NOR e inversores,
cinco entradas.
entradas.
cinco
Res.
Res.
Véase Figura
Figura 4.43.
4.43.
Véase
A
B
e
A+B+C+D+E=Y
A+ B + C + D + E=Y
D
E
4.58. Ese!
Figura 4.43.
4.43.
Figura
Función OR
OR de cinco entradas.
entradas.
Función
Res.
OTRAS PUERTAS
PUERTAS LOGICAS
LOGIeAS
Dibujar un diagrama
diagrama lógico
lógico para
expresión A·
4.56. Dibujar
para la expresión
;¡. B·
B·
inversores, puertas
puertas AND
inversores,
AND y ORo
Res.
Res.
-B> e + A . B·
e + A ·S·
B . e == y.
y.
75
Utilizar
Utilizar
Véase Figura
Figura 4.44.
4.44.
A----...-----1
A ---1r------!
y
B---1r-.-t---I
B
- -H >-t----i
AND de
cC---~-1
- - --+---!
Figura 4.44.
Circuito lógico ANO-OR.
4.57. Redibujar
Redibujar el diagrama
diagrama lógico para
4.57.
para el Problema
Problema 4.56
4.56 utilizando
utilizando tres
tres puertas
puertas NAND
NAND de dos
entradas y cuatro
cuatro puertas
entradas.
entradas
puertas NAND
NAND de tres
tres entradas.
A D de
Res.
Res.
Véase Figura
Figura 4.45.
Véase
4.45.
A--...---~
A --.---~
B--+--<.....-t-~
B --HH-~
y
n OR de
cc-----~
- - --+- -;
Figura 4.45.
equivalente.
Circuito lógico NANO equivalente.
4.58. Escribir
Escribir las expresiones
expresiones booleanas
circuito de la Figura
4.58.
booleanas para
para el circuito
Figura 4.46.
4.46.
A· B + A
B . e == y.
Res. A·
A.B
76
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
4.62. La sali
BAJA.
Res. 1-
4.63. La pue
en AL
Entradas
Res.
CI
el
7400
7410
Salida
y
~
L-------------------------------------~~~r_--_.
LED
Figura 4.46.
4.59. Construir
150
n
Diagrama de conexiones de un problema de circuito lógico.
la tabla de verdad para el circuito de la Figura 4.46.
Res.
Entradas
Res.
Entradas
Salida
A
Y
e
B
o o o
o o 1
o 1 o
o 1 1
o
o
o
1
1
1
1
o o
o 1
1 o
o
o
1
1
e
4.60. Si los conmutadores
LEO de salida
Salida
B
1
A
1
Y
1
A, B Y e mostrados en la Figura 4.46 están en la posición hacia arriba, el
(lucirá, no lucirá).
Cuando todas las entradas son 1, la salida del circuito estará a I de acuerdo con la tabla de verdad y
el LEO de salida lucirá.
4.61. La salida única de la puerta lógica
ALTA.
Res. NANO.
está en BAJA cuando todas las entradas están en
(
...
OTRAS
OTRAS PUERTAS
PUERTAS LOGIeAS
LOGICAS
77
4.62. La
única de la puerta
puerta lógica
La salida
salida única
lógica ___ está
está en ALTA
ALTA cuando
cuando todas
todas las entradas
entradas están
están en
BAJA.
BAJA.
Res.
Res.
NOR.
NOR.
4.63. La
puerta lógica
lógica ___ genera
La puerta
genera una
una salida
salida en ALTA
ALTA cuando
cuando un número
número impar
impar de entradas
entradas están
están
en ALTA.
ALTA.
Res.
Res.
150n
triba, el
verdad y
están en
OR exclusiva
exclusiva o XOR.
XOR.
OR
Capítulo
Capítulo 5
SIMPLIFICACION
SIMPLIFICACION DE CIRCUITOS
CIRCUITOS
LOGICOS:
LOGICOS: DIAGRAMAS
DIAGRAMAS
5.1.
En este
cional. Tan
entre las ql
(arrays lóg
programab
5.2.
EXI
DE
Cuando se
tabla de v(
verdad de
INTRODUCCION
INTRODUCCION
combinaci:
Considerar la expresión
Considerar
expresión booleana
booleana A . 13 + JI
A . B + A . B == Y,
Y, un diagrama
diagrama lógico
lógico de esta
esta
expresión
expresión aparece
aparece en la Figura
Figura S.la.
S.la. Observar
Observar que
que deben
deben utilizarse
utilizarse seis puertas
puertas para
para
implementar este circuito
implementar
circuito lógico,
lógico, que
que realiza
realiza la lógica
lógica detallada
detallada en la tabla
tabla de verdad
verdad
Después de examinar
(Fig.
(Fig. S.le).
S.le). Después
examinar la tabla
tabla de verdad,
verdad, se llega
llega a la conclusión
conclusión que
que una
una sola
sola
puerta
entradas realiza
realiza esa función.
función. La puerta
puerta OR
OR de la Figura
Figura S.lb
S.lb es el método
método
puerta OR de dos entradas
más
simple para
para realizar
realizar esa lógica. Los circuitos
circuitos lógicos
lógicos de la Figura
Figura S.la
5.1a y b implementan
implementan
más simple
exactamente la misma
función lógica. Obviamente
Obviamente un
un diseñador
diseñador escogería
escogería el circuito
circuito más
más
exactamente
misma función
simple y menos
menos caro,
caro, el de la Figura
Figura S.lb.
S.lb. Se ha demostrado
demostrado que
que la expresión
expresión booleana
booleana no
simple
simplificada (A . 13 + A . B + A . B = Y) puede
puede reducirse
reducirse a A + B = Y.
Y. La simplificación
simplificación
simplificada
examinando la tabla
tabla de verdad
verdad y reconociendo
reconociendo el patrón
patrón ORo
ORo Como
Como muchas
muchas
se hizo examinando
expresiones booleanas
booleanas pueden
pueden simplificarse
simplificarse enormemente,
enormemente, en este capítulo
capítulo se examinarán
examinarán
expresiones
algunos métodos
métodos sistemáticos
sistemáticos de simplificación.
simplificación.
algunos
líneas acta
no e y (A
muestra er
combinacié
La línea 8
una salida
Estas dos
expresión I
e B·A+
de la expn
Esta expre
de la Figur
y genera le
A ----~~----~~
-----1~------'!:!.1
A
B----+---I
B
--.--+---l
(a)
AB
AB + AB
AB + AB
AB
=
=
Y
Entradas
Entradas
B
'--_ _---=.A.:.j---...
A
oo
B
(a) Circuito
Circuito lógico no simplificado
simplificado..
(a)
A=D-
B
Y
o
o
1
1
1
1
1
1
O
O
11
1
e
o
o
O
O
O 1
O
O
1 O
Tabla de verdad
verdad de la función OR
(e) Tabla
1
Y
Circuito lógico simplificado
simplificado
(b) Circuito
Figura 5.1.
78
A
Salida
Salida
El
(b) Expresión
SIMPLIFlCACION DE CIRCUITOS LOGICOS: DIAGRAMAS
ulo 5
79
En este capítulo se utilizan puertas lógicas simples para implementar lógica combinacional. También se utilizan otras técnicas para simplificar problemas lógicos más complejos,
entre las que se incluyen el uso de seleetores de datos (multiplexores), deeodifieadores, PLAs
(arrays lógicos programables), ROMs (memorias de sólo lectura) y PROMs (memorias
programables de sólo lectura).
s
5.2.
gico de esta
uertas para
a de verdad
ue una sola
es el método
.mplementan
circuito más
booleana no
implificación
mo muchas
examinarán
y
O
1
1
1
de la función OR
EN FORMA
Cuando se comienza un problema de diseño lógico, lo normal es construir primero una
tabla de verdad, que detalle la operación exacta del circuito digital. Considerar la tabla de
verdad de la Figura S.2a, que contiene las variables e, B y A. Observar que sólo dos
combinaciones de variables generan una salida 1. Estas combinaciones se muestran en las
líneas octava y segunda (sombreadas) de la tabla de verdad. La línea 2 se lee «una entrada
no e y (AND) una entrada no B Y (AND) una entrada A generan una salida 1».-Esto se
muestra en la parte derecha de la línea 2 con la expresión booleana c· B . A. La otra
combinación de variables que genera un 1 se muestra en la línea 8 de la tabla de verdad.
La línea 8 se lee «una entrada e y (AND) una entrada B Y (AND) una entrada A generan
una salida 1». La expresión booleana de la línea 8 aparece a la derecha y es c· B· A .
Estas dos posibles combinaciones se relacionan mediante el operador OR para formar la
expresión booleana completa de la tabla de verdad, que se muestra en la Figura S.2b. como
e . B . A + B . A = Y. Esta expresión, a veces, se denomina forma en suma de productos
de la expresión booleana. Los ingenieros también llaman a esta forma, forma de minterms.
Esta expresión puede traducirse al patrón AND-OR de puertas lógicas. El diagrama lógico
de la Figura S.2e realiza la lógica descrita por la expresión booleana c· B . A + c· B . A = Y
Y genera la tabla de verdad de la Figura S.2a.
e.
(a)
Salida
EXPRESIONES BOOLEANAS
DE SUMA DE PRODUCTOS
Entradas
Salida
A
B
e
A
Y
o o o
o
O
1 E'B'A
C
o
o
B
O
1
1
1
o
1
1
1
1
o o
o 1
1 o
1
1
1
L~
r~
(b) Expresión booleana C· B . A
A
+
y
B
e
C: B . A = Y
(e) Circuito lógico equivalente AND-OR
Figura 5.2.
80
J
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
El procedimiento típico que se sigue en el trabajo de diseño lógico consiste en construir
primero una tabla de verdad. A continuación, determinar una expresión booleana en forma
de minterms a partir de la tabla de verdad. Finalmente, dibujar el circuito lógico AND-OR
a partir de la expresión booleana en minterms. Este procedimiento se esboza en el problema
ejemplo de la Figura 5.2.
PROBLEMAS
5.1.
5.4.
RESUELTOS
Escribir una expresión booleana en minterms para la tabla de verdad de la Figura 5.3.
Salida
Entradas
e
B
A
Y
o o o
o o 1
o 1 o
o 1 1
o
o
o
1
Entradas
e
B
1
1
1
1
o o
o 1
1 o
A
Salida
Y
Solución:
1
1
o
o
1
e·Jj
5.5.
o
Solución:
B.A +
e.
e .B . A = y
o
Dibujar
Figura.
Solución:
Véast
Figura 5.3.
5.2.
Escribir
Figura:
A-
eBA + eBA = y
La expresión booleana desarrollada en el Problema 5.1 es una expresión en forma de
_
(maxterms, minterms). Este tipo de expresión también se denomina forma de
(producto
de sumas, suma de productos).
B-
Solución:
Este tipo de expresión booleana (e· B· A + e· B . A
suma de productos.
5.3.
=
Y) se denomina forma de minterms o forma de
Dibujar el diagrama de un circuito lógico que realice la función lógica de la tabla de verdad de
la Figura 5.3.
c-
Solución:
Véase Figura 5.4.
A------~--~~--~
B-+-
...•
5.3.
C·B·A+C·B·A=y
e-+-----~~
Figura 5.4.
Solución del diagrama lógico.
EXP
DEl
Considerar •
de verdad ¡:
expresión b
Cada 1 en 1
mediante el
para esta ti
81
SIMPLIFlCACION DE CIRCUITOS LOGICOS: DIAGRAMAS
onstruir
n forma
5.4_
Escribir una expresión booleana en forma de suma de productos
Figura 5.5.
para la tabla de verdad de la
ND-OR
roblema
Salida
Entradas
e
Entradas
Salida
A
Y
e
B
A
Y
o o o
o o 1
o 1 o
o 1 1
1
o
o
1
1
1
1
o o
o 1
1 o
o
B
1
1
1
1
o
o
Figura 5.5.
Solución:
C·Jj·A.+C·B·A+CJj·A=
5.5.
Dibujar el diagrama
Figura 5.5.
y
de un circuito lógico que realice la lógica de la tabla de verdad de la
Solución:
Véase Figura 5.6.
A------~------------~I---~
e __
roducto
B--~~_4-----------+~~
C·jj·A.+C·B·A+Cjj·A=
y
formade
erdad de
e
Figura
5.3.
5.6.
Solución del diagrama lógico.
EXPRESIONES BOOLEANAS
DE PRODUCTO DE SUMAS
EN FORMA
Considerar la tabla de verdad OR de la Figura 5.7 b. La expresión booleana para esta tabla
de verdad puede escribirse de dos formas, como se observó en la sección introductoria. La
expresión booleana en minterms se obtiene de las salidas que son 1 en la tabla de verdad.
Cada 1 en la columna de salida se convierte en un término, que se relaciona con los demás,
mediante el operador OR, en la expresión en forma de minterms. La expresión en minterms
para esta tabla de verdad se da en la Figura 5.7 e como
B·A+B·A+S·A=Y
82
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
(a)
Expresión
booleana
Tabla
(b)
B +A
en forma de maxterms:
de verdad
Entradas
se ponen
completa
de produc
organizar
Una I
puertas l1
están alin
se impler
Y
L~
.o
:\l
"¡::
OR
'"
;>
Salida
•...
•...
A
y
o
O
0-----'
O
1
1
O
1
1
1
1
B
=
<!)
;>
e
(e)
Expresión
booleana
A-
Hll
1
en forma de minterms:
B" A
1
+ B" ;¡ + B"
A = Y
B-
Figura 5.7.
La tabla de verdad de la Figura 5.7 también puede describirse utilizando una expresión
booleana en forma de maxterms. Este tipo de expresión se desarrolla a partir de los O de la
columna de salida de la tabla de verdad. Por cada O de la columna de salida se realiza una
operación ORo Observar que las. variables de entrada se invierten y después se realiza la
operación ORo La expresión booleana en maxterms de esta tabla de verdad aparece en la
Figura 5.7a. La expresión en maxterms para la tabla de verdad OR es B + A = Y. Esto
significa lo mismo que la familiar expresión OR: A + B = Y. Para la tabla de verdad de la
Figura 5.7, la expresión booleana en maxterms es la más simple, aunque ambas formas"
describen con precisión la lógica de dicha tabla de verdad.
Considerar la tabla de verdad de la Figura 5.8a. La expresión en minterms para esta
tabla es demasiado larga. La expresión booleana en maxterms se obtiene a partiar de las
variables de las líneas 5 y 8. Cada una de estas líneas tiene un O en la columna de salida.
Las variables se invierten y se relacionan con operadores ORo Los términos así obtenidos
(a)
e
B
A
Y
O
O
O
O
O
O
I
1
O
1
(h)
Expresión
5.6.
EsC!
Salida
Entradas
O
1
1
I
c-
1
1
1
1
1
1
O
O
0--------,
O
1
1
O
1
1
1
booleana
variables
1 Invertir las
O
Solu
Invertir las
variables
en maxterms:
5.7. La
1
(ma
duc
(E + B + .4)' (E +
B
+ A)
= Y
Solu
I
Figura 5.8.
Desarrollo
de una expresión
en maxterms.
dq
SIMPLIFlCACION
DE CIRCUITOS
LOGICOS:
DIAGRAMA S
83
se ponen entre paréntesis y se relacionan con operadores AND. La expresión booleana
completa, en forma de maxterms, se da en la Figura 5.8b, y también se la denomina forma
de producto de sumas de la expresión booleana. El término producto de sumas viene de la
organización de los símbolos de suma ( +) y producto (').
Una expresión booleana en maxterms se implementa utilizando el patrón OR-AND de
puertas lógicas según indica la Figura 5.9. Observar que las salidas de las dos puertas OR
están alimentando una puerta AND. La expresión en maxterms (C + 13 + A)· (C + B + A) = Y
se implementa utilizando el patrón OR-AND de puertas lógicas de la Figura 5.9.
A------~--------------~
B
expresión
os O de la
aliza una
(C
+ B + 11) . (C + B + A)
= Y
c-------I
Figura 5.9.
realiza la
Expresión en maxterms implementada como circuito OR-AND.
ece en la
= Y. Esto
PROBLEMAS
dad de la
as formas
para esta
iar de las
de salida.
obtenidos
5.6.
RESUELTOS
Escribir una expresión booleana en maxterms para la tabla de verdad de la Figura 5.10.
Entradas
C
B
A
O
O
O
O
O
O
1
1
Salida
Entradas
Salida
Y
C
B
A
Y
O
1
O
O
O
1
1
1
O
1
1
1
1
1
1
O
1
1
1
O
O
1
1
1
Figura 5.10.
Solución:
(C + B
5.7.
+ A) . (C + B +
A) = Y
La expresión booleana desarrollada en el Problema 5.6 es una expresión en forma de
(maxterms, minterms). Este tipo de expresiones también se denomina en forma de
ducto de sumas, suma de productos).
Solución:
El tipo de expresión booleana obtenido en la Figura 5.6 se denomina
de producto de sumas.
_
(pro-
en forma de maxterms o en forma
84
5.8.
TEORIA
DE PROBLEMAS
Dibujar el diagrama
la Figura 5.10.
DE PRINCIPIOS
de un circuito
DIGITALES
lógico que realice la lógica de la tabla de verdad
de
A---
Solución:
Véase Figura 5.11.
B-+--+-
5.9.
El diagrama lógico del Problema
puertas lógicas.
Solución:
El patrón de puertas mostrado
5.8 se denomina
patrón
en la Figura 5.11 se denomina
(AND-OR,
OR-AND)
de
patrón OR-AND.
C-+--
A-----_--i
5.4. UT
(C + B + A) . (C + ]j + A) = Y
B
El álgebra
teoremas G
booleana
eliminar 1
Los te
I
C
Figura 5.11.
Expresiónen maxterms implementada con un circuito OR-AND.
I
5.10. Escribir la expresión booleana
Figura 5.12.
en forma de producto
Entradas
Salida
de sumas de la tabla de verdad de la
Salida
Entradas
A
Y
e
B
A
Y
o o o
o o 1
o 1 o
o 1 1
o
1
1
1
1
o o
o 1
1 o
o
e
B
1
1
o
1
1
1
1
1
Figura 5.12.
Solución:
(C + B
+ A)
. (C
+ B + A)·
5.11. Dibujar el diagrama
Figura 5.12.
Solución:
Véase Figura 5.13.
(C
+ B + A)
El primer
práctico d
realiza la
Observar
como mu:
compleme
minterms
Figura,5.l
A + B =
= Y
de un circuito lógico que realice la lógica de la tabla de verdad de la
El seg
práctico d
realiza la
nuevo.se
I
SIMPLIFICACION
DE CIRCUITOS
LOGICOS: DIAGRAMA
DIAGRAMASS
SIMPLIFICACION
DE
CIRCUITOS LOGICOS:
A
A_ _ __
85
-----------'A~
--------A~
B
e
B -+---+--+-+--+--+----l
B
- --i
(C
e
ND) de
+ B + A)
A) . (C + 13
A) . (C + B + A)
A) ==
B + A)
y
C--+-------l
C
+.-- - - - - i
Figura
Figura 5.13.
5.4.
Expresión
Expresión en maxterms
maxterms implementada con un circuito
circuito OR-AND
OR-AND..
UTILIZACION
DE DE
DE MORGAN
UTILIZACION DE LOS
LOS TEOREMAS
TEOREMAS DE
MORGAN
El álgebra
tiene muchas
muchas leyes o teoremas.
teoremas. Los
Los
álgebra booleana,
booleana, el álgebra
álgebra de los circuitos
circuitos lógicos,
lógicos, tiene
teoremas
útiles. Permiten
Permiten una
una conversión
rápida de una
una expresión
teoremas de De M organ
organ son
son muy
muy útiles.
conversión rápida
expresión
minterms a forma
maxterms y viceversa.
viceversa. También
También permiten
permiten
booleana
booleana dada
dada en forma
forma de minterms
forma de maxterms
eliminar
que están
variables.
eliminar las barras
barras de complementación
complementación que
están sobre
sobre las variables.
Los
pueden plantearse
plantearse como
Los teoremas
teoremas de De Morgan
Morgan pueden
como sigue:
sigue:
Primer teorema:
teorema:
Primer
ad de la
A
+B
=
=
;¡
13
A .B
Segundo teorema:
Segundo
teorema:
A·
A ·B
=
=
;¡
13
A+B
primer teorema
teorema cambia
cambia la situación
situación básica
OR a una
situación AND.
ejemplo
El primer
básica OR
una situación
AND. Un
Un ejemplo
práctico
primer teorema
teorema se ilustra
ilustra en la Figura,5.14a.
Figura, 5.14a. La
La puerta
puerta NOR
NOR de la izquierda
izquierda
práctico del primer
realiza la misma
misma función
función que
que la puerta
(con las entradas
entradas invertidas)
invertidas) de la derecha.
derecha.
AND (con
realiza
puerta AND
Observar que
que la conversión
conversión es de una
situación básica
OR a una
situación básica
una situación
básica AND
AND
Observar
una situación
básica OR
como muestran
muestran las puertas
puertas sombreadas.
sombreadas. Esta
conversión es útil
eliminar la barra
como
Esta conversión
útil para
para eliminar
barra de
complementación
puerta NOR
NOR y puede
expresión en
puede utilizarse
utilizarse para
para pasar
pasar de una
una expresión
complementación
en la puerta
minterms
una expresión
expresión en maxterms.
maxterms. El símbolo
símbolo «AND
minterms a una
«AND aparente»
aparente» de la derecha
derecha de la
Figura.5.14a
produce la tabla
tabla de verdad
NOR.
Figura.
5.14a produce
verdad NOR.
;=L>-y
;=D-yy ;=L)-y
=
=
A + B
;¡-:-¡j
A--:-¡f
= Y
=
(a) Funciones
Funciones NOR
NOR
(a)
Figura 5.14.
Figura
dad de la
=
=
y
(b) Funciones
(b)
Funciones NAND
NAND
Aplicaciones
De Morgan
Morgan..
Ap
licaciones de los teoremas
teoremas de De
segundo teorema
teorema cambia
cambia la situación
situación básica
ejemplo
El segundo
básica AND
AND a una
una situación
situación ORo Un
Un ejemplo
práctico del segundo
segundo teorema
teorema se ilustra
ilustra en la Figura
5.14b. La
izquierda
Figura 5.14b.
La puerta
puerta NAND
NAND de la izquierda
práctico
realiza la misma
misma función
función que
que la puerta
OR (con
(con las entradas
entradas invertidas)
derecha. De
invertidas) de la derecha.
De
realiza
puerta OR
nuevo se elimina
elimina la barra
barra de complementación,
complementación, y la conversión
conversión puede
puede utilizarse
utilizarse para
para pasar
pasar
nuevo
86
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
de una
booleana en forma
maxterms a su forma
minterms ~ El símbolo
una expresión
expresión booleana
forma de maxterms
forma de minterms,
símbolo OR
OR
de la parte
produce la tabla
tabla de verdad
verdad NAND.
NAND.
parte derecha
derecha de la Figura
Figura 5.14b
5.14b produce
Los
parte derecha
Figura 5.14 son
utilizados
Los símbolos
símbolos de la parte
derecha de la Figura
son símbolos
símbolos alternativos,
alternativos, utilizados
para
NOR y NAND.
NAND. La
una forma
para las funciones
funciones lógicas
lógicas NOR
La Figura
Figura 5.14
5.14 ilustra
ilustra una
forma de aplicar
aplicar los
teoremas
teoremas de De
De Morgan.,
Morgan.,
Se necesitan
para pasar
pasar de una
una situación
básica AND
AND a una
una situación
necesitan cuatro
cuatro pasos
pasos para
situación básica
situación OR
OR
(o de una
OR a una
una AND).
AND). Los
pasos, basados
basados en los teoremas
teoremas de De
una OR
Los cuatro
cuatro pasos,
De Morgan,
Morgan, son
son
los siguientes:
siguientes:
1.
todas
1. Cambiar
Cambiar todas
2. Complementar
Complementar
3. Complementar
Complementar
4. Eliminar
todos
Eliminar todos
las OR
por AND
AND y todas
todas las AND
AND por
por ORo
OR por
ORo
cada
variable individual
una barra
barra sobre
cada variable).
variable).
cada variable
individual (colocando
(colocando una
sobre cada
toda la función
una barra
barra sobre
toda
función (colocando
(colocando una
sobre la función
función completa).
completa).
los grupos
barras .
grupos de dobles
dobles barras.
Considerar
maxterms de la Figura
Utilizando el procedimiento
procedimiento
Considerar la expresión
expresión en maxterms
Figura 5.15a.
5.15a. Utilizando
anterior,
transformar la expresión
maxterms a una
una expresión
minterms. El primer
primer
anterior, transformar
expresión en maxterms
expresión en minterms.
paso (Fig.
todas las OR
por AND
AND y todas
todas las AND
AND por
por ORo El
paso
(Fig. 5.15b)
5.15b) consiste
consiste en cambiar
cambiar todas
OR por
segundo paso
(Fig. 5.15c)
5.15c) consiste
consiste en poner
sobre cada
cada variable
individual. El
segundo
paso (Fig.
poner una
una barra
barra sobre
variable individual.
tercer
paso (Fig.
poner una
una barra
barra sobre
función completa.
tercer paso
(Fig. 5.15d)
5.15d) consiste
consiste en poner
sobre la función
completa. El cuarto
cuarto
paso consiste
barras y obtener
paso
consiste en eliminar
eliminar las dobles
dobles barras
obtener la expresión
expresión final en forma
forma de
minterms.
barras que
muestran en las áreas
minterms. Los
Los cinco
cinco grupos
grupos de dobles
dobles barras
que se eliminan
eliminan se muestran
áreas
sombreadas de la Figura
5.15e. La
La expresión
expresión final en minterms
aparece en la Figura
Figura 5.15f.
5.15f.
sombreadas
Figura 5.15e.
minterms aparece
La
maxterms de la Figura
minterms de la Figura
La expresión
expresión en maxterms
Figura 5.15a
5.15a y la expresión
expresión en minterms
Figura 5.15!
5.15!
producen
misma tabla
tabla de verdad.
verdad.
producen la misma
(A
+ B + C) . (A + B + e)
C) ==
Se
T¡
O
E,
5.13. Com
paso
Soluc
E:
Pl
S¡
e
E
5.14. Con
Soluc
A
5.15 Conv
Soluc
A
y
(a) Expresión
maxterms
Expresión en maxterms
(d)
paso
(d) Tercer
Tercer paso
A·B·C+A·B·C
A · B·e+A·B · e
(b) Primer
paso
Primer paso
(e)
paso
(e) Cuarto
Cuarto paso
5.5. Ul
(f)
minterms
(f) Expresión
Expresión en minterms
Todos lo!
y NOT. 1
sustituir
lógica Ni
A · jj·C+A·B · E
(e)
paso
(e) Segundo
Segundo paso
Figura 5.15.
5.15.
Conversión
Conversión de una
una expresión
expresión de maxterms a minterms utilizando
utilizando
los teoremas de De
De Margan
Morgan..
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
5.12. Convertir
Convertir la expresión
expresión booleana
5.12.
booleana (A + B + C) . (A
Mostrar cada
cada paso
como en la Figura
5.15.
Mostrar
paso como
Figura 5.15.
+ B + C) =
Solución:
Solución:
Expresión en maxterms
Expresión
maxterms
Primer paso
paso
Primer
eA + B + e) ==
+ B + e) . (A
A .B .e +A .B .e
A·B·e+A·B·e
(A
y
1. Di
2. Cc
3. Cc
4. Cc
sal
y a su forma
forma de minterms.
minterms.
Cansí
expresiór
primer p
consiste
las puert
T
SIMPLIFICACION DE CIRCUITOS
CIRCUITOS LOGICOS: DIAGRAMAS
DIAGRAMA S
SIMPLIFICACION
s, utilizados
aplicar los
organ, son
e
e
e
e
Tercer paso
Tercer
paso
A . B. + A .B.
A·B·C+A·B·C
A-B·C+A-B·C
A' B' + A' B·
Cuarto paso
Cuarto
paso
Eliminar las dobles
dobles complementaciones
complementaciones
Eliminar
Expresión
Expresión en minterms
minterms
A.B . e + A . B. e = y
A-B·C+A'B'C=
y
Segundo
paso
Segundo paso
ímbolo OR
Convertir la expresión
expresión booleana
5.13. Convertir
booleana
paso
paso del procedimiento.
procedimiento.
87
e . B . A + e . B . A ==
Ya su forma
forma de maxterms.
maxterms, Mostrar
Mostrar cada
cada
Ya
Solución:
Solución:
Expresión
Expresión en minterms
minterms
variable).
mpleta).
ocedimiento
s. El primer
por ORo El
dividual. El
a. El cuarto
n forma de
n las áreas
igura 5.15f.
igura 5.15J
eCB·A+CB·A=
.B . A + e .B . A =
Y
y
Tercer paso
Tercer
paso
(C + B + A)
+ B + A) . (e
A)
B + A)
(C + B
B + A)
+B
A) . (e
A)
(C
B + A)
(C + B
(e + B
A) . (e
B + A)
A)
Cuarto
paso
Cuarto paso
Eliminar las dobles
dobles complementaciones
complementaciones
Eliminar
Expresión en maxterms
Expresión
maxterms
(e
(C
Primer paso
Primer
paso
(C
(e
Segundo paso
Segundo
paso
(C
(e
+ B+ A)'
A)' (e
B + A) == Y
(C + B
Y
5.14. Convertir
Convertir la expresión
expresión booleana
= Ya
Ya forma
forma de suma
suma de productos.
5.14.
booleana A'
A' B =
productos.
Solución:
Solución:
A+B=Y
A+B=Y
Convertir la expresión
expresión booleana
Ya forma
sumas.
5.15 Convertir
booleana A
A + B = Ya
forma de producto
producto de sumas.
Solución:
Solución:
A ·B=
·B= Y
UTILIZACION DE LA LOGICA
LOGICA NAND
5.5. UTILIZACION
ando
Todos los sistemas
sistemas digitales
digitales pueden
construidos con
con las puertas
fundamentales AND,
AND, OR
OR
Todos
pueden ser construidos
puertas fundamentales
Debido a su bajo
coste y disponibilidad,
disponibilidad, las puertas
muy utilizadas
Y NOT.
NOT. Debido
bajo coste
puertas NAND
NAND son muy
utilizadas para
para
sustituir las puertas
OR Y
y NOT.
Para convertir
convertir un
un circuito
circuito de lógica
lógica AND-OR
AND-OR a
sustituir
puertas AND,
AND, OR
NOT. Para
lógica NAND,
hay que
que dar
dar los siguientes
siguientes pasos:
lógica
NAND, hay
pasos:
1.
1.
2.
3.
4.
de minterms.
Dibujar un
circuito lógico AND-OR.
AND-OR.
Dibujar
un circuito
Colocar un
circulito a la salida
salida de cada
cada puerta
AND.
Colocar
un circulito
puerta AND.
Colocar un
circulito en cada
cada entrada
entrada de la puerta
puerta ORo
ORo
Colocar
un circulito
Comprobar
niveles lógicos
lógicos en las líneas
líneas que
que provienen
entradas y van
van a las
Comprobar los niveles
provienen de las entradas
salidas.
salidas.
Considerar la expresión
Figura 5.16a.
5.16a. Para
Para implementar
implementar esta
esta
minterms de la Figura
Considerar
expresión booleana
booleana en minterms
expresión utilizando
lógica NAND,
deben seguirse
seguirse los pasos
esbozados anteriormente.
anteriormente. El
expresión
utilizando lógica
NAND, deben
pasos esbozados
primer
5.16b) consiste
consiste en dibujar
dibujar el circuito
circuito lógico
lógico AND-OR.
AND-OR. El segundo
segundo paso
primer paso
paso (Fig. 5.16b)
paso
consiste en colocar
colocar un
círculo a la salida
salida de cada
cada puerta
AND. Así se convierten
convierten
consiste
un pequeño
pequeño círculo
puerta AND.
AND en NAND.
Figura 5.16c
5.16c muestra
muestra los circulitos
circulitos añadidos
añadidos a las puertas
las puertas
puertas AND
NAND. La Figura
puertas 1
88
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
y 2. El tercer paso
paso consiste
consiste en colocar
colocar un
un circulito
circulito en cada
cada entrada
entrada de la puerta
puerta ORo
ORo De
esta
esta forma
forma se convierte
convierte la puerta
puerta OR
OR en una
una puerta
puerta NAND.
NAND. La Figura
Figura 5.16c
5.16c muestra
muestra tres
tres
circulitos
paso implica
circulitos añadidos
añadidos a las entradas
entradas de la puerta
puerta 3. El cuarto
cuarto paso
implica el examen
examen de las
líneas
líneas de entrada
entrada y salida
salida de los símbolos
símbolos AND
AND y OR
OR para
para ver si ha
ha cambiado
cambiado alguno
alguno de
los niveles
niveles lógicos
lógicos al añadir
añadir los circulitos.
circulitos. Al examinar
examinar el circuito
circuito de la Figura
Figura 5.16c
5.16c se
encuentra
encuentra que
que el circulito
circulito añadido
añadido en el punto
punto X ha
ha cambiado
cambiado el nivel
nivel lógico
lógico en el símbolo
símbolo
OR
OR 3. El diagrama
diagrama AND-OR
AND-OR de la Figura
Figura 5.16b
5.16b muestra
muestra que
que un
un nivel
nivel lógico
lógico ALTO
ALTO se
conecta
conecta desde
desde la entrada
entrada E hasta
hasta la puerta
puerta ORo
ORo El ALTO,
ALTO, o 1,
1, activa
activa la puerta
puerta ORo
ORo También
También
debe llegar un
debe
un nivel
nivel ALTO
ALTO a la entrada
entrada del símbolo
símbolo 3 de la Figura
Figura 5.16c. Esto
Esto se logra
logra
añadiendo
añadiendo el inversor
inversor sombreado
sombreado en la línea
línea de entrada
entrada E. En la práctica,
práctica, una
una puerta
puerta NAND
NAND
utiliza como
como inversor.
inversor. La doble
doble inversión
inversión proporciona
proporciona el nivel
nivel lógico
lógico ALTO
ALTO que
que activa
activa la
se utiliza
puerta
puerta ORo
ORo Los circulitos
circulitos inversores
inversores entre
entre las puertas
puertas 1 y 3 se cancelan
cancelan entre
entre sí, de igual
igual
forma
forma que
que los circulitos
circulitos inversores
inversores entre
entre las puertas
puertas 2 y 3. El circuito
circuito lógico
lógico NAND
NAND mostrado
mostrado
en la Figura
Figura 5.l6c
5.16c producirá
producirá la misma
misma tabla
tabla de verdad
verdad que
que el circuito
circuito AND-OR.
AND-OR.
(A • B)
B) + (C • D)
D) + E
=
=Y
5.17. Dibuja
NAN[
Soluciór
Véai
A
(a)
B
y
y
E
NAND
NAND conectada
conectada
corno inversor
inversor
E--------------~
E--------------~
(b) Circuito
Circuito lógico equivalente
equivalente AND-OR
AND-OR
(c)
(e) Circuito
Circuito lógico equivalente
equivalente NAND
NAND
5.18. Dibujé
Solució
Véa
Figura 5.16.
La utilización
La
utilización de la lógica
lógica NAND
NAND no siempre
siempre simplifica
simplifica un circuito.
circuito. El ejemplo
ejemplo de la
Figura
Figura 5.16 muestra
muestra que
que probablemente
probablemente se escogería
escogería el circuito
circuito AND-OR
AND-OR en lugar
lugar del
circuito
circuito NAND,
NAND, debido
debido al menor
menor número
número de puertas
puertas usadas.
usadas. La
La mayoría
mayoría de los fabricantes
fabricantes
de Cls
variedad de todo
Cls producen
producen gran
gran variedad
todo tipo
tipo de puertas.
puertas. El diseñador
diseñador lógico,
lógico, habitualmente,
habitualmente,
puede
más sencillo.
puede seleccionar
seleccionar la lógica
lógica que
que produzca
produzca el circuito
circuito más
sencillo.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
5.16. Dibujar
Dibujar un
un circuito
circuito lógico
lógico AND-OR
AND-OR para
para la expresión
expresión booleana
booleana A . B
Solución:
Solución:
Véase Figura
Figura 5.17.
Véase
+ e + D . E ==
Y.
Y.
5.19. Dibuj
circuit
Solucii
Vé¡
SIMPLIFICACION
SIMPLIFICACION DE CIRCUITOS
CIRCUITOS LOGICOS:
LOGICOS: DIAGRAMAS
DIAGRAMA S
· De
a tres
de las
no de
6c se
bolo
O se
bién
logra
AND
iva la
igual
strado
89
A
B
ce
A . B +
e+
D · E == Y
D'E
D
E
Figura 5.17.
5.17.
Solución
Solución del
del circuito lógico ANO-OR.
ANO-OR.
5.17.
un circuito
circuito
5.17. Dibujar
Dibujar un
circuito lógico
lógico NAND
NAND a partir
partir del circuito
circuito AND-OR
AND-OR del Problema
Problema 5.16. El circuito
NAND deberá
deberá realizar
realizar la lógica
lógica de la expresión
expresión A . B + e + D . E = Y.
Y.
NAND
Solución:
Solución:
Véase Figura
Figura 5.18.
A
B
c-------Q
c-------------Q
y
D
E
Figura 5.18.
Solución
Solución del
del circuito lógico NANO
NANO. .
5.18.
5.18. Dibujar
Dibujar un circuito
circuito lógico
lógico AND-OR
AND-OR para
para la expresión
expresión booleana
booleana A
+ (B
(B' . C) + 15 =
y.
Solución:
Solución:
Véase
Véase Figura
Figura 5.19.
A-----------,
A------,
de la
ar del
cantes
ente,
B
A
A
+ (8·
(8' C)
C) +
D = Y
D
C
D
Figura 5.19.
Solución
Solución del
del circuito lógico AN
AN O-OR
O-ORoo
5.19. Dibujar
Dibujar el circuito
circuito lógico
lógico NAND
NAND correspondiente
correspondiente al circuito
circuito AND-OR
AND-OR del Problema
Problema 5.18. El
circuito NAND
NAND deberá
deberá realizar
realizar la lógica
lógica de la expresión
expresión A + (B·
(B' C) + 15 = y.
circuito
Solución:
Solución:
Véase
Véase Figura
Figura 5.20.
90
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
l. Dibr
2. Colo
3. Colo
4. Com
las s
A
B
A
e
+
(8· C)
C)
(B'
+ DD ==
y
D
------'
D------'
Figura
Figura 5.20.
5.6.
Solución
Solución del
del circuito lógico NAND.
NAND.
UTILIZACION
NOR
UTILIZACION DE LA LOGICA
LOGICA NOR
puerta NAND
«puerta universal»
universal» utilizada
utilizada para
para sustituir
sustituir el patrón
patrón lógico
lógico AND-OR.
AND-OR.
La puerta
NAND es la «puerta
Cuando
Cuando una
una expresión
expresión booleana
boa lean a en maxterms
maxterms forma
forma un patrón
patrón de puertas
puertas OR-AND,
OR-AND, la
NAND no
NOR se convierte
puerta
puerta NAND
no es la más
más adecuada.
adecuada. La puerta
puerta NOR
convierte en «puerta
«puerta universal»
universal»
para sustituir
sustituir el patrón
patrón lógico
lógico OR-AND.
OR-AND. La
La puerta
puerta NOR
utiliza tanto
tanto como
como la puerta
puerta
para
NOR no se utiliza
NAND.
NAND.
Considerar
Considerar la expresión
expresión booleana
booleana en maxterms
maxterms de la Figura
Figura 5.2Ia.
5.2Ia. La
La expresión
expresión se
dibuja
dibuja como
como un diagrama
diagrama lógico
lógico OR-AND
OR-AND en la Figura
Figura 5.2Ib.
5.2Ib. El patrón
patrón OR-AND
OR-AND es
redibujado con
NOR en la Figura
redibujado
con puertas
puertas NOR
Figura 5.2Ic.
5.2Ic. Cada
Cada puerta
puerta OR
OR y cada
cada puerta
puerta AND
AND se
sustituyen por
por una
una puerta
puerta NOR.
Las puertas
puertas 1l y 2 de la Figura
Figura 5.21c aparecen
aparecen como
como
sustituyen
NOR. Las
NOR convencionales.
puerta 3 es el símbolo
NOR alternativo.
símbolos
símbolos NOR
convencionales. La puerta
símbolo NOR
alternativo. La
La sustitución
sustitución
funciona
porque los dos
funciona porque
dos circulitos
circulitos inversores
inversores entre
entre las puertas
puertas 1l y 3 se cancelan
cancelan entre
entre sí, de
igual
puertas 2 y 3. De
igual forma
forma que
que los dos
dos circulitos
circulitos inversores
inversores entre
entre las puertas
De esta
esta forma
forma los dos
dos
símbolos OR
OR (1
(1 y 2) se conectan
conectan a un símbolo
símbolo AND
AND (3). Este
Este es el patrón
patrón utilizado
utilizado en el
símbolos
diagrama lógico
lógico original
original OR-AND
OR-AND de la Figura
Figura 5.2Ib.
5.2Ib.
diagrama
(A
+
(e
B) . (e
+
Consid:
mentar est
anteriorme
El segundo
convirtiénd
en las entr:
un pequeñi
y 2 de la 1
para ver SI
añadido er
efecto inve
(inversor 4
probablem
se conviert
realizan la
(A + 8)· (e
D) =
= Y
D)
(a)
E---
A
B
(b) Circui
(A + B) . (e +
+ D) == Y
(e + D)
D) == Y
(A + B) . (e
La pue
de la lógic
el circuito
e
D
D
(b) Circuito
Circuito lógico equivalente
equivalente AND-OR
AND-OR
(b)
(e) Circuito
Circuito lógico equivalente
equivalente NOR
(e)
NOR
Figura 5.21.
Figura
procedimiento para
para pasar
pasar de una
una expresión
expresión booleana
booleana en forma
forma de maxterms
maxterms a un
un
El procedimiento
circuito lógico
lógico NOR
similar al utilizado
utilizado en la lógica
lógica NAND.
Los pasos
para pasar
pasar a
circuito
NOR es similar
NAND. Los
pasos para
lógica NOR
son los siguientes:
siguientes:
lógica
NOR son
5.20. Dibuj
Soluck
ve
91
SIMPLIFICACION DE CIRCUITOS
CIRCUITOS LOGICOS: DIAGRAMAS
DIAGRAMA S
SIMPLIFICACION
l.
2.
. 3.
4.
AND-OR.
-AND, la
universal»
la puerta
presión se
-AND es
a AND se
cen como
ustitución
ntre sí, de
a los dos
ado en el
Dibujar un circuito
circuito lógico
lógico OR-AND.
OR-AND.
Dibujar
Colocar un circulito
circulito en cada
cada entrada
entrada de la puerta
puerta AND
AND .
Colocar
Colocar un circulito
circulito a la salida
salida de cada
cada puerta
puerta OR.
ORo
Colocar
Comprobar los niveles
niveles lógicos
lógicos en las líneas
líneas que
que provienen
provienen de las entradas
entradas y van
van a
Comprobar
salidas.
las salidas.
Considerar la expresión
expresión booleana
booleana en forma
forma de maxterms
maxterms de la Figura
Figura 5.22a. Para
Para impleimpleConsiderar
mentar esta
esta expresión
expresión utilizando
utilizando lógica
lógica NOR,
NOR, deben
deben seguirse
seguirse los cuatro
cuatro pasos
pasos esbozados
esbozados
mentar
anteriormente.
(Fig. 5.22b) consiste
consiste en dibujar
dibujar un circuito
circuito lógico
lógico OR-AND.
primer paso (Fig.
OR-AND.
anteriormente. El primer
segundo paso consiste
consiste en colocar
colocar un pequeño
pequeño círculo
círculo en cada
cada entrada
entrada de la puerta
puerta AND,
El segundo
AND,
convirtiéndose así en una
una puerta
puerta NOR.
símbolo «AND-aparente»
«AND-aparente» con
con los tres
tres circulitos
convirtiéndose
NOR. El símbolo
circulitos
entonces una
una puerta
puerta NOR
NOR (Fig.
(Fig. 5.22c).
5.22c). El tercer
tercer paso
consiste en colocar
paso consiste
colocar
en las entradas
entradas es entonces
pequeño círculo
círculo a la salida
salida de cada
cada puerta
ORo Los
Los círculos
círculos se añaden
añaden a las puertas
puertas 1
un pequeño
puerta OR.
Figura 5.22c. El cuarto
cuarto paso consiste
consiste en examinar
examinar las líneas
líneas de entrada
entrada y salida
salida
y 2 de la Figura
para ver si hay
hay cambios,
cambios, en los niveles
niveles lógicos,
lógicos, debido
debido a los circulitos
circulitos añadidos.
añadidos. El circulito
para
circulito
añadido en el punto
punto Z de la Figura
Figura 5.22c es un cambio
cambio del patrón
patrón original
original OR-AND.
OR-AND. El
añadido
efecto inversor
inversor del circulito
circulito Z se cancela
cancela añadiendo
añadiendo el inversor
inversor 4. La doble
doble inversión
inversión
efecto
(inversor 4 y circulito
inversor Z) se cancela
cancela en la línea
línea E. En
práctica, el inversor
En la práctica,
inversor 4
(inversor
circulito inversor
probablemente es una
una puerta
puerta NOR.
NOR. Cortocircuitando
Cortocircuitando
todas las entradas,
entradas, una
una puerta
puerta NOR
todas
NOR
probablemente
convierte en un inversor.
inversor. Los
Los circuitos
circuitos OR-AND
OR-AND y NOR
NOR dibujados
dibujados en la Figura
Figura 5.22
se convierte
realizan
misma función
función lógica.
lógica.
realizan la misma
(e + D)
D) . E == Y
(A + B) . (e
(a)
A
A
B
B
ee
yy
e
D
D
EE-
44
E---------'
E
---------'
(b) Circuito
Circuito lógico equivalente
equivalente AND-OR
AND-OR
(b)
Circuito lógico equivalente
equivalente NOR
(e) Circuito
NOR
Figura 5.22.
(e + D) = Y
puerta NOR
NOR se utilizó
utilizó como
como «puerta
«puerta universal»
universal» en el ejemplo
ejemplo anterior.
anterior. La
La utilización
La puerta
utilización
lógica NOR
NOR puede
puede o no simplificar
simplificar un circuito.
circuito. En
En este caso,
caso, probablemente
probablemente es mejor
mejor
de la lógica
circuito OR-AND.
OR-AND.
el circuito
OR
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
erms a un
ra pasar a
Dibujar un circuito
circuito lógico OR-AND
OR-AND para
para la expresión
expresión booleana
booleana (A
5.20. Dibujar
Solución:
Solución:
Véase Figura
Véase
Figura 5.23.
B)
+ B)
e.
. C: (D
+ E)
E) =
=
Y.
Y.
92
TEORIA
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
A
B
e
(A
Figura
Figura 5.23.
+
B) .
e . (D + E) ==
y
Solución
Solución del
del circuito lógico OR-AND.
OR-AND.
5.21. Dibujar
NOR a partir
partir del circuito
Dibujar un circuito
circuito lógico
lógico NOR
circuito OR-AND
OR-AND del Problema
Problema 5.20. El circuito
circuito
NOR
deberá realizar
lógica de la expresión
expresión booleana
(A + B)
B) . e . (D + E)
E) =
= Y.
NOR deberá
realizar la lógica
booleana (A
e.
Solución:
Solución:
Véase
Figura 5.24.
Véase Figura
5.7. DV
El álgebra
las formas
diagramas
A
B
e
c-----.q
(A + B) .
E
E .
(a)
(D + E) =
= y
D
E
Figura 5.24.
5.24.
Problema del
del circuito lógico NOR.
NOR.
Problema
5.22. Dibujar
Dibujar un circuito
circuito lógico
lógico OR-AND
OR-AND para
para la
la expresión
expresión booleana
booleana A·
A . (B
(B
5.22.
C) . D
D=
+ C)
Y.
Solución:
Solución:
Véase
Véase Figura
Figura 5.25.
5.25.
(b)
(e)
A
B
A . (B +
A
e
= Y
C) . D =
D----....J
Figura
Figura 5.25.
Solución del circuito lógico OR-AND.
5.23.
5.23. Dibujar
Dibujar un
un circuito
circuito lógico
lógico NOR
NOR a partir
partir del
del circuito
circuito OR-AND
OR-AND del
del Problema
Problema 5.22.
5.22. El
El circuito
circuito
NOR
NOR deberá
deberá realizar
realizar la
la lógica
lógica de
de la
la expresión
expresión booleana
booleana A·
A' (B
(B + C)
C) . D
D=
= Y.
Y.
Solución:
Solución:
Véase
Véase Figura
Figura 5.26.
5.26.
(d)
(e)
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMA S
93
A ---------,
B
A . (B +
C) . D
=
Y
C
D
Figura 5.26.
Solución del circuito lógico NOR.
circuito
5.7.
DIAGRAMAS
DE KARNAUGH
El álgebra booleana es la base para cualquier simplificación de circuitos lógicos. Una de
las formas más fáciles de simplificar circuitos lógicos consiste en utilizar el método de los
diagramas de Karnaugh. Este método gráfico está basado en los teoremas booleanos, y es
(a)
Entradas
Salida
A
B
Y
O
O
1
1
O
1
O
1
O
1
1
1
(b) Expresión booleana en forma de minterms:
(e) Dibujar 1 en el diagrama
jj
H~
1
A .B
+A .B +A .B
=
Y
B
1
A
1
1
1--
r
B
(d) Agrupar los 1
Ii"
.4
K:l
elimina
A
\.11)
elimina
1 circuito
B
¡
(e) Eliminación de variables para formar la expresión booleana simplificada A
Figura 5.27.
Utilización de un diagrama.
+B
=
Y
94
94
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
uno
uno de los diversos
diversos métodos
métodos utilizados,
utilizados, por
por los diseñadores
diseñadores lógicos,
lógicos, para
para simplificar
simplificar circuitos
circuitos
lógicos. Los diagramas
diagramas de Karnaugh
Karnaugh a veces se denominan
denominan diagramps
diagramas K.
El primer
primer paso de este procedimiento
procedimiento consiste
consiste en obtener
obtener una
una expresión
expresión booleana
booleana en
forma
forma de minterms
minterms a partir
partir de la tabla
tabla de verdad.
verdad. Considerar
Considerar la familiar
familiar tabla
tabla de verdad
verdad
de la Figura
variables
Figura S.27a
S.27a.. Cada
Cada 1 de la columna
columna Y de la tabla
tabla corresponde
corresponde a dos
dos variables
relacionadas
relacionadas mediante
mediante el operador
operador AND.
AND. Estos
Estos grupos
grupos de variables
variables se enlazan
enlazan mediante
mediante el
operador OR
operador
OR para
para obtener
obtener una
una expresión
expresión booleana
booleana en forma
forma de suma
suma de productos
productos
(minterms)
(minterms) (Fig.
(Fig. S.27b). Esta
Esta expresión
expresión se denomina
denomina expresión
expresión booleana
booleana no simplificada.
simplificada. El
segundo
segundo paso del procedimiento
procedimiento consiste
consiste en poner
poner 1 en el diagrama
diagrama de Karnaugh
Karnaugh de la
Figura
Figura S.27c. Cada
Cada conjunto
conjunto de variables,
variables, enlazadas
enlazadas con
con operadores
operadores AND,
AND, y perteneciente
perteneciente
a la expresión
expresión en minterms,
minterms, se coloca
coloca en el cuadrado
cuadrado adecuado
adecuado del diagrama.
diagrama. El diagrama
diagrama
es exactamente
paso
exactamente una
una columna
columna de salida
salida muy
muy especial
especial de la tabla
tabla de verdad.
verdad. El tercer paso
consiste en agrupar
agrupar los conjuntos
conjuntos adyacentes
adyacentes de dos,
dos, cuatro
cuatro u ocho
ocho 1. La Figura
Figura 5.27
consiste
muestra dos agrupaciones
muestra
agrupaciones dibujadas
dibujadas en el diagrama.
diagrama. Cada
Cada agrupación
agrupación contiene
contiene dos
dos l1.. El
cuarto paso
paso consiste
consiste en eliminar
eliminar variables.
variables. Considerar
Considerar primero
primero el lazo
lazo sombreado
sombreado de la
Figura S.27d. Observar
Observar que
que B y B
E (no B)
B) están
están en el lazo
lazo sombreado.
sombreado. Cuando
Cuando una
una variable
variable
Figura
y su complemento
complemento están
están en un lazo, esa variable
variable se elimina.
elimina. Así, en el lazo
lazo sombreado,
sombreado, se
eliminan los términos
términos B y B
E,, dejando
dejando la variable
variable A (Fig. S.27e).
S.27e). Por
Por la misma
misma razón,
razón, en el
eliminan
sombrear de la Figura
Figura S.27d,
S.27d, se eliminan
eliminan A y A, dejando
dejando sólo la variable
variable B
lazo sin sombrear
(Fig.S.27e).
quinto paso
consiste en enlazar
enlazar con
con operadores
operadores OR
OR las variables
variables restantes.
restantes.
(Fig.
S.27e). El quinto
paso consiste
expresión booleana
booleana final simplificada
simplificada es A + B = Y (Fig S.27e).
S.27e). La expresión
expresión simplificada
simplificada
La expresión
una puerta
puerta OR
OR de dos entradas.
entradas.
es la de una
resumen, los pasos
pasos para
para simplificar
simplificar una
una expresión
expresión lógica
lógica utilizando
utilizando un diagrama
diagrama de
En resumen,
Karnaugh son
son los siguientes:
siguientes:
Karnaugh
Escribir una
una expresión
expresión booleana
booleana en forma
forma de minterms
minterms a partir
partir de la tabla
tabla de verdad.
verdad.
1. Escribir
Poner un 1 en el diagrama
diagrama por
por cada
cada grupo
grupo de variables
variables enlazadas
enlazadas con
con operadores
operadores
2. Poner
AND. (El número
número de 1 de la columna
columna Y de la tabla
tabla de verdad
verdad ha
coincidir con
con
AND.
ha de coincidir
número de 1 del diagrama.)
diagrama.)
el número
3. Agrupar
Agrupar en el diagrama
diagrama los conjuntos
conjuntos adyacentes
adyacentes de dos,
dos, cuatro
cuatro u ocho
ocho 1.
1. (Las
(Las
agrupaciones pueden
pueden superponerse.)
superponerse.)
agrupaciones
Eliminar la(s) variable(s)
variable(s) que
que aparezca(n)
aparezca(n) con
con su(s)
su(s) complemento(s)
complemento(s) en un lazo,
lazo, y
4. Eliminar
guardar la(s)
la(s) restante(s).
restante(s).
guardar
Enlazar con
con operadores
operadores OR
OR los grupos
grupos obtenidos
obtenidos para
para formar
formar la expresión
expresión simplifisimplifi5. Enlazar
cada en forma
forma de minterms.
minterms.
cada
Considerar' ' la tabla
tabla de verdad
verdad de la Figura
Figura S.28a. El primer
para utilizar
utilizar un
Considerar
primer paso
paso para
un
diagrama de Karnaugh
Karnaugh es escribir
escribir la expresión
expresión booleana
booleana en minterms
minterms obtenida
obtenida de la tabla
tabla
diagrama
verdad. La
La Figura
Figura S.28b muestra
muestra la expresión
expresión no simplificada.
simplificada. El segundo
segundo paso
consiste
de verdad.
paso consiste
dibujar 1 en el diagrama.
diagrama. Se dibujan
dibujan cinco
cinco 1 en el diagrama
diagrama de la Figura
Figura S.28c.
S.28c. Cada
Cada 1
en dibujar
corresponde a un grupo
grupo de variables
variables enlazadas
enlazadas por
por operadores
operadores AND
AND (como,
(como, por
por ejemplo,
ejemplo,
corresponde
A . B . C). El tercer
tercer paso
consiste en agrupar
agrupar en el diagrama
diagrama los conjuntos
conjuntos adyacentes
adyacentes de l.
1.
paso consiste
forman grupos
grupos de ocho,
ocho, cuatro
cuatro o dos
dos 1. En
En el diagrama
diagrama de la Figura
Figura S.28d se realizan
realizan
Se forman
dos agrupaciones.
agrupaciones. La
La agrupación
agrupación sombreada
sombreada contiene
contiene dos
dos 1. La
La otra
otra contiene
contiene cuatro
cuatro 1. El
dos
cuarto paso
consiste en eliminar
eliminar variables.
variables. La
La agrupación
agrupación sombreada
sombreada de la Figura
Figura S.28d
cuarto
paso consiste
contiene los términos
términos C y e, por
por 10
lo que
que puede
puede eliminarse
eliminarse la variable
variable C dejando
dejando el término
término
contiene
A . B. La
La agrupación
agrupación mayor
mayor contiene
contiene A y ;¡
A así como
como B y E, que
que pueden
pueden ser eliminadas,
eliminadas,
;¡
1
(a)
f
(
(
(
(
1
1
1
J
(b)
Expres
(e) Dibuja
en el (
(d)
Agrup
(e)
Expre:
dejando s
términos 1
ficada es (
Cls que 1,
tabla de v
SIMPLIFICACION
circuitos
(a)
leana en
e verdad
variables
diante el
roductos
icada. El
gh de la
eneciente
diagrama
rcer paso
ura 5.27
os 1. El
do de la
variable
reado, se
ón, en el
ariable B
restantes.
plificada
e
y
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
1
1
(b)Expresión
B
1
LOGICOS:
DIAGRAMA S
95
Salida
Entradas
A
DE CIRCUITOS
A·R·e
A·B·e
A·B·e
1
1
1
I
I
I
o
A.R.e_
1
o
1
booleana
no simplificada:
e
(e) Dibujar I
en el diagrama
A·ti
A'B
lB .e + R1 .e + A .B .e + A .B .e + A .
A'B.e
A·
A .
B.e=
y
e
1
1
1
A·B
1
A·ti
1
<
grama de
verdad.
peradores
cidir con
(d)
Agrupar
e
los I
e
A·ti
A'B
lazo, y
A'B
simplifi-
\..¡
~a::¡
>.
'6
Ati
tilizar un
e la tabla
o consiste
c. Cada 1
ir ejemplo,
ntes de l.
e realizan
atro 1. El
ura 5.28d
el término
Iiminadas,
(e)
Expresión
booleana
~'<:
simplificada:
Figura 5.28.
'"e
:§
Q3
e + ;¡ . B =
Y
Utilización de un diagrama de tres variables.
dejando sólo la variable C. El quinto paso consiste en enlazar con operadores OR los
términos restantes. Como se indica en la Figura 5.28e. La expresión booleana final simplificada es entonces e + ;¡ . B = Y. Esta expresión es mucho más fácil de implementar con
CIs que la versión no simplificada de la Figura 5.28b. La expresión simplificada genera la
tabla de verdad de la Figura 5.28a.
96
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
PROBLEMAS
RESUELTOS
5.24. Escribir la expresión booleana no simplificada, en forma de minterms, de la tabla de verdad de
la Figura 5.29.
Entradas
A
B
e
o o o
o o 1
o 1 o
o 1 1
Salida
Entradas
Salida
y
A
B
e
y
1
1
1
1
1
o o
o 1
1 o
o
1
1
o
1
o
1
1
o
Figura 5.29.
booleana
Figura 5.3
cuatro var
el diagrarr
en el diagi
expresión
o dos 1 ac
simplificac
ocho l. E
ra 5.31c e
elimina la
con opera
cada en f
este ejemp
Solución:
(a)
A·B,C+A·B,C+A·B·C+A·B·C=Y
5.25. Dibujar un diagrama de Karnaugh de tres variables. Dibujar cuatro 1 en el diagrama, a partir
de la expresión booleana desarrollada en el Problema 5.24. Agrupar adecuadamente el conjunto
de 1 del diagrama.
Solución:
Véase Figura 5.30.
e
C
A·jJ
fi\
A'B
D
A'B
fi\
En
A
O
O
O
O
O
O
O
O
1
1
1
1
A·jJ
Figura 5.30.
5.26. Escribir la expresión
blema 5.25.
booleana
1
~
1
1
Solución del diagrama de Karnaugh.
simplificada
basada
en el diagrama
de Karnaugh
1
del Pro-
Solución:
;¡'C+A'C=Y
5.8.
DIAGRAMAS DE KARNAUGH CON CUATRO VARIABLES
Considerar la tabla de verdad con cuatro variables de la Figura 5.3Ia. El primer paso en
la simplificación, utilizando diagramas de Karnaugh, consiste en escribir la expresión
Consid
la figura
pueden re
mnguna a
El dia
los extren
dos 1 PUl
eliminar t
SIMPLIFICACION
de
DE CIRCUITOS
DIAGRAMAS
97
booleana en forma de minterms. La expresión no simplificada en minterms aparece en la
Figura 5.31b. Por cada 1 en la columna Y de la tabla de verdad se escribe un grupo de
cuatro variables enlazadas con operadores AND. El segundo paso consiste en colocar 1 en
el diagrama de Karnaugh. Se colocan nueve 1 en el diagrama de la Figura: 5.31c. Cada 1
en el diagrama representa un grupo de variables, relacionadas con operadores AND, de la
expresión no simplificada. El tercer paso consiste en realizar agrupaciones de ocho, cuatro
o dos 1 adyacentes, teniendo en cuenta que mientras mayor sea la agrupación mayor es la
simplificación. Se han dibujado dos agrupaciones en la Figura 5.31c. La mayor contiene
ocho 1. El cuarto paso consiste en eliminar variables. La agrupación mayor de la Figura 5.31c elimina las variables A, B y e, dejando el término D. La menor contiene dos 1 y
elimina la variable D, dejando el término A . B . C. El quinto paso consiste en relacionar
con operadores OR los términos restantes. La Figura 5.31d muestra la expresión simplificada en forma de minterms D + A . B . e = Y. El número de variables, simplificadas en
este ejemplo, es obvio cuando se comparan las dos expresiones booleanas de la Figura 5.31.
(b) Expresión
(a)
rtir
LOGICOS:
Salida
Entradas
A
B
C
D
y
O
O
O
O
O
O
O
O
O
O
O
O
O
1
1
1
1
O
O
1
1
1
1
1
O
O
O
O
O
O
O
1
O
O
1
1
O
1
O
1
O
1
O
1
1
1
1
1
1
1
O
O
1
1
O
A .B .
1
1
1
O
1
O
1
O
1
1
O
1
O
en forma de minterms
e . D +' A . B ' C . D + A . B . e . D + A . B . C-
i5
+A'B'C'D+A'B'C'D+A'B'C'D
+A'B'C'D+A'B'C-D=Y
nto
O
O
O
1
1
1
1
1
1
1
1
no simplificada
(e) Dibujo
y agrupación
c»
C'D
de l en el diagrama
c-D
CD
A·S
(lf1\
A'B
(
A·B
1
(1
1
1
A·S ¡
~
1/
y
I
-T
elimina
A, B Y
e
elimina
D
,
1
(d) Expresión
booleana
simplificada:
D
+ A .B
.D = Y
ProFigura 5.31.
en
sión
Utilización de un diagrama de Karnaugh de cuatro variables.
Considerar el diagrama de Karnaugh de tres variables de la Figura 5.32a. Para simplificar
la figura se han omitido las letras de los extremos del diagrama. ¿Cuántas agrupaciones
pueden realizarse en este diagrama? No hay grupos adyacentes de 1, y por tanto no se realiza
ninguna agrupación en la Figura 5.32a. No es posible ninguna simplificación en el ejemplo.
El diagrama de Karnaugh de tres variables de la Figura 5.32b contiene dos 1. Imaginar
los extremos superior e inferior del diagrama conectados como si formasen un tubo. Los
dos 1 pueden agruparse entonces, como muestra la Figura 5.32b, por lo que se puede
eliminar una variable.
98
TEORlA DE PROBLEMAS DE PRINCIPIOS DIGITALES
il'1
~
(e)
Figura 5.32.
v,
\1
/~
t
(a)
5.28. Dibu
la e)
diagr
Soluc
[_J
r:G\
.0
10
LV
1
1
y---
K)
I~ Y
1
t/
<,
"t
(e)
(d)
Formas poco usuales de agrupaciones.
Considerar los diagramas de Karnaugh de cuatro variables de la Figura 5.32c y d. Los
extremos superior e inferior del diagrama de la Figura 5.32c se consideran conectados como
si formasen un tubo. Los 1 pueden entonces formar un grupo de cuatro 1, y pueden eliminarse dos términos. En la Figura 5.32d el extremo derecho del diagrama se considera
conectado al izquierdo. Se agrupan los cuatro 1, eliminándose así dos variables.
Otra forma de agrupación se ilustra en la Figura 5.32e. Las esquinas del diagrama se
consideran conectadas como si el diagrama estuviese formando una pelota. Los cuatro 1
de las esquinas del diagrama pueden agruparse, eliminándose así dos variables.
5.29. Escr
ma:
PROBLEMAS
Soluc
RESUELTOS
A
5.27. Escribir la expresión booleana no simplificada en forma minterms para la tabla de verdad de la
Figura 5.33.
Entradas
e
Salida
D
A
B
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
1
1
1
Salida
Entradas
e
y
A
B
D
y
1
1
1
1
1
1
1
1
1
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
o
o
o
o
1
o
o
o
1
1
5.30. Escr:
verd:
1
1
1
o
o
1
1
Figura 5.33.
Solución:
A· B· (;'·15 + A' B· c.15
+
A· B· c-15
+
A· B· C- D + A· B· c-15
+
A . B· C- D = Y
Soluc
jj
SIMPLlFlCACION
DE CIRCUITOS
LOGICOS:
DIAGRAMA S
99
5.28. Dibujar un diagrama de Karnaugh de cuatro variables. Marcar seis 1 en el diagrama a partir de
la expresión booleana desarrollada en el Problema 5.27. Agrupar adecuadamente a los 1 del
diagrama.
Solución:
Véase Figura 5.34.
C'V
CD
1
A'B
¡"\
(1
A·B
\...
considera
iagrama se
CV
Í¡'\
A·ti
e y d. Los
ados como
eden elimi-
C'D
Figura 5.34.
1
~
Solución del diagrama de Karnaugh.
s cuatro 1
5.29. Escribir la expresión booleana
ma 5.28.
simplificada
basada en el diagrama
del Karnaugh
del Proble-
Solución:
A'C+A-C'V=Y
verdad de la
5.30. Escribir la expresión booleana
verdad de la Figura 5.35.
no simplificada en forma de suma de productos
Entradas
e
A
B
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
1
1
Entradas
Salida
D
1
e
Salida
y
A
B
D
y
1
1
1
1
1
1
1
1
1
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o
1
1 1 o
o
o
o
o
o
o
o
1
1
1
o
1
o
1
o
1
1
Figura 5.35.
Solución:
y
A' B·
e- n + A'
B·
C- [j
+ A'
B·
e n + A'
B· C-
n + A . B·
C-
D=
Y
de la tabla de
100
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
5.31. Dibujar un diagrama de Karnaugh de cuatro variables. Marcar cinco l en el diagrama a partir
de la expresión booleana desarrollada en el Problema 5.30. Agrupar adecuadamente los 1 del
diagrama.
Solución:
Véase Figura 5.36.
[
e t5 e De·
-tz
D
~
(0
B
06J
11*
A' B~
B
e
I~
expresión e
por cada O
operador e
unidos con
booleana n
consiste en
dor ORo L
diagrama e
adyacentes
el diagrams
eliminar va
la variable
(a)
A· jj
Figura 5.36.
5.32. Escribir la expresión booleana
ma 5.31.
Solución del diagrama de Karnaugh.
simplificada
basada en el diagrama
del Karnaugh
del Proble-
Solución:
fI.J5+A-B·CD=
5.9.
y
UTILIZACION DE DIAGRAMAS CON EXPRESIONES
EN FORMA DE MAXTERMS
Se utiliza una forma diferente de diagramas de Karnaugh con las expresiones booleanas en
forma de maxterms. Los pasos para simplificar las expresiones en forma de maxterms son
los siguientes:
(b)
Desarroll
+
C)
=
(e) Correspc
1. Escribir una expresión booleana en forma de maxterms a partir de la tabla de verdad.
(Observar la forma invertida en la Figura 5.37a).
2. Dibujar un 1 en el diagrama por cada grupo de variables relacionadas por el operador
ORo El número de O de la columna Y de la tabla de verdad debe ser igual al número
de 1 del diagrama.
3. Realizar en el diagrama agrupaciones de dos, cuatro y ocho 1 adyacentes.
4. Eliminar la(s) variable(s) que aparezca(n) con su(s) complemento(s) en un lazo,
y guardar la(s) restante(s).
5. Relacionar con operadores AND las agrupaciones obtenidas para formar la expresión
simplificada en maxterms.
Considerar la tabla de verdad de la Figura 5.37a. El primer paso para simplificar una
expresión en maxterms, utilizando diagramas de Karnaugh, consiste en escribir dicha
(d) Eliminar
SIMPLIFICACION
a a partir
los 1 del
DE CIRCUITOS
Salida
Entradas
e
y
o o o
o o 1
o 1 o
o 1 1
o
A
el Proble-
1
1
1
1
B
invierte
---->
1
1
1
A +B +
e -------------,
A +
e
B
+
o o
o
inviert~
1
1
~A+B+Cl
o
1
1
o
o
1
1
I
(b) Desarrollar la expresión no simplificada en forma de maxterms: (,4
+ C) = y
~\
(e) Corresponden cia
A+B
+
13+ C) . (,4
+
e
~
e verdad.
A+B
operador
número
un lazo,
expresión
ificar una
bir dicha
101
DIAGRAMA S
expresión en forma no simplificada. La Figura 5.37a ilustra cómo se escribe un maxterm
por cada O de la columna Y de la tabla de verdad. Los términos del grupo, unidos por el
operador OR, se invierten tal como se indica en la tabla de verdad. Después, los grupos
unidos con operadores OR, se enlazan con operadores AND para formar la expresión
booleana no simplificada, en forma de maxterms, de la Figura 5.37b. El segundo paso
consiste en dibujar un 1 en el diagrama por cada grupo de variables unidas con el operador ORo Los tres maxterms de la expresión no simplificada se colocan como tres 1 en el
diagrama de Karnaugh corregido (Fig. 5.37c). El tercer paso consiste en unir los grupos
adyacentes de ocho, cuatro o dos 1 en el diagrama. Se han realizado dos agrupaciones en
el diagrama de la Figura 5.37c. Cada agrupación contiene dos 1. El cuarto paso consiste en
eliminar variables. La agrupación sombreada de la Figura 5.37c nos indica cómo se elimina
la variable A, dejando únicamente el maxterm (B + C). La agrupación sombreada parcial-
(a)
leanas en
erms son
LOGICOS:
~
A+B
A+B
'--
elimina
Í¡'
B
l~
~
i
elimina
A
(d) Eliminar variables hasta obtener la expresión simplificada: (B
Figura 5.37.
--¡
+ C)
. (A
+ C)
= y
Diagrama con expresiones en maxterms.
B
+
C) . (A
+
B
+
102
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
mente nos indica cómo se elimina la variable B, dejando únicamente el maxterm (A + C).
El quinto paso consiste en relacionar con operadores AND los términos restantes. La
Figura 5.37d muestra los dos maxterms relacionados con operadores AND para formar la
expresión booleana simplificada en forma de maxterms (B + C) . (A + C) = Y. Comparar
esta expresión simplificada en maxterms con la expresión simplificada en minterms de la
Figura 5.28e. Las dos expresiones se obtuvieron de la misma tabla de verdad. La expresión
en minterms (e + A . B = Y) es ligeramente más fácil de implementar utilizando puertas
lógicas.
El procedimiento de simplificación de expresiones en forma de maxterrns y los diagramas
de Karnaugh son diferentes a los utilizados para las expresiones en forma de minterms.
Ambas técnicas deben utilizarse para determinar el circuito lógico de menor coste.
En la Figura 5.38 se muestra un diagrama de cuatro variables para las expresiones en
forma de maxterms. Observar el patrón especial de letras en los lados izquierdo y superior
del diagrama. Hay que tener cuidado de colocar todos los términos en su posición correcta
cuando se dibujen los diagramas.
5.34. Dibuja]
Dibuja]
Probler
Soluciór
Véas
A+B
5.35. Escribir
ma 5.3'
Solución
(A+
Figura 5.38.
Diagrama de Karnaugh de cuatro variables
para expresiones en maxterms.
PROBLEMAS
Solución
RESUELTOS
(A +
5.33. Escribir la expresión booleana no simplificada en forma de maxterms para la tabla de verdad
de la Figura 5.39. (Recordar la forma invertida.)
Solución:
(A
+ B + C) . (A + B + C)
. (A
+ 13 + C) . (A + 13 + C)
= y
Entradas
Salida
B
y
A
B
1
1
1
1
1
o o
o 1
1 o
A
C
o o o
o o 1
o 1 o
o 1 1
o
1
1
Entradas
1
Figura 5.39.
e
1
5.36. Escribir
verdad
Salida
y
1
o
o
o
103
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMA S
C).
. La
ar la
arar
e la
sión
ertas
5.34. Dibujar un diagrama de Karnaugh de tres variables para expresiones en forma de maxterms.
Dibujar cuatro 1 en el diagrama para la expresión booleana en maxterms obtenida en el
Problema 5.33. Agrupar adecuadamente los 1 del diagrama.
So·lución:
Véase Figura 5.40.
mas
rms.
s en
enor
recta
Figura 5.40. Solución del
diagrama de maxterms.
5.35. Escribir la expresión
ma 5.34.
booleana
simplificada
basada
en el diagrama
de Karnaugh
del Proble-
Solución:
(A
+
B) . (B
+ C)
= y
5.36. Escribir la expresión booleana no simplificada en forma de producto
verdad de la Figura 5.41.
de sumas para la tabla de
Solución:
(A
+ B + e + D)
. (A
+ B + e + D) . (A + B + C + D)
. (A
+ B + e + D)
Entradas
Salida
rdad
Entradas
e
Salida
e
A
B
D
y
A
B
D
y
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
o
o
1
1
1
1
1
1
1
1
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
o
1
1
1
1
1
1
1
1
1
Figura 5.41.
1
1
1
o
1
1
1
1
1
. (A
+ B + C + D)
= Y
104
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
5.37. Dibujar un diagrama de Karnaugh de cuatro variables del tipo producto de sumas. Colocar
cinco 1 en el diagrama que correspondan a la expresión booleana desarrollada en el Problema 5.36.
Agrupar adecuadamente los 1 del diagrama.
Núm
D
Solución:
Véase Figura 5.42.
8
,
A+B
~
,..(1)
1
rl
t
o
.:
CI'
O
O
O
O
O
O
O
I
I
i'
1
1
1
1
1
1
/
Figura 5.42. Solución del diagrama
de Karnaugh de maxterms.
5.38. Escribir la expresión booleana simplificada
diagrama de Karnaugh del Problema 5.37.
en forma de producto
de sumas basada
en el
Figura!
Solución:
(A
5.10.
+ B + C)
. (B
+ D) =
el diagran
ponen Cal
contiene I
las X en
que solan
agrupació
expresión
Y
TERMINO S IRRELEVANTES
EN LOS DIAGRAMAS DE KARNAUGH
Considerar la tabla de números BCD (8421) de la Figura 5.43. Observar que los números
binarios del 0000 al 1001 de la tabla se utilizan para representar los números decimales del
O al 9. Por conveniencia, la tabla se completa con la sección sombreada, que muestra otras
posibles combinaciones de las variables D, e, B y A. Estas seis combinaciones (1010, 1011,
1100,1101,1110
Y 1111) no las utiliza el código BCD. Estas combinaciones se denominan
irrelevantes (don't cares) cuando se ponen en un diagrama de Karnaugh. Los términos
irrelevantes pueden tener algún efecto al simplificar cualquier diagrama lógico que pueda
construirse.
Suponer un problema donde se indica que una luz de aviso debe encenderse (ON)
cuando la cuenta BCD alcance 1001 (9 decimal); véase la tabla de verdad de la Figura 5.44.
En la columna de salida (Y) de la tabla de verdad aparece un 1 detrás de la entrada 1001~
La expresión booleana para esta tabla (para la sección no sombreada) es D .
13 . A = Y,
que se indica a la derecha de la tabla. Las combinaciones «no utilizadas» de la sección
sombreada de la tabla de verdad pueden tener algún efecto en este problema. En la
Figura 5.45b se dibuja un diagrama de Karnaugh. El 1 del término D .
13 . A se pone en
e.
e.
SIMPLIFICACION
car
.36.
Número
DE CIRCUITOS
e
B
A
8
4
2
l
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
l
1
O
1
1
1
1
O
O
O
1
1
O
1
1
1
1
1
1
1
1
O
O
O
O
O
O
O
1
1
O
1
1
1
1
O
O
O
1
O
Decimal
equivalente
DIAGRAMA S
105
Salida
Entradas
BCD (8421)
D
LOGICOS:
D
e
B
A
8
4
2
l
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
1
1
O
I
1
1
1
O
O
O
1
O
1
1
1
1
1
1
1
1
1
1
O
O
O
O
O
O
O
1
1
O
1
1
1
1
O
O
O
1
1
O
Y
1
1
O
1
1
1
1
l
no
no
no
no
no
no
1
1
1
2
3
4
5
6
7
8
9
se usa
se usa
se usa
se usa
se usa
se usa
O
O
O
O
O
O
O
O
O
1
1
I
1
1
X
X
X
X
X
X
1
1
1
n el
Figura 5.43.
Tabla de números BeD.
Figura 5.44.
el diagrama. Los seis términos irrelevantes (don't cares) -X de la tabla de verdadse
ponen como X en el diagrama. Una X en el diagrama significa que el cuadrado que la
contiene puede tener un 1 o un O. A continuación hay que agrupar los 1 adyacentes. Como
las X en el diagrama pueden considerarse 1, se pueden agrupar el 1 y tres X. Recordar
que solamente se pueden realizar grupos de dos, cuatro u ocho 1 y X adyacentes. La
agrupación contiene cuatro cuadrados, que eliminan dos variables (B y C), obteniéndose la
expresión booleana simplificada D . A = Y de la Figura 5.45c.
c» e
De·
x
D·C·jj·A=Y
(a)
ON)
5.44.
IOO(
= Y,
ción
n la
e en
Expresión booleana
De·
no simplificada
,4'B
x
x
A·B
íx
x\
A·jj
\....,1
~
D· A = Y
(b)
Expresión
booleana simplificada
(e)
Figura 5.45.
Diagrama
Utilización de un diagrama.
fj
106
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Como se dijo anteriormente, las combinaciones no utilizadas de una tabla de verdad se
denominan irrelevantes. Se indican con X en los diagramas de Karnaugh. La inclusión de
los términos irrelevantes (X) en las agrupaciones de los diagramas ayuda a simplificar las
expresiones booleanas,
y el inferior
Sección 5.8.
utilizando Ul
Considen
(a)
PROBLEMAS RESUELTOS
5.39. Escribir la expresión booleana simplificada, en forma de minterms, para la tabla de verdad BCD
de la Figura 5.46.
Solución:
D:
e - B - A + D - e- B - A = Y
Salida
Entradas
D
e
B
D
A
Salida
Entradas
e
B
A
Y
Y
8
4
2
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1
o
o
o
o
o
c»
8
4
2
o
o
o
1
1
1
o
1
1
1
1
1
1
o
1
o o o
o o 1
o
o
o
1
1
e-D
r
C-D
C-f5
~
A-B
x
x
A-B
x
x
:Y
A-jj
~
(b) Expresiór
A
Solución del
diagrama de Karnaugh.
.s..
Figura 5.47.
Figura 5.46.
(e) Dibujar y
5.40. Dibujar un diagrama de Karnaugh de cuatro variables para expresiones en minterms. Dibujar
en el diagrama dos 1 y seis X (para los irrelevantes), basándose en la tabla de verdad de la
Figura 5.46_ Agrupar adecuadamente los 1 y X del diagrama.
Solución:
Véase Figura 5.47.
5.41.
Escribir la expresión
ma 5.40.
booleana
simplificada
basada en el diagrama
de Karnaugh
del Proble-
Solución:
D=Y
5.11.
DIAGRAMAS DE KARNAUGH CON CINCO VARIABLES
(d) Expresiór
Para resolver problemas lógicos con cinco variables puede utilizarse un diagrama de Karnaugh tridimensional. El diagrama utilizado para simplificar expresiones booleanas con
minterms de cinco variables se muestra en la Figura 5.48c. Observar que el plano superior (E)
A-jj-
(
107
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMAS
e
e
s
y el inferior (E) son réplicas del diagrama
de minterms de cuatro variables utilizado en la
Sección 5.8. El procedimiento utilizado para simplificar una expresión lógica en minterms
utilizando un diagrama de Karnaugh de cinco variables es como los usados anteriormente.
Considerar la tabla de verdad con cinco variables de la Figura 5.48a. El primer paso en
(a)
Entradas
D
A
B
e
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
Salida
Entradas
D
E
Y
A
B
e
o
o
o
o
o
l
o
o
o
o
o
o
o
o
o
o
o
o
l
1
1
o
1
1
1
1
o
o
o
1
1
o
o
o
o
o
o
o
o
1
1
1
1
1
1
o
o
o
1
1
e-
D -E + A
o
o
o
o
o
o
1
o
o
o
o
o
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
o
1
1
1
1
1
1
1
1
1
Salida
D
E
o
o
o
l
1
1
1
1
o
1
1
1
1
o
o
o
1
1
o
o
o
o
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
1
1
o
o
o
o
1
1
o
1
1
1
(b) Expresión en minterms no simplificada.
el
A- 13 - e D - E + A - 13 - C> D - E + A - B
+A-13-C-fj-E+A-13-CD-E=
-
-B -
e-
D - E + A - 13 -
e-
fj - E +
y
(e) Dibujar y agrupar los 1 en el diagrama.
CD
jar
la
le-
CD
CD
c15
c15
CD
c15
~--~~~----r---~
E
(d) Expresión en minterms simplificada.
aran
E)
A-13-c-fj+A-C-D+A-j3-CD-E=
Figura 5.48.
y
Solución al diagrama de Karnaugh de cinco variables.
Y
1
o
o
o
o
o
o
o
o
o
108
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
la simplificación es escribir la expresión booleana en minterms. En la Figura 5.48b aparece
la expresión booleana sin minimizar. Una agrupación de cinco variables mediante la
operación AND se escribe para cada 1 de la columna Y de la tabla de verdad. El segundo
paso es escribir 1 (unos) en el diagrama de cinco variables. En el diagrama de la Figura 5.48c
se escriben siete 1 (unos). Cada 1 en el diagrama representa una agrupación AND de
términos de la expresión no simplificada en minterms. El tercer paso es buscar grupos
adyacentes de 1. Se encierran en círculos grupos adyacentes de ocho, cuatro o dos 1. Las
agrupaciones se han dibujado en la Figura 5.48c. La agrupación mayor contiene cuatro 1 y
forma un cilindro entre los planos superior e inferior del diagrama. La agrupación más
pequeña contiene dos 1 y forma el cilindro inferior izquierdo de la Figura 5.48c. El 1 aislado
en el extremo inferior del diagrama no tiene ningún 1 adyacente a él en ninguno de los
planos E y E. El cuarto paso es eliminar variables. La agrupación mayor (cilindro) de la
Figura 5.48c elimina las variables B y E dejando el término A .
D. La agrupación más
pequeña (cilindro) contiene dos 1 y elimina la variable E dejando el término A . Jj .
D.
El 1 aislado del extremo inferior no está en ninguna agrupación y no permite simplificación.
El quinto paso consiste en agrupar con la operación lógica OR los términos obtenidos. La
Figura 5.48d muestra esta agrupación, que es la expresión en minterms simplificada:
A . Jj .
D + A .
D + A . B . e . D . E = y. La simplificación realizada en este ejemplo es obvia si se comparan las dos expresiones booleanas de la Figura 5.48.
e
e.
SoIuci
A
+
+
5.43. Dibuj
dienu
para
SoIuci
Vé
e.
e.
PROBLEMAS RESUELTOS
5.42. Escribir en minterms
Figura 5.49.
la expresión
booleana
no simplificada
de la tabla de verdad
de la
5.44. Escril
Probl
Entradas
Salida
Salida
Entradas
A
B
e
D
E
Y
A
B
e
D
E
Y
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
1
1
1
1
1
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
1
1
1
1
1
1
o
o
o
o
1
1
1
o
1
1
1
o
o
o
o
o
o
o
1
1
1
o
1
1
1
o
o
o
1
o
1
1
1
1
1
1
1
o
o
1
1
1
1
1
o
o
1
1
1
1
1
o
o
1
1
1
1
1
1
Figura 5.49.
1
1
1
1
1
1
1
1
1
1
1
1
o
o
o
o
o
o
o
o
1
1
1
1
1
1
o
o
o
1
1
o
o
o
o
o
o
o
o
1
1
1
1
1
1
o
1
1
o
o
o
1
1
1
o
1
1
o
o
o
o
o
o
1
1
SoIuCÍo
A·
5.45. Escril
Res.
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMAS
aparece
ante la
egundo
a 5.48c
ND de
grupos
1. Las
tro 1 y
ón más
aislado
de los
) de la
ión más
109
Solución:
ne
e
A .
D· E + A . Jj.
+ A' B·
D· E + A· B·
+A·Jj·(;·J5·E+A·B·(;·J5·E=
e
D· E
e D·
+
E
A . Jj. C- D· E
+ A· B· c· D·
Y
+ A . s c· D· E
E + A· B· C- D·
+
E +
5.43. Dibujar un diagrama de Karnaugh de cinco variables. Escribir diez 1 en el diagrama correspondiente a la expresión booleana obtenida en el Problema 5.42. Dibujar las agrupaciones adecuadas
para agrupar los 1 del diagrama.
Solución:
Véase Figura 5.50.
c15
CD
CD
c15
. C. D.
icación.
idos, La
lificada:
e ejem-
c15
Figura 5.50.
d de la
5.44. Escribir en minterms la expresión booleana simplificada basada en el diagrama de Karnaugh del
Problema 5.43.
Salida
y
Solución:
A·(;·J5·E+A·D=
Y
PROBLEMAS
SUPLEMENTARIOS
5.45. Escribir una expresión booleana en forma de minterms para la tabla de verdad de la Figura 5.51.
Res.
A· Jj .
e+A
. B . (;
+
A . Jj . C
Entradas
+A
.B .
Salida "
e=
y.
Salida
Entradas
e
y
A
B
e
y
o o o
o o 1
o 1 o
o 1 1
o
1
1
1
1
o o
o 1
1 o
o
o
1
1
A
B
1
1
o
Figura 5.51.
1
1
110
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
5.46. Dibujar un diagrama lógico AND-OR que realice la lógica especificada por la expresión booleana
obtenida en la Problema 5.45.
Res. Véase Figura 5.52.
A
Res.
---_._--1 >o---.-=:=-r
5.50. Dibu.
dos 1
Agru¡
Res.
B-+--+--+---i
C -+--+--1---1
>0--""""'--1
Figura 5.52.
Circuito lógico AND-OR.
5.47. Escribir la expresión booleana en maxterms para la tabla de verdad de la Figura 5.5!.
Res. (A
+ B + C)·
(A
+ B + C)·
(A
+ B + C)·
(A
+ B + C)
=
y.
5.48. Dibujar el diagrama lógico OR-AND que realice la lógica especificada por la expresión booleana
desarrollada en el Problema 5.47.
Res. Véase Figura 5.53.
A
A---~-------~~
B
C
5.5l.
A
lJ
E
B
-+---+--+---1
>0-+--1
Y
A
B
Res.
Circuito lógico OR-AND.
5.49. Utilizar el teorema de De Morgan para convertir la expresión booleana
(A
a su forma en minterms.
+ B + e + D)
Mostrar
5.52. Utiliz:
a su f
C--~-----i ~o_--~~_+~~E
Figura 5.53.
Escrit
Karn¡
Res.
. (A
+ B + e + D)
= Y
cada paso como en la Figura 5.15.
5.53. Dibu.
Dibu:
Probl
Res.
1
SIMPLIFICACION
na
Res.
+
+
(A
Primer paso
A-B'C-D+A'B'C'D
. Segundo paso
LOGICOS:
e + D) . (A + B + e + D)
Expresión en maxterms
B
DE CIRCUITOS
A ·B·CD+A
DIAGRAMAS
111
= Y
·B·CD
Tercer paso
A-S·C·i5+A·S·C·i5
Cuarto paso
Elimina la doble complementación
Expresión en minterms
A·B·C·i5+A·B·C-i5=Y
5.50. Dibujar un diagrama de Karnaugh de cuatro variables para expresiones en minterms. Dibujar
dos 1 en el diagrama para los términos de la expresión en minterms obtenida en el Problema 5.49.
Agrupar adecuadamente los 1 del diagrama.
Res.
Véase Figura 5.54.
C·fj
C·fj
C-D
C'D
A·a
---=-A·B [J)
lec
¡¡:......
A·B
na
A·a
Figura 5.54.
Diagrama de Karnaugh para minterms completo.
5.51. Escribir la expresión booleana
Karnaugh del Problema 5.50.
Res.
A'
B
·15 =
simplificada
en forma de minterms,
basada en el diagrama
y.
5.52. Utilizar el teorema de De Morgan para convertir la expresión booleana A . B . e .D
a su forma de maxterms. Mostrar cada paso como en la Figura 5.15.
Res.
de
Expresión en minterms
A ·8· C·D+A
Primer paso
(A
Segundo paso
. (A
·B·
C·D=
+ fJ + (; + 15) . (A +
+ B + C + D) . (,4 +
+ B + C + ÍJ) . (A +
B
B
y
+ (; + 15)
+ + D)
+ + D)
e
e
Tercer paso
(,4
Cuarto paso
Elimina la doble complementacion
Expresión en maxterms
(A
+
B+
e + D)·
(A
+
B
B
+
+ A . B . e ·.D = Y
e + D)
=
Y
5.53. Dibujar un diagrama de Karnaugh de cuatro variables para expresiones en forma de maxterms.
Dibujar dos 1 en el diagrama para los términos de la expresión en maxterms obtenida en el
Problema 5.52. Agrupar adecuadamente los 1 del diagrama.
Res.
Véase Figura 5.55.
112
112
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
A+B
A +B
1
A +B
+,8
A
1
5.57. Dibl
Res.
Figura
Figura 5.55.
5.55. Diagrama
Diagrama de
maxterms completo.
5.54.
5.54. Escribir
Escribir la
la expresión
expresión booleana
booleana simplificada
simplificada en
en forma
forma de
de maxterms,
maxterms, basada
basada en
en el diagrama
diagrama de
de
Karnaugh del
del Problema
Problema 5.53.
5.53.
Karnaugh
Res.
Res. AA + e + D
D = Y.
5.55.
5.55. Dibujar
Dibujar un
un circuito
circuito lógico
lógico AND-OR
AND-OR para
para la expresión
expresión booleana
booleana A . B
Res. Véase
Véase Figura
Figura 5.56.
5.56.
Res.
5.58. Dibu
debe
Res.
+ C(; .. D + EE + FF == y.y.
A------lr--,
A-----I
B----l
B
-----I
e
D---~
D---~_./
E
5.59. La ló
F
Res.
Figura 5.56.
5.56.
Figura
Circuito lógico ANO-OR.
ANO-OR.
Circuito
5.56. Dibujar
Dibujar el circuito
circuito lógico NAND
NAND para
para el circuito
circuito ANI?-OR
AND-OR del Pr~blema
Problema 5.55. El circuito
circuito
5.56.
NAND deberá
deberá realizar
realizar la lógica
lógica de la expresión
expresión A . B + e
C . D + E + F = Y.
y.
NAND
Res.
Res. Véase Figura
Figura 5.57.
5.57.
A-------1
A
-----i
B-----i
B
----i
ee
D
----I
D-----L
...
_--'
E----------~r-~
E----------~---%
F-------------q
F-----------~
Figura 5.57.
5.57.
Figura
Circuito lógico
lógico NANO.
NANO.
Circuito
5.60. Escrit
de ve]
Res.
113
SIMPLIFICACION DE CIRCUITOS LOGICOS: DIAGRAMAS
5.57. Dibujar un circuito lógico OR-AND para la expresión booleana A . (13 + C) . 15 . E = Y.
Res.
Véase Figura 5.58.
A
B
;¡ . (8 + el . D .
e----;'
E = Y
D
E---------~
Figura 5.58.
de
Circuito lógico OR-AND.
5.58. Dibujar un circuito lógico NOR para el circuito OR-AND del Problema 5.57. El circuito NOR
deberá realizar la lógica de la expresión A . (13 + C) . i5 . E = Y.
Res.
Véase Figura 5.59.
A ----------,
Y.
B
e------/
A . (8 +-
e) . fj . E
=
Y
D----------'
E
Figura 5.59.
Circuito lógico NOR.
5.59. La lógica NOR puede sustituirse fácilmente por circuitos
Res.
5.60. Escribir expresiones booleanas no simplificadas,
de verdad de la Figura 5.60.
uito
Res.
(AND-OR,
OR-AND).
La lógica NOR puede ser sustituida por circuitos OR-AND.
A ·8· C.1'5+A ·8· C1'5+fl.B·
Entradas
e
D
B
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
1
C1'5 +A ·13·(:·1'5+ A ·B·C1'5·+
Salida
A
1
en forma de suma de productos,
1
y
1
o
1
o
o
o
1
o
Entradas
e
Salida
D
A
B
1
1
1
1
1
1
1
1
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
Figura 5.60.
1
1
A-B·(:·1'5
1
y
1
o
1
o
1
o
1
o
+A
para la tabla
·B· C1'5=
Y.
114
TEORlA DE PROBLEMAS DE PRINCIPIOS DIGITALES
5.61. Dibujar un diagrama de Karnaugh de cuatro variables para expresiones en forma de minterms.
Dibujar siete 1 en el diagrama correspondiente
a la expresión booleana obtenida en el Problema 5.60. Agrupar adecuadamente los 1 del diagrama.
Res.
Véase Figura 5.6l.
5.62. Escribir la expresión booleana simplificada,
Karnaugh del Problema 5.6l.
Res. c· 15 + A . 15 + B . 15 = y.
en forma de minterms,
basada en el diagrama de
5.63. Escribir la expresión booleana no simplificada, en forma de producto de sumas, para la tabla
de verdad de la Figura 5.60.
Res. (A + B + e + 15) . (A + B + e + 15) . (A + B + e + D) . (A + B + C + 15) . (A + B + e + 15) .
. (A + B + e + 15) . (A + B + e + 15) . (A + B + C + 15) . (A + B + e + 15) = y.
5.64. Dibujar un diagrama de Karnaugh de cuatro variables para expresiones en maxterms. Dibujar
nueve 1 en el diagrama correspondiente a la expresión booleana obtenida en el Problema 5.63.
Agrupar adecuadamente los 1 del diagrama.
Res.
Véase Figura 5.62.
c·15
C'D
CD
5.68. Dibuja]
DibujaJ
de la F
c15
Res.
1
A+B
V
~
(1
Figura
5.61. Diagrama completo
de minterms.
Figura
0
1
1
1
1
1)
5.62. Diagrama completo
de maxterms.
5.65. Escribir la expresión booleana, simplificada en forma de maxterms,
Karnaugh del Problema 5.64.
Res. (A + B + C) . D = y.
basada en el diagrama de
5.66. La forma simplificada en forma de
(maxterms, minterms) de la expresión booleana es el
circuito más fácil de implementar para la tabla de verdad de la Figura 5.60.
Res. La expresión en forma de maxterms (A + B + C) . D = y parece que es más sencilla de implementar
con puertas lógicas que la expresión en forma de minterms C . D + A . D + B . D = Y.
Figur
5.69. EscribiI
ma5.6i
Res.
5.70. Escribi
ma ó.ó:
Res.
5.67. Diseñar un circuito lógico cuya salida sea 1 cuando aparezcan en las entradas los números pares
(decimales O, 2, 4, 6, 8). La Figura 5.63 es la tabla de verdad BCD (8421) que hay que utilizar
en este problema. Escribir la expresión booleana no simplificada en forma de minterms para la
tabla de verdad.
Res. D· (; . B . A + 15 . (; . B . A + D . C . B . A + D . C . B . A + D . (; . B . A = y. Esta expresión representa los 1 de la columna Y de la tabla de verdad. Se pueden considerar y dibujar en el diagrama
otros seis grupos de términos irrelevantes (X).
A
A
de
5.71. En este
combin
lógicos.
Res.
A
ti¡
SIMPLIFICACION
Entradas
interms,
el ProD
e
B
DE CIRCUITOS
Salida
D
e
B
A
8
4
2
I
1
1
1
1
1
1
1
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o
1
1 1 o
1
1
Y
ama de
la tabla
8
4
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o
1
1 1 o
1
2
1
Figura 5.63.
115
Y
I
1
o
1
o
1
o
1
o
1
DIAGRAMAS
Salida
Entradas
A
LOGICOS:
1
1
1
o
X
X
x
X
X
X
Tabla de verdad con términos irrelevantes.
5.68. Dibujar un diagrama de Kamaugh de cuatro variables para expresiones en forma de minterms.
Dibujar cinco 1 y seis X (para los irrelevantes) en el diagrama, basándose en la tabla de verdad
de la Figura 5.63. Agrupar adecuadamente los 1 y X del diagrama.
Res.
Véase Figura 5.64.
c»
C'D
C-D
A·Y
1
1
X
A'B
1
X
X
X
X
A·B
A·Y
Figura 5.64.
c-fj
~
1
X
Diagrama completo de minterms utilizando términos irrelevantes.
ama de
ana es el
plementar
ros pares
e utilizar
s para la
resión rediagrama
5.69. Escribir la expresión booleana
ma 5.68.
Res. A = y.
simplificada,
basada en el diagrama
de Kamaugh
del Proble-
5.70. Escribir la expresión booleana simplificada basada en el diagrama de Kamaugh del Problema 5.68, sin utilizar los términos irrelevantes para la simplificación.
Res. A· D + A . jj . e = y. El uso de los términos irrelevantes ayuda enormemente en la simplificación
de este problema, ya que su utilización reduce la expresión a A = y.
5.71. En este capítulo se utilizaron puertas lógicas individuales para simplificar problemas lógicos
combinacionales. Citar los Cl más complejos utilizados para la simplificación de los circuitos
lógicos.
Res.
Algunos CI utilizados para simplificar problemas lógicos combinacionales
tiplexores), decodificadores, PLAs, ROMs y PROMs.
son selectores de datos (mul-
116
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
5.72. Escribir en minterms la expresión booleana no simplificada de la tabla de verdad de la Figura 5.65.
Res. A· 13 . e . 15 . E + A . 13 . e . D . E + A . B . e . 15 . E + A . B . e . D . E +
+
A . B·
e D·
E+
A . B· (;. D· E
+
A . B· C- D·
E+
'Salida.
Entradas
A . B· C- D· E = Y.
Entradas
Salida
A
B
e
D
E
Y
A
B
e
D
E
Y
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
1
1
1
l
1
1
1
1
1
1
1
1
1
1
1
1
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
1
l
1
o
1
1
1
l
o
o
o
1
1
1
1
o
o
1
1
o
o
o
o
o
o
o
1
l
1
1
1
1
1
o
o
o
o
o
o
o
o
o
1
1
o
o
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
o
1
1
l
1
o
o
o
1
1
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
1
1
o
o
o
o
1
1
1
1
o
1
1
1
o
o
1
1
Figura 5.65.
5.73. Dibujar un diagrama de Karnaugh de cinco variables. Escribir ocho 1 en el diagrama correspondiente a la expresión booleana obtenida en el Problema 5.72. Dibujar los bucles adecuados para
agrupar los 1 del diagrama.
Res.
Véase Figura 5.66.
r»
CD
CD
cl5
el
6.1.
INl
La crecien
circuitos i
circuitos (
un sistem:
fácilmente
Los e
fabrican a
discretos.
integrados
efecto car
compleme
semicondi
Los fal
jidad de 11
1. SS
cl5
CD
CD
cl5
3. LS
Figura 5.66.
5.74. Escribir en minterms la expresión booleana simplificada basada en el diagrama de Karnaugh del
Problema 5.73.
Res. A· B . D + A . e . E = Y.
4. VI
Capítulo 6
e la Fi-
alida
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS:
CMOS:
CIRCUITOS
CARACTERISTICAS E INTERFACES
INTERFACES
CARACTERISTICAS
y
O
O
O
O
O
O
O
O
O
O
1
1
O
O
1
1
rrespondos para
6.1.
6.1.
INTRODUCCION
INTRODUCCION
creciente popularidad
circuitos integrados
integrados se debe,
debe, en parte,
disponibilidad de
La creciente
popularidad de los circuitos
parte, a la disponibilidad
circuitos integrados
integrados (el)
(el) a bajo
fabricantes han
desarrollado muchas
circuitos
bajo precio.
precio. Los fabricantes
han desarrollado
muchas familias
familias de
circuitos digitales
digitales integrados
integrados (el)
(el) --grupos
que pueden
construir
circuitos
grupos que
pueden ser utilizados
utilizados juntos
juntos para
para construir
un sistema
sistema digitaldigital-. o Los el de una
familia se dice
dice que
que son
son compatibles,
compatibles, y
conectarse
un
una familia
y pueden
pueden conectarse
fácilmente entre
entre sí.
fácilmente
digitales pueden
dividirse en
digitales bipolares
Los el digitales
pueden dividirse
en bipolares
bipolares o unipolares.
unipolares. Los el digitales
bipolares se
fabrican a partir
elementos comparables
diodos y resistores
fabrican
partir de elementos
comparables a los transistores
transistores bipolares,
bipolares, diodos
resistores
discretos. La
TTL es la más
que usan
más popular
popular de los el que
usan tecnología
tecnología bipolar.
bipolar. Los el
discretos.
La familia
familia TTL
integrados unipolares
comparables a los transistores
integrados
unipolares se fabrican
fabrican a partir
partir de elementos
elementos comparables
transistores de
efecto campo
La familia
semiconductor
efecto
campo de puerta
puerta aislada
aislada (IGFET).
(lGFET). La
familia eMOS
eMOS (metal-óxido
(metal-óxido semiconductor
complementario) es un
complementario)
un grupo
grupo de el ampliamente
ampliamente usado
usado basado
basado en
en la tecnología
tecnología metal-óxido
metal-óxido
semiconductor (MOS).
semiconductor
(MOS).
Los
Los fabricantes,
fabricantes, a veces, agrupan
agrupan los circuitos
circuitos integrados
integrados por
por su complejidad.
complejidad. La
La complecomplejidad
jidad de los el se define
define como
como sigue:
l.1. SSI
SSI (pequeña-escala
(pequeña-escala de
de integración):
integración):
Número
Número de puertas:
puertas:
menos
menos de 12
Dispositivos
Dispositivos digitales
digitales típicos:
típicos:
puertas
puertas y flip-flops
flip-flops
2. MSI
MSI (media-escala
(media-escala de integración):
integración):
Número
Número de puertas:
puertas:
Dispositivos
Dispositivos digitales
digitales típicos:
típicos:
3. LSI
LSI (alta-escala
(alta-escala de
de integración):
integración):
Número
Número de
de puertas:
puertas:
Dispositivos
Dispositivos digitales
digitales típicos:
típicos:
augh del
de
de 12 a 99
sumadores,
sumadores, contadores,
contadores, decodificadores,
decodificadores,
codificadores, multiplexores,
multiplexores, demultiplexores
demultiplexores
codificadores,
y registros
registros
de
de 100 a 9.999
9.999
relojes
relojes digitales,
digitales, chips
chips pequeños
pequeños de
de memoria,
memoria,
calculadoras
calculadoras
4.
4. VLSI
VLSI (muy
(muy alta-escala
alta-escala de
de integración):
integración):
Número
de
Número de
de puertas:
puertas:
de 10.000
10.000 a 99.999
99 .999
Dispositivos
microprocesadores,
Dispositivos digitales
digitales típicos:
típicos:
microprocesadores, chips
chips grandes
grandes de
de memoria,
memoria,
calculadoras
calculadoras avanzadas
avanzadas
117
118
TEORIA DE PROBLEMAS
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DlGITALES
DIGITALES
ULSI (ultra alta-escala
alta-escala de integración):
integración):
5. ULSI
Número de puertas:
sobre 100.000
100.000
Número
puertas:
sobre
Dispositivos
digitales típicos:
microprocesadores
avanzados
Dispositivos digitales
típicos:
microprocesadores avanzados
diseñador de circuitos
circuitos digitales
digitales dispone
dispone de muchas
familias CI
CI digitales,
digitales, algunas
algunas
El diseñador
muchas familias
ellas se mencionan
continuación:
mencionan a continuación:
de ellas
bipolares:
l. Familias
Familias bipolares:
RTL
RTL
DTL
DTL
TTL
TTL
ECL
ECL
HTL
HTL
IIL
IIL
lógica de resistencia-transistor
lógica
resistencia-transistor
lógica de diodo-transistor
diodo-transistor
lógica
lógica de transistor-transistor
lógica
transistor-transistor
(tipos: TTL
TTL estándar,
estándar, TTL
TTL de baja
TTL de alta
alta velocidad,
(tipos:
baja potencia,
potencia, TTL
velocidad,
TTL Schottky,
Schottky, TTL
TTL Schottky
Schottky avanzada
avanzada de baja
TTL
baja potencia,
potencia,
TTL Schottky
Schottky avanzada)
avanzada)
TTL
lógica de emisores
emisores acoplados
acoplados
lógica
(también llamada
llamada CML,
CML, lógica
lógica en modo
modo de corriente)
corriente)
(también
lógica de alto
alto umbral
lógica
umbral
(también llamada
llamada HNIL,
lógica de alta
alta inmunidad
inmunidad al ruido)
(también
HNIL, lógica
ruido)
lógica de inyección
inyección integrada.
integrada.
lógica
GN
2. Familias
Familias MOS:
MOS:
PMOS
PMOS
NMOS
NMOS
CMOS
CMOS
metal-óxido
semiconductor canal
canal P
metal-óxido semiconductor
P
metal-óxido semiconductor
semiconductor canal
canal N
metal-óxido
metal-óxido semiconductor
semiconductor complementario
complementario
metal-óxido
Las tecnologías
TTL y CM
CMOS
son utilizadas
comúnmente para
fabricar circuitos
circuitos
Las
tecnologías TTL
OS son
utilizadas comúnmente
para fabricar
integrados SSI y MSI.
circuitos incluyen
incluyen dispositivos
dispositivos funcionales
funcionales como
como puertas
integrados
MSl. Estos
Estos circuitos
puertas
lógicas, flip-flops,
Ilip-flops, codificadores
codificadores y decodificadores,
decodificadores, multiplexores,
cerrojos y registros.
Los
lógicas,
multiplexores, cerrojos
registros. Los
dispositivos MOS
(PMOS, NMOS
CMOS) dominan
dominan en la fabricación
fabricación de dispositivos
dispositivos LSI
LSI
MOS (PMOS,
NMOS y CMOS)
dispositivos
y VLSI.
especialmente popular
VLSl. NMOS
NMOS es especialmente
popular en los microprocesadores
microprocesadores y en las memorias.
memorias.
CMOS es popular
aplicaciones de muy
como calculadoras,
calculadoras, relojes
CMOS
popular en aplicaciones
muy baja
baja potencia
potencia tales
tales como
relojes
computadoras alimentadas
alimentadas por
por baterías.
baterías.
de pulsera
pulsera y computadoras
6.2. TERMINO
TERMINOSS DE
LOS el
el DIGITALES
6.2.
DE LOS
DIGITALES
diversos términos
que aparecen
aparecen en la literatura
literatura de los fabricantes
fabricantes de CI le sirven
sirven al
Los diversos
términos que
técnico
comparar las familias
familias lógicas.
esta sección
sección se comentarán
comentarán algunos
algunos
técnico para
para utilizar
utilizar y comparar
lógicas. En
En esta
importantes y característicos
característicos de los Cl.
de los términos
términos más
más importantes
¿Cómo se define
define un
O lógico
lógico (BAJO)
(BAJO) o un
lógico (ALTO)?
(ALTO)? La
La Figura
6.1a muestra
¿Cómo
un O
un 11 lógico
Figura 6.1a
muestra
un
inversor (como
(como el 7404)
7404) de la familia
familia TTL
TTL de CI.
Cl. El fabricante
fabricante especifica
especifica que,
que, para
que
para que
un inversor
opere adecuadamente,
adecuadamente, una
entrada en BAJA
debe variar
desde tierra
igual
opere
una entrada
BAJA debe
variar desde
tierra a 0.8 V. De
De igual
forma, una
entrada en ALTA
debe variar
La porción
sombreada de la
forma,
una entrada
ALTA debe
variar de 2.0 a 5.0 V. La
porción no
no sombreada
Figura
6.1a entre
entre 0.8 y 2.0 V en la parte
entrada es la región
parte de la entrada
región prohibida.
prohibida. Una
Una tensión
tensión
Figura 6.1a
entrada de 0.5 V sería
sería una
entrada BAJA,
que una
entrada de 2.6 V sería
sería una
de entrada
una entrada
BAJA, mientras
mientras que
una entrada
una
entrada ALTA.
entrada de 1.5 V daría
daría resultados
impredecibles y se considera
considera una
entrada
ALTA. Una
Una entrada
resultados impredecibles
una
entrada prohibida.
La región
llamarse región
indefinida o de
entrada
prohibida. La
región prohibida
prohibida también
también puede
puede llamarse
región indefinida
incertidumbre.
incertidumbre.
Las sa
Figura 6.1
Una salia
ALTA de]
menor ter
de la Figu
Obsen
la Figura,
es mayor
insensibili
menor qu
asegurar e
Los ra
familia ló
típico se (
estará pré
0.05 V de
CIRCUITOS
INTEGRADOS
TTL Y CMOS: CARACTERISTICAS
::~m~
TTL~
~A.
+3
,///////////////////n;r-
+5
~~.!':///~
+4
~/~;;/;/;;;WA+3
+2~2.0V
+1+
119
Tensión de salida
Tensión de entrada
S
E INTERFACES
I
=777T/77/77?~
TTL BAJO;::
GND ~///////////;~
++2
~
I
0.8 V
0.4 V
Típico 0.1 V
++1
=w.rrL
.TTL BAJOL GND
(a) Niveles de tensión TTL de entrada y salida
Tensión de entrada
Tensión de salida
+10 V
9.95 V
~{;;ZtfoT+lO
V
1f-
7V
-{>-
+5 V
11-- +5 V
CMOS
3V
0.05 V ~MOS
OS
as
BAJO
c.c.c.rUVZ222Z?Z??
GND
t
GND
(b) Niveles de tensión CMOS de entrada y salida
OS
SI
s.
'es
al
os
ra
ue
al
la
ón
na
na
de
Figura 6.1.
Definiciones lógicas de ALTO y BAJO.
Las salidas esperadas se muestran en la palie derecha del inversor TTL mostrado en la
Figura 6.1 a. Una salida BAJA normalmente es de 0.1 V, pero también puede ser de 0.4 V.
Una salida ALTA normalmente es de 3.5 V, pero también puede ser de 2.4 V. La salida
ALTA depende del valor de la resistencia de carga en la salida. A mayor corriente de carga,
menor tensión ALTA de salida. La porción no sombreada en la parte de la tensión de salida
de la Figura 6.1a es la región prohibida.
Observar las diferencias en la definición de los niveles ALTO de entrada y salida en
la Figura 6.1 a. La entrada ALTA se define mayor que 2.0 V, mientras que la salida ALTA
es mayor que 2.4 V. La razón de esta diferencia es proporcionar inmunidad al ruido -la
insensibilidad del circuito digital a señales eléctricas no deseadas-o La entrada BAJA es
menor que 0.8 V y la salida BAJA es como máximo 0.4 V. De nuevo, este margen es para
asegurar que no se introduzca ruido no deseado en el sistema digital.
Los rangos de tensión que definen los niveles ALTO y BAJO son diferentes para cada
familia lógica. Por comparación, las tensiones de entrada y salida para un inversor CMOS
típico se dan en la Figura 6.1 b. En este ejemplo el fabricante especifica que la salida ALTA
estará próxima a la tensión de alimentación (unos +9.95 V). Una salida BAJA estará a
0.05 V del potencial de tierra (GND). Los fabricantes también especifican que un CI CMOS
120
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
considera como ALTA cualquier tensión de entrada de + 7 V a + 10 V. La Figura 6.1 b
también contempla que un CI CMOS considere como BAJA cualquier tensión de GND
a +3 V.
Los CI CMOS tienen una amplia oscilación en las tensiones de salida, aproximándose a
ambos extremos de la fuente de alimentación (GND y + 10 V en este ejemplo). Los CI
CMOS también tienen una buena inmunidad al ruido. Estas características, junto con el
bajo consumo de potencia, son las ventajas de los CMOS sobre los TTL.
A causa de las altas velocidades de operación de muchos circuitos digitales, los retardos
de conmutación interna son importantes. La Figura 6.2 muestra las formas de onda de la
entrada y salida de un circuito inversor. En el punto a del diagrama, la entrada va del nivel
BAJO al ALTO (O a 1). Un corto tiempo después, la salida del inversor va del nivel ALTO
al BAJO (1 a O). El tiempo de retardo, tpLH, se denomina retardo de propagación del inversor.
Este retardo de propagación puede ser de unos 20 nanosegundos (ns) para un inversor
TTL estándar. En el punto b de la Figura 6.2, la entrada va del nivel ALTO al BAJO.
Un instante posterior la salida va del nivel BAJO al ALTO. El retardo de propagación
(tPHd es ahora de unos 15 ns para este inversor estándar TTL. Observar que el retardo de
propagación puede ser diferente para la transición de entrada L a H que para la H a L.
Algunas familias de CI tienen retardos de propagación más cortos, lo que las hace más
adaptables en operaciones de alta velocidad. Los retardos de propagación varían desde un
valor medio bajo, en torno a 1.5 ns, para la familia TTL Schottky avanzada hasta un valor
medio alto, de 125 ns, para la familia HTL de CI.
a
Entrada
b
--1
\
I
I Tiempo (ns)---I
Salida
I
I
I
I
Cuando
Figura 6.3b.
dispositivo I
corriente. E:
unos 40 ¡.lA
'\
I
I
'-v-'
I
I
I
I
I
I
I
'-----
O
k
O
I
I
'-v-'
tpLH
tpHL
::::20os
::::15 os
Figura 6.2. Formas de onda que muestran los retardos
de propagación para un inversor estándar TTL.
Los CI CMOS se caracterizan por su baja velocidad (retardos de propagación elevados).
Un tipo común de CI CMOS puede tener un retardo de propagación de 25 a 100 ns,
dependiendo del dispositivo. Sin embargo, una nueva subfamilia de CI CMOS de alta
velocidad ha reducido los retardos de propagación. Por ejemplo, el inversor CMOS 74HC04
tiene un retardo de propagación de sólo 8 ns. Estos CI CM OS de alta velocidad hacen mucho
más aconsejable la utilización de esta familia en aplicaciones de alta velocidad.
Los circuitos integrados se agrupan en familias porque son compatibles. La Figura 6.3a
muestra el inversor TTL de la izquierda cargando al inversor de la derecha. En este caso
fluye una corriente convencional desde el dispositivo de carga hasta la puerta de control y
tierra como se ilustra en la Figura 6.3a. Se dice que el inversor está absorbiendo (sinking) la
corriente. Esta corriente puede ser de unos 1.6 mA (miliamperios) para una simple carga
TTL. Observar la dirección de la corriente de absorción.
Las posi
a otra. Con
dar. Por ej
absorber ha
absorber eo
Las con
o dan corrí
unos 0.5 In,
tiene COme]
Es comi
entradas de
salida se de
los circuitos
diez entrad.
Una de
potencia. Si
El consume
en la famili
por su extrt
bles, operac
CIRCUITOS
TTL Y CMOS: CARACTERISTICAS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
CARACTERISTICAS E INTERFACES
INTERFACES
ura 6.tb
e GND
indose a
. Los el
o con el
retardos
da de la
del nivel
el ALTO
inversor.
inversor
BAJO.
pagación
tardo de
HaL.
ace más
desde un
un valor
Cuando
Cuando la salida
salida del excitador
excitador TTL
TTL va al
Figura
En este caso fluye una
Figura 6.3b. En
una corriente
corriente
dispositivo
dispositivo de carga
carga como
como se ve en la figura. Se
corriente.
corriente. Esta
Esta corriente
corriente es bastante
bastante baja
baja cuando
cuando
unos
unos 40/lA,
40 flA, microamperios).
microamperios) .
ALTO
ALTO
121
nivel
nivel ALTO,
ALTO, se crea
crea la situación
situación de la
convencional
convencional desde
desde el excitador
excitador hasta
hasta el
dice que
que el inversor
inversor está suministrando
suministrando la
se está excitando
excitando una
una simple
simple carga
carga (quizá
(quizá
Excitador
Excitador
Carga
Carga
TTL
TTL
TTL
TTL
~--;;~.;-!__
-t"--_A_L_T_O
(a) Corriente
Corriente de absorción
absorción
Carga
Carga
Excitador
TTL
TTL
TTL
+5 V
1+5 V
1
--------
-------1
BAJO
BAJO
(b)
(b) Corriente
Corriente de fuente
Figura 6.3.
elevados).
alOa ns,
de alta
74He04
n mucho
igura 6.3a
este caso
control y
inking) la
pie carga
posibilidades de conducción
conducción de corriente
corriente de las puertas
puertas lógicas
lógicas varían
varían de una
una familia
familia
Las posibilidades
otra. Como
Como regla general,
general, los CI
el TTL
TTL pueden
pueden absorber
absorber más
más corriente
corriente que
que la que
que pueden
a otra.
pueden
Por ejemplo,
ejemplo, una
una puerta
puerta TTL
TTL estándar,
estándar, utilizada
para controlar
controlar una
una carga,
carga, puede
puede
dar. Por
utilizada para
absorber hasta
hasta 16 mA,
mientras que
que una
una puerta
puerta TTL
TTL Schottky
Schottky de baja
baja potencia
potencia puede
puede
absorber
mA, mientras
absorber como
como máximo
máximo 8 mA.
mA.
absorber
corrientes de las salidas
salidas CMOS
CMOS son aproximadamente
aproximadamente las mismas
mismas cuando
cuando absorben
absorben
Las corrientes
dan corriente.
corriente. Una
Una puerta
puerta CM
CMOS
típica puede
puede tener
tener una
una capacidad
capacidad de conducción
conducción de
o dan
OS típica
unos 0.5 mA. La alta
alta velocidad
velocidad de la serie CMOS
CMOS de CI (como,
(como, por
por ejemplo,
ejemplo, el 74HC02)
74HC02)
unos
tiene corrientes
corrientes de absorción
absorción y de fuente
fuente de unos
unos 4 mA.
tiene
común que
que las salidas
salidas de las puertas
puertas de los circuitos
circuitos lógicos
lógicos estén
estén conectadas
conectadas a las
Es común
entradas de otras
puertas. La limitación
limitación de cuántas
cuántas puertas
puertas pueden
conectarse a una
una sola
entradas
otras puertas.
pueden conectarse
salida se denomina
denomina «Jan-out»
«Jan-out» (abanico
(abanico de salida)
salida) del circuito
circuito lógico.
lógico. El «fan-out»
«fan-out» típico
típico de
salida
circuitos lógicos
lógicos TTL
TTL es 10. Esto
Esto significa
significa que
que a una
una salida
salida TTL
TTL pueden
pueden conectarse
conectarse hasta
hasta
los circuitos
entradas TTL.
TTL. La familia
familia lógica CMOS
CMOS tiene
tiene un
un fan-out
fan-out de 50.
diez entradas
Una de las muchas
muchas ventajas
ventajas de los CI sobre
sobre otros
otros circuitos
circuitos es su baja
baja disipación
disipación de
Una
potencia. Sin embargo,
embargo, unas
unas familias
familias de CI tienen
tienen menor
menor disipación
disipación de potencia
potencia que
que otras.
otras.
potencia.
El consumo
consumo de potencia
potencia en la familia
familia TTL
TTL estándar
estándar es de unos
unos 10 miliwatios,
miliwatios, mientras
mientras que
que
familia TTL
TTL de baja
baja potencia
potencia es de 1 m W por
por puerta.
puerta. La familia
familia CMOS
caracteriza
en la familia
CMOS se caracteriza
por su extremado
extremado bajo
bajo consumo
consumo de potencia,
por lo que
que se utiliza
utiliza en productos
productos transportatransportapor
potencia, por
bles, operados
operados por
por batería.
batería.
bles,
122
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
PROBLEMAS
DIGITALES
RESUELTOS
6.10.
Ac
O
6.1.
Acudir a la Figura 6.1a. Una entrada de 2.2 V al inversor TTL es un
(0, 1) lógico.
So
Solución:
Un
Una entrada de 2.2 Va un inversor TTL es una entrada de 1 lógico, porque está en el rango de ALTO.
6.2.
Acudir a la Figura 6.la. Una salida de 2.2 V de un inversor TTL es una salida lógica
.
6.11.
La
So
Solución:
Una salida de 2.2 V en un inversor TTL se define como una salida prohibida, provocada por un fallo
del CI o por una carga excesiva en la salida.
6.12.
6.3.
6.4.
Ac
¿Cuáles son los voltajes de salida típicos BAJO y ALTO en los circuitos TTL?
fue
Solución:
Sol
En un circuito TTL el voltaje típico de salida BAJO es 0.1 V Y el ALTO es de unos 3.5 V, pero el voltaje
de salida varía ampliamente con la carga.
tan
Una entrada de 0.7 V podría considerarse como entrada
un dispositivo TTL.
(prohibida, ALTA, BAJA) a
6.13.
Ac
en
Sol
Solución:
Véase Figura 6.la. Una entrada de 0.7 V podría considerarse una entrada BAJA a un CI TTL.
tien
6.5.
El tiempo que tarda la salida de la puerta de un circuito lógico digital en cambiar de estado
después de que haya cambiado la entrada se denomina
.
Solución:
El retardo de propagación es el tiempo que tarda en cambiar la salida después de que la entrada haya
cambiado de estado lógico. Véase Figura 6.2.
6.6.
Los retardos de propagación en los modernos CI digitales se miden en
nano) segundos.
Solución:
Los retardos de propagacion
segundo (ns) es 10-9 s.
6.7.
en los modernos
(mili, micro,
CI digitales se miden en nanosegundos.
Un nano-
El número de cargas en paralelo que pueden ser excitadas por una sola salida de un el digital
es una característica llamada
.
Solución:
«Fan-out» es el número de cargas en paralelo que pueden ser excitadas por una salida de un CI digital.
6.8.
La familia
de el digitales (eMOS, TTL) se caracteriza por su bajo consumo de potencia.
Solución:
La familia CMOS de CI digitales se caracteriza por su bajo consumo de potencia.
6.9.
Acudir a la Figura 6.lh. Una entrada de 8.5 V al inversor eMOS es una entrada lógica de
__
(0,1).
Solución:
Una entrada de 8.5 V a un inversor CMOS es una entrada de I lógico porque está en el rango ALTO,
mostrado en la Figura 6.th.
6.3.
en
La famos
1964. La j
hay una g
A lo 1
conducido
están actu
CIRCUITOS
INTERFACES
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS:
CMOS: CARACTERISTICAS
CARACTERISTICAS
E INTERFACES
6.10.
6.10.
Acudir a la Figura
Figura 6.1 b. ¿Cuáles
¿Cuáles son los voltajes
salida BAJO
circuitos
Acudir
voltajes típicos
típicos de salida
BAJO y ALTO
ALTO en los circuitos
CM
CM OS?
Solución:
Solución:
Las tensiones
muy próximas
próximas a los extremos
tensiones de salida
salida típicas
típicas CMOS
CMOS son
son muy
extremos de la fuente
fuente de alimentación.
alimentación.
Un
unos O
un ALTO
ALTO de unos
unos + 10 V.
Un BAJO
BAJO típico
típico puede
puede ser de unos
O V (GND),
(GND), y un
UO.
6.11.
6.11.
La familia
TTL) se caracteriza
por su buena
buena inmunidad
inmunidad al ruido.
ruido.
familia lógica
lógica ___ (CMOS,
(CMOS, TTL)
caracteriza por
Solución:
Solución:
La familia
por su buena
buena inmunidad
inmunidad al ruido.
ruido.
familia CMOS
CMOS se caracteriza
caracteriza por
fallo
6.12.
6.12.
Acudir
La puerta
puerta NAND
NAND se dice que
tiene corriente
Acudir a la Figura
Figura 6.4a. La
que tiene
corriente' de ___ (absorción,
(absorción,
fuente)
fuente) en el circuito
circuito lógico
lógico de la figura.
Solución:
Solución:
La salida
mostrada en la Figura
Figura 6.4a
BAJA. La
La puerta
puerta NAND
NAND se dice, por
por
salida de la puerta
puerta NAND
NAND mostrada
6.4a está
está en BAJA.
tanto,
absorción.
tanto, que
que tiene
tiene corriente
corriente de absorción.
oltaje
A) a
123
6.13.
6.13.
Acudir a la Figura
Figura 6.4b. El inversor
inversor se dice que
que tiene
corriente de ___ (absorción,
(absorción, fuente)
fuente)
Acudir
tiene una
una corriente
en el circuito
circuito lógico de la figura.
figura.
Solución:
Solución:
salida del inversor
inversor mostrado
mostrado en la Figura
6.4b está
está en ALTA.
dice que
que
La salida
Figura 6.4b
ALTA. El inversor,
inversor, por
por tanto,
tanto, se dice
tiene
tiene corriente
corriente de fuente.
fuente.
tado
H
H
H
H
a haya
(a) Puerta
NAND excitando
Puerta NAND
excitando la entrada
entrada de un inversor
inversor
icra,
LL
nano(b) Inversor
Inversor excitando
excitando una entrada
entrada OR
OR
digital
Figura
Figura 6.4.
igital.
tencia.
6.3.
ica de
ALTO,
CIRCUITOS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
La famosa
por Texas
Instruments en
famosa serie 7400
7400 de circuitos
circuitos lógicos
lógicos TTL
TTL fue introducida
introducida por
Texas Instruments
1964. La familia
todavía, probablemente,
probablemente, la más
más utilizada.
utilizada. En
En la familia
familia TTL
TTL de CI es todavía,
familia TTL
TTL
hay una
una gran
gran variedad
variedad de circuitos
circuitos integrados
integrados SSI y MSI.
A lo largo de los años
han realizado
realizado mejoras
mejoras en los circuitos
han
años se han
circuitos lógicos
lógicos TTL,
TTL, que
que han
conducido
transistor-transistor. Las siguientes
conducido a subfamilias
subfamilias de CI de lógica
lógica transistor-transistor.
siguientes seis subfamilias
subfamilias
están
National Semiconductor
están actualmente
actualmente disponibles
disponibles en National
Semiconductor Corporation:
Corporation:
124
TEORIA
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
típico: 7404
Marca de el
Marca
el típico:
7404 (función:
(función: seis
inversores)
inversores)
Marca de el
típico: 74L04
Marca
el típico:
74L04 (seis inversores)
inversores)
Marca
típico: 74LS04
Marca de el
el típico:
74LS04 (seis inversores)
inversores)
1.
1. Lógica
Lógica TTL
TTL estándar
están dar
2.
potencia
2. Lógica
Lógica TTL
TTL de baja
baja potencia
3. Lógica
baja
Lógica TTL
TTL Schottky
Schottky de baja
potencia
potencia
4. Lógica
Lógica TTL
TTL Schottky
Schottky
5. Lógica
Lógica TTL
TTL Schottky
Schottky avanzada
avanzada de
baja
baja potencia
potencia
6. Lógica
Lógica TTL
TTL Schottky
Schottky avanzada
avanzada
típico: 74S04
Marca de el
Marca
el típico:
74S04 (seis inversores)
inversores)
Marca de el
típico: 74AL04
Marca
CI típico:
74AL04 (seis inversores)
inversores)
Marca de el
típico: 74AS04
74AS04 (seis inversores)
Marca
el típico:
inversores)
Las letras
usan en
número de las series
series 7400
letras de código
código L, LS, S, ALS y AS se usan
en medio
medio del número
para
Esto puede
puede observarse
marcas de el
típicos
para designar
designar la subfamilia.
subfamilia. Esto
observarse en el listado
listado de las marcas
el típicos
de las diversas
usa ninguna
ninguna letra
letra de código
diversas subfamilias
subfamilias TTL.
TTL. Observar
Observar que
que no se usa
código especial
especial en
medio
un diodo
medio de un
un el
el TTL
TTL estándar.
estándar. Las sub familias
familias con
con la letra
letra de código
código S contienen
contienen un
diodo
barrera
velocidad de conmutación.
Algunas compañías
también
barrera Schottky
Schottky para
para incrementar
incrementar la velocidad
conmutación. Algunas
compañías también
usan
para indicar
un el
rápido (jast).
usan la letra
letra F (como
(como en 74F04)
74F04) para
indicar un
el TTL
TTL Schottky
Schottky avanzado
avanzado rápido
Debe
tensión de todas
todas las sub
familias TTL
Debe observarse
observarse que
que las características
características de tensión
subfamilias
TTL son
son las
mismas:
velocidad y potencia
potencia son
bajo ciertas
mismas: sus características
características de velocidad
son distintas,
distintas, y bajo
ciertas condiciones,
condiciones,
sustituir
por otra
puede causar
problemas. Por
Por ejemplo,
un técnico
técnico no cambiaría
sustituir una
una familia
familia por
otra puede
causar problemas.
ejemplo, un
cambiaría
un
por el inversor
mucho más
más lento
lento el
un eell inversor
inversor muy
muy rápido
rápido 74S04
74S04 por
inversor mucho
el 74L04
74L04 de la subfamilia
subfamilia
lógica
lógica TTL
TTL de baja
baja potencia.
potencia.
Los detalles
puerta NAND
NAND TTL
muestran en la Figura
Figura 6.5
detalles internos
internos de la puerta
TTL estándar
están dar se muestran
6.5..
Según la descripción
National Semiconductor
primera
descripción de National
Semiconductor eorporation.
Corporation. La lógica
lógica TTL
TTL fue la primera
familia introducida
introducida de circuitos
circuitos integrados
integrados de lógica
lógica saturada;
saturada; constituye
constituye el estándar
estándar de todas
familia
todas
las subfamilias
una combinación
velocidad, consumo
potencia,
subfamilias posteriores.
posteriores. Ofrece
Ofrece una
combinación de velocidad,
consumo de potencia,
fuente de salida
salida y capacidad
capacidad de absorción
absorción de corriente
corriente aconsejables
aconsejables para
fuente
para la mayoría
mayoría de las
aplicaciones,
mayor variedad
variedad de funciones
puerta básica
básica (véase
aplicaciones, y ofrece
ofrece la mayor
funciones lógicas. La puerta
Entrada A ----, Entrada
Figura 6
de conrr
impedan
disipacié
propagar
Los
seleccion
Figura 6.
más Ient:
avanzad,
consumo
potencia.
son exce
estas dos
-,
130
Entrada B
Entrada
Salida
Salida
Figura 6.5.
6.5. Diagrama
Diagrama esquemático de una
una puerta
puerta estándar TTL NANO
NANO..
Figura
(Cortesía de National Semiconductor
Semiconductor Corporation.)
(Cortesía
Los di
de tempe
operan er
serie mili!
La sal
se denom
CIRCUITOS INTEGRADOS TTL Y CMOS: CARACTERISTICAS E INTERFACES
es)
00
Figura 6.5) caracteriza una configuración de entrada de emisores múltiples para velocidades
de conmutación rápidas y salida activa de «pull-up» que proporciona una fuente de baja
impedancia que también mejora el margen al ruido y la velocidad del dispositivo. La
disipación de potencia típica del dispositivo es de 10m W por puerta, y el retardo típico de
propagación es de 10 ns cuando controla una carga de 15 pF por 400 ohmios.
Los diseñadores de lógica digital deben considerar dos factores importantes cuando
seleccionen una familia lógica. Estos factores son velocidad y consumo de potencia. En la
Figura 6.6a las subfamilias TTL se clasifican de la mejor a la peor (de la más rápida a la
más lenta) según su velocidad, o retardo de propagación. Observar que la subfamilia Schottky
avanzada es la más rápida. En la Figura 6.6b las sub familias TTL están clasificadas por
consumo de potencia. Observar que la TTL de baja potencia es la mejor en consumo de
potencia. Tanto la Schottky de baja potencia como la Schottky avanzada de baja potencia
son excelentes subfamilias con bajo consumo de potencia y alta velocidad. Actualmente,
estas dos familias son muy populares.
Velocidad
Subfamilia TTL
Más rápida
Schottky avanzada
Schottky
Schottky avanzada de baja potencia
Schottky de baja potencia
TTL están dar
Baja potencia
1
Más lenta
la,
las
ase
125
(a) Subfamilias TTL clasificadas por velocidad
Consumo
de potencia
Bajo
1
Alto
Subfamilia TTL
Baja potencia
Schottky avanzada de baja potencia
Schottky de baja potencia
Schottky avanzada
TTL estándar
Schottky
(b) Subfamilias TTL clasificadas por consumo de potencia
Figura 6.6.
Los dispositivos de la serie 7400 TTL se denominan CI comerciales; operan en un rango
de temperatura de O a 70°C. La serie 5400 TTL tiene las mismas funciones lógicas, pero
operan en un rango mayor de temperatura ( - 55 a 125°C); esta serie, a veces, se denomina
serie militar de circuitos lógicos TTL. Los CI de la serie 5400 son más caros.
La salida de la puerta NAND de la Figura 6.5 está entre dos transistores (Q3 y Q4), y
se denomina salida «totem pole». Para que la salida absorba la corriente (salida BAJA), el
126
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
transistor Q4 debe estar en «on» o saturado. Para una salida en ALTA, corno muestra la
Figura 6.5, el transistor Q3 debe estar saturado, lo cual permite a la puerta NAND convertirse
en una fuente de corriente. La mayoría de las puertas lógicas TTL tienen la salida de tipo
«totem pole».
Algunos circuitos TTL tienen una salida en colector abierto, en la cual falta el transistor
Q3 (véase Figura 6.5). Con este tipo de salida se utiliza un resistor de pull-up. Los resistores
de pull-up se conectan entre la salida y el raíl de + 5 V de la fuente de alimentación en el
exterior de la puerta lógica.
Un tercer tipo de salida TTL, utilizada en algunos dispositivos, es la salida de tres
estados. Hay tres posibles salidas (ALTA, BAJA, o de alta impedancia). La salida de tres
estados se comentó cuando se explicó el buffer de tres estados.
Como regla general, las salidas de los dispositivos TTL no pueden conectarse entre sí.
Esto es cierto para puertas con salidas totem poleo Si las salidas son de colector abierto o de
tres estados, pueden conectarse entre sí sin dañar a los circuitos.
Las marcas en los CI TTL varían con el fabricante. La Figura 6.7a muestra una marca
común en un CI digital TTL. La patilla 1 se identifica con un punto, muesca o banda
coloreada en un extremo del CI. El logotipo del fabricante aparece en la parte superior
izquierda de la Figura 6.7a. En este ejemplo, el fabricante es National Semiconductor
Corporation. El número de circuito es DM7408N. El número central (número genérico)
14
13
12
II
9
10
es 7408
Elr
en este
parte 7/
puertas
un encs
Con
La part
especifi:
Schottk
La N ti
Deh
a una I
cualqui:
lógico.
6.14.
L
SI
8
p<
Vista
superior
6.15.
L
SI
2
3
4
S
6
7
6.16.
(a) Marcas en un CI TTL típico
DM
Código do!
fabncante
T
JT
7408
N
T
Serie 7400 TTL
(tipo comercial)
(b)
Código del fabricante
para encapsulamiento
de doble línea
L
SI
6.17.
e
d(
Función del CI
(puerta NAND en este ejemplo)
SI
fa
Decodificación del número de serie de un CI TTL típico
6.18.
¿(
Se
m.
SN74LS04N
6.19.
Al
(e
(e) Marcas sobre otro CI TTL
Figura 6.7.
Su
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACES
CIRCUITOS
tra la
rtirse
tipo
sistor
stores
en el
e tres
e tres
tre sí.
o de
127
74'08, que significa que es un CI TTL
TTL de cuatro
cuatro puertas
AND con dos entradas
entradas por puerta.
puerta.
es 74'08,
puertas AND
número de circuito
circuito (DM7408N)
(DM7408N) está decodificado
decodificado en la Figura
Figura 6.7b. El prefijo (DM
El número
ejemplo) es el código del fabricante.
fabricante. El número
número central
central es 7408 y está dividido.
dividido. La
en este ejemplo)
parte 74 indica
indica que es un circuito
circuito comercial
comercial de la serie 7400. El 08 la función
(cuatro
parte
función del CI (cuatro
puertas AND
AND de dos entradas
entradas en este ejemplo). El sufijo N es el código de fabricante
fabricante para
para
puertas
encapsulamiento del CI en doble línea -dual-in-line.
-dual-in-line.
un encapsulamiento
Considerar el CI de la Figura
Figura 6.7
6.7c.
Ellogotipo
representa Texas Instruments,
Instruments, el fabricante.
Considerar
c. El
logotipo representa
fabricante.
parte SN del número
número de circuito
circuito es un prefijo utilizado
por Texas Instruments.
Instruments. El 74
utilizado por
La parte
TTL de tipo comercial.
comercial. LS significa que es un circuito
circuito digital
especifica que es un CI TTL
Schottky de baja potencia.
potencia. El 04 especifica la función
función del CI (seis inversores
inversores en este ejemplo).
ejemplo).
Schottky
La N final especifica un CI DIP.
comprenderse otra característica
característica de las entradas
entradas TTL.
TTL. Las entradas
entradas desconectadas
desconectadas
Debe comprenderse
una puerta
puerta TTL
TTL se dice que están en un «nivel ALTO flotante».
flotante». En otras palabras,
palabras,
a una
cualquier entrada
entrada TTL
TTL que se deja desconectada
desconectada (flotante)
(flotante) se asumirá
asumirá que está en un 1
cualquier
lógico.
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
6.14.
6.14.
Listar seis subfamilias
subfamilias TTL.
TTL.
Listar
Solución:
Solución:
subfamilias TTL
TTL actualmente
actualmente disponibles
disponibles son TTL
TTL estándar,
estándar, de baja
baja potencia,
potencia, Schottky
Schottky de baja
baja
Las seis subfamilias
potencia, Schottky,
Schottky, Schottky
Schottky avanzada
avanzada de baja
baja potencia
Schottky avanzada.
avanzada.
potencia,
potencia y Schottky
6.15.
6.15.
características de ___ (velocidad,
(velocidad, tensión)
tensión) de todas
todas las subfamilias
subfamilias TTL
TTL son
son las mismas.
mismas.
Las características
Solución:
Solución:
características de tensión
tensión de todas
todas las subfamilias
subfamilias TTL
TTL son las mismas.
muestran en la Figura
6.1a.
Las caracteósticas
mismas. Se muestran
Figura 6.1
a.
6.16.
6.16.
primera familia
familia lógica
lógica TTL
TTL se desarrolló
desarrolló en la década
década ___ (de 1960,
1960, de 1970).
La primera
Solución:
Solución:
primera familia
familia lógica
lógica TTL
TTL fue
fue desarrollada
desarrollada en 1964.
La primera
6.17.
6.17.
Cuando un
un diseñador
diseñador selecciona
selecciona una
una familia
familia lógica,
lógica, ¿qué
¿qué dos características
características muy
muy importantes
importantes
Cuando
debe considerar?
considerar?
debe
Solución:
Solución:
diseñadores deben
deben considerar
considerar las características
características de velocidad
velocidad y consumo
consumo de potencia
potencia de diversas
diversas
Los diseñadores
familias lógicas
lógicas en cualquier
cualquier diseño.
diseño.
familias
6.18.
6.18.
¿Qué subfamilia
subfamilia es la más
más rápida?
rápida?
¿Qué
Solución:
Solución:
Acudir a la Figura
Figura 6.6a. La familia
familia TTL
TTL Schottky
Schottky avanzada
avanzada proporciona
proporciona los retardos
retardos de propagación
propagación
Acudir
más bajos
bajos y, por
por tanto,
tanto, las mejores
características de velocidad.
velocidad.
más
mejores caracteósticas
6.19.
6.19.
Acudir a la Figura
Figura 6.5. Esta
Esta puerta
NAND estándar
estándar de dos entradas
entradas TTL
TTL utiliza
utiliza salida
salida _ __
Acudir
puerta NAND
colector abierto,
abierto, <<totem
«totem pole))).
poi e»).
(en colector
Solución:
Solución:
puerta NAND
NAND TTL
TTL de dos entradas
entradas de la Figura
Figura 6.5 utiliza
utiliza una
una configuración
configuración de salida
salida «totem
«totem pole».
pole».
La puerta
128
6.20.
6.20.
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIOITALES
¿Qué
¿Qué dos sub
sub familias
familias consumen
consumen menos
menos potencia?
potencia?
Solución:
Solución:
Acudir
Acudir a la Figura
Figura 6.6b. Las subfamilias
subfamilias TTL
TTL de baja
baja potencia
potencia y Schottky
Schottky de baja
baja potencia
potencia son las
mejores
mejores para
para bajo
bajo consumo
consumo de potencia.
potencia.
6.21.
6.21.
Los CI TTL
le}} _ _ _ (pueden,
TTL con
con salidas
salidas «totem
«totem po
pole»
(pueden, no pueden)
pueden) conectar
conectar sus salidas
salidas entre
entre
sí.
Solución:
Solución:
Las salidas
salidas <<totem
«totem pole»
pole» TTL
TTL no pueden
pueden conectar
conectar sus salidas
salidas entre
entre sí.
6.22.
6.22.
La serie _ _ _ (5400,
(5400, 7400)
7400) de dispositivos
dispositivos lógicos
lógicos TTL
TTL opera
opera sobre
sobre un
un mayor
mayor rango
rango de
temperaturas,
temperaturas, es más
más cara
cara y se denomina
denomina de tipo
tipo militar.
militar.
Solución:
Solución:
La serie 5400
5400 de dispositivos
dispositivos lógicos
lógicos TTL
TTL opera
opera sobre
sobre un
un mayor
mayor rango
rango de temperatura,
temperatura, es más
más cara
cara y se
denomina
denomina de tipo
tipo militar.
militar.
6.23.
6.23.
Las salidas
salidas en colector
colector abierto
abierto requieren
requieren un
un resistor
resistor de _ _ _ conectado
conectado entre
entre la salida
salida y el
raíl de + 5 V de la fuente
fuente de alimentación.
alimentación.
Solución:
Solución:
Las salidas
salidas en colector
colector abierto
abierto TTL
TTL requieren
requieren resistores
resistores de «pull-up».
«pull-up».
6.24.
6.24.
Acudir a la Figura
Figura 6.8. Interpretar
Interpretar las marcas
marcas en este
este el
CI DIP
DIP TTL.
TTL.
Acudir
Solución:
Solución:
El logotipo
logotipo y el prefijo
prefijo DM
DM indican
indican que
que National
National Semiconductor
Semiconductor es el fabricante
fabricante de este Cl. El sufijo
sufijo N
número de circuito.
indica
indica que
que es un CI encapsulado
encapsulado en doble
doble línea.
línea. 74ALS76
74ALS76 es la sección
sección genérica
genérica del número
circuito. El
significa que
que es un
un cirfuito
circuito digital
digital de la serie 7400.
7400. El 76 especifica
especifica la función
función, , que
que es un
doble flip-flop
flip-flop
74 significa
un doble
JK.
JK. ALS identifica
identifica este el
cl como
como parte
parte de la subfamilia
subfamilia TTL
TTL Schottky
Schottky avanzada
avanzada de baja
baja potencia.
potencia.
Figura
Figura 6.8.
6.25.
6.25.
el TTL.
TTL.
Una
Una entrada
entrada TTL
TTL no conectada
conectada flota
flota como
como un
un nivel
nivel lógico
lógico _ _ _ (ALTO,
(ALTO, BAJO).
BAJO).
Solución:
Solución:
ALTO.
ALTO.
CIRCUITOS INTEGRADOS
INTEGRADOS CMOS
CMOS
6.4. CIRCUITOS
La primera
primera familia
familia de CI CMOS
CMOS metal-óxido
metal-óxido semiconductor
semiconductor complementario
complementario fue introducida
introducida
en 1968 por
populares. Los CI CMOS
han crecido
por RCA.
RCA. Desde
Desde entonces
entonces son muy
muy populares.
CMOS han
crecido en
popularidad debido
debido a su extremadamente
extremadamente bajo
bajo consumo
consumo de potencia,
potencia, alta
alta inmunidad
inmunidad al
popularidad
ruido y
y' su posibilidad
posibilidad de funcionar
funcionar con
con una
una fuente
fuente de alimentación
alimentación barata
barata no regulada.
regulada.
ruido
Otras ventajas
ventajas de los CI CMOS
CMOS sobre
sobre los TTL
TTL son baja
baja generación
generación de ruido
ruido y gran
gran variedad
variedad
Otras
de func
equivale
El d
brica u
semicor
Figura
transistc
que en
drenado
Cual
la tensi:
canal N
fuente e
de la Fi
acción 1
CUa
ALTO (
el FET
a la tier
una sali
La I
Figura I
ra 6.5.:
zación
extrema
Un
especial!
y Vss (
familias
I
CIRCUITOS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACES
as
e
e
se
el
El
op
de funciones
funciones disponibles.
disponibles. Algunas
Algunas funciones
funciones analógicas
analógicas existentes
existentes en los CI CMOS
CMOS no tienen
tienen
equivalente en los TTL.
TIL.
equivalente
un inversor
El diagrama
diagrama esquemático
esquemático de un
inversor CMOS
CMOS se muestra
muestra en
en la Figura
Figura 6.9a.
6.9a. Se fabrica utilizando
utilizando dos
metal-óxido
brica
dos transistores
transistores MOSFETS
MOSFETS (transistores
(transistores de efecto
efecto campo
campo metal-óxido
semiconductor),
uno de canal
semiconductor),
uno
canal P y otro
otro de canal
canal N.
N. El transistor
transistor inferior
inferior (Q
(Qt1)) de la
Figura
N en
El
Figura 6.9a
6.9a es el transistor
transistor MOSFET
MOSFET de canal
canal N
en modo
modo de enriquecimiento.
enriquecimiento.
transistor
transistor superior
superior (Q2) es el MOSFET
MOSFET de canal
canal P en modo
modo de enriquecimiento.
enriquecimiento. Observar
Observar
rotuladas las conexiones
puerta (G), fuente
que
que en cada
cada FET
FET están
están rotuladas
conexiones de puerta
fuente (S) y sumidero
sumidero o
drenador
drenador (D).
(D).
Cuando
CMOS de la Figura
nivel BAJO
Cuando la entrada
entrada al inversor
inversor CMOS
Figura 6.9a
6.9a está
está en el nivel
BAJO (GND),
(GND),
la tensión
negativa hace
hace que
tensión negativa
que conduzca
conduzca el FET
FET de canal
canal P (Q2).
(Q2). Sin embargo,
embargo, el FET
FET de
no conduce.
polo positivo
canal
canal N (Ql)
(Ql ) no
conduce. Esto
Esto conecta
conecta el terminal
terminal de salida
salida al polo
positivo (V
(VDD
DD) ) de la
fuente
baja resistencia
canal P de Q2. El circuito
fuente de alimentación
alimentación a través
través de la baja
resistencia del canal
circuito CMOS
CMOS
produce una
una salida
una entrada
de la Figura
Figura 6.9a
6.9a produce
salida ALTA
ALTA (positiva)
(positiva) con
con una
entrada BAJA.
BAJA. Esta
Esta es la
acción propia
inversor.
un inversor.
acción
propia de un
Cuando
Cuando la entrada
entrada al inversor
inversor CMOS,
CMOS, mostrado
mostrado en la Figura
Figura 6.9a,
6.9a, alcanza
alcanza el nivel
positiva hace
hace que
ALTO
ALTO (V
(VDD
tensión positiva
que conduzca
conduzca el FET
FET de canal
canal N (Ql).
(Qt). Sin embargo,
embargo,
DD),), la tensión
el FET
FET de canal
canal P (Q2) no conduce.
conduce. Esto conecta
conecta el terminal
terminal de salida
salida a través
través del canal
canal N
)
a la tierra
de
la
fuente
de
alimentación.
En
este
ejemplo
una
entrada
ALTA
genera
tierra (V
(Vss
)
fuente
alimentación.
ejemplo
una
entrada
ALTA
genera
ss
una salida
una
salida BAJA.
BAJA.
La organización
organización de los transistores
transistores y la operación
operación de la salida
salida del CMOS
CMOS de la
pole» TTL
Figura
Figura 6.9a
6.9a son
son comparables
comparables a las'
las' salidas
salidas «totem
«totem pole»
TTL que
que aparecen
aparecen en la FiguFiguuno de los dos
ra 6.5. En cada
cada caso,
caso, cada
cada vez conduce
conduce uno
dos transistores
transistores de salida.
salida. La
La organiorganipara conmutar
zación
zación CMOS
CMOS es más
más simple
simple y las corrientes
corrientes utilizadas
utilizadas para
conmutar los CM
CM OS son
bipolares.
extremadamente
pequeñas comparadas
extremadamente pequeñas
comparadas con
con las de los TTL
TTL bipolares.
Un
símbolo lógico para
inversor CMOS
CMOS se muestra
muestra en la Figura
Figura 6.9b.
6.9b. Observar
Observar
Un símbolo
para el inversor
especialmente el etiquetado
etiquetado de las conexiones
conexiones de la fuente
fuente de alimentación.
alimentación. Los rótulos
DD
especialmente
rótulos VDD
(GND) se utilizan
más antiguas
antiguas 4000
4000 y muchos
muchos CI CMOS
CMOS LSI. Las
Y Vss (GND)
utilizan en las series más
familias más
más modernas
modernas de CI lógicos
lógicos digitales
digitales CMOS,
CMOS, 74HCOO
74HCOO y 74COO,
74COO, utilizan
utilizan V cc
familias
+
+
-t
+VDD
can~IP
can~IP VDD
E,,,,d,
Entrada
DD
G
G
*~
Q2
S
S
Entrada
Entrada
en
al
a.
ad
1
(b) Conexiones
Conexiones de alimentación
alimentación en
(b)
~ S"id'
CMOS 4000
las series de CI CMOS
Vcc
~S~i'"
QIG~
QIG~
canL N
canL
N
¡¡
~
;:,
S,'id,
Salida
~ Vss
-:-
SUS
S
US
D
da
129
GND
V o GND
ss
(a) Diagrama esquemático de un inversor CMOS
Figura 6
6.9.
Figura
.9.
Entrada
E"nul,
S.Hd.
S,Hd,
~ GND
-:GND
(e) Conexiones
Conexiones de alimentación
alimentación en
(e)
74COOy 74HCOO
74HCOO
los CI CM OS 74COO
130
TEORlA
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
CD
Código
¡
Código del
Ifabricante para
para ~
---.J
fabricante
CMOS
CMOS digital
digital
Marcas en un Cl
CI MOS típico
(a) Marcas
40248
E
L
L
Código
Código del fabricante
fabricante
DlP
DIP plástico
plástico
Función
Función del dispositivo.
dispositivo.
Contador
Contador binario
binario
de siete etapas
etapas
(b) Decodificación
Decodificación de un número
número de Cl
CI CM OS
Figura
.10.
Figura 6
6.10.
y GND
GND como
como indica
indica la Figura
Figura 6.9c. Este etiquetado
etiquetado es similar
similar al de las coneXIOnes
conexiones de
alimentación de los CI TTL.
TTL.
alimentación
Los fabricantes
tres familias
fabricantes producen
producen al menos
menos tres
familias comunes
comunes de circuitos
circuitos integrados
integrados CMOS
CMOS
SSI/MSI.
moderna.
SSI/MSI. Incluyen
Incluyen la antigua
antigua serie 4000,
4000, la serie 74COO
74COO y la serie 74HCOO más
más moderna.
La serie CMOS
más popular,
popular, la 4000,
tiene gran
ha
CMOS más
4000, tiene
gran variedad
variedad de circuitos.
circuitos. Esta
Esta serie ha
sido mejorada,
mejorada, y la mayor
mayor parte
parte de los CI de esta
tienen ahora
esta familia
familia tienen
ahora bujJers
bufJers y se
denomina
Algunos de los circuitos
puertas
denomina serie 4000B.
4000B. Algunos
circuitos disponibles
disponibles en la serie 4000
4000 son puertas
lógicas, flip-flops, registros,
registros, cerrojos,
buffers, conmutadores
conmutadores bilaterales,
bilaterales, contadores,
cerrojos, sumadores,
sumadores, buffers,
contadores,
decodificadores, multiplexores/demultiplexores
y multivibradores
decodificadores,
multiplexores/demultiplexores
multivibradores (astables
(astables y monoestables).
monoestables).
Un
CI
típico
de
la
serie
4000
se
muestra
en
la
Figura
6.
lOa.
El
fabricante
Un
típico
4000
muestra
Figura
lOa.
fabricante es RCA.
RCA. La
La
patilla
está localizada,
localizada, en sentido
sentido contrario
contrario a las agujas
agujas del reloj,
lado de la muesca.
patilla 1 está
reloj , al lado
muesca.
El número
circuito (CD4024BE)
decodificado en la Figura
6.10b. El prefijo
CD es
número de circuito
(CD4024BE) está
está decodificado
Figura 6.lOb.
prefijo CD
RCA para
para circuitos
circuitos digitales
CMOS. El sufijo
sufijo E es el código
código de RCA
RCA para
para el
el código
código de RCA
digitales CMOS.
empaquetamiento plástico
plástico de doble
4024B es el número
número central.
central. El 40 identifica
identifica
empaquetamiento
doble línea.
línea. El 4024B
circuito como
como CI CMOS
CMOS de la serie 4000.
4000. El 24 identifica
identifica la función
función del CI como
un
el circuito
como un:
contador binario
binario de siete
siete etapas.
etapas. La
La B significa
significa serie B o CMOS
con buffers.
buffers.
contador
CMOS con
En la serie 4000
4000 de CI existe
existe un
un amplio
amplio rango
rango de tensiones
tensiones de alimentación
alimentación desde
desde 3 a
En
15 V.
V. Los
Los CI también
también tienen
tienen una
una alta
alta inmunidad
inmunidad al ruido
ruido y un
un bajo
bajo consumo
consumo de potencia
potencia
mW es típico).
típico). Muchos
Muchos dispositivos
dispositivos de la serie
serie 4000
4000 pueden
pueden conectarse
conectarse a dos
dos CI TTL
TTL
(lO mW
baja potencia
potencia o a un
un CI TTL
TTL Schottky
Schottky de baja
baja potencia.
potencia.
de baja
La serie
serie 4000
4000 sufre
sufre en
en el área
área de velocidad.
velocidad. Los
Los retardos
retardos de propagación
propagación pueden
pueden variar
variar
La
300 ns
ns dependiendo
dependiendo del dispositivo,
dispositivo, temperatura
temperatura y fuente
fuente de alimentación.
alimentación. La
La
de 20 a 300
electricidad
electricidad estática
estática también
también puede
puede ser un
un problema
problema con
con los CI CMOS.
CMOS. Desgraciadamente,
Desgraciadamente,
consumo de potencia
potencia de
de los dispositivos
dispositivos CMOS
CMOS se incrementa
incrementa algo cuando
cuando aumenta
aumenta la
el consumo
frecuencia
frecuencia de operación.
operación.
La serie
serie 74COO
74COO de CI digitales
digitales CMOS
CMOS tiene
tiene funciones
funciones y patillas
patillas compatibles
compatibles con
con el
La
estándar industrial
industrial de la
la serie
serie TTL
TTL 7400,
7400, lo que
que ayuda
ayuda a los diseñadores
diseñadores ya
ya familiarizados
familiarizados
estándar
con esta
esta serie.
serie. La
La familia
familia tiene
tiene las mismas
mismas características
características que
que la
la serie
serie 4000.
4000.
con
Un CI típico
típico de la
la serie
serie 74COO
74COO se muestra
muestra en
en la
la Figura
Figura 6.11.
6.11. El logotipo
logotipo indica
indica que
que el
Un
fabricante es National
National Semiconductor.
Semiconductor. La
La patilla
patilla 1 se localiza
localiza mediante
mediante un
un punto,
punto, banda
banda
fabricante
de color
color o muesca.
muesca. El CI tiene
tiene los números
números de
de circuito
circuito de las
las series
series 4000
4000 y 74COO. El
número
número de
de la
la serie
serie 74COO
74COO es MM74C192N.
MM74C192N. El prefijo
prefijo MM
MM es el código
código del
del fabricante
fabricante para
para
MOS
MOS monolíticos.
monolíticos. El sufijo
sufijo N
N es el código
código de
de National
National Semiconductor
Semiconductor para
para CI
CI DIP
DIP en
en
plástico.
plástico. El 74C192
74C192 es el número
número genérico
genérico del
del circuito.
circuito. El 74C
74C indica
indica que
que el CI
CI pertenece
pertenece
a la
la serie
serie 74COO
74COO de
de CI. El 192 define
define la
la función
función del
del CI,
CI, que
que es un
un contador
contador década
década
reversible
reversible síncrono
síncrono de
de 44 bits.
bits. Este
Este CI
CI también
también puede
puede pertenecer
pertenecer a la
la familia
familia de
de la
la serie
serie
4000.
4000. CD40192BCN
CD40192BCN es el número
número de
de circuito
circuito de
de la
la serie
serie 4000.
4000.
La seri.
series 400C
la velocida
puede vari
la corrient
Algunos e
74HCOO n
alimentaci:
subfamilia,
74HCOO.
Las ma
en la Figu
National S
tiene el mi
para indic,
CI DIP. 7~
la función
La tecn
escala en h
de potencie
de silicio. J
de memori
decodificac
digitales U
LCD, VAl
CIRCUITOS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACE S
16
131
9
o.
8
6.11.
Figura 6.11.
de
OS
a.
ha
se
rtas
res,
La
ea.
es
el
fica
mi
3 a
cia
TL
nar
La
nte,
la
el
dos
CI CMOS
CMOS 74COO
74COO típico.
CI
La serie 74HCOO
una versión
versión mejorada
mejorada de las
74HCOO de CI digitales
digitales CMOS
CMOS de alta velocidad
velocidad es una
series 4000
retardos de propagación
propagación se han
han mejorado
mejorado para
para que
4000 y 74COO.
74COO. Los retardos
que compitan
compitan con
con
la velocidad
retardo de propagación
propagación de una
una puerta
puerta de la serie
velocidad bipolar
bipolar (74LS). El retardo
serie 74HCOO
puede
ventajas de los CMOS
normales se han
han conservado
mejorando
puede variar
variar de 8 a 12 ns. Las
Las ventajas
CMOS normales
conservado mejorando
la corriente
mA) para
para lograr
un buen
buen «fan-out»
corriente de salida
salida (hasta
(hasta 4 mA)
lograr un
«fan-out» (abanico
(abanico de salida).
salida).
Algunos CI de la serie 74HCOO
74HCOO tienen
«fan-out» de diez
diez cargas
cargas LS-TTL.
LS-TTL. Las series
Algunos
tienen un
un «fan-out»
74HCOO reproducen
reproducen las funciones
funciones más
7400 y 4000.
fuente de
74HCOO
más populares
populares de las series 7400
4000. Una
Una fuente
para las series 74COO.
Una
alimentación
rango de 2 a 6 V se ha escogido
alimentación que
que opera
opera en el rango
escogido para
74COO. Una
subfamilia, la serie 74HCTOO, se utiliza
interfaces entre
entre los TTL
TTL y la serie
subfamilia,
utiliza para
para realizar
realizar interfaces
74HCOO.
74HCOO.
Las marcas
marcas típicas
CMOS de alta
alta velocidad
están reproducidas
típicas de la serie 74HCOO de CI CMOS
velocidad están
reproducidas
Figura 6.12. La patilla
está localizada
localizada a continuación
continuación del punto.
fabricante es
en la Figura
patilla 1 está
punto. El fabricante
National Semiconductor
Semiconductor Corporation.
Corporation. En el CI aparecen
aparecen dos números
cada uno
National
números de circuito;
cir~uito; cada
uno
tiene el mismo
mismo número
número central
central 74HC32N.
74HC32N. El prefijo
Semiconductor
tiene
prefijo MM
MM lo utiliza
utiliza National
National Semiconductor
para indicar
indicar MOS
MOS monolítico,
monolítico, y el prefijo
sufijo N significa
significa
prefijo MC
MC lo utiliza
utiliza Motorola.
Motorola. El sufijo
para
DIP. 74HC
74HC significa
significa que
que el CI es de la familia
familia CMOS
CMOS de alta
alta velocidad.
describe
CI DIP.
velocidad. El 32 describe
función del CI (cuatro
(cuatro puertas
OR de dos entradas).
entradas).
la función
puertas OR
La tecnología
tecnología CMOS
CMOS es más
aconsejable para
integración en gran
gran escala
escala y muy
gran
La
más aconsejable
para la integración
muy gran
escala en lugar
lugar de para
para CI
CI SSI/MSI.
SSI/MSI. Debido
sencilla circuitería
circuitería interna
interna yy bajo
consumo
Debido a la sencilla
bajo consumo
escala
potencia, muchos
muchos elementos
elementos se pueden
agrupar en un
área muy
pequeña de una
oblea
de potencia,
pueden agrupar
un área
muy pequeña
una oblea
Algunos CI LSI
LSI y VLSI
disponibles en CMOS
CMOS son
son microprocesadores,
dispositivos
de silicio. Algunos
VLSI disponibles
microprocesadores, dispositivos
memoria (RAM,
(RAM, PROM),
filtros, codificadorescodificadoresPROM), microcontroladores,
microcontroladores, relojes,
relojes, modems,
modems, filtros,
de memoria
decodificadores, generadores
generadores de tono
conversores analógicosanalógicosdecodificadores,
tono para
para telecomunicaciones,
telecomunicaciones, conversores
digitales (A/D)
(A/D) y digitales-analógicos
digitales-analógicos (D/A),
(DI A), excitadores/decodificadores
excitadores/decodificadores
digitales
de visualizadores
visualizadores
LCD, UARTS
UARTS para
para transmisión
datos en serie
serie y pastillas
calculadoras.
LCD,
transmisión de datos
pastillas de calculadoras.
16
9
1
8
8
e el
nda
. El
ara
en
ece
ada
ene
6.12.
un CI
CI CMOS
CMOS
Figura 6.12.
Marcas típicas en un
la serie 74HCOO.
74HCOO.
de alta velocidad de la
¡
T
132
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Los fabricantes sugieren que, cuando se esté trabajando con CI CMOS,
provenientes de descargas estáticas y tensiones transitorias pueden prevenirse:
El
in
bt
los daños
1. Almacenando los CI CMOS en espumas conductoras especiales.
2. Utilizando soldadores alimentados por batería cuando se trabaje con circuitos CMOS
o conectando a tierra las puntas de los soldadores alimentados por ac.
3. Desconectando la alimentación cuando se vayan a quitar CI CMOS o se cambien las
conexiones en un circuito impreso.
4. Asegurando que las señales de entrada no excedan las tensiones de la fuente de
alimentación.
5. Desconectando
las señales de entrada antes de desconectar la alimentación
del
circuito.
6. Conectando todas las entradas no utilizadas al polo posistivo o GND de la fuente de
alimentación (sólo pueden dejarse desconectadas las salidas CMOS no utilizadas).
e
6.30.
S(
ge
6.31.
6.26.
Listar tres familias SSI/MSI
se]
6.33.
de el eMOS.
(eMOS, TTL) de el digitales fue introducida
So
pn
en [964.
Solución:
6.34.
La primera familia TTL fue introducida en 1964. RCA introdujo la CMOS en 1968.
6.28.
Acudir a la Figura 6.9a. Si la entrada está al potencial GND, ¿qué transistor MOSFET está en
«on» (cond uciendo)?
La
Sol
6.35.
Solución:
La
Sol
Si la entrada del inversor (Fig. 6.9a) es negativa (GND), entonces conduce (está en «on») el transistor
de canal P (Q2). Cuando la entrada está en BAJA, la salida del inversor estará en ALTA.
6.29.
o
uu
Tres familias populares SSI/MSI de CI MOS son la 4000, 74COO y 74HCOO.
La primera familia
L,
So
RESUELTOS
Solución:
6.27.
Ci
Su
6.32.
PROBLEMAS
e
alts
Decodificar las marcas del el de la Figura 6.13. Para interpretar todas las marcas, probablemente será necesario un manual lógico del fabricante o el Master de Cl.
Solución:
El fabricante es National Semiconductor (logo); el número central es 4001B. CD es el código de fabricante para la serie de CI CMOS 4000. El sufijo N es el código del fabricante para un DIP de plástico.
Figura 6.13.
CI empaquetado dual-in-line.
6.5.
IN
La interj.
puertas 11
una puer
están sim
segundo I
ejemplos
tarlos de
¿Qué
Los nivel
CIRCUITOS
CARACTERISTICAS E INTERFACES
INTERFACES
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS:
CMOS: CARACTERISTICAS
El sufijo C indica
un rango
oc. El 40 indica
indica la serie
serie 4000
4000 de CI CMOS.
CMOS. El 01
indica un
rango de.
de. temperatura
temperatura de - 40 a 85 "C.
indica
en este ejemplo),
ejemplo), y B significa
significa CI CM
CM OS con
con
indica la función
función del CI (cuatro
(cuatro puertas
puertas NOR
NOR de dos entradas
entradas en
M aster de
de
buffers.
manual de datos
fabricante o manual
manual general,
general, como
buffers. Se necesita
necesita un manual
datos lógicos
lógicos CMOS
CMOS del fabricante
como el Master
e
l , para
el,
para encontrar
encontrar parte
parte de esta información.
información.
daños
CMOS
133
6.30.
6.30.
Citar
dispositivos TTL.
TTL.
Citar algunas
algunas ventajas
ventajas de
de los
los CI
CI CMOS
CMOS sobre
sobre los
los dispositivos
Solución:
Solución:
Las ventajas
consumo de potencia,
potencia, mejor
mejor inmunidad
inmunidad al ruido,
ruido,
ventajas de los CI CMOS
CMOS sobre
sobre los TTL
TTL son
son bajo
bajo consumo
una fuente
fuente de alimentación
alimentación barata
barata no regulada.
regulada.
generación
generación de ruido
ruido más
más bajo
bajo y posibilidad
posibilidad de operar
operar con
con una
bien las
ente de
6.31.
6.31.
ión del
Citar
de
con los
los TTL.
TTL.
Citar algunas
algunas desventajas
desventajas
de los
los CI
CI CMOS
CMOS comparados
comparados
con
Solución:
Solución:
Las desventajas
TTL son:
son: características
características de velocidad
velocidad más
más pobres,
pobres,
desventajas de los CI CMOS
CMOS comparados
comparados con
con los TTL
transitorias, y bajas
bajas posibilidades
posibilidades de «fan-out»,
«fan-out».
sensibilidad
estáticas y tensiones
sensibilidad no deseada
deseada a descargas
descargas estáticas
tensiones transitorias,
ente de
das).
6.32.
6.32.
Las
CMOS no
pueden) estar
estar desconectadas.
desconectadas.
Las entradas
entradas CMOS
no utilizadas
utilizadas _ __ (pueden,
(pueden, no
no pueden)
Solución:
Solución:
Las entradas
entradas CMOS
CMOS no utilizadas
utilizadas no pueden
pueden estar
estar desconectadas.
desconectadas.
6.33.
6.33.
Cuando
para proteger
proteger los
los circuitos
circuitos se
recomienda
Cuando se trabaja
trabaja con
con pastillas
pastillas _ _ _ (CMOS,
(CMOS, TTL),
TTL), para
se recomienda
utilizar soldadores
soldadores alimentados
alimentados
por batería.
batería.
utilizar
por
Solución:
Solución:
pastillas CM
utilizar soldadores
soldadores alimentados
alimentados por
por batería
batería para
para
Cuando
Cuando se trabaja
trabaja con
con pastillas
CM OS se recomienda
recomienda utilizar
proteger
transitorias.
proteger a los circuitos
circuitos de posibles
posibles descargas
descargas estáticas
estáticas o tensiones
tensiones transitorias.
6.34.
6.34.
Solución:
Solución:
La fa
milia CM OS tiene
TTL.
familia
tiene mejor
mejor inmunidad
inmunidad al ruido
ruido que
que la TTL.
T está en
6.35.
6.35.
1 transistor
La familia
familia ___ (CMOS,
(CM OS, TTL),
TTL), tiene
tiene mejor
mejor inmunidad
inmunidad
al
La
al ruido.
ruido.
La serie
serie ___ (4000,
(4000, 74HCOO)
74HCOO) de
de CI CMOS
CMOS tiene
tiene menores
La
menores retardos
retardos de
de propagación.
propagación.
Solución:
Solución:
La serie 74HCOO de CI CMOS
propagación y, por
por tanto,
tanto, puede
puede utilizarse
utilizarse en
CMOS tiene
tiene menores
menores retardos
retardos de propagación
altas frecuencias.
frecuencias.
altas
probable-
go de fabride plástico.
INTERFACE S ENTRE
ENTRE CI TTL yy CMOS
CMOS
6.5. INTERFACES
La interfaz
electrónicos como,
como, por
por ejemplo,
ejemplo, las
interfaz es el método
método de conectar
conectar dos dispositivos
dispositivos electrónicos
puertas
misma familia
familia de circuitos
circuitos lógicos,
lógicos,
puertas lógicas. Los fabricantes
fabricantes garantizan
garantizan que,
que, en una misma
una puerta
puerta puede
puede conectarse
conectarse a otra.
otra. Como
Como ejemplo,
ejemplo, las dos
6.l4a
una
dos puertas
puertas TTL
TTL de la Figura
Figura 6.l4a
están
elementos extra
extra y sin problemas.
problemas. Un
Un
están simplemente
simplemente conectadas
conectadas entre
entre sí sin necesidad
necesidad de elementos
segundo
puertas CMOS,
ilustra en la Figura
Figura 6.14b.
En ambos
ambos
segundo ejemplo,
ejemplo, la conexión
conexión de dos puertas
CMOS, se ilustra
6.14b. En
ejemplos
hacer seguros
dispositivos para
para conecconecejemplos el fabricante
fabricante ha tenido
tenido gran
gran cuidado
cuidado de hacer
seguros los dispositivos
tarlos
tarlos de forma
forma fácil y adecuada.
adecuada.
TTL y CMOS?
CMOS?
¿Qué
conectar CI de diferentes
como, por
por ejemplo,
ejemplo, TTL
¿Qué ocurre
ocurre para
para conectar
diferentes familias
familias como,
Los niveles
definidos de forma
forma diferente.
diferente. Acudir
Acudir a la
niveles lógicos
lógicos TTL
TTL y CMOS
CMOS (tensiones)
(tensiones) están
están definidos
134
. TE
TE ORlA
ORlA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
Excitador
Excitador
TTL
TTL
Carga
Carga
TTL
TTL
Excitador
Excitador
CMOS
CMOS
Carga
Carga
CM OS
7404
7404
74C04
74C04
Entrada TI
regular
(b)
Interfaz entre
entre dos puertas
puertas CM OS
(b) Interfaz
(a) Interfaz
Interfaz entre dos puertas
puertas TTL
TTL
Figura
Figura 6.14
6.14..
(a) Interf
Figura
niveles lógicos
lógicos BAJO
BAJO y ALTO
ALTO para
para
Figura 6.1 para
para más
más detalles
detalles sobre
sobre la definición
definición de los niveles
los CI TTL
niveles de tensión,
tensión, los CI CMOS
CMOS
TTL y CMOS.
CMOS. Debido
Debido a las diferencias
diferencias entre
entre los niveles
TTL habitualmente
habitualmente no pueden
pueden conectarse
conectarse directamente
directamente entre
y TTL
entre sí,
sÍ, como
como si perteneciesen
perteneciesen
misma familia.
familia. Los requerimientos
requerimientos para
para los CI CMOS
CMOS y TTL
son bastante
a la misma
TTL son
bastante diferentes.
diferentes.
Por tanto,
tanto, estos CI, habitualmente,
habitualmente, no podrán
podrán conectarse
conectarse directamente.
Por
directamente. A continuación
continuación se
esbozarán sencillas
sencillas técnicas
técnicas de interconexión
interconexión (interfaces).
(interfaces).
esbozarán
La interfaz
interfaz entre
entre un
un CMOS
CMOS y un
un TTL
TTL es bastante
bastante fácil si ambos
ambos dispositivos
dispositivos operan
operan con
con
una fuente
fuente de alimentación
alimentación común
común de --+
Figura 6.15 muestra
una
+ 5 V. La Figura
muestra cuatro
cuatro ejemplos
ejemplos de
interface s de TTL
TTL a CMOS
CMOS y de CMOS
CMOS a TTL.
TTL.
interfaces
Figura 6.15a
6.15a muestra
«pull-up» de 1 kQ
kn para
para realizar
realizar la interfaz
interfaz
La Figura
muestra el uso de un resistor de «pull-up»
entre un CI TTL
TTL estándar
estándar y un
un CI CMOS.
CMOS. La Figura
Figura 6.15b
6.15b muestra
entre
muestra el uso
uso de un
un resistor
resistor
pull-up de 2.2 kn
kQ para
para realizar
realizar la interfaz
interfaz entre
entre CI TTL
TTL de baja
de pull-up
baja potencia
potencia y CMOS.
CMOS.
interface s entre
entre los CMOS
CMOS y TTL
TTL son aún
aún más
más fáciles. La Figura
6.15c
Las interfaces
Figura 6.
15c muestra
muestra
CMOS y TTL
TTL de baja
baja potencia
potencia compartiendo
compartiendo la misma
misma fuente
CI CMOS
fuente de alimentación
alimentación de + 5 V.
Puede
realizarse una
una conexión
conexión directa
directa entre
entre una
una salida
salida CMOS
Puede realizarse
CMOS y cualquier
cualquier entrada
entrada TTL
TTL de
baja potencia.
potencia. Observar
Observar que
que la puerta
puerta CMOS
CMOS puede
puede conectarse
baja
conectarse solamente
solamente a una
una entrada
entrada
TTL de baja
baja potencia.
potencia. La excepción
excepción es la serie CMOS
CMOS 74HCOO, que
TTL
que puede
puede conectarse
conectarse como
como
máximo a diez entradas
entradas TTL
TTL de baja
potencia. Cuando
Cuando se requieren
máximo
baja potencia.
requieren más
más conexiones,
conexiones, la
Figura 6.15d
6.15d muestra
muestra el uso de un
un buffer
buffer especial
especial CMOS
CMOS 4049
Figura
4049 entre
entre las unidades
unidades CMOS
CMOS
TTL. El buffer
buffer CMOS
CMOS puede
puede conectarse
conectarse como
como máximo
máximo a dos
y TTL.
dos entradas
entradas TTL
TTL estándar.
estándar. Un
Un
buffer no inversor,
inversor, similar
similar a la unidad
unidad de la Figura
6.15d, es el CI CMOS
buffer
Figura 6.15d,
CMOS 4050.
4050.
problema de la incompatibilidad
incompatibilidad de tensión
tensión de TTL
El problema
TTL (o NMOS)
NMOS) a CMOS
CMOS puede
puede
resolverse utilizando
utilizando un
un resistor
resistor de «pull-up»
«pull-up» como
como en la Figura
6.15a. Un
segundo método
resolverse
Figura 6.15a.
Un segundo
método
para
resolver este problema
problema de interconexión
interconexión se muestra
muestra en
6.15e. La serie
serie
para resolver
en la Figura
Figura 6.15e.
CMOS se diseña
diseña como
como un elemento
elemento de interfaz
74HCTOO de CI CMOS
interfaz entre
entre TTL
TTL (o NMOS)
NMOS) y
CMOS. Un
Un CI 74HCT34
74HCT34 no inversor
inversor se utiliza
utiliza como
como elemento
CMOS.
elemento de interconexión
interconexión CI TTL
TTL y
CMOS en la Figura
Figura 6.15e.
CMOS
CMOS se usa para
para interconectar
interconectar dispositivos
La serie 74HCTOO de CI CMOS
dispositivos LSI NMOS
NMOS y
CMOS. Las características
características de salida
salida NMOS
NMOS son casi iguales
iguales que
CMOS.
que las características
características de los CI
TTL Schottky
Schottky de baja
baja potencia.
potencia.
TTL
realización de la interfaz
interfaz entre
entre dispositivos
dispositivos CMOS
CMOS y TTL
La realización
TTL requiere
requiere algunos
algunos compocomponentes adicionales
adicionales cuando
cuando cada
cada dispositivo
dispositivo opera
opera con
con una
una fuente
nentes
fuente de alimentación
alimentación de diferente
diferente
tensión. La Figura
Figura 6.16 muestra
muestra tres ejemplos
ejemplos de interfaces
interfaces TTL
TTL a CMOS
tensión.
CMOS y CMOS
CMOS a TTL.
TTL.
Figura 6.16a
6.16a muestra
muestra el inversor
inversor TTL
TTL conectado
conectado a un
La Figura
un transistor
transistor NPN
NPN de propósito
propósito
general. El transistor
transistor y los resistores
resistores asociados
asociados traducen
traducen las salidas
salidas TTL
general.
TTL de baja
baja tensión
tensión a
entradas de alta
alta tensión
tensión necesarias
necesarias para
para que
opere el inversor
salida del
inversor CMOS.
CMOS. La salida
las entradas
que opere
inversor CMOS
CMOS es una
una tensión
tensión que
que varía
varía entre
entre GND
GND (tierra)
(tierra) yy + 10 V.
inversor
resisn
FigUl
alimer
INTEGRADOS TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
CIRCUITOS INTEGRADOS
+5 V
+5
+5 V
Salida
CM OS
Entrada TTL
TTL
Entrada
regular
regular
Entrada (LS)TTL
(LS)TTL
Entrada
potencia
de baja potencia
Interfaz estándar
estándar TTL
TTL a CMOS
CMOS utilizando
utilizando un
(a) Interfaz
o
para
CMOS
eciesen
rentes.
ción se
an con
los de
+5 V
Salida TTL
TTL
potencia
de baja potencia
Cualquier
Cualquier
entrada CMOS
CMOS
entrada
(e)
(e)
Interfaz
CMOS
TTL Schottky
Schottky de baja
potencia
Interfaz CM
OS a TTL
baja potencia
s.
+5 V
Entrada
Entrada
CM
CM OS
(d)
(d)
Cualquier
Cualquier
salida
salida TTL
TTL
lnterfaz
Interfaz CMOS
CMOS a TTL
TTL estándar
estándar utilizando
utilizando un buffer de CI CMOS
CM OS
puede
étodo
os y
los CI
Salida
CM OS
(b) Interfaz
Interfaz Schottky
Schottky TTL
TTL de baja
baja potencia
potencia a CMOS
CM OS
(b)
utilizando
il-üp»
utilizando un resistor
resistor de «pu
«pull-up»
resistor de «pull-up»
«pull-up»
resistor
interfaz
resistor
uestra
+5 v.
TL de
ntrada
como
nes, la
CMOS
ar. Un
135
+ 5V
+5
V
Cualquier
Cualquier
entrada
entrada
TTL
TTL
oo NMOS
NMOS
74HCT34
GND
GND
ompo-
GND
Cualquier
Cualquier
salida
salida
CMOS
CMOS
GND
GND
iferente
a TTL.
apósito
nsión a
ida del
(e)
(e)
Interfaz
Interfaz TTL
TTL yy CMOS usando
usando un CI de la serie 74HCTOO
74HCTOO
Figura
Figura 6.15.
6.15. Interfaces entre TTL yy CMOS
CM OS cuando ambos dispositivos
dispositivos operan con una
una
alimentación común de + 5 V (Roger L.
L. Tokheim, Digital Electronics, 3." ed., McGraw-Hill,
Nueva York, 1990).
1990).
136
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
+IOV
+S V
Salida
CMOS
(tensión alta)
Cualquier
.entrada TTL
TTL
GND
mversore
de alimer
Los (
puertas 1
son fácile
LED. La
tensión b:
cuando 1;
salida. Le
BAJO,lu
(a) lnterfaz TTL a CMOS utilizando un transistor _
+10 V
+S V
Entrada
CMOS "
VDD
Cualquier
entrada TTL
X)_>--~
CMOS
Vss
GND
Salida
CM OS
(tensión alta)
(a) El L
(b) Interfaz TTL a CMOS utilizando un buffer TTL de colector abierto
+IOV
+S V
Entrada
CMOS
(tensión alta)
VDD
VDD
Buffer
CMOS
Vss
Entrada
CMOS Salida
TTL
TTL
4049
Vss
GND
(e) El L
(e)
Interfaz CMOS a TTL utilizando un buffer de Cl CMOS
Interfaces entre dispositivos TTL y CMOS cuando cada dispositivo utiliza una
fuente de alimentación de diferente tensión (Roger L. Tokheim, Digital Electronics, 3." ed.,
Me Graw-Hill, Nueva York, 1990).
Figura 6.16.
La Figura 6.16b muestra un buffer TTL de colector abierto y un resistor de «pull-up» de
10 kQ utilizado para pasar de las tensiones TTL más bajas a las eMOS más altas. Los el
TTL 7406 Y 7416 son dos buffers inversores, colector abierto. Los el 7407 y 7417 TTL son
buffers no inversores de colector abierto similares que también pueden ser utilizados en el
circuito de la Figura 6.16b.
La realización de la interfaz entre un inversor eMOS de tensión más alta y un inversor
TTL de tensión más baja se ilustra en la Figura 6.16c. Se utiliza el buffer 4049 entre ambos
Entrada
CMOS -
(e) Inl
Figura E
CIRCUITOS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACES
137
inversores.
buffer CMOS
Figura 6.16c
por la fuente
inversores. Observar
Observar que
que el buffer
CMOS de la Figura
6.16c está
está alimentado
alimentado por
fuente
tensión más
más baja
baja ( + 5 V).
de alimentación
alimentación de tensión
Los
pueden también
también atacar
Los .circuitos
.circuitos digitales
digitales pueden
atacar a otros
otros dispositivos
dispositivos diferentes
diferentes de las
puertas lógicas.
lógicas. Las
Las interfaces
interfaces de los dispositivos
dispositivos CMOS
CMOS con
con lámparas
lámparas indicadoras
indicadoras LED
LED
puertas
son fáciles. La Figura
Figura 6.17 muestra
muestra seis ejemplos
ejemplos de CI CMOS
CMOS conectados
conectados a indicadores
indicadores
Figura 6.17 a y b muestra
muestra la fuente
LED.
LED. La Figura
fuente de alimentación
alimentación CM
CM OS de + 5 V. Con
Con esta
esta
baja no
no se necesitan
necesitan resistores
resistores de limitación
Figura 6.17
tensión
tensión baja
limitación en serie con
con los LED.
LED. En
En la Figura
6.17 a,
cuando
nivel ALTO,
ALTO, luce
cuando la salida
salida del inversor
inversor CMOS
CMOS está
está en el nivel
luce el LED
LED indicador
indicador de la
Figura 6.17 b; cuando
nivel
salida.
salida. Lo opuesto
opuesto es cierto
cierto en la Figura
cuando la salida
salida del CMOS
CMOS está
está en
en el nivel
BAJO,
BAJO, luce
luce el indicador
indicador LED.
LED.
+5 V
+5 V
Salida
Salida
/
/
VDD
Entrada
Entrada
CMOS
CMOS
/Luce == ALTO
ALTO
/Luce
X>-+.••.
__+---,
+---,
CMOS >0-+
Entrada
Entrada
CM OS
Dlj
V
CMOS
Vss
(a) El LED
LED luce cuando
cuando la salida
salida está en ALTA
Salida
Salida
VDD
+lOV-+15V
+lOV-+l5V
salida//
salida//
CMOS
ALTO
Luce =
= ALTO
1 kU
DD
Vss
IkU
Entrada
Entrada
CMOS
CMOS
CMOSV
vSS
(e) El LED
LED luce cuando
cuando la salida
salida está en ALTA
Luce =
= BAJO
"
Salida
Salida
(d)
LED luce cuando
(d) El LED
cuando la salida
salida está en BAJA
+5 V -+15
-+15 V
+5V-+15V
+5V-+15V
a
Luce =
= BAJO
(b) El LED
LED luce cuando
cuando la salida
salida está en BAJA
+10 V - +15 V
+10
Entrada
Entrada
CMOS
CMOS
,'
Salida/
Salida/
Entrada
Entrada
CMOS
CMOS
VDD
Buffer
Buffer
CMOS 4049
CMOS
4049
Vss
de
/
Luce =
= ALTO
ALTO
IkU
el
Interfaz buffer-inversor-CMOS
(e) Interfaz
buffer-inversor-CMOS a LED
LED
Figura 6.17.
6.17.
Figura
Entrada
Entrada
CM OS
1 kU
DD " VDD
V
"
BufTer
"
Buffer
"
CM
OS >4-05-H
•. f---J Luce == BAJO
CMOS
>40-5-0+t..,f---'
0
Vss
Salida
Salida
(f) Interfaz
Interfaz buffer-no
inversor-CM OS a LED
(j)
buffer-no inversor-CMOS
LED
CMOS y LED
LED (Roger L
L. Tokheim,
Tokheim, Digital Electronics, 3."
3." ed.,
Interfaces entre CMOS
Nueva York,
York, 1990)
1990)..
McGraw-Hill, Nueva
138
TEO~IA DE PROBLEMAS DE PRINCIPIOS
DIGITALES
La Figura 6.17 e y d muestra los CI CMOS conectados a una fuente de alimentación de
alta tensión (+ 10 a + 15 V). Debido a esta tensión más alta, se coloca un resistor limitador
de 1 kQ en serie con la salida del indicador LED. Cuando la salida del inversor CMOS de
la Figura 6.17c está en el nivel ALTO, luce el indicador LED de salida. Sin embargo, en la
Figura 6.17 d, el indicador LED se encuentra activado por un nivel BAJO en la salida del
CMOS.
La Figura 6.17 e y f muestra los buffers CMOS utilizados para excitar los indicadores LED.
Los circuitos pueden operar con tensiones entre + 5 Y + 15 V. La Figura 6.17 e muestra el
uso de un buffer inversor CMOS (como el CI 4049), y la Figura 6.17f utiliza un buffer no
inversor (como el CI 4050). En ambos casos debe utilizarse un resistor limitador de 1 kQ
en serie con el indicador LED de la salida.
En la Figura 6.18 se muestran algunos sencillos circuitos de interfaz entre un TTL y
uno o dos indicadores LED. Los inversores TTL están conectados directamente a los LED
de la Figura 6.18a, by c. El LED de la Figura 6.18a luce cuando la salida del inversor está
en ALTA, pero el LED de la Figura 6.18b luce cuando la salida del inversor está en BAJA.
Estas ideas se combinan para formar el circuito de la Figura 6.18c. Cuando luce el LED
rojo, la salida del inversor está en ALTA, pero cuando la salida del inversor esté en el nivel
BAJO, lucirá el LED verde.
+5 V
El circi
estuviese e
Este circui
comprobar
de un tran
en el nivel
en el nive
corriente d
6.36.
¿Qué
Solue
U
tensio
6.37.
Most
Soluci
Entrada
TTL
Ac
hacer
TTL
Luce
Entrada
TTL
(a) El LED luce cuando la salida está en ALTA
TTL
=
BAJO
Salida
(b) El LED luce cuando la salida está en BAJA
6.38.
+5 V
+5 V
Luce
=
BAJO
Rojo
Luce
=
ALTO
10 kU
Entrada
TTL
TTL
(e) Indicadores LED en ALTA y BAJA
Figura 6.18.
Soluci
Ac
CMm
Verde
Entrada
TTL
Most
poten
(d)
Interfaz entre TTL y LED utilizando un transistor
Interfaces TTL a LEO.
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS:
CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACES
CIRCUITOS
139
circuito de la Figura
Figura 6.18c
6.18c tiene
tiene una
una característica
característica añadida.
añadida. Si la salida
salida del inversor
inversor
El circuito
estuviese entre
entre los niveles
niveles ALTO
BAJO (en la región
región indefinida),
indefinida), lucirían
lucirían ambos
ambos LED.
LED.
estuviese
ALTO y BAJO
utilizar, por
tanto, como
como un
un sencillo
sencillo indicador
indicador de lógica, para
Este circuito
circuito se puede
puede utilizar,
por tanto,
para
comprobar los niveles
niveles en las salidas
salidas de los circuitos
circuitos lógicos.
lógicos. La
La Figura
Figura 66.18d
muestra el uso
comprobar
.18d muestra
un transistor
transistor para
activar y desactivar
desactivar un
un LED.
LED. Cuando
Cuando la salida
salida del inversor
inversor TTL
TTL está
está
de un
para activar
nivel BAJO,
transistor se corta
corta y el LED
LED no luce. Cuando
Cuando la salida
salida del inversor
inversor está
está
BAJO, el transistor
en el nivel
nivel ALTO,
ALTO, el transistor
transistor conduce
conduce y hace
hace que
que el LED
LED luzca.
luzca. Este
Este circuito
circuito reduce
reduce la
en el nivel
corriente de salida
salida del inversor
inversor TTL.
TTL.
corriente
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
6.36.
6.36.
¿Qué es una
una 'interfaz?
'interfaz?
¿Qué
Solución:
Solución:
Una interfaz
interfaz se utiliza
utiliza para
para interconectar
interconectar dos dispositivos
dispositivos electrónicos
electrónicos separados,
separados, de forma
forma tal que sus
Una
tensiones y corrientes
corrientes de salida y de entrada
entrada sean compatibles.
compatibles.
tensiones
6.37.
6.37.
Mostrar la interfaz
interfaz de dos puertas
puertas TTL
TTL (una
(una puerta
OR conectada
conectada a una
una puerta
AND).
Mostrar
puerta OR
puerta AND).
Solución:
Solución:
Acudir a la Figura
Figura 6.19. Observar
Observar que,
que, en una
una misma
misma familia de CI lógicos, habitualmente
habitualmente se puede
puede
Acudir
una conexión
conexión directa
directa entre
entre la salida de una
puerta y la entrada
entrada de la siguiente.
siguiente.
hacer una
una puerta
Entrada
Entrada
Salida
6.19.
Figura 6.19.
6.38.
6.38.
Solución al
al Problema
Problema 6.37.
6.37.
Solución
Mostrar la interfaz
interfaz entre
entre una
una puerta
CMOS y una
una puerta
OR TTL
TTL Schottky
Schottky de baja
baja
Mostrar
puerta NAND
NAND CMOS
puerta OR
potencia. Utilizar
Utilizar una
una fuente
fuente de alimentación
alimentación de + 5 V.
potencia.
Solución:
Solución:
Acudir a la Figura
Figura 6.20. Al utilizar
utilizar la Figura
Figura 6.
6.l5c
como guía,
guía, se determina
determina que la salida de la puerta
Acudir
1Se como
puerta
conectarse a una
una carga TTL-LS.
TTL-LS.
CMOS puede
puede conectarse
+5 V
Entrada
Entrada
Salida
6.20.
Figura 6.20.
)
Solución al
al Problema
Problema 6.38.
6.38.
Solución
140
6.39.
TEORIA DE PROBLEMAS
DE PRINCIPIOS
DlGITALES
Mostrar la interfaz entre una puerta OR TTL estándar
fuente de alimentación de + 5 V.
y un inversor
CMOS. Utilizar una
Solución:
Acudir a la Figura 6.21. Al utilizar la Figura 6.15a como guía, se ve que es necesario un resistor «pullup» de 1 kQ para ayudar a la salida TTL a ponerse en un nivel ALTO lo suficientemente positivo para que
la entrada CMOS sea reconocida como Ilógico.
+5 V
6.42.
Acudi
Salida
Soluch
Cu
el LEC
6.43.
Figura 6.21.
Solución al Problema 6.39.
Mostn
luzca
de +1
Solucié
6.40.
v«
Mostrar la interfaz entre una puerta AND TTL estándar (que utiliza una fuente de alimentación
de + 5 V) Y un inversor CMOS (que utiliza una fuente de alimentación de + 10 V).
Solución:
En la Figura 6.22 se muestra una interfaz que utiliza un transistor. Un buffer TTL de colector abierto y
un resistor de «pull-up» podrían utilizarse, también, como en el circuito de la Figura 6.16b.
+10V
Salida
6.6.
Figura 6.22.
6.41.
INTE
Solución al Problema 6.40.
Mostrar una puerta TTL NAND conectada a un indicador de salida LED que luzca cuando la
salida de la puerta NAND esté en el nivel ALTO.
Solución:
Acudir a la Figura 6.23. Cuando la salida de la puerta NAND alcance el nivel ALTO, el LED estará
directamente polarizado, la corriente fluye y el LED luce.
Una manera
conmutadore
tador a un e
Considere
conmutador
al positivo d
entrada del (
CIRCUITOS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACES
141
Indicador
Indicador
de salida
salida
na
Luce
ullque
=
=
ALTO
ALTO
220n
6.23.
Figura 6.23.
6.42.
6.42.
Solución al Problema
Problema6.41.
Solución
6.41.
Acudir a la Figura
Figura 6.18c.
6.18c. Si la salida
salida del inversor
inversor está
está cerca
cerca del potencial
tierra, el LED
LED
Acudir
potencial de tierra,
___
(verde,
para indicar
un nivel
nivel lógico
___
(verde, rojo)
rojo) luce
luce para
indicar un
lógico _ __ (ALTO,
(ALTO, BAJO).
BAJO).
Solución:
Solución:
Cuando
salida del inversor,
mostrado en la Figura
nivel BAJO,
BAJO, luce
Cuando la salida
inversor, mostrado
Figura 6.18c,
6.l8c, está
está cercana
cercana a GND, o al nivel
luce
el LED verde.
verde.
6.43_
6.43.
Mostrar
una puerta
puerta NAND
NAND CMOS
directamente a un
un LED
Mostrar la interfaz
interfaz entre
entre una
CMOS conectada
conectada directamente
LED que
que
luzca
puerta esté en ALTA.
una fuente
luzca cuando
cuando la salida
salida de la puerta
ALTA. Utilizar
Utilizar una
fuente de alimentación
alimentación
de + 10 v.
V.
Solución:
Solución:
Véase
Véase Figura
Figura 6.24.
6.24.
ión
J
+lOV
Indicador
de salida
rto y
Entradas
lkn
lkil
Figura 6.24.
6.24.
Solución
6.43 .
Solución al
al Problema
Problema6.43.
6.6. INTERCONEXION
INTERCONEXION TTL yy CMOS
CMOS CON CONMUTADORES
CONMUTADORES
o la
estará
Una manera
común de introducir
introducir información
información en un sistema
sistema digital consiste
consiste en utilizar
Una
manera común
utilizar
conmutadores (o teclados). Esta sección detalla
detalla varios métodos
interconectar un
conmuconmutadores
métodos de interconectar
un conmutador a un
TTL o CMOS.
tador
un CI TTL
Considerar el sencillo circuito
circuito de interconexión
interconexión dibujado
Figura 6.25a.
6.25a. Cuando
Cuando el
Considerar
dibujado en la Figura
conmutador está abierto
abierto (no pulsado),
entrada al inversor
inversor TTL
TTL se conecta
conecta directamente
directamente
conmutador
pulsado), la entrada
alimentación a través del resistor
«pull-up» de 10
10 kQ; la
al positivo
positivo de la fuente de alimentación
resistor de «pull-up»
entrada del conmutador
conmutador está en el nivel ALTO
Figura 6.25a
6.25a cuando
cuando el conmutador
conmutador
entrada
ALTO en la Figura
142
TEORIA
TEORlA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
+5V
+5 V
Entrada
Entrada
r~1
lOkD.
lOkD
..L
-L
Ent
Salida
Salida
ro-----+--------'
(a)
vo en BAJA
(a) Interfaz
Interfaz de
de conmutador
conmutador acti
activo
BAJA
(a)
+5V
+5V
+5V
+5V
L:o-rad_a____- - l
L:o-ra_da_~_-I
Salida
Salida
52
52
330
330 D.
n
((b)
b) Interfaz
vo en
ALTA
Interfaz de conmutador
conmutador acti
activo
en ALTA
Figura
Figura 6.25.
6.25. Interfaces
Interfaces
de conmutador a TTL.
TTL.
de
está abierto.
normalmente abierto
pone a
abierto. Pulsando
Pulsando el conmutador
conmutador normalmente
abierto en la Figura
Figura 6.25a
6.25a se pone
tierra
nivel BAJO.
puede
tierra la entrada
entrada TTL,
TTL, alcanzando
alcanzando el nivel
BAJO. El circuito
circuito de la Figura
Figura 6.25a
6.25a puede
llamarse
BAJO porque
porque la entrada
llamarse conmutador
conmutador de interconexión
interconexión activo
activo en el nivel
nivel BAJO
entrada TTL
TTL
alcanza
nivel BAJO
alcanza el nivel
BAJO cuando
cuando se activa
activa el conmutador.
conmutador.
Un conmutador
ALTO se encuentra
Un
conmutador de entrada
entrada activa
activa en el nivel
nivel ALTO
encuentra en la Figura
Figura 6.25b.
6.25b.
Cuando
Cuando el conmutador
conmutador está
está activado
activado (pulsado),
(pulsado), los + 5 V se conectan
conectan directamente
directamente a la
entrada del inversor
inversor TTL.
TTL. Cuando
Cuando no
conmutador (abierto),
(abierto), la entrada
entrada inversora
inversora
entrada
no se pulsa
pulsa el conmutador
alcanza un
BAJO por
«pull-down» de 330 Q.
un nivel
nivel BAJO
por el resistor
resistor de «pull-down»
alcanza
Dos
se detallan
Dos sencillos
sencillos circuitos
circuitos de interconexión
interconexión (interfaz)
(interfaz) conmutador-a-CMOS
conmutador-a-CMOS
detallan en la
Figura
Un conmutador
nivel BAJO
muestra en la FiguFigura 6.26.
6.26. Un
conmutador de entrada
entrada activa
activa en el nivel
BAJO se muestra
Figura 6.26a.
6.26a. El resistor
«pull-up» de 100 kQ
eleva la tensión
tensión a 5 V cuando
cuando el conmutador
conmutador
resistor de «pull-up»
kQ eleva
entrada está
está abierto.
abierto. La entrada
entrada del inversor
inversor CMOS
CMOS alcanza
alcanza el nivel
BAJO cuando
cuando se
de entrada
nivel BAJO
cierra el conmutador,
conmutador, normalmente
abierto, de la Figura
Figura 6.26a.
6.26a. Un
conmutador de entrada
entrada
cierra
normalmente abierto,
Un conmutador
activa el nivel
ALTO se muestra
Figura 6.26b.
6.26b. La entrada
inversor CMOS
CMOS está
está en
activa
nivel ALTO
muestra en la Figura
entrada al inversor
BAJO (conectada
(conectada a través
través del resistor
resistor de «pull-down»)
«pull-down») cuando
cuando el conmutador
conmutador está
está
el nivel
nivel BAJO
abierto. Cuando
Cuando el conmutador
conmutador está
está cerrado
cerrado (pulsado)
(pulsado) en la Figura
Figura 6.26b,
6.26b, la entrada
entrada del
abierto.
inversor está
está en el nivel
inversor
nivel ALTO.
ALTO.
Considerar el circuito
circuito de la Figura
Cada pulsación
liberación del conmutador
conmutador de
Considerar
Figura 6.27 a. Cada
pulsación y liberación
entrada debe
debe hacer
hacer que
que el contador
contador aumente
aumente en 1. Desgraciadamente,
Desgraciadamente, el contador
contador aumenta
aumenta
entrada
veces, más.
Este problema
causa el rebote
rebote del conmutador.
conmutador. Cuando
Cuando un
en 1, 2, 3 o, a veces,
más. Este
problema lo causa
un
conmutador mecánico
cierra o se abre,
abre, los contactos
contactos no
deshacen limpiamente,
limpiamente,
conmutador
mecánico se cierra
no se hacen
hacen o deshacen
generando varios
varios picos
cortos de tensión.
tensión. Esto
Esto significa
significa que
que varios
lugar de uno)
generando
picos cortos
varios pulsos
pulsos (en lugar
uno)
.a ; ¡
CIRCUITOS INTEGRADOS TTL Y CMOS: CARACTERISTICAS E INTERFACES
+5 V
-+-5 V
+5 V
Entrada
[~
100 kO
.i.
(a)
Interfaz de conmutador
activo en BAJA
Figura 6.26.
Salida
L:o-ad_a_-.-_--l
Salida
(b)
Interfaz de conmutador
activo en ALTA
Interfaces de conmutador a CMOS.
+5V
Entr ada
.i.
r
pone a
a puede
da TTL
ra 6.25b.
nte a la
nversora
(a)
La interconexión
CLK
de un conmutador
Circuito TTL
eliminador
de rebotes
an en la
la Figumutador
ando se
entrada
está en
dar está
rada del
tador de
aumenta
ando un
iamente,
de uno)
:~
..
Contador
década
Salida
J'
O
con un contador
decimal causa problemas
+5V
10 k O
Contador
década TTL
J,
Salida
O
(b)
El circuito eliminador
de rebotes añadido
hace que el contador
Figura 6.27.
funcione adecuadamente
143
144TEORIA
DE PROBLEMAS DE PRINCIPIOS DIGITALES
se introducen en la entrada de reloj (CLK) del contador del Cl de la Figura 6.27 b en cada
cierre del conmutador.
El circuito contador de la Figura 6.27 a necesita circuitería extra para eliminar el problema
de rebote del conmutador. Circuitería para eliminar el rebote del conmutador se ha añadido
al circuito contador de la Figura 6.27 b. El Cl contador de cada (O a 9) TTL ahora contará
(incrementando sólo en 1) en cada ciclo del nivel ALTO-a-BAJO del conmutador de entrada.
Las puertas NAND cableadas en el circuito que elimina el rebote se denomina cerrojo o
flip-flop RS. Los flip-flops se tratan con gran detalle en el Capítulo 9.
Otros dos circuitos eliminadores de rebotes de propósito general se representan en la
Figura 6.28. El circuito eliminador de rebotes de la Figura 6.28a se utiliza con cualquier Cl
TTL o CMOS de las series 4000, 74COO o 74HCOO. Otro circuito eliminador de rebotes
se dibuja en la Figura 6.28b. Este circuito utiliza el Cl TTL 7403 de colector abierto en el
cerrojo con los resistores de «pull-up» necesarios en las salidas de cada puerta NAND.
El circuito eliminador de rebotes de la Figura 6.28b se utiliza con Cl TTL o CMOS de las
series 4000, 74COO o 74HCOO.
+5V
6.44.
Aci
ell
el I
Sol!
J
Sil;
6.45.
Acr
eua
de
t
Solr
en e
6.46.
Aeu
puls
del
100kil
Solu
100 k!1
E
cont
Salida
a serie CMOS 4000 o
serie CMOS 74HCOO o
TTL 7400
Entrada
6.47.
Los
mul
Solu
1
6.48.
AeUl
totei
(a) Utilizando una puerta NAND 74HCOOCMOS
Sohn
1
salidl
+5 V
lkil
1 kil
6.7.
Salida
a serie CMOS 4000 o
serie CM OS 74HCOO o
TTL 7400
Entrada
(b)
Figura 6.28.
Utilizando una puerta 7403 TIL con colector abierto
Circuitos eliminadores de rebotes de propósito general.
INl
DE
La tarea d
tener muy
sencillas di
eléctricos J
La ma
controlar (
transistor I
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
CMOS: CARACTERISTICAS
CARACTERISTICAS
E INTERFACES
CIRCUITOS
TTL Y
Y CMOS:
INTERFACES
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
cada
lema
adido
ntará
trada.
ojo
145
6.44.
6.44.
Acudir
un conmutador
Acudir a la Figura
Figura 6.25a.
6.25a. El componente
componente SI se considera
considera un
conmutador de entrada
entrada activa
activa en
el nivel
porque al cerrar
inversor alcanza
nivel ___ (ALTO,
(ALTO, BAJO)
BAJO) porque
cerrar el conmutador
conmutador la entrada
entrada del inversor
alcanza
el nivel _
__ _ (ALTO,
(ALTO, BAJO).
BAJO).
Solución:
Solución:
En la Figura
un conmutador
nivel BAJO
BAJO porque
porque al cerrar
Figura 6.25a,
6.25a, SI se considera
considera un
conmutador de entrada
entrada activa
activa en el nivel
cerrar
SI
nivel BAJO.
BAJO.
SI la entrada
entrada del inversor
inversor alcanza
alcanza el nivel
o
en la
ier el
botes
en el
6.45.
6.45.
ND.
Acudir
resistor de 300 Q
n se denomina
resistor de «pullup)>>
Acudir a la Figura
Figura 6.25b.
6.25b. El resistor
denomina resistor
«pull- ___ (down,
(down, up)»
cuando
BAJO) cuando
cuando mantiene
mantiene la entrada
entrada al inversor
inversor en el nivel _ __ (ALTO,
(ALTO, BAJO)
cuando el conmutador
conmutador
de entrada
entrada está abierto
abierto (no cerrado).
cerrado).
Solución:
resistor de «pull-down»
<<pull-doWID) cuando
mantiene la entrada
En la Figura
Figura 6.25b
6.25b el resistor
resistor se denomina
denomina resistor
cuando mantiene
entrada al inversor
inversor
en el nivel
nivel BAJO cuando
cuando el conmutador
conmutador de entrada
entrada está abierto
abierto (no cerrado).
cerrado).
e las
6.46.
6.46.
Acudir
Figura 6.27
6.27a.
Cl contador
contador no cuenta
cuenta con
con precisión
que se
Acudir a la Figura
a. El el
precisión el número
número de veces que
pulsa la entrada
entrada del conmutador
conmutador debido
debido a un
denominado _ _ _ (rebote,
(rebote, histéresis)
pulsa
un problema
problema denominado
histéresis)
conmutador.
del conmutador.
Solución:
Solución:
Figura 6.27a
6.27a el contador
contador no cuenta
cuenta con precisión
que se pulsa
entrada del
En la Figura
precisión el número
número de veces que
pulsa la entrada
conmutador debido
debido a un problema
problema denominado
denominado rebote
conmutador.
conmutador
rebote del conmutador.
~
6.47.
6.47.
circuitos eliminadores
eliminadores de rebotes
conmutadores, normalmente,
(cerrojos,
Los circuitos
rebotes de los conmutadores,
normalmente, son ___ (cerrojos,
multiplexores).
multiplexores).
Solución:
circuitos eliminadores
eliminadores de rebotes
cerrojos.
Los circuitos
rebotes normalmente
normalmente son cerrojos.
6.48.
6.48.
Acudir a la Figura
Figura 6.28b. Las puertas
TTL 7403 tienen
salidas de ___ (colector
(colector abierto,
abierto,
Acudir
puertas NAND
NAND TTL
tienen salidas
totem pole) que
que requieren
requieren resistores
resistores de pull-up
salidas de las puertas.
totem
pull-up en las salidas
puertas.
Solución:
puertas NAND
NAND TTL
TTL 7403 tienen
tienen salidas
salidas de colector
colector abierto
abierto que
que requieren
Las puertas
requieren resistores
resistores de pull-up
pull-up en las
puertas.
salidas de las puertas.
INTERCONEXION (INTERFAZ)
(INTERFAZ) TTLjCMOS
CON DISPOSITIVOS
6.7. INTERCONEXION
TIL/CMOS CON
DISPOSITIVOS
DE SALIDA
muchos sistemas digitales es controlar
controlar dispositivos de salida sencilla que pueden
La tarea de muchos
pueden
corriente. Esta sección explora
explora técnicas
tener muy diferentes características de tensión
tensión y corriente.
interconexión con elementos
sencillas de interconexión
elementos lógicos que controlan
controlan zumbadores,
zumbadores, relés, motores
motores
eléctricos y solenoides.
mayor parte de las familias lógicas no tienen
La mayor
tienen suficiente capacidad
capacidad de corriente
corriente para
para
controlar directamente
directamente dispositivos de salida. Utilizar
elemento lógico para
activar un
controlar
Utilizar un elemento
para activar
transistor es una
una técnica
técnica de interconexión
interconexión común.
común. Considerar
Considerar el circuito
circuito de la Figura
transistor
Figura 6.29.
146
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
+5
+5 V
Salida
Salida
TTL
TTL
o
CMOS
CMOS
Entrada
Entrada
Figura 6.29.
6.29. TTL o CMOS
CMOS interconectado con un
un zumbador
zumbador
utilizando un
un cont
controlador
utilizando
rolador de transistor.
Este circuito
NPN como
circuito utiliza
utiliza el transistor
transistor NPN
como conmutador.
conmutador. Cuando
Cuando la salida
salida del inversor
inversor va
al nivel
nivel BAJO,
BAJO, la tensión
tensión entre
entre la base (B)
(B) y emisor
emisor (E)
(E) del transistor
transistor bipolar
bipolar está
está próxima
próxima
a O. Esto pone
pone al transistor
transistor en «off» (resistencia
(resistencia muy
muy alta
alta entre
entre los terminales
terminales E y C), y el
zumbador
zumbador no suena.
suena. Cuando
Cuando la salida
salida del inversor
inversor alcanza
alcanza el nivel
nivel ALTO,
ALTO, la tensión
tensión positiva
positiva
(B) del transistor
transistor activa
activa al transistor
transistor (la resistencia
resistencia entre
entre los terminales
terminales E y C se
de la base (B)
hace muy
baja), permitiendo
permitiendo que
que la corriente
corriente fluya a través
través del zumbador
zumbador (suena
(suena el
hace
muy baja),
zumbador). El diodo
diodo sirve de protección
protección contra
contra tensiones
tensiones transitorias
transitorias (picos
(picos de tensión
tensión que
que
zumbador).
pueden producirse
producirse en el zumbador).
zumbador). Observar
Observar que
que el circuito
circuito de interfaz
interfaz funcionará
funcionará bien
bien
pueden
con elementos
elementos lógicos
lógicos TTL
TTL o CMOS.
CMOS.
con
excelente medio
medio de aislar
aislar un
un elemento
elemento lógico de un circuito
circuito de alta
alta tensión
tensión
Un relé es un excelente
alta corriente.
corriente. La Figura
Figura 6.30 ilustra
ilustra cómo
cómo se puede
puede utilizar
elemento lógico con
con un
un relé
o alta
utilizar un elemento
para controlar
controlar un
un motor
motor eléctrico
eléctrico o solenoide.
solenoide.
para
Considerar el circuito
circuito de interfaz
Figura 6.30a. El mismo
mismo controlador
controlador de transistor
transistor
Considerar
interfaz de la Figura
NPN
empleado anteriormente
anteriormente se utiliza
utiliza para
para abrir
abrir y cerrar
cerrar los contactos
contactos del relé. Cuando
Cuando la
NPN empleado
inversor está en el nivel BAJO,
BAJO, el transistor
transistor se desactiva
desactiva y no fluye corriente
corriente a
salida del inversor
través de la bobina
bobina del relé. Los contactos
contactos de la espira
espira del relé de carga
carga normalmente
normalmente cerrados
cerrados
través
mantienen cerrados,
cerrados, como
como se muestra
muestra en la Figura
Figura 6.30a.
6.30a. Cuando
Cuando la salida
salida del
(NC) se mantienen
inversor alcanza
alcanza el nivel
nivel ALTO,
ALTO, el transistor
transistor se activa
activa (conduce)
(conduce) y fluye corriente
corriente a través
través de
inversor
bobina del relé.
relé. La fuerza
fuerza magnética
magnética de la espira
espira del relé activado
activado atrae
atrae la armadura
armadura (parte
(parte
la bobina
móvil del relé), y el contacto
contacto normalmente
normalmente abierto
abierto (NO) se cierra.
cierra. Los contactos
contactos NO
móvil
NO del relé
funcionan como
como un
un sencillo
sencillo conmutador
conmutador mecánico
mecánico que
que activa
activa el motor
eléctrico de más
más alta
alta
funcionan
motor eléctrico
tensión. El diodo
diodo cortador
cortador mediante
mediante la espira
espira del relé evita
evita los picos de tensión
tensión que
que pueden
pueden
tensión.
inducidos en el sistema
sistema por
por la espira
espira del relé. Observar
Observar en la Figura
Figura 6.30a
6.30a que
que los circuitos
circuitos
ser inducidos
TTL o CMOS
CMOS pueden
pueden interconectarse
interconectarse de esta manera.
manera. Observar
Observar también
también el excelente
excelente
lógicos TTL
aislamiento (no conexión
conexión eléctrica)
eléctrica) entre
entre los elementos
elementos lógicos y el circuito
circuito de motor
motor de
aislamiento
tensión/corriente más
más elevada.
elevada.
tensión/corriente
Un solenoide
solenoide es un
un dispositivo
dispositivo eléctrico
eléctrico que
que puede
puede producir
producir movimiento
movimiento lineal.
lineal. El circuito
circuito
Un
6.30b muestra
muestra cómo
cómo la salida
salida de una
una puerta
puerta lógica
lógica TTL
TTL o CMOS
CMOS puede
puede utiliutilide la Figura
Figura 6.30b
zarse para
para controlar
controlar corrientes
corrientes y tensiones
tensiones más
más altas
altas en el circuito
circuito del solenoide.
solenoide. De
De
zarse
nuevo e
transisto
del relé
NO del
espira d(
CIRCUITOS
CARACTERISTICAS E INTERFACE
INTERFACESS
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS: CARACTERISTICAS
147
+5 V
+5
NC
11
TTL
'----+
'----+
o
CMOS
I
~......-¡-i_
__
~,...,.-i
_ Sa_li_da_---,
____~~_J
____~~_J
Sa_li_da
__
1-1\2
12
vV
Entrada
Entrada
Interfaz TTL
TIL o CMOS
CMOS con
(a) Interfaz
con un
un motor
motor eléctrico
eléctrico
+5V
+5V
- -- --- --,
:
1
NC:
Salida
11~~:--~s-a-lid-a-_,
~ ----~~--~
e
n
1+
'-----1
12 V
n
lé
Entrada
Entrada
Solenoide
Solenoide
(b) Interfaz
Interfaz TTL
TIL o CMOS
solenoide
(b)
CMOS con
con un
un solenoide
Figura 6.30.
Figura
6.30.
un relé.
relé.
Interfaz utilizando un
nuevo el transistor
transistor controlador
salida de la puerta
nuevo
controlador se activa y desactiva
desactiva por
por la salida
puerta lógica. El
transistor controla
controla la corriente
corriente a través de la espira
transistor
espira del relé. La fuerza magnética
magnética de la espira
mantiene los contactos,
contactos, NO,
NO, cerrados
cerrados cuando
del relé mantiene
cuando está activado.
activado. Al cerrar
cerrar los contactos
contactos
completa el circuito
circuito de alta
alta tensión
solenoide. La
NO del relé se completa
tensión activando
activando la espira
espira del solenoide.
solenoide hace que el núcleo del solenoide
solenoide produzca
espira del solenoide
produzca un
un movimiento
movimiento lineal.
148
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
6.49.
6.49.
Acudir a la Figura
Figura 6.29. El zumbador
zumbador sonará
sonará solamente
solamente cuando
cuando la salida
salida del inversor
inversor alcance
alcance el
Acudir
nivel _ __ (ALTO,
BAJO) Y el transistor
(ALTO, BAJO)
transistor ___ (conduzca,
(conduzca, no conduzca)
conduzca) corriente.
corriente.
Solución:
Solución:
El zumbador
zumbador de la Figura
Figura 6.29 sonará
sonará cuando
cuando la salida
salida del inversor
inversor alcance
alcance el nivel ALTO
ALTO y el transistor
transistor
conduzca corriente.
corriente.
conduzca
6.50.
6.50.
Acudir a la Figura
inversor alcanza
Acudir
Figura 6.29. Si la salida
salida del inversor
alcanza el nivel BAJO,
BAJO, el transistor
transistor _ __
(conducirá, no conducirá)
conducirá) corriente
corriente y el zumbador
zumbador estará
estará ___ (en silencio,
silencio, sonando).
sonando).
(conducirá,
Solución:
Si la salida
salida del inversor
inversor de la Figura
Figura 6.29 alcanza
alcanza el nivel BAJO,
BAJO, el transistor
transistor no conducirá
conducirá y el zumbador
zumbador
estará
estará en silencio.
6.51.
¿Cuál es la función
[unción del relé en los circuitos
circuitos de la Figura
Figura 6.30?
¿Cuál
Solución:
Solución:
aislar la circuitería
circuitería lógica de los circuitos
circuitos de alta
alta tensión
tensión y alta
alta corriente
corriente del motor/
motor/
El relé sirve para
para aislar
Figura 6.30.
solenoide
solenoide en la Figura
6.30.
6.52.
Acudir
Figura 6.30a.
6.30a. El motor
motor eléctrico
eléctrico opera
opera cuando
cuando la salida
salida del elemento
elemento lógico (inversor)
(inversor)
Acudir a la Figura
alcanza
(ALTO, BAJO).
alcanza el nivel ___ (ALTO,
BAJO).
Solución:
Solución:
El motor
motor de la Figura
Figura 6.30a
6.30a opera
opera cuando
cuando la salida
salida del inversor
inversor alcanza
alcanza el nivel ALTO.
ALTO.
6.53.
6.53.
Acudir
propósito del diodo
paralelo con
Acudir a la Figura
Figura 6.30b. ¿Cuál
¿Cuál es el propósito
diodo colocado
colocado en paralelo
con la espira
espira del
relé?
Solución:
Solución:
diodo elimina
elimina picos
picos de tensión
tensión no deseados
deseados que
que pueden
pueden generarse
generarse por
por la espira
espira del relé. A veces se
El diodo
denomina diodo
diodo cortador.
cortador.
denomina
6.54.
6.54.
Acudir
Acudir a la Figura
Figura 6.29. El transistor
transistor actúa
actúa como
como un
un _ __ (amplificador,
(amplificador, conmutador)
conmutador) en este
circuito.
circuito.
Solución:
Solución:
El transistor
transistor actúa
actúa como
como un
un conmutador
conmutador en este circuito.
circuito.
la inD
digiuu
La
La Fi¡
las en
con o
espera
entrad
Ca
las elll
fila 1
ALTO
solam:
tra sók
activar
Olrsen
D gen
salida
entrad:
Un
diagrai
resisto.
6.8. CONVERSION
CONVERSION D/A
D/A y
y A/D
A/D
sistemas digitales
digitales con
con frecuencia
frecuencia deben
deben interconectarse
interconectarse con
con equipos
equipos analógicos.
analógicos. Para
Para
Los sistemas
recordar, una
una señal
digital es la que
que solamente
solamente tiene
tiene dos niveles discretos
discretos de tensión.
tensión. Una
Una
recordar,
señal digital
señal
analágica es la que
que varía
continuamente desde un
un valor
valor mínimo
mínimo hasta
hasta un
un valor
valor máximo
máximo
señal analógica
varía continuamente
tensión o corriente.
corriente. La Figura
Figura 6.31 ilustra
ilustra una
una situación
situación típica
típica en la cual
cual la unidad
unidad de
de tensión
procesamiento
digital o sistema
sistema tiene
tiene entradas
entradas y salidas analógicas.
analógicas. La entrada
entrada a la izquierda
izquierda
procesamiento digital
una tensión
tensión continua
continua que
que varía
varía de O a 5 V. El codificador
codificador especial,
especial, denominado
denominado conversor
conversar
es una
analágico-digital (conversor
(conversor A/D),
A/D), traduce
traduce la entrada
entrada analógica
analógica a información
información digital. En la
analógico-digital
parte
salida del sistema
sistema digital
digital mostrado
mostrado en la Figura
Figura 6.31
6.31,, un
un decodificador
decodificador especial
especial traduce
traduce
parte de salida
entrad.
la tabl
amplifi
Alg
lineari:
binaria
ticas es
resoluc
COl
ducido
8 bits .
muestr
CIRCUITOS INTEGRADOS
CIRCUITOS
INTEGRADOS TTL Y CMOS: CARACTERISTICAS
CARACTERISTICAS E INTERFACES
INTERFACES
149
+5
+5 V
Conversor
Conversor
ce el
nsistor
AjD
AjD
analógica
Figura 6.31.
6.31.
~==~
Sistema
Sistema
digital
digital
Utilización
Utilización de conversores A/D
A/D y D/A
D/A
en
en un
un sistema
sistema electrónico.
bador
motor/
ersor)
ira del
Para
. Una
. imo
ad de
uierda
versor
En la
aduce
la información
información digital a una
una tensión
tensión analógica.
analógica. Este decodificador
decodificador se denomina
denomina conversor
conversar
digital-analágico (conversor
(conversor DI
DI A).
digital-analógico
La tarea
tarea de un
un conversor
conversor DI
DI A es transformar
transformar una
una entrada
entrada digital
digital en una
una salida
salida analógica.
analógica.
Figura 6.32a
6.32a ilustra
ilustra la función
función del conversor
conversor D/A.
D/A. Se introduce
introduce un
un número
binario en
La Figura
número binario
las entradas
entradas de la izquierda
izquierda con
con una
una tensión
tensión de salida
salida correspondiente
correspondiente a la derecha.
derecha. Como
Como
con
con otros
otros trabajos
trabajos de electrónica,
electrónica, es bueno
bueno definir
definir exactamente
exactamente las entradas
entradas y salidas
salidas
esperadas
esperadas del sistema.
sistema. La tabla
tabla de verdad
verdad de la Figura
Figura 6.32b
6.32b detalla
detalla un
un conjunto
conjunto de posibles
posibles
entradas
D/A.
entradas y salidas
salidas para
para el conversor
conversor DI
A.
Considerar
Considerar la tabla
tabla de verdad
verdad de la Figura
Figura 6.32b
6.32b para
para el conversor
conversor DI
DI A. Si cada
cada una
una de
las entradas
)
O
V,
como
se
define
en la
entradas está en el nivel BAJO,
BAJO, la tensión
tensión de salida
salida (V
(Vout
)
es
como
define
out
tabla. La fila 2 muestra
muestra exactamente
exactamente la entrada
entrada del 1 (A)
(A) activada
activada por
por un
un nivel
fila 1 de la tabla.
ALTO. Con
Con la entrada
entrada LLLH
LLLH (0001),
(0001), la salida
salida del conversor
conversor DI
D/AA es 1 V. La fila 3 muestra
muestra
ALTO.
solamente
solamente activada.la
activadala entrada
entrada B (0010).
(0010). Esto
Esto produce
produce una
una salida
salida de 2 V. La fila 5 muesmuestra
100). Esto
tra sólo activada
activada la entrada
entrada C (O
(O100).
Esto mantiene
mantiene una
una salida
salida de 4 V. La fila 9 muestra
muestra
activada
activada solamente
solamente la entrada
entrada D (1000);
(1000); esto produce
produce una
una salida
salida de 8 V del conversor
conversor D/A.
D/A.
Observar que
que las entradas
entradas (D, C, B, A)
para que
que un
un nivel
nivel ALTO
ALTO en la entrada
entrada
OlJservar
A) tienen
tienen peso
peso para
genere una
una salida
salida de 8 V
V Y
Y un
un nivel ALTO
ALTO en la entrada
entrada A produzca
produzca solamente
solamente una
una
D genere
para la
salida
salida de 1 V. El peso
peso relativo
relativo de cada
cada entrada
entrada está dado
dado por
por 8 para
para la entrada
entrada D, 4 para
entrada
entrada C, 2 para
para la entrada
entrada B, y 1 para
para la entrada
entrada A en la Figura
Figura 6.32a.
6.32a.
Un
Un sencillo
sencillo conversor
conversor DI
DI A consta
consta de dos partes
partes funcionales.
funcionales. La Figura
Figura 6.32a
6.32a muestra
muestra un
un
diagrama
diagrama de bloques
bloques de un
un conversor
conversor DI
DI A. El conversor
conversor está dividido
dividido en una
una red de
resisto
res y un
resistores
un amplificador
amplificador sumador.
sumador. La red
red de resistores
resistores pondera
pondera adecuadamente
adecuadamente las
entradas
entradas 1,
1, 2,
2, 4 Y
Y 8, Y
Y el amplificador
amplificador sumador
sumador escala
escala la tensión
tensión de salida
salida de acuerdo
acuerdo con
con
tabla de verdad.
verdad. Un
Un amp
amp op, o amplificador
amplificador operacional,
operacional, se utiliza
utiliza normalmente
normalmente como
como
la tabla
amplificador de suma.
suma.
amplificador
Algunas especificaciones
especificaciones importantes
importantes de los conversores
conversores DI
DI A comerciales
comerciales son resolución,
resolución,
Algunas
linearidad, tiempo
tiempo de establecimiento,
establecimiento, disipación
disipación de potencia,
potencia, tipo
tipo de entrada
entrada (binaria,
(binaria,
linearidad,
binaria complementada,
complementada, y signo y magnitud),
magnitud), tecnología
tecnología (TTL,
(TTL, CMOS
CMOS o ECL) y caracteríscaracterísbinaria
ticas especiales.
especiales. Un
manual referencia
referencia más
más de cien Cl
Cl conversores
conversores D/A'diferentes
que tienen
tienen
ticas
Un manual
D/A"diferentes que
resoluciones de 4 a 18 bits.
resoluciones
Considerar el diagrama
diagrama de bloques
bloques simplificado
simplificado de un
un conversor
conversor comercial
comercial A/D
reproConsiderar
A/D reproducido en la Figura
Figura 6.33a.
6.33a. Este es el conversor
conversar A/D
compatible con el microprocesador
microprocesador de
ducido
A/D compatible
líneas de control
control indican
indican al conversor
conversor A/D
ADC0804 que
que primero
primero
8 bits ADC0804.
ADC0804. Las líneas
A/D ADC0804
muestree y digitalice
digitalice la tensión
tensión analógica
analógica de entrada.
entrada. Segunda,
Segundo, las líneas
líneas de control
control indican
indican al
muestree
150
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Entradas
binarias
1 1
8 4
DeBA
eonversor
'- -
O/A
Salida
analógica
-
Red de
resistores
!Amplificado
de suma
@-...,~
(a)
Diagrama de bloques
Entrada binaria
Fila
l
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
D
(8)
o
o
o
o
o
o
o
o
1
1
1
1
1
1
1
1
e
Salida
analógica
B
(2)
A
(1)
o
o
o
o
o
o
o
o
1
1
1
o
1
1
l
1
o
o
o
1
1
o
1
2
3
4
5
6
1
7
o
o
o
o
o
o
o
1
1
o
o
o
o
1
1
o
8
9
10
11
12
13
14
15
(4)
1
1
1
1
1
1
1
1
1
1
V
OU!
(b) Tabla de verdad
Figura 6.32.
Conversar DjA.
conversor AjD que genere la salida binaria de 8 bits. La salida de 8 bits será directamente
proporcional a la tensión analógica de entrada. Si la tensión de entrada fuese 5 V, la salida binaria sería 11111111, pero si la tensión de entrada fuese O V, la salida binaria
sería 00000000.
Un diagrama de patillas del CI conversor AjD ADC0804 se muestra en la Figura 6.33b.
El CI ADC0804 es un conversor AjD de aproximaciones sucesivas CMOS de 8 bits que se
diseña para que opere con el microprocesador 8080A sin interfaz extra. El tiempo de
conversión del CI ADC0804 es menor de 100 us, y todas las entradas y salidas son compatibles TTL. Opera con una fuente de alimentación de 5 V, Y puede manejar un rango
completo de entradas analógicas de O a 5 V entre las patillas 6 y 7. El CI ADC0804 tiene un
generadc
Figura 6
En h
AjDAD
ciómetro
analógie
1
"
lli
x ~
igual a l
en binar
La tr
mostrad,
100 fls n
5.000 ea
directam
ADC080
(
CIRCUITOS
INTEGRADOS
TTL Y CMOS: CARACTERISTICAS
E INTERFACES
151
+5 V
Entrada
analógica
Conversor
~5V
AjD
Salida" binaria
de 8 bits
Entrada
de control
(ADC0804)
(a)
es
RD
WR
CLKin
INTR
1", o l",e"!
CLKR
2
3
18 DBo(LSB)
4
17 DBI
5
ADC0804
16 DB2
Vin(+)
6
Vin(-)
7
14 DB4
AGND
8
13 DBs
9
12 DB6
10
11 DB7(MSB)
V rer/2
DGND
15 DB3
Vista superior
(b)
Figura 6.33.
CI conversar A/D de 8 bits ADC0804.
generador de reloj en el chip que sólo necesita un resistor y capacitor externo (véase
Figura 6.34).
En la Figura 6.34 se muestra un sencillo montaje de laboratorio utilizando el conversor
A/D ADC0804. La tensión analógica de entrada se obtiene entre la parte móvil del potenciómetro de 10 kQ Y tierra. La resolución del conversor A/D es
analógica
mente
la sainaria
6.33b.
ue se
po de
omparango
ne un
(_1_ X 5 V
255
a escala completa
= 0.02
(5 V en este ejemplo).
V), la salida binaria aumenta
iss (2
8
-
1) de la tensión
Por cada incremento
de 0,02 V
en 1. Además, si la entrada analógica es
igual a U.I V, la salida binaria será 00000101 (0.1 V /0.02 V = 5, Y el decimal 5 = 00000101
en binario).
La transición de ALTA a BAJA del pulso de reloj en la entrada WR del CI ADC0804
mostrada en la Figura 6.34 comienza el proceso de conversión. La salida binaria aparece
100 us más tarde en los indicadores de la derecha. Este conversor A/D puede hacer más de
5.000 conversiones por segundo. Las salidas son buffers de tres estados, así pueden conectarse
directamente al bus de datos del sistema basado en microprocesador. El conversor A/D
ADC0804 tiene una salida de interrupción (INTR, véase patilla 5, Figura 6.33b) que indica al
152
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
6.57. P
+5 V
lndicadores binarios
de salida
+5 V
n
20
V+
Tensión analógica
de entrada
7
•....----c>------'-l Vin ( -
DB7!1
DB .~1-=2
__
---.J
6
DB5:1"1~3~ __
)
_____l
Conversor DB 14
Comienza 3 -- AfD de
4i!-!Ic:!5------.J
'.
WR 8 bi
DB3~-------.J
la conversión
ItS
16
r--_~1~9CLR
DB21-=----------'
T
DBI~I~7-----------l
r
10 kn
t-- __
ADC0804 DBo~I~8-------------.J
...:..¡4CLK
en AGND
150
'F
es Rfj
1
2
DGND
8
10
s
Figura 6.34. Montaje de un circuito de test con el CI
conversor AjD de 8 bits ADC0804.
p
p
p
sistema microprocesador cuándo termina la conversión analógica a digital. Se necesitan
interrupciones en los sistemas de microprocesador cuando se interconectan dispositivos
asíncromos muy «lentos», como por ejemplo, un conversor AjD, a dispositivos síncronos
«muy rápidos», como por ejemplo, un microprocesador.
Especificaciones importantes de los conversores AjD comerciales son resolución, linearidad,
tiempo de conversión, disipación de potencia, tipo de salida (binaria, decimal, binaria complementada, signo y magnitud, paralela, serie) y características especiales. Un manual referencia
cientos de CI conversores AjD diferentes con resoluciones entre 8 y 20 bits. Comercialmente
se dispone de conversores AjD con salidas decimales (igual que los CI de los voltímetros
digitales) con resoluciones de 3lh y 4lj2 dígitos.
6.58.
S
VI
6.59.
6.55.
Explicar la diferencia fundamental
ta
RESUELTOS
entre conversores AID y DIA.
6.61.
A
Sé
Un conversor AfD cambia una tensión analógica en una salida digital proporcional (habitualmente binaria). Un conversar DfA transforma una entrada digital (normalmente binaria) en una tensión analógica de
salida proporcional.
Un sencillo conversor DIA consta de dos partes funcionales,
cador
.
E
S
Solución:
6.56.
E
S
6.60.
PROBLEMAS
A
u
una red de
S,
y un amplifi-
L
es
Solución:
Un sencillo conversor DfA consta de dos partes funcionales, una red de resistores y un amplificador de
suma.
6.62.
E
CIRCUITOS
6.57.
INTEGRADOS
TTL Y CMOS: CARACTERISTICAS
Acudir a la Figura 6.32b. Listar la tensión de salida (Vout) para cada combinación
mostradas en la Figura 6.35.
153
de entradas
Entradas
(1)
L
(2)
~
---.r-
(4)
A
B
e
Conversar
D/A
Vout
?
D
S
(8)
j
Figura 6.35.
g
f
e
e
a
Problema del tren de pulsos del conversar DIA.
Solución:
Las salidas analógicas (VOUl) del conversar D/A en la Figura 6.35
pulso a = 2 V
pulso d = 13 V
pulsog = O V
pulso j =
pulso b = 9 V
pulso e = 1 V
pulso h = 15 V
pulso k =
pulso e = 6 V
pulso f = 8 V
pulso i = 5 V
pulso 1 =
6.58.
E INTERFACES
Acudir a la Figura 6.32a. El amplificador
un
(multiplexor, amp op).
son como sigue:
11 V
3V
7 V
de suma en un conversor
DjA normalmente
es
Solución:
Un amp op (amplificador operacional)
versar D/A igual que en la Figura 6.32a.
6.59.
El el ADe0804
normalmente
se utiliza como amplificador
es un conversor A/D con una salida
de suma en un con-
(paralela, serie).
Solución:
El CI ADC0804 es un conversar A/D con salidas paralelas de tres estados que pueden conectarse directamente. al bus de datos de un microprocesador.
6.60.
El el ADe0804
tiene una resolución de
(4, 8, 12) bits.
Solución:
El conversar A/D ADC0804 tiene una resolución de 8 bits, o 1 de 255 (28
6.61.
ma-
-
1
= 255).
Acudir a la Figura 6.34. Si la tensión de entrada es 2 V, la salida binaria del conversor A/D
sería el binario
.
Solución:
de
El cálculo es como sigue:
2V
0.02 V = 100
lifi-
decimal 100 = 01100100 en binario
La salida binaria del conversar A/D mostrado en la Figura 6.34 es 01100100 cuando la tensión de entrada
es 2 V.
de
6.62.
El el ADe0804
(es, no es) compatible con sistemas basados en microprocesador.
.
----------------------------------------------------------------------------------------------------~---154
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Solución:
6.73.
El CI conversor A/D ADC0804 es compatible con sistemas basados en microprocesador. Tiene salidas
en buffers de tres estados, entradas de control compatibles con microprocesadores y una salida de interrupción.
6.63.
El conversor AjO AOC0804 tiene un tiempo de conversión de aproximadamente
(micro, nano) segundos.
100
_
Solución:
J
1,
}
6.74.
6.75.
El CI ADC0804 tiene un tiempo de conversión de menos de 100 us (microsegundos).
6.64.
El conversor AjO AOC0804 opera
un microprocesador.
(a la misma velocidad que, con más lentitud que)
6.76.
1
t
}
Solución:
Los conversores A/D operan con más lentitud que los microprocesadores y por tanto utilizan una
interrupción para indicar al sistema cuándo están preparados para enviar datos válidos.
6.77.
J
}
PROBLEMAS SUPLEMENTARIOS
6.65.
Un grupo compatible de CI digitales que se pueden conectar directamente
sistema digital se dice que forman una
.
Res.
para formar un
familia.
6.78.
6.66.
Los CI digitales de las familias ~
Res.
(a) TTL,
y~
son los más populares.
(b) CMOS.
6.79.
6.67.
Un CI que contiene de 12 a 99 puertas equivalentes se define como
Res.
(LSI, MSI, SSI).
MSL
Acudir a la Figura 6.1a. Una entrada de 2.1 V al inversor TTL es un
Res.
(O, 1) lógico.
l.
Acudir a la Figura 6.1a. Una salida de 2.1 V del inversor TTL es una salida lógica
Res.
Una salida de 2.1 V del inversor TTL se define como una salida prohibida
defectuoso o que tiene una carga demasiado grande en la salida.
.
y se debe a un CI
6.71.
L:
¿Qué es el retardo de propagación de un CI digital?
ve
Res.
R,
El tiempo que tarda la salida en cambiar después de que la entrada haya cambiado de estado lógico.
El retardo de propagación para los modernos CI digitales puede variar de 1.5 a 125 ns.
6.83.
L:
R,
6.84.
L:
¿Cuál es el «fan-out» de un CI digital?
Res.
6.72.
L
ec
R,
6.82.
6.70.
L
R,
6.81.
6.69.
A
R
6.80.
6.68.
A
R
El número de cargas paralelas que pueden conectarse a la salida de un CI digital.
La familia de CI CM OS se caracteriza por su
Res.
bajo.
(alto, bajo) consumo de potencia.
fu
RE
CIRCUITOS
CMOS: CARACTERISTICAS
E INTERFACES
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
TTL Y CMOS:
CARACTERISTICAS
INTERFACES
6.73.
6.73.
155
as
Acudir
6.1h. Una
Acudir a la Figura
Figura6.1b.
Una entrada
entrada de 1 V
Valal inversor
inversor CMOS
CM OS se considera
considera un
un ___ (O,
(0,1)1)
lógico.
lógico.
p-
R
es. O o nivel BAJO.
Res.
BAJO.
6.74.
6.74.
¿Qué
sub familia
¿Qué sub
familia TTL
TTL es mejor
mejor con
con respecto
respecto al consumo
consumo de potencia?
potencia?
R
es. la TTL
Res.
TTL de baja
baja potencia
potencia (véase Figura
Figura 6.6b).
e)
6.75.
6.75.
Listar los tres tipos
tipos de salidas
salidas TTL.
TTL.
Listar
R
es.
«totem
pole»,
colector
abierto,
Res. «totem pole», colector abierto, tres estados.
estados.
6.76.
6.76.
dispositivos lógicos
lógicos de la serie ___ (5400,
(5400, 7400)
7400) son menos
menos caros
caros y se consideran
consideran de
Los dispositivos
tipo comercial.
comercial.
tipo
Res.
Res.
na
6.77.
6.77.
7400.
Acudir a la Figura
Figura 6.36. El fabricante
fabricante del Cl
CI mostrado
mostrado es ___ .
Acudir
Res.
National Semiconductor
Semiconductor Corporation
Corporation (véase
(véase logo).
logo).
R
es. National
n
Figura 6.36.
6.36.
el encapsulado
encapsulado DIP
DIP..
6.78.
6.78.
Acudir a la Figura
Figura 6.36. Se muestra
muestra un
un circuito
circuito integrado
integrado ___ (CMOS,
(CMOS, TTL).
TTL).
Acudir
Res.
TTL.
R
es. TTL.
6.79.
6.79.
Acudir a la Figura
Figura 6.36.
6.36. ¿Qué
¿Qué contiene
contiene el Cl
CI mostrado?
mostrado?
Acudir
Res.
cuatro puertas
puertas NAND
NAND de dos entradas
entradas (CI
(CI7400).
R
es. cuatro
7400).
6.80.
6.80.
Las letras
letras CMOS
CMOS significan
significan ___ .
Res.
metal-óxido semiconductor
semiconductor complementario.
complementario.
R
es. metal-óxido
6.81.
6.81.
familias ___ (CMOS,
(CMOS, TTL)
TTL) generalmente
generalmente son más
más aconsejables
aconsejables para
para utilizarlas
utilizarlas en
Las familias
equipos alimentados
alimentados por
por batería.
batería.
equipos
el
Res.
R
es.
6.82.
6.82.
(4000, 74HCOO) de Cl
CI CM
CMOS
más recomendables
recomendables para
para que
que operen
operen a alta
alta
Las series ___ (4000,
OS son más
velocidad.
velocidad.
Res.
ReS.
eo.
6.83.
6.83.
74HCOO.
74HCOO.
(4000, 7400)
7400) de Cl
CI pueden
pueden utilizar
utilizar una
una fuente
fuente de alimentación
alimentación de 10 V de.
Las series ___ (4000,
Res.
R
es.
6.84.
6.84.
CMOS.
CMOS.
4000.
4000.
familias ___ (CMOS,
(CMOS, TTL)
TTL) son
son más
más aconsejables
aconsejables para
para utilizarlas
utilizarlas cuando
cuando se dispone
dispone de
Las familias
fuentes de alimentación
alimentación no reguladas,
reguladas, como,
como, por
por ejemplo,
ejemplo, una
una batería.
batería.
fuentes
Res.
R
es.
CMOS.
CMOS.
156
6.85.
6.85.
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
Los CI
Cl de la familia
familia ___ (CMOS,
(CMOS, TTL)
TTL) son especialmente
especialmente sensibles
sensibles a las descargas
descargas estáticas
estáticas
y tensiones
transitorias.
tensiones transitorias.
Res.
Res. CMOS.
CMOS.
6.86.
6.86.
Si un
tiene la marca
un dispositivo
un CI
Cl tiene
marca 74C08,
74C08, es un
dispositivo ___ (CMOS,
(CMOS, TTL).
TTL).
Res.
Res. CMOS.
CMOS.
6.87.
6.87.
Acudir a la Figura
6.18c. Cuando
Cuando la salida
salida del
del inversor
inversor TTL
TTL alcanza
alcanza unos
luce el
Acudir
Figura 6.18c.
unos 3 V, luce
LEO
_ _ (verde,
rojo). Esto
Esto indica
un nivel
nivel lógico
BAJO).
LEO __
(verde, rojo).
indica un
lógico ___ (ALTO,
(ALTO, BAJO).
Res.
rojo, ALTO.
ALTO.
Res. rojo,
6.88.
6.88.
Acudir
Figura 6.18d.
nivel BAJO,
BAJO, el
Acudir a la Figura
6.18d. Cuando
Cuando la salida
salida del inversor
inversor TTL
TTL está
está en el nivel
transistor
no está) conduciendo
LEO ___ (no
transistor ___ (está, no
conduciendo y el LEO
(no luce,
luce, luce).
luce).
Res.
Res.
6.89.
6.89.
Acudir
Figura 6.15d.
buffer se utiliza
utiliza como
puerta CMOS
puerta
Acudir a la Figura
6.15d. El buffer
como interfaz
interfaz entre
entre la puerta
CMOS y la puerta
estándar
porque tiene
tiene ___ (menor,
mayor) corriente
estándar TTL
TTL porque
(menor, mayor)
corriente de salida
salida que
que el inversor
inversor CMOS
CMOS
estándar.
estándar.
Res.
Res.
6.90.
6.90.
6.92.
6.92.
6.93.
6.93.
Acudir a la Figura
que forman
forman el circuito
circuito eliminador
eliminador de rebotes
Acudir
Figura 6.27 b. Las puertas
puertas NANO
NANO que
rebotes se
conectan como
como un
cerrojo o ___ .
conectan
un cerrojo
Res. flip-flop
flip-flop RS.
Res.
RS.
Acudir a la Figura
6.28b. Las puertas
TTL 7403 tienen
salidas de colector
colector abierto
abierto que
que
Acudir
Figura 6.28b.
puertas NANO
NANO TTL
tienen salidas
requieren resistores
(pull-down, pull-up)
salidas de las puertas.
requieren
resistores de ___ (pull-down,
pull-up) en las salidas
puertas.
rebote.
rebote.
Acudir a la Figura
Cuando la salida
salida del inversor
inversor alcanza
alcanza el nivel
Acudir
Figura 6.29. Cuando
nivel ALTO,
ALTO, el transistransistor ___ (bloquea
(bloquea la corriente,
corriente, conduce
conduce la corriente)
corriente) y el zumbador
(está en silencio,
silencio,
tor
zumbador ___ (está
suena).
suena).
Res.
Res.
6.96.
6.96.
pull-up.
pull-up.
Cuando un
conmutador mecánico
cierra y se abre,
abre, los contactos
contactos no se hacen
deshacen
Cuando
un conmutador
mecánico se cierra
hacen o deshacen
limpiamente, generando
generando varios
cortos de tensión.
denomina ___ del conmuconmulimpiamente,
varios picos
picos cortos
tensión. Esto
Esto se denomina
tador.
tador.
Res.
Res.
6.95.
6.95.
buffers.
buffers.
Acudir
Figura 6.25b.
un conmutador
Acudir a la Figura
6.25b. El componente
componente S2 se considera
considera un
conmutador de entrada
entrada activa
activa en
nivel ___ (ALTO,
(ALTO, BAJO)
cerrar el conmutador
conmutador la entrada
entrada del inversor
inversor alcanza
alcanza
el nivel
BAJO) porque
porque al cerrar
el nivel
BAJO).
nivel ___ (ALTO,
(ALTO, BAJO).
Res.
ALTO, ALTO.
ALTO.
Res. ALTO,
Res.
Res.
6.94.
6.94.
mayor.
mayor.
En la Figura
Figura 6.16b
utilizan como
transistores) especiales
6.16b y e se. utilizan
como interfaces
interfaces ___ (buffers,
(buffers, transistores)
especiales
entre
puertas TTL
entre las puertas
TTL y CMOS.
CMOS.
Res.
Res.
6.91.
6.91.
no está, no luce.
luce.
conduce la corriente,
corriente, suena.
suena.
conduce
Acudir a la Figura
6.30a. EI
(diodo, relé) aísla la circuitería
circuitería lógica
lógica del circuito
circuito del motor
Acudir
Figura 6.30a.
El ___ (diodo,
motor
eléctrico de alta
alta tensión.
eléctrico
tensión.
Res.
Res.
relé.
6.97.
Ac
tor
Re~
6.98.
Un
der
Res
6.99.
Un
der
Res
6.100.
ACl
ent
Res
6.101. La
Res
6.102. Un
Res
6.103. La
taje
Res
6.104. EII
Res
6.105.
ACI
Res
6.106.
ACI
con
Res
6.107. El (
Res.
,\
CIRCUITOS
TTL Y CMOS: CARACTERISTICAS
INTERFACES
CIRCUITOS INTEGRADOS
INTEGRADOS TTL
CARACTERISTICAS E INTERFACES
estáticas
6.97.
6.97.
Acudir a la Figura
Figura 6.30a.
6.30a. Cuando
Cuando la salida
salida del inversor
Acudir
inversor alcanza
alcanza el nivel
nivel BAJO,
BAJO, el transistransistor
conduce la corriente),
corriente), los contactos
contactos del relé
normalmente
tor ___ (bloquea
(bloquea la corriente,
corriente, conduce
relé normalmente
___
(cerrados,
motor eléctrico
eléctrico ___ (no
opera, opera).
opera).
___
(cerrados, abiertos)
abiertos) se cierran
cierran y el motor
(no opera,
Res.
Res.
6.98.
6.98.
luce el
AJO, el
puerta
CMOS
bloquea
cerrado, no opera.
opera.
bloquea la corriente,
corriente, normalmente
normalmente cerrado,
Un decodificador
decodificador especial
especial que
interconecta un
sistema digital
una salida
salida analógica
Un
que interconecta
un sistema
digital y una
analógica se
denomina
denomina ______ .
Res.
6.99.
6.99.
157
157
conversor
conversor DjA.
D/A.
Un
interconecta una
y 'un sistema
digital se
Un codificador
codificador especial
especial que
que interconecta
una entrada
entrada analógica
analógica yun
sistema digital
denomina
denomina ______ .
Res.
conversor
conversor AjD.
A/D.
6.100. Acudir
Acudir a la Figura
Figura 6.32b.
6.32b. Una
Una salida
salida de 6 V
6.100.
Y del conversor
conversor DjA
D/A podría
podría ser generada
generada sólo por
por la
entrada
entrada binaria
binaria ___ .
Res.
00110.
110.
6.101.
6.101. La abreviatura
abreviatura amp
amp op significa
significa ______ .
Res.
R
es.
amplificador operacional.
operacional.
amplificador
6.102.
un(a) _ _____ .
6.102. Un
Un voltímetro
voltímetro digital
digital es una
una aplicación
aplicación de un(a)
Res. conversor
AjD.
conversor A/D.
ctiva en
alcanza
6.103.
A/D puede
puede darse
darse como
como el número
número de ~~ o como
como porcenporcen6.103. La resolución
resolución de un conversor
conversor AjD
taje~.
taje~.
Res.
bits,
(a) bits,
resolución.
(b) resolución.
6.104. El conversor
conversor A/D
AjD ADC0804
ADC0804 tiene
tiene una
salida ___ (BCD,
(BCD, binaria)
6.104.
una salida
binaria) de 8 bits.
bits.
botes se
R
es.
Res.
binaria.
binaria.
6.105. Acudir
Acudir a la Figura
Figura 6.34. Si la tensión
tensión de entrada
salida binaria
sería ___ .
6.105.
entrada es de 3 V,
Y, la salida
binaria sería
R
es. 10010110
en binario).
binario).
Res.
10010110 (3 VjO.02
V/0.02 = 150 = 10010110
10010110 en
erto que
6.106.
resistor de 10 kQ
kQ Y el capacitor
pF están
están asociados
asociados
6.106. Acudir
Acudir a la Figura
Figura 6.34.
6.34. El resistor
capacitor de 150 pF
con ___ (el reloj, la fuente
fuente de alimentación)
alimentación) del Cl
Cl conversor
conversor AjD
A/D ADC0804.
ADC0804.
con
R
es.
Res.
eshacen
conmu-
transissilencio,
el motor
reloj.
6.107.
conversion A-a-D
A-a-D de ___ .
6.107. El Cl ADC0804
ADC0804 usa
usa la técnica
técnica de conversion
Res.
las aproximaciones
aproximaciones sucesivas.
sucesivas.
Capítulo 7
e
El traba
número
a BCD s
salidas a
salida. E
como m
CONVERSION DE CODIGOS
7.1.
7.2.
INTRODUCCION
Una aplicación de las puertas lógicas en los sistemas digitales es la de conversores de códigos.
Los códigos más usados son el binario BCD (8421), octal, hexadecimal y, por supuesto,el
decimal. Gran parte del «misterio» que rodea a las computadoras y demás sistemas digitales
proviene del lenguaje no familiar de los circuitos integrados. Los dispositivos digitales pueden
procesar solamente los bits 1 y O. Sin embargo, es difícil para las personas comprender
grandes cadenas de 1 y O. Por esa razón, se necesitan los conversores de código para traducir
el lenguaje de la lgente al lenguaje de la máquina.
Considerar el sencillo diagrama de bloques de una calculadora manual en la Figura 7 .1.
El dispositivo de entrada (a la izquierda) es el teclado. Entre el teclado y la unidad central
de tratamiento (CPU) de la calculadora hay un codificador, que traduce el número decimal
pulsado en el teclado a código binario, como por ejemplo código BCD (8421). La CPU
realiza su operación en binario y produce un resultado en código binario. El decodificador
traduce el código binario de la CPU a un código especial que hace que luzcan los segmentos
adecuados en el visualizador de siete segmentos. El decodificador, por tanto, traduce del
binario al decimal. El codificador y decodificador de este sistema son traductores electrónicos de código. El codificador puede ser considerado como un traductor del lenguaje de la
gente al lenguaje de la máquina. El decodificador hace lo opuesto; traduce el lenguaje de
la máquina al lenguaje humano.
Entrada
000
000 --000
0
Teclado
Figura 7.1.
Salida
Codificador
r-----
Unidad
central de
tratamiento
r-----
Decodificador
--- Ir
O
Visualizador
decimal
Diagrama básico de bloques de una calculadora.
El di;
Figura 7.
y salidas,
los de las
se activa
para vol'
codificad
(en D, e
Cuando
decirse q
El COi
prioridad
de verda:
verdad e
salidas fl
BCD de
la entrad,
D,
e,
B,
1001, qu:
La se
marcada¡
en ALTl
-
---------------------~------------------------------------~~
CONVERSION DE CODIGOS
7.2.
159
CODIFICACION
El trabajo del codificador en la calculadora consiste en traducir una entrada decimal a un
número BCD (8421). El diagrama lógico, en forma simplificada, de un codificador decimal
a BCD se muestra en la Figura 7.2. El codificador tiene diez entradas a la izquierda y cuatro
salidas a la derecha. El codificador puede tener una entrada activa, que produce una única
salida. En la Figura 7.2 está activada la entrada decimal 7 que produce la salida BCD 0111,
como muestran los indicadores de salida BCD de la derecha.
Indicadores de salida BeD
8
4
2
1
o
Entradas
decimales
Activada
Figura 7.2.
1
2
3
4
5
6
7
8
9
Codificador
D
e
B
A
Símbolo lógico para un codificador decimal a BeD.
El diagrama de bloques de un codificador comercial decimal a BCD se muestra en la
Figura 7.3a. Las características menos usuales son los pequeños circulitos en las entradas
y salidas, los de las entradas significan que están activadas por O lógicos, o niveles BAJOS,
los de las salidas significan que éstas, normalmente, están en ALTA, o 1 lógico, pero cuando
se activan, están en el nivel BAJO, o O lógico. Se han añadido cuatro inversores al circuito
para volver a invertir la salida a su forma normal. Otra característica poco habitual del
codificador es que no hay entrada cero. Una entrada decimal O significa una salida 1111
(en D, e, B y A), que es verdadera cuando todas las entradas (1-9) están desconectadas.
Cuando las entradas no están conectadas, se dice que están flotando. En este caso puede
decirse que están flotando en ALTA.
.
El codificador representado en la Figura 7.3 se denomina comercialmente codificador de
prioridad de 10 a 4 líneas. Este dispositivo TTL se conoce como codificador 74147. La tabla
de verdad del codificador 74147 se da en la Figura 7.3b. La primera línea de la tabla de
verdad es para cuando no hay entradas. Cuando todas las entradas flotan en ALTO, las
salidas flotan en ALTO, lo cual es interpretado como 0000 por los indicadores de salida
BCD de la Figura 7.3a. La segunda línea de la tabla de verdad de la Figura 7.3b muestra
la entrada decimal 9 activada por un nivel BAJO, o O, lo que produce LHHL en las salidas
D, e, B, A. Esta salida la invierten los cuatro inversores, y en los ,indicadores BCD se lee
1001, que es la representación BCD del decimal 9.
La segunda línea de la tabla de verdad de la Figura 7.3b muestra las entradas 1 a 8
marcadas con X. Una X en la tabla significa irrelevante. Una entrada irrelevante puede estar
en ALTA o BAJA. Este codificador tiene una característica de prioridad, que activa el
Figura 7.3.
Codificador comercial de prioridad decimal a BCD TTL 74147.
o
J
I
7.1.
I
I
A
7.2. I
¡:
S
e
e
B
7.3.
I
d
S
7.4.
e
S
a
S
7.5. A
S
; 9
Figura 7.4.
~~ __L-~======~2
D
Diagrama lógico del codificador de prioridad 74147 decimal a BCD.
7.6. S
(,
S
CONVERSION DE COmGOS
idas
B
A
H
H
H
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
L
161
número mayor que tenga una entrada en BAJA. Si los niveles BAJOS estuviesen en las
entradas 9 y 5, la salida sería 1001, correspondiente al 9 decimal. El codificador activa la
salida que corresponde al mayor número de entrada.
El diagrama lógico del codificador 74147, según indica Texas Instruments, Inc., está en
la Figura 7.4, donde se muestran las 30 puertas del CI TTL 74147. Primero tratar de activar
el 9 decimal en la entrada decimal 9 (nivel BAJO en la entrada 9). Esta entrada a O la
invierte el inversor 1, y se aplica a las puertas NOR 2 y 3, que se activan entonces, dando
una salida en BAJA. Las puertas NOR 4 y 5 se desactivan por la presencia de O en las
entradas de las puertas AND (de la 7 a la 18) desactivadas. Estas puertas AND están
desactivadas por los O de sus entradas inferiores, producidos por la puerta NOR 6. Las
puertas AND (de la 7 a la 18) aseguran que tenga prioridad sobre las demás la entrada
decimal correspondiente al número mayor.
También se dispone de codificadores con tecnología CMOS. El codificador de prioridad
de 10 a 4 líneas 74HC147 es uno de los muchos CI DIP que tiene National Semiconductor
Corporation en su serie 74HCOO.
PROBLEMAS
7.1.
El codificador 74147 traduce el código
RESUELTOS
(decimal, Gray) a código
(BCD, octal).
Solución:
El 74147 traduce del código decimal al BCD.
7.2.
En un instante dado, un codificador
produce(n) una única salida.
puede tener
(una, varias) entrada(s)
activa(s) que
Solución:
Por definición un codificador tendrá sólo una entrada activada en cualquier instante. Si aparecen varias
entradas activadas por niveles BAJOS, el número decimal mayor es codificado por la unidad, tal como hace
el codificador 74147.
7.3.
En la Figura 7.3a, si la entrada 3 se activa con un nivel
de salida BCD aparecerán
(cuatro bits).
(ALTO, BAJO), en los indicadores
Solución:
Un nivel BAJO en la entrada 3 producirá 0011 en los indicadores de salida.
7.4.
Si las entradas 4 y 5 se activan con niveles BAJOS, en los indicadores de salida de la Figura 7.3a
aparecerán
(cuatro bits).
Solución:
El codificador 74147 da prioridad a la entrada 5, produciendo
7.5.
Acudir a la Figura 7.4. Para activar la entrada
la salida 0101 en los indicadores BCD.
1 se necesita un
(0, 1) lógico.
Solución:
Para activar cualquier entrada del codificador 74147 se necesita un O lógico.
7.6.
Suponer que solamente se activa la entrada 1 en el circuito de la Figura 7.4. La salida
_
(A, B, e, D) estará en BAJA debido a que la puerta AND 18 está
(activada, inhabilitada).
Solución:
La salida estará en BAJA porque la puerta AND está activada por todos los I de sus entradas.
162
7.7.
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Listar las salidas de los indicadores BCD para cada uno de los ocho pulsos de entrada mostrados
en la Figura 7.5. (Recordar la característica de prioridad, que activa el número mayor que tiene
una entrada en BAJA.)
Solución:
Los indicadores mostrarán las siguientes salidas BCD (8421):
pulso a = 0000
pulso e = 0001
pulso e = 0111
pulso 9 = 0011
pulso b = 0111
pulso d = 1001
pulso f = 0101
pulso h = 0000
Indicadores de salida BCD
842
1
1
2
3
4
5
Codifi·
cador
A
7
8
Figura 7.5.
e
B
6
9
D
El cód
de sali
línea d
a las lí
en la 1
Iucienc
BCD e
Un
tivo Tl
están é
entrad,
diez sa
que la:
activan
los ind
salida.
La
represe
(74147)
Problema del tren de pulsos del codificador.
LLLL
comple
decima
el decir
que se
Este de
en el n
COI
7.3.
DECODIFICACION:BCD
A DECIMAL
represe
inválidi
Un decodificador puede considerarse
lo opuesto de un codificador.
Para invertir el proceso
descrito en la Sección 7.2 habría que fabricar un decodificador
que convirtiese
el código
BCD a decimal. El diagrama de bloques de dicho decodificador
se muestra en la Figura 7.6.
seis últ
El e
Las ent
las entr
La
Indicadores de salida decimal
9 f----'
Entradas
BCD
Activada
A
B
Activada
e
D
Decofi.
cador
~~~~-=--=--=--=-~_...J
8
7
6 f--------'
el bit rr
decima
salidas
Sup
cuidad e
se obsei
5f---------~
entonce
4f----------------------'
de sus e
el diagr
están d
aliment
Divl
3~----------------------~
2~----------------------------'
1~--------------------------------'
O~----------------------------------~
CMOS
Figura 7.6.
Símbolo lógico para un decodificador BeD a decimal.
CONVERSION
DE CODIGOS
CONVERSION DE
CODIGOS
ados
tiene
ceso
'digo
7.6.
163
El código
Las diez
código (8421)
(8421) BCD
BCD es la entrada
entrada y está
está a la izquierda
izquierda del decodificador.
decodificador. Las
diez líneas
líneas
de salida
En cualquier
tiempo sólo está
una
salida se muestran
muestran a la derecha.
derecha. En
cualquier instante
instante de tiempo
está activada
activada una
línea
ver qué
línea de salida.
salida. Para
Para ver
qué salida
salida está
está activada,
activada, se conectan
conectan indicadores
indicadores (LED
(LED o lámparas)
lámparas)
a las líneas
= lugar
= lugar
líneas de salida.
salida. Las entradas
entradas B yy e
C (B =
lugar del 2, e
C =
lugar del 4) están
están activadas
activadas
en la Figura
hace que
que se active
muestra el indicador
Figura 7.6
7.6.. Esto
Esto hace
active la salida
salida decimal
decimal 6, como
como muestra
indicador 6
luciendo.
ninguna entrada,
Una entrada
luciendo. Si no se activa
activa ninguna
entrada, lucirá
lucirá el indicador
indicador de salida
salida cero.
cero. Una
entrada
BCD
BCD 0011 activará
activará el indicador
indicador de salida
salida 3.
Un
BCD a decimal
muestra en
en la Figura
Figura 7.7a. Este disposiUn decodificador
decodificador comercial
comercial BCD
decimal se muestra
disposiBCD a la izquierda
tivo
tivo TTL
TTL tiene
tiene el número
número 7442.
7442. Las cuatro
cuatro entradas
entradas BCD
izquierda del símbolo
símbolo lógico
lógico
están etiquetadas
etiquetadas con
con D, e
C,, B y A.
entrada D es la entrada
entrada del 8, Y
l. Las
están
A. La
La entrada
y la A la del l.
nivel ALTO.
ALTO. A la derecha
Figura 7.7a
entradas
entradas se activan
activan con
con el 1 lógico,
lógico, o nivel
derecha de la Figura
7.7a están
están las
diez salidas
pequeños circulitos
indican
salidas del decodificador.
decodificador. Los pequeños
circulitos conectados
conectados al símbolo
símbolo lógico
lógico indican
que
activas en BAJA.
BAJA. Normalmente
Normalmente están
están en
ALTA excepto
que las salidas
salidas son
son activas
en ALTA
excepto cuando
cuando se
activan.
diez inversores
para controlar
activan. Por
Por conveniencia
conveniencia se añaden
añaden diez
inversores al circuito
circuito para
controlar las luces
luces de
los indicadores
Una salida
indicadores decimales.
decimales. Una
salida activa
activa se invierte
invierte a 1 lógico
lógico en los indicadores
indicadores de
salida.
La primera
primera línea
La tabla
Figura 7.7b. La
tabla de verdad
verdad del decodificador
decodificador 7442
7442 está en la Figura
línea (que
(que
representa
muestra todas
todas las entradas
nivel BAJO
BAJO (L). Con
una entrada
representa el decimal
decimal O) muestra
entradas en el nivel
Con una
entrada
LLLL
BAJO (L). El inversor
LLLL (0000)
(0000) se activa
activa la salida
salida del O
O decimal
decimal al estado
estado BAJO
inversor inferior
inferior
complementa
nivel ALTO,
ALTO, lo cual
hace que
complementa esta salida
salida al nivel
cual hace
que luzca
luzca el indicador
indicador de la salida
salida
decimal
ninguno de los demás.
De igual
representa
decimal O, no luciendo
luciendo ninguno
demás. De
igual forma,
forma, la línea
línea quinta
quinta (que
(que representa
el decimal
BCD LHLL
LHLL (0100).
La salida
nivel BAJO,
BAJO,
decimal 4) muestra
muestra la entrada
entrada BCD
(0100). La
salida 4 es activa
activa en el nivel
que
Figura 7.7a,
haciendo que
decimal 4.
que se invierte
invierte en la Figura
7.7a, haciendo
que luzca
luzca el indicador
indicador de la salida
salida decimal
Este decodificador
tiene las entradas
nivel ALTO
ALTO y las salidas
decodificador entonces
entonces tiene
entradas activas
activas en el nivel
salidas activas
activas
en el nivel BAJO.
BAJO.
Considerar
Figura 7.7b. La entrada
HLHL (1010),
normalmente
Considerar la línea
línea 11
11 de la Figura
entrada es HLHL
(1010), YY normalmente
representa el 10 decimal.
decimal. Como
Como el código
código BCD
contiene este número,
esta entrada
entrada es
representa
BCD no contiene
número, esta
inválida
ninguna lámpara
inválida y no luce
luce ninguna
lámpara de salida
salida (ninguna
(ninguna salida
salida se activa).
activa). Observar
Observar que
que las
seis últimas
tabla de verdad
verdad muestran
muestran entradas
últimas líneas
líneas de la tabla
entradas inválidas
inválidas sin salidas
salidas activadas.
activadas.
El diagrama
BCD a decimal,
muestra en la Figura
diagrama lógico
lógico del decodificador
decodificador 7442,
7442, BCD
decimal, se muestra
Figura 7.8.
7.8.
Las entradas
entradas BCD
BCD están
están a la izquierda,
izquierda, y las salidas
salidas decimales
decimales a la derecha.
derecha. Las etiquetas
etiquetas de
las entradas
utilizadas antes.
entradas son ligeramente
ligeramente diferentes
diferentes de las utilizadas
antes.
La entrada
bit más
Ao es
entrada A3 es el bit
más significativo
significativo (MSB), o la entrada
entrada del 8. La entrada
entrada Aa
el bit
Las salidas
números
bit menos
menos significativo
significativo (LSB),
(LSB), o la entrada
entrada del l. Las
salidas están
están etiquetadas
etiquetadas con
con números
decimales.
BAJA, del decodificador
barras sobre
decimales. Las salidas,
salidas, activas
activas en BAJA,
decodificador aparecen
aparecen con
con barras
sobre las
salidas
salidas decimales
decimales (9,
(9, 8, etc.).
Figura 7.8. Si se sigue
Suponer
BCD LLLL
LLLL (0000)
Suponer la entrada
entrada BCD
(0000) en el decodificador
decodificador de la Figura
cuidadosamente
través de los inversores
cuidadosamente el camino
camino de las cuatro
cuatro entradas
entradas a través
inversores 12, 14, 16 Y 18,
se observa
puerta NAND
NAND 1 se aplican
produciendo
observa que
que a la puerta
aplican cuatro
cuatro 1 lógicos,
lógicos, que
que la activan
activan produciendo
entonces
puertas NAND
NAND están
por O
entonces un
un O
O lógico. Todas
Todas las demás
demás puertas
están inhabilitadas
in habilitadas por
O en alguna
alguna
de sus entradas.
forma análoga
podría verificarse
verificarse cada
entradas. De
De forma
análoga podría
cada combinación
combinación de entrada
entrada analizando
analizando
el diagrama
Figura 7.8. Las 18 puertas
puertas de la Figura
Figura 7.8
diagrama lógico del decodificador
decodificador 7442
7442 en la Figura
están
habitual, las conexiones
están dentro
dentro del CI denominado
denominado decodificador
decodificador 7442.
7442. Como
Como es habitual,
conexiones de
alimentación (V
(Vcc
GND) del CI no se indican
indican en el diagrama
diagrama lógico.
alimentación
cc y GND)
Diversos fabricantes
fabricantes disponen
disponen de decodificadores
decodificadores CMOS
CMOS BCD
decimal. Algunos
Diversos
BCD a decimal.
Algunos CI
CMOS
4028, 74C42
todos decodificadores
BCD a decimal.
CMOS representativos
representativos son el 4028,
74C42 y 74HC42,
74HC42, todos
decodificadores BCD
decimal.
164
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Indicadores de salida decimal
9
A
2
Entrada
BCD
Decodificador
B
4
6
5
4
3
2
1
e
8
8
7
D
(7442)
o
Diez inversores
(a) Indicadores de salida con símbolos lógicos
N.o
Línea
.:
Línea
Línea
Línea
Línea
Línea
1
2
3
4
5
Línea
Línea
Línea
Línea
Línea
6
Línea
Línea
Línea
Línea
Línea
Línea
H
=
O
1
2
3
4
7
5
6
8
7
Entradas
decimales
D
e
B
A
o
1
2
3
4
5
6
7
8
9
L
L
L
L
L
L
L
L
L
H
L
L
H
H
L
L
H
L
H
L
L
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
H
H
L
L
H
L
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
L
H
H
H
H
H
L
L
L
H
H
H
H
H
H
L
L
H
H
L
H
L
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
9
8
10
9
L
L
L
H
H
11
12 o
:9
13 :¡;
'>
14 •....
¡::
15
16
H
H
H
H
H
H
ALTO·
Salidas
BCD
L
=
7.8.
A,
ac
S(
7.9. A,
S(
nc
7.10.
e
el
BAJO
S(
(b) Tabla de verdad
Figura 7.7.
Decodificador excitador comercial BeD a decimal 7442.
7.11. A<
a,
CONVERSION
CONVERSION DE
DECODIGOS
CODIGOS
J
7.8. Diagrama
Diagrama lógico del
del
Figura 7.8.
BeD a decimal
decodificador BCD
decimal 7442.
7442.
)
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
7.8.
7.8.
165
165
Acudir
Acudir aa la
la Figura
Figura 7.7.
7.7. Cuando
Cuando las
las entradas
entradas A,
A, B
B Y
Y e están
están activadas
activadas por
por ___ (O,
(O, 1),
1), se
se
activará
(número decimal).
decimal).
activará la
la salida
salida ___ (número
Solución:
Solución:
Cuando
Cuando las
las entradas
entradas A,
A, BB YYe están
están activadas
activadas por
por 11 lógicos,
lógicos, se
se activará
activará lala salida
salida 7.7.
e
7.9.
7.9. Acudir
Acudir aa lala Figura
Figura 7.7.
7.7. Si
Si las
las entradas
entradas son
son HHHH
HHHH (1111),
(1111), ¿qué
¿qué salida
salida se
se activa?
activa?
Solución:
Solución:
La
La entrada
entrada HHHH
HHHH (1111)
(1111) eses una
una entrada
entrada BCD
BCD inválida,
inválida, y,y, por
por tanto,
tanto, de
de acuerdo
acuerdo con
con lala tabla
tabla de
de verdad
verdad
no
activa ninguna
ninguna salida.
salida.
no sese activa
7.10.
7.10. Con
Con referencia
referencia aa lala Figura
Figura7.7,
7.7, elel indicador
indicador de
de salida
salida _ _ _ (número
(número decimal)
decimal) decimal
decimal lucirá
lucirá
cuando
cuando lala entrada
entrada sea
sea LHLH
LHLH (O101).
(O 101).
Solución:
Solución:
Una
el inversor
Unaentrada
entrada0101
0101 activa
activalalasalida
salida5.5.yyel
inversorilumina
iluminaelel indicador
indicador55dedesalida.
salida.
7.11.
7.11. Acudir
Acudir aa lala Figura
Figura7.8.
7.8. La
Lapuerta
puertanúmero
número _ _ _(número
(número decimal)
decimal) sese activa
activa cuando
cuando lala entrada
entrada
aa este
HLLL (1000).
(1000).
este circuito
circuito lógico
lógico esesHLLL
j
166
TEQRIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Solución:
Se activa la puerta NAND 9, produciendo
una salida BAJA en "8con una entrada HLLL (1000).
7.12. Listar la salida activa para cada uno de los pulsos de entrada mostrados en la Figura 7.9.
O
Ü
O
O
~--
O~
A
Decodificador
9
8
7
6
5
4
3
2
I
O
2
B
4
O
O
0--
e
8
O
j
O
O
h
g
O
O
f
e
Figura 7.9.
D
e
(7442)
a
Salida
Los vis
mento pue
incandescer
descarga d
Un visuali:
tensiones t
sobre Ionc
calculador:
brillo rojo
colores dis
los más pc
dispositivo
Como (
se tratará
conectada
I
Problema de la decodificación del tren de pulsos.
Solución:
Las salidas activas (salida
pulso a = 8
pulso b = 3
=
BAJA) para cada una de las entradas de la Figura 7.9 son las siguientes:
pulso e = (salida no activa)
pulso d = 9
7.4. ~CODIFICACION:
pulso e = 7
pulso f = O
pulso 9 = l
pulso h = l
pulso i = 4
pulso j = (salida no activa)
BCD A CODIGO DE SIETE SEGMENTOS
Una tarea común de un circuito digital es convertir el lenguaje máquina a números
decimales. Un dispositivo de salida muy utilizado para visualizar números decimales es el
visualizador de siete segmentos, mostrado en la Figura 7.1Oa. Los siete segmentos se marcan
con las letras de la a a la g. Las primeras diez visualizaciones, que representan los dígitos
decimales del O al 9, se muestran a la izquierda de la Figura 7.lOb. Por ejemplo, si lucen
los segmentos b y e del visualizador, aparece el decimal l. Si lucen los segmentos a, b y c,
aparece el decimal 7, etc.
Entradas
al
cátodo
a-+---+"...
b-+-.....;,;,o""
f
g-+----;:;;;;;
a
e
e
d-+--4 •.
(a) Indicación de segmentos
(b) Números decimales en el visualizador
Figura 7.10.
Visualizador de siete segmentos.
(b) Conexión d(
167
CONVERSION DE CODIGOS
Los visualizadores de siete segmentos se fabrican con diversas tecnologías. Cada segmento puede ser un delgado filamento que brille. A este tipo de visualizador se le denomina
incandescente, y es similar a una lámpara común. Otro tipo de visualizador es el de tubo de
descarga de gas, que opera a tensiones altas. Esta unidad da una iluminación anaranjada.
Un visualizador de tubo fluorescente da una iluminación verdosa cuando luce y opera con
tensiones bajas. El visualizador más moderno de cristal líquido (LCD) crea números negros
sobre fondo plateado. Los visualizadores LCD son extremadamente
populares en las
calculadoras manuales. El visualizador común de diodos emisores de luz (LED) produce un
brillo rojo característico cuando luce. Hay visualizadores LED que cuando lucen emiten
colores distintos del rojo. Los visualizadores LED, LCD y fluorescentes son, actualmente,
los más populares, pero los visualizadores de cristal líquido se utilizan en casi todos los
dispositivos operados por batería y de alimentación solar.
Como es bastante común y fácil de utilizar, el visualizador de siete segmentos tipo LED
se tratará con gran detalle. La Figura 7.11a muestra una fuente de alimentación de 5 V
conectada a un LED. Cuando el conmutador (SWl) está cerrado, la corriente fluye en el
LEO
~?~~+
r-YYY~-
SW1{
activa)
v..
1-
11
-=- GNO
.¡J
(a)
Entradas
al
cátodo
-=-
Operación de un diodo emisor de luz (LED)
a
a
b
f
ao---vwv-~a~------aa----~
Anodo
común
g
Anodo
común
15
d
-=- GNO
(b) Conexión del visualizador de siete segmentos LED
(e) Operación del visualizador de siete segmentos LEO
Figura 7.11.
168
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
circuito y luce el LED. Unos 20 mA (miliamperios) de corriente circulan por este circuito,
que es la corriente típica de un LED. El resistor de 150 n (ohmios) se coloca en el circuito
para limitar la corriente a 20 mA. Sin el resistor, el LED podría quemarse. Los LED pueden
soportar sólo 1.7 V a través de sus terminales. Al ser un diodo, el LED es sensible a la
polaridad. El cátodo (K) debe estar hacia la parte negativa (GND) de la fuente de alimentación y el ánodo (A) hacia la positiva.
Un visualizador LED de siete segmentos se muestra en la Figura 7.11b. Cada segmento
(de a a g) contiene un LED, como muestran los siete símbolos. El visualizador tiene todos
los ánodos conectados entre sí y salen por la parte derecha en una sola conexión (ánodo
común). Las entradas están a la izquierda y se dirigen a los distintos segmentos del
visualizador.
Para comprender cómo se activan y lucen los segmentos del visualizador, considerar el
circuito de la Figura 7.11 c. Si se cierra el conmutador, la corriente fluye desde tierra, a
través del resistor limitador, al segmento 6 del LED y sale por la conexión del ánodo común
hacia la fuente de alimentación. Solamente lucirá el segmento b.
Si, por ejemplo, se desea que aparezca el número decimal 7 en el visualizador de la
Figura 7.11 c, deben cerrarse los conmutadores a, b y e para que luzcan los segmentos a, b
y e del LED. De igual forma, si se desea que aparezca el decimal 5, deben cerrarse los
conmutadores a, c, d, f y g. Esos cinco conmutadores conectan a tierra los segmentos
adecuados para que aparezca el decimal 5 en el visualizador. Observar que una tensión de
tierra (lli\JA) activa a los segmentos de este visualizador LED.
Considerar el decodificador comercial de la Figura 7.12a. Este dispositivo TTL se denomina comercialmente decodificador/excitador
7447A BCD a siete segmentos. La entrada
es un número BCD de 4 bits, que se muestra a la izquierda (entradas A, B, e y D). El
número BCD se transforma en un ·código de siete segmentos que ilumina los segmentos
adecuados del visualizador LED de la Figura 7.11b. También se muestran tres entradas
extra en el símbolo lógico. La entrada de test de lámparas hará lucir todos los segmentos
para ver si son operativos. Esencialmente, las entradas de borrado desconectan todos los
elementos activados. Las entradas de borrado y de test de lámparas son activadas por
niveles de tensión BAJOS, como indican los pequeños circulitos de las entradas. Las
entradas BCD son activadas por 1 lógicos. El decodificador 7447 A tiene las salidas activas
en BAJA, como indican los pequeños circuitos en las salidas (a a g) del símbolo lógico de
la Figura 7.12a.
La operación del decodificador 7447 A se detalla en la tabla de verdad proporcionada
por Texas Instruments y mostrada en la Figura 7.12b. Considerar la línea 1 de la tabla de
verdad. Para que aparezca el O decimal en el visualizador, las entradas BCD (D, e, B y A)
deben ser LLLL. Esto activará (o pondrá en ON) los segmentos a, b, c, d, e y fpara formar
, el O decimal en el visualizador de siete segmentos. Observar que las entradas BCD inválidas
(decimales 10, 11, 12, 13, 14 y 15) no son números BCD; sin embargo, generan una única
salida, como se muestra en la tabla de verdad de la Figura 7.12b. Para la línea decimal 10,
entradas HLHL, la columna de salida indican que se activan las salidas d, e y g. Formando
así una pequeña c. Las únicas salidas de este decodificador para los decimales del 10 al 15
se muestran, tal y como aparecen en el visualizador de siete segmentos, a la derecha de la
. Figura 7.lOb. Observar que el 15 decimal produce un visualizador blanco (todos los segmentos en OFF).
En la Figura 7.13 se muestra un sistema decodificador práctico. Un número BCD se
introduce por la izquierda en el decodificador 7447 A. El decodificador activa las salidas
Decimal
o
función
O
I
2
3
4·
5
6
7
s
9
10
11
12
13
14
15
BI
RBI
I
n
H
=
nivel AL
Notas:
1. La
fui
de
2.
el
se)
3.
el
en
de
4. Ci
un
Fig
-r-
------------------------------------------------------------------
••••••••••••••••••••••••
a
A
to,
ito
en
la
n-
BCD
e
\
b
e
D
Entradas
Test de lámparas
to
os
do
del
Decodificador
B
N'm,m {
Salida
d
Código de siete segmentos
e
LT
Blanquear
BI/RBO
Blanquear
RB!
g
(7447)
(a) Símbolo lógico
Decimal
o
funciónLT
el
, a
Salidas
Entradas
Nota
BI/RBO
RBI
D
e
B
A
L
L
L
L
L
L
L
L
L
L
H
H
L
H
L
H
L
L
L
L
H
H
H
H
L
L
H
H
L
L
L
L
L
L
a
h
e
d
I!
f
g
H
H
H
H
ON
OFF
ON
ON
ON
ON
ON
ON
ON
ON
OFF
ON
ON
OFF
ON
ON
ON
OFF
ON
OFF
ON
OFF
OFF
OFF
OFF
OFF
ON
ON
L
H
L
H
H
H
H
H
OFF
ON
OFF
ON
ON
OFF
OFF
ON
ON
ON
ON
ON
OFF
ON
ON
OFF
OFF
OFF
ON
OFF
ON
ON
ON
OFF
ON
ON
ON
OFF
H
H
H
L
H
L
H
H
H
ON
ON
OFF
OFF
ON
ON
OFF
OFF
ON
ON
OFF
ON
ON
OFF
ON
ON
ON
OFF
ON
OFF
ON
ON
OFF
OFF
ON
ON
ON
ON
L
L
H
H
H
L
H
L
H
OFF
ON
OFF
OFF
ON
OFF
OFF
OFF
OFF
OFF
OFF
OFF
OFF
ON
ON
OFF
OFF
OFF
ÓN
OFF
ON
ON
ON
OFF
ON
ON
ON
OFF
L
L
H
OFF
OFF
OFF
ON
OFF
OFF
ON
OFF
OFF
ON
OFF
OFF
ON
OFF
OFF
ON
OFF
OFF
ON
ún
O
l
2
3
H
H
H
H
H
la
,b
los
tos
de
4
5
6
7
H
H
H
H
X
S
H
H
X
X
H
H
H
H
X
H
X
H
12
13
14
15
H
H
X
H
H
H
H
X
X
H
H
H H
H H
BI
RBI
1.1"
X
X
X
X
X
X
H
L
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
1
J
9
10
11
X
H
XI
H
H
H
OFF
ON
2
3
4
H = nivel ALTO, L = nivel BAJO, X = irrelevante
Notas:
ense
das
l. La entrada de borrado (Bl) debe estar abierta o mantenida en el nivel lógico ALTO cuando se desean las
funciones de salida O a 15. La entrada de borrado de rizado (RB!) debe estar abierta o en ALTA si no se
desea borrar ningún cero decimal.
2. Cuando se aplica el nivel lógico BAJO directamente a la entrada de borrado (Bl), todas las salidas de los
segmentos están en OFF sin tener en cuenta el nivel de las otras entradas.
3. Cuando la entrada de borrado de rizado (RBl) y las entradas A, B, C y D están en el nivel BAJO, con la
entrada de test de lámparas en ALTO, todos los segmentos de salida están en OFF y la salida de borrado
de rizado (RBO) va al nivel BAJO (condición de respuesta).
4. Cuando la entrada de borrado/salida de borrado rizado (Bl/RBO) se abre o mantiene en ALTA y se aplica
un nivel BAJO a la entrada de test de lámparas, todos los segmentos de salida están en ON.
(b) Tabla de verdad (Cortesía
Figura 7.12.
de Texas lnstruments,
[ne.)
Decodificador excitador comercial 7447 BCD a siete segmentos.
~_r
170
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
+5 V
I
v;.c
Entrada
2
-
b
Decodificador
e
e
d
-
e
8 -
D
4
e
(7447A)
GND
.r
'-
;1
d
BCD
Figura 7.13.
a
a
b
A
B
+5 V
,
,
So
Salida decimal
f
g
g
de
7.15. Ac
(DI
f--
Anodo
común
So.
7.16. Ac
(m
Sol
150n
de
Conexiones del decodificador y visualizador de siete segmentos.
adecuadas y permite que aparezca el número decimal correcto en el visualizador LED de
siete segmentos y ánodo común.
Suponer que las entradas al decodificador de la Figura 7.13 son LLLH (0001) -el
código del 1 decimal-. De acuerdo con la tabla de verdad del decodificador 7447A, esta
combinación de entradas pone en ON los segmentos b y e, formándose así el decimal 1.
Observar que cuando la tabla de verdad dice ON, significa que la salida del 7447A pasa al
estado activo BAJO. Podría decirse que el segmento se conecta a tierra a través del
decodificador. Los siete resistores de 150 Q limitan simplemente la corriente que fluye de
tierra a través del segmento del LED hasta un nivel seguro. Recordar que el 7447 A se
describió como un excitador/decodificador. La descripción excitador (driver) sugiere que la
corriente del visualizador LED fluye directamente a través del Cl 7447 A. El decodificador
excita directamente el visualizador. Se dice que el CI 7447A está absorbiendo (sinking) la
corriente del visualizador.
Se supone en la Figura 7.13 que las dos entradas de borrado (RBl y Bl] RBO) más la
entrada de test de lámparas pueden flotar en el nivel ALTO. Por tanto, no están activas y
no se muestran en los símbolos lógicos de la Figura 7.13.
Comercialmente hay muchos decodificadores CMOS para visualizadores. Un ejemplo es
el decodificador BCD a siete segmentos CMOS 74C48, que es similar al CI TTL 7447A. El
74C48 Cl no necesita circuitería extra para la mayoría de los visualizadores LED. Otros
ejemplos de Cl decodificadores CMOS son el 4511 y 74HC4511. Los excitadores/decodificadores/cerrojo BCD a siete segmentos CMOS 4543 y 74HC4543 para visualizadores de
cristal líquido también se venden en forma de Cl DlP.
PROBLEMAS
7.17. Ac
seg
Sol
ey
7.18. La:
el'
Sol
en'
7.19. Lis
la I
Soh
pul.
pul:
pul:
pul
7.20. Lis
pu
RESUELTOS
7.13. Acudir a la Figura 7.11a. Si se invierte la batería de 5 V, el LEO
antes.
(lucirá, no lucirá) como
Solución:
El LED no lucirá como antes porque es sensible a la polaridad.
~
j
7.14. Acudir a la Figura 7.11c. Se aplica una tensión
(GNO, +5 V) a los cátodos de los
segmentos del LEO a través de conmutadores y resistores limitadores.
i
--CONVERSION
171
DE CODIGOS
Solución:
A los cátodos de los segmentos LED se aplica la tensión GND cuando se cierra uno de los conmutadores
de la Figura 7.llc.
7.15. Acudir a la Figura 7.11 c. Cuando los conmutadores b, c, f y g se cierran, se verá un
(número decimal) en el visualizador LEO de siete segmentos.
_
Solución:
La iluminación
de los segmentos b, c, J y g formará un 4 en el visualizador.
7.16. Acudir a la Figura 7.11c. Cuando se cierran los conmutadores
(número decimal) y por los LEO circula una corriente de
b y c, se visualiza
un
_
(1, 40) mA.
Solución:
Al iluminar los segmentos b y e se formará un 1 en el visualizador, lo que hará que circule una corriente
de unos 40 mA por los LED.
D de
7.17. Acudir a la Figura 7.12b. Para visualizar el decimal 2, las entradas BCO deben ser
_
_________
(H, L), que pondrán en ON a los segmentos
(listar todos los
segmentos en ON).
Solución:
La visualización del decimal 2 requiere una entrada BCD LLHL, que pone en ON los segmentos a, b, d,
e y g.
7.18. Las entradas inválidas BCO al decodificador
el visualizador de siete segmentos.
7447A producen lecturas
Solución:
Las entradas inválidas BCD (10, 11, 12, 13, 14, 15) en el decodificador
en el visualizador. Véase la Figura 7.1 Ob.
7.19. Listar la indicación
la Figura 7.14.
ás la
ivas y
plo es
A. El
Otros
odifies de
(OFF, únicas) en
7447A producen lecturas únicas
decimal del visualizador de siete segmentos para cada pulso de entrada de
Solución:
Las salidas decimales para los distintos pulsos de entrada de la Figura 7.14 son las siguientes:
pulso
pulso
pulso
pulso
a =9
b =3
e= 5
d = 8
pulso e = 2
pulso J = visualizador
pulso 9 = O
pulso h = 7
blanco (entrada
BCD inválida)
pulso i = u (entrada BCD inválida)
pulso j = 6
7.20. Listar los segmentos, del visualizador de siete segmentos, que se iluminan
pulsos de la Figura 7.14.
para cada uno de los
+5V
150 Q
I
J{.c
-
como
j
de los
h
g
f
e
d
Figura 7.14.
e
a
I
2
B
b
Decodificador
.C
8
e
d
4
-sr:
-
A
a
D
e
(7447A)
GND
f
g
a
b
e
d
e
f
g
'-
1
,
,
Problema del tren de pulsos del visualizador-decodificador.
+5V
-
172
TEORlA DE
DE PROBLEMAS
PROBLEMAS DE
DIGIT ALES
TEORIA
DE PRINCIPIOS
PRINCIPIOS DIGITALES
Solución:
Solución:
segmentos que
que lucen
lucen
Los segmentos
pulso a = a, b, e, f,
f, g
pulso
pulso b == a, b, e, d, g
pulso
pulso e == a, e, d,f,
d.], g
pulso
pulso d == a, b, e, d, e, f,f, g
pulso
pulso e == a, b, d, e, g
g
pulso
en el visualizador
siete segmentos
segmentos de la Figura
7.14 son
son los siguientes:
siguientes:
visualizador de siete
Figura 7.14
pulso
pulso
pulso
pulso
pulso
pulso
pulso
pulso
pulso
pulso
ff = visualizador
(entrada BCD
visualizador blanco
blanco (entrada
BCD inválida)
inválida)
gg =
= a, b, e, d, e, f
h=
= a, b, e
i =
= b,
(entrada BCD
b, f,f, gg (entrada
BCD inválida)
inválida)
j =
= e, d, eef,
e,f, gg
mayor parte
parte del equipo
equipo electrónico
electrónico alimentado
alimentado por
energía solar
solar utiliza
La mayor
por baterías
baterías o por
por energía
utiliza
visualizadores de cristal
cristal líquido
líquido (LCD).
(LCD). El LCD
calculadora de bolsillo,
visualizadores
LCD de una
una calculadora
bolsillo, reloj de
pulsera, teléfono
teléfono portátil
portátil o computadora
computadora portátil
algunos ejemplos
ejemplos del uso
pulsera,
portátil son algunos
uso de visualizavisualizadores de cristal
cristal líquido.
líquido. Las
Las principales
cristal líquido
dores
principales ventajas
ventajas de los visualizadores
visualizadores de cristal
líquido son
extremadamente bajo
bajo consumo
consumo de energía
energía y su larga
desventaja de los
su extremadamente
larga vida.
vida. La
La principal
principal desventaja
LCD es su lento
lento tiempo
tiempo de conmutación
conmutación (on-off
(on-off y off-on),
que puede
LCD
off-on), que
puede ser desde
desde 40 hasta
hasta
lento tiempo
tiempo de conmutación
conmutación es todavía
temperaturas.
100 ms. El lento
todavía más
más problemático
problemático a bajas
bajas temperaturas.
Una segunda
segunda desventaja
desventaja es la necesidad
ambiental porque
(controla)
Una
necesidad de luz ambiental
porque el LCD
LCD refleja
refleja (controla)
pero no emite
emite luz como
como los LED,
luz pero
LED, VF
VF o visualizadores
visualizadores incandescentes.
incandescentes.
sección de un
un LCD
LCD de efecto campo
detalla en la Figura
7.15. Cuando
Cuando se
U na
na sección
campo típico
típico se detalla
Figura 7.15.
aplica una
una tensión
tensión entre
entre los segmentos
segmentos metalizados
superior y del plano
aplica
metalizados del vidrio
vidrio superior
plano posterior,
posterior,
segmento cambia
cambia a negro
negro sobre
sobre un
cristal líquido
el segmento
un fondo
fondo plateado.
plateado. Esto
Esto es porque
porque el cristal
líquido o
fluido
«nemático» emparedado
emparedado entre
entre las partes
frontal y posterior
fluido «nemático»
partes frontal
posterior del vidrio
vidrio transmite
transmite luz
forma diferente
diferente cuando
cuando está activado.
activado. El LCD
efecto campo
campo usa
filtros polarizados
de forma
LCD de efecto
usa filtros
polarizados en
partes superior
superior e inferior
inferior de la pantalla
Cada segmento
segmento y el
las partes
pantalla mostrada
mostrada en la Figura
Figura 7.15.
7.1 5. Cada
Segmentos
Segmentos
metalizados
metalizados
Patrón conductor
conductor
Patrón
vidrio
en vidrio
Cristal líquido
líquido
Cristal
(fluido nemático)
nemático)
(fluido
Plano posterior
posterior de vidrio
vidrio
Plano
Extremo del plano
Extremo
plano
posterior metalizado
posterior
metalizado
Polarizador
Polarizador
Señales de
de {{
Senales
entra d a
entra
100 Hz
JLIl.., ,
p.p.
JLSl..
p.p.
segmento I!
segmento
LnJ -_-=:;,.---~
u-::LJ
-_~----JLSl..'
segmento
.rtr¡
segmento d
I!
Figura 7.15.
7.15.
Figura
LeO de efecto campo.
ALl
que
fom
(inv
VISU:
VISUALIZADORES DE CRISTAL
CRISTAL LIQUIDO
7.5. VISUALIZADORES
LIQUIDO
Polarizador
Polarizador
plan
del
con:
1
baja
seña
dupl
entn
d n,
VISU:
l
lami
segrr
núm
un r
debe
es u
Figu
emp.
Cab(
1
Adei
CONVERSION
CONVERSION DE CODIGOS
173
plano
plano posterior
posterior están
están conectados
conectados internamente
internamente a contactos
contactos en el flanco
flanco del empaquetamiento
empaquetamiento
del LCD.
LCD. El diagrama
diagrama simplificado
simplificado de la Figura
Figura 7.15 muestra
muestra sólo tres de los muchos
muchos
conectores
conecto res laterales.
laterales.
Los LCD
LCD están
están controlados
controlados por
por señales
señales en forma
forma de onda
onda cuadrada
cuadrada (30 a 200 Hz) de
baja
baja frecuencia
frecuencia con
con un
un ciclo de trabajo
trabajo del 50 por
por 100 (el 50 por
por 100 del tiempo
tiempo está
está en
ALTA).
ALTA). Considerar
Considerar las señales
señales que
que entran
entran al LCD
LCD de la Figura
Figura 7.15.
7.15. Observar
Observar que
que la señal
señal
que
que entra
entra en el plano
plano posterior
posterior (p.p.)
(p.p.) está
está en ALTA
ALTA (ALTA-BAJA-ALTA).
(ALTA-BAJA-ALTA). La señal
señal en
forma
forma de onda
onda cuadrada
cuadrada aplicada
aplicada al segmento
segmento e es BAB (LHL),
(LHL), que
que está desfasada
desfasada 180
(invertida)
(invertida) con
con la señal
señal del plano
plano posterior.
posterior. Una
Una señal
señal desfasada
desfasada en un segmento
segmento activará
activará el
visualizador, como
como ocurre
ocurre en el segmento
segmento e de la Figura
Figura 7.15.
continuación considerar
considerar la
visualizador,
7.15. A continuación
señal aplicada
aplicada al segmento
segmento d del LCD
LCD de la Figura
Figura 7.15. La señal
señal va ABA (LHL),
(LHL), que
que es un
un
señal
duplicado de la señal
señal del plano
plano posterior,
que están
están en fase.
señales en fase
duplicado
posterior, y se dice que
fase. Las señales
entre el plano
plano posterior
posterior y el segmento
segmento d no producen
producen diferencias
diferencias de potencial,
segmento
potencial, y el segmento
entre
activa y permanece
permanece invisible.
invisible. En resumen,
resumen, las señales
señales en fase no activan
activan el
d no se activa
visualizador, mientras
que las señales
señales desfasadas
activan un
un segmento
segmento del LCD.
LCD.
visualizador,
mientras que
desfasadas 180 activan
Un
Un LCD
LCD típico
típico se muestra
muestra en la Figura
Figura 7.16
7.16.. Esta
Esta unidad
unidad se encuentra
encuentra en un
un encapsuencapsulamiento de 40 patillas
patillas listo para
para montarlo
montarlo en un
un circuito
circuito impreso.
impreso. Observar
Observar que
que los
lamiento
segmentos que
que se pueden
pueden activar
activar pueden
pueden ser fabricados
fabricados con
con alguna
alguna forma,
forma, incluyendo
incluyendo
segmentos
números, símbolos
símbolos y letras.
letras. A cada
cada segmento,
segmento, punto
punto decimal,
decimal, palabra
palabra y símbolo
símbolo se le asigna
asigna
números,
número de patilla.
patilla. Sólo la patilla
patilla común
común o plano
plano posterior
posterior está señalada
señalada en el dibujo.
dibujo. Se
un número
deben consultar
consultar las hojas
hojas de datos
datos del fabricante
fabricante para
para los números
números reales
reales de las patillas.
patillas. Este
deben
comercial de los que
que pueden
pueden encontrarse
encontrarse en un
un medidor
medidor digital.
digital. En la
es un
un visualizador
visualizador comercial
Figura 7.16,
7.16, observar
observar la construcción
construcción de este LCD
LCD de efecto
efecto campo
campo con
con fluido
fluido «nemático»
«nemático»
Figura
emparedado entre
entre placas
placas de cristal
cristal y polarizado
polarizadores
extremos superior
superior e inferior.
inferior.
emparedado
res en los extremos
Cabeceras de plástico
plástico aseguran
aseguran las placas
placas de vidrio
vidrio del LCD
LCD en las patillas.
patillas.
Cabeceras
Hay que
que tener
tener cuidado
cuidado cuando
cuando se usen
usen LCD
LCD porque
porque están
están hechos
hechos de vidrio
vidrio y son frágiles.
Hay
Además, las señales
señales de control
control deben
deben ser generadas
generadas por
CMOS. Los CI CMOS
CMOS consumen
consumen
Además,
por CI CMOS.
0
0
utiliza
loj de
alizao son
de los
hasta
turas.
trola)
00
Cabecera plástica
plástica
Cabecera
Vidrio fronta
frontal l
Vidrio
y polarizador
po larizador
Plano posterior
posterior de vidrio
vidrio
Plano
polarizador
y polarizador
Común
Común
(plano posterior)
posterior)
(plano
Figura 7.1 6.
LeD comerc
comercial
Leo
ial de 3 y 1/2 dígitos.
174
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
muy poca
poca energía
energía como
como los LCD.
LCD. La segunda
segunda razón
razón es que
que las señales
señales de los CI CMOS
muy
CMOS no
no
tienen un
desplazamiento de tensión
tensión dc
de como
como el que
que se presenta
presenta cuando
un desplazamiento
cuando se utilizan
utilizan CI TTL.
TTL.
tienen
Un desplazamiento
desplazamiento de tensión
tensión aplicado
aplicado a través
través del fluido
fluido nemático
Un
nemático destruiría
destruiría el LCD
LCD
después de
dé un
un cierto
cierto tiempo.
tiempo.
después
Un tipo
tipo de visualizador
visualizador de cristal
cristal líquido
líquido más
más antiguo
antiguo que
Un
que produce
produce caracteres
caracteres blancos
blancos
sobre fondo
fondo oscuro
oscuro es el LCD
dispersión dinámica
dinámica (dynamic-scattering).
(dynamic-scattering). Este
LCD de dispersión
Este LCD
LCD utiliza
utiliza
sobre
un fluido
fluido nemático
nemático diferente
diferente y no emplea
emplea polarizadores.
polarizadores. Estos
Estos deben
un
deben verse
verse con
con luminosidad
luminosidad
consumen más
más potencia
potencia que
que los más
más populares
populares LCD
LCD de efecto
efecto campo.
y consumen
campo.
7.28. 1
7.6.
Un di:
en la I
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
BCD
7.21. Los dígitos
dígitos aparecen
aparecen ___ (negros,
(negros, plateados)
plateados) sobre
sobre un
un fondo
fondo ___ (negro,
7.21.
(negro, plateado)
plateado) en un
un
visualizador de cristal
cristal líquido
líquido de efecto
efecto campo.
campo.
visualizador
Solución:
Solución:
Cuando se usan
usan LCD
LCD de efecto
efecto campo,
campo, los dígitos
dígitos aparecen
aparecen negros
negros sobre
Cuando
sobre un
un fondo
fondo plateado.
plateado.
7.22. Citar
Citar dos ventajas
ventajas de los visualizadores
visualizadores LCD
LCD sobre
sobre los visualizadores
visualizadores LED.
7.22.
LED.
Solución:
Solución:
ventajas de usar
usar un LCD
LCD son bajo
bajo consumo
consumo de energía
energía y larga
larga vida.
vida.
Las ventajas
I
decodi
ción, l
autónc
que se
están i
una ea
'Un
Figura
7.23.
Citar dos desventajas
desventajas de los LCD.
LCD.
7.23. Citar
Solución:
Solución:
Un LCD
LCD tiene
tiene la desventaja
desventaja de tiempos
tiempos de conmutación
conmutación lentos,
lentos, especialmente
especialmente a bajas
Un
bajas temperaturas.
temperaturas. Una
Una
segunda desventaja
que el LCD
LCD no se puede
puede ver en la oscuridad.
oscuridad.
segunda
desventaja es que
7.24. Acudir
Acudir a la Figura
Figura 7.15. Cuando
Cuando se aplica
aplica una
una tensión
tensión a través
través del fluido
7.24.
fluido nemático
nemático en este
este LCD.
LCD.
segmento se ___ (activará,
(activará, desactivará).
desactivará).
el segmento
Solución:
Solución:
tensión aplicada
aplicada a través
través del fluido nemático
nemático en un LCD
LCD activa
activa el segmento.
segmento. En el LCD
LCD de la Figura
Figura 7.15,
7.15,
La tensión
segmentos activados
activados aparecen
aparecen negros
sobre fondo
fondo plateado.
plateado.
los segmentos
negros sobre
es 01l.
que es
del dec
sección
de ond
inferior
cambia
al nive
a la sei
Las ser
se actix
La
7.25. Los LCD
LCD deben
deben ser controlados
controlados por
por señales
señales-en
forma de onda
onda cuadrada
7.25.
' en forma
cuadrada de _ __ (alta,
(alta, baja)
baja)
frecuencia.
frecuencia.
Solución:
Solución:
LCD deben
deben ser controlados
controlados por
por señales
señales con
con forma
forma de onda
onda cuadrada
cuadrada de baja
baja frecuencia
frec uencia (30 a 200
200 Hz)
Hz)
Los LCD
con un
un ciclo de trabajo
trabajo del 50 por
por IOO.
100.
con
7.26.
Cuando las señales
señales aplicadas
aplicadas al plano
plano posterior
posterior y segmento
segmento de un
180
7.26. Cuando
un LCD
LCD están
están desfasadas
desfasadas 180°,
segmento estará
estará ___ (activado,
(activado, desactivado).
desactivado).
el segmento
0
,
Solución:
Solución:
señales desfasadas
desfasadas activan
activan los segmentos
segmentos del LCD.
LCD.
Las señales
7.27. Acudir
Acudir a la Figura
Figura 7.16.
7.16. ¿Qué
¿Qué está emparedado
emparedado entre
entre las placas
7.27.
placas de vidrio
vidrio en este
este LCD?
LCD?
Solución:
Solución:
fluido nemático
nemático (cristal
(cristal líquido)
líquido) está
está emparedado
emparedado entre
entre las placas
placas de cristal
El fluido
cristal d·el
d·el LCD
LCD dibujado
dibujado en la
Figura 7.16
7.16..
Figura
100 H;
de las
Dos
son los
controle
Un
Cl74H
una ser
Tambié
instante
bits de
Un
74HC4:
La entr
se cone
CONVERSION
CODIGOS
CONVERSION DE CODIGOS
175
7.28. Los LeD
LeD pueden
pueden ser dañados
dañados si están controlados
controlados por tensiones
tensiones ___ (ac, de).
Solución:
Solución:
Los LCD
LCD pueden
pueden ser dañados
dañados si están
están controlados
controlados por
por tensiones
tensiones dc.
de.
7.6.
un
CONTROLADORES DE LCD
CONTROLADORES
diagrama de bloques
bloques de un sencillo circuito
circuito decodificador/controlador
decodificador/controlador LCO
Un diagrama
LCD está dibujado
dibujado
Figura 7.17 a. La entrada
entrada está en código BCD 8421. El decodificador
decodificador convierte
en la Figura
convierte el código
BCO de entrada
entrada a código siete segmentos.
segmentos. Este decodificador
decodificador opera
BCD
opera de forma
forma parecida
parecida al
decodificador 7447 TTL
TTL de la Sección 7.4, excepto que es una
una unidad
decodificador
unidad CMOS. A continuacontinuación, la unidad
controladora LCD
LCO tomaría
tomaría la señal de onda
onda cuadrada
ción,
unidad controladora
cuadrada de 100 Hz del reloj
autónomo y enviaría
enviaría señales invertidas
invertidas (desfasadas 180
180°) solamente
solamente a los segmentos
segmentos LCD
autónomo
LCD
controlador LCD enviaría'
enviaría' señales en fase a los segmentos
segmentos LCO
que se van a activar. El controlador
LCD que
que
autónomo es un multivibrador
multivibrador astable
astable que
están inactivos. El reloj autónomo
que continuamente
continuamente genera
genera
una cadena
onda cuadrada
cuadrada con un ciclo de trabajo
trabajo del 50 por
una
cadena de pulsos de onda
por 100.
diagrama más detallado
detallado del controlador/decodificador
controlador/decodificador del LCD
Un diagrama
LCD se muestra
muestra en la
Figura 7.17b.
7.17 b. En este ejemplo,
ejemplo, la entrada
entrada BCD al decodificador
decodificador CMOS BCD a siete segmentos
segmentos
Figura
decodificador traduce
traduce la entrada
entrada BCD
BCO y activa las salidas a,
es 011. El decodificador
a, by
by ec al nivel ALTO,
ALTO,
segmentos adecuado
adecuado para
visualizar el decimal
que es el código de siete segmentos
para visualizar
decimal 7. Las demás
demás salidas
decodificador (d, e,
e, ffy y g)
g) permanecen
permanecen en el nivel BAJO o desactivadas.
del decodificador
desactivadas. Observar
Observar que la
controladora del LCD
LCO contiene
contiene siete puertas
puertas XOR
XOR CMOS
CMOS de dos entradas.
sección controladora
entradas. La señal
de onda
onda cuadrada
cuadrada de 100
100 Hz controla
controla la entrada
entrada superior
superior de cada
cada puerta
puerta XOR.
XOR. Si la entrada
entrada
inferior de una
una puerta
puerta XOR
XOR está en el nivel BAJO, la señal pasa
inferior
pasa a través
través de la puerta
puerta sin
cambiar (en fase con la señal de reloj). Pero si la entrada
entrada inferior
inferior de una
cambiar
una puerta
puerta XOR
XOR está
invierte y pasa a través de la puerta
puerta (se desfasa 180
180° con respecto
al nivel ALTO, la señal se invierte
respecto
Figura 4.10 para
para verificar la operación
operación de una
a la señal de reloj). Volver a la Figura
una puerta
puerta XOR.
XOR.
Figura 7.17
7.17b
controlan los segmentos
segmentos a,
Las señales desfasadas en la Figura
b son las que controlan
a, bb y e,
c, que
activan y aparecen
aparecen negras sobre un fondo plateado
plateado en el LCD.
se activan
multivibrador astable en la Figura
Figura 7.17 b. La señal de
La señal de reloj la genera un multivibrador
tanto a la parte
parte común
común (plano
(plano posterior)
posterior) del LCD
100 Hz es dirigida tanto
LCD como
como a cada una
una
de las puertas
puertas XOR
XOR de la sección del controlador.
controlador.
comerciales realizan la tarea
tarea del decodificador/controlador
decodificador/controlador LCO.
Dos CI CMOS comerciales
LCD. Estos
CI4543 y 74HC4543,
74HC4543, descritos por
por el fabricante
fabricante como
como un cerrojo/decodificador/
son los CI4543
cerrojo/decodificador/
controlador BCD
BCD a siete
siete segmentos
segmentos para
LCD.
controlador
para LCD.
Un diagrama
diagrama de bloques
bloques de un
un circuito
circuito decodificador/controlador
decodificador/controlador
que
Un
que utiliza
utiliza el
CI74HC4543 está dibujado
dibujado en la Figura
Figura 7.18a. Observar
Observar que el chip 74HC4543
CI74HC4543
74HC4543 contiene
contiene
una sección decodificadora
decodificadora BCD
BCO a siete segmentos
segmentos y una
una sección controladora
una
controladora del LCO.
LCD.
También tiene una
una sección de cerrojos de 4 bits para
para «bloquear»
«bloquear» la entrada
entrada BCD en un
un
También
instante
Considerar el cerrojo como
como una
una unidad
unidad de memoria
memoria que
instante dado. Considerar
que almacena
almacena los cuatro
cuatro
entrada en la entrada
entrada de la sección decodificadora
decodificadora durante
durante un cierto
bits de entrada
cierto tiempo.
tiempo.
diagrama de conexiones
conexiones del circuito
circuito decodificador/controlador
decodificador/controlador ique
Un diagrama
que utiliza
utiliza el CI
74HC4543 se da en la Figura
Figura 7.18b. En este ejemplo
ejemplo la entrada
entrada BCD es 1001
1001 (decimal
74HC4543
(decimal 9).
entrada 1001
1001 es decodificada
decodificada en el código siete segmentos.
segmentos. La señal de reloj de 100 Hz
La entrada
conecta tanto
tanto a la parte
parte común
común (plano
(plano posterior)
posterior) del LCD
LCD como
se conecta
como a la entrada
entrada Ph
Ph (fase)
0
)
Una
CD.
0
.15,
aja)
Hz)
80°,
n la
(
176
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
BCD
----'\1
Entrada
Código
siete
segmentos
Código
siete
segmentos
Decodificador BCD,I--------"I
a siete
segmentos
Controlador
LCD
1--__
Salida
LCO
B
Entrada
--'\1
Común
JL..fL
Reloj
autónomo
(a)
Entrada
BCO
O1 1 1
Diagrama de bloques
""1...r
a
b
A
B
e
e
D
H
""1...r
H
""1...r
H
J"L
L
Decoditicador d
CMOS
L
e
BCO a
L
siete
f
segmentos
g
J"L
J"L
J"L
L
Reloj
100 Hz
(b)
Figura 7.17.
Diagrama de conexiones
Oecodificador/controlador de un LeO de siete segmentos.
del CI 74HC4543. Observar que la sección controladora del Cl74HC4543 invierte las señales
a los segmentos que se van a activar. En este ejemplo se activan los segmentos a, b, c, d, f
y g, visualizando el decimal 9 en el LCD. Las únicas señales en fase que pasan al LCD son
las de los segmentos inactivos. Sólo el segmento e está inactivo en este ejemplo.
CONVERSION
74HC4543 o 4543
/'
I
Decodificador BCD
a siete
segmentos
BCD
Cerrojo
de 4 bits
Entrad a
I
siete
segmentos
siete
segmentos
Controlador
LCD
,,
I
\',-__
i
._,_,_,
__._______________ .___________________
f-- ____~J
Entrada
BCD
1
O O
Diagrama de bloques del controlador LCD 74HC4543
+5V
sahda
.
L'
I
4
Decodificador
CMOS
BeD a
siete
segmentos
LCD
LV
2
8
B
e
D
1M
1M
1M
1M
JU1f
lfU1
lfU1
Vee a
lA
b
e
d
e
f
BI
I
GND
I
Ph
g
b
e
d
g
e
f
d
g
Común
f·
"
JU1f
Diagrama de conexiones del controlador LCD 74HC4543
2
3
4
5
6
7
8
9
"
L.'
son
a
., ,, e,,L', .- or: ,, o .,
=- ==o
ñales
, d,f
,
a
.J:.
100Hz
Reloj
(b)
"
O
100Hz
IUlJl
(a)
Salida
LCD
------------:-,
Código
Código
--"--_.-~--_.
r
I
BCDl
DE CODIGOS
(e) Formato de números decimales
Figura 7.18.
El CI CMOS 74HC4543 cerrojo/decodificador /controlador.
177
((
178
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
El formato
formato de los números
números generados
generados por
por el decodificador
decodificador 74HC4543
74HC4543 se detalla
detalla en la
Figura
Figura 7.18e.
7.18e. Observar
Observar especialmente
especialmente los números
números 6 y 9. Estos
Estos números
números tienen
tienen una
una forma
forma
diferente
por el decodificador
diferente de los generados
generados por
decodificador 7447 estudiado
estudiado anteriormente
anteriormente en la Sección
Sección 7.4.
para verificar
Comparar
Comparar la Figura
Figura 7.18e
7.18e con
con la Figura
Figura 7.10
7.10 para
verificar las formas
formas diferentes
diferentes de los
números
números 6 y 9.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
7.29. Acudir
Acudir a la Figura
Figura 7.17
7.17 a. ¿Cuál es la tarea
tarea del bloque
bloque decodificador?
decodificador?
Solucíón:
Solucióñ:
El decodificador
decodificador de la Figura
Figura 7.17 a traduce
traduce un
un número
número codificado
codificado BCD
BCD a código
código siete segmentos.
segmentos.
7.30.
7.30. Acudir
Acudir a la Figura
Figura 7.17a.
7.17a. ¿Cuál es la tarea
tarea del bloque
bloque controlador?
controlador?
Solución:
Solución:
controlador del LCD
LCD envía
envía señales
señales invertidas
invertidas a cada
cada segmento
segmento que
que se va a activar
señales en fase a
El controlador
activar y señales
cada
cada segmento
segmento inactivo
inactivo del visualizador
visualizador del cristal
cristal líquido.
líquido.
Acudir a la Figura
Figura 1.17a.
7.17a. El bloque
bloque controlador
controlador del LCO consta
consta de puertas
puertas ___ (NANO
(NANO, ,
7.31. Acudir
XOR).
X
OR).
Solución:
Solución:
El controlador
controlador del LCD
LCD consta
consta de puertas
puertas XOR
XOR (véase Figura
Figura 7.17b).
7.17b).
7.32. Acudir
Acudir a la Figura
Figura 7.17b.
7.17b. Si la entrada
entrada al decodificador
decodificador fuese 000I
OOOlBcD,¿qué
puertas XOR
XOR
BcD , ¿qué puertas
producen
producen salidas invertidas
invertidas y qué número
número se ve en el visualizador
visualizador LCO?
Solución:
Solución:
Con la entrada
entrada 0001,
0001, sólo las puertas
puertas XOR
XOR a y b producen
producen señales
señales invertidas
invertidas en sus salidas,
salidas, activando
activando los
Con
segmentos a y b en el LCD
LCD (el visualizador
visualizador mostrará
mostrará el decimal
decimal 1).
segmentos
7.36.
ACl
el]
Sol
g es
oscilador de relajación
relajación también
también se denomina
denomina multivibrador
multivibrador ___ (astable, monoestable).
monoestable).
7.33. Un oscilador
Solución:
Solución:
oscilador de relajación
relajación también
también se puede
puede denominar
denominar multivibrador
multivibrador astable.
astable.
El oscilador
Acudir a la Figura
Figura 7.19. ¿Cuál es la lectura
lectura decimal
decimal en el LCO para
para cada
cada pulso
pulso de entrada
entrada
7.34. Acudir
hasta e)?
(a hasta
Solución:
Solución:
salidas decimales
decimales de la Figura
Figura 7.19 son
son las siguientes:
siguientes:
Las salidas
pulso a == 2
pulso
pulso b = 4
pulso
pulso e = 8
pulso
pulso d = 5
pulso
pulso e = 6
pulso
Acudir a la Figura
Figura 7.19. Para
Para el pulso de entrada
entrada e solamente,
solamente, ¿qué línea
línea o líneas que controlan
controlan
7.35. Acudir
conducen señales en fase?
el LCO conducen
fase?
Solución:
Solución:
decimal 6 aparece
aparece en el LCD
LCD durante
durante el pulso
pulso e en la Figura
Figura 7.19.
7.19. Unicamente
U nicamente el
e! segmento
segmento b está
está
El decimal
inactivo, y ""por
tanto sólo la línea
línea b conduce
conduce una
una señal
señal en fase. Ver
Ver también
también la Figura
Figura 7.18c
7.18c para
para la formación
formación
por tanto
inactivo,
de! decimal
decimal 6.
del
7.7. V
El visue
Un síml
triodo SI
veces se
El cátod
de bario
entre ea
Cuar
Este fen.
..
_---------------------------------------------~~
CONVERSION DE CODIGOS
a en la
forma
ión 7.4.
de los
/
+5V
l
Salida
LCD
I
LE
~---~---~---~---Entradas
e
d
e
b
-----L
-
---ª-
A
B
e
a
b
b
e
e
d
d
e
e
f
f
Ph g
g
Cerrojo/
decodificador/
controlador
BCD a
siete
segmentos
I
AA
4:-
GND
I
a
'1 f·
t,
g
(74HC4543)
BI
en fase a
Vee a
D
a
179
d
Común
"
100 Hz
Reloj
NAND,
Figura 7.19.
Problema del decodificador del tren de pulsos.
7.36. Acudir a la Figura 7.19. Para el pulso de entrada b solamente, ¿qué línea o líneas que controlan
el LeD conducen señales desfasadas?
Solución:
El decimal 4 aparece en el LCD durante el pulso b en la Figura 7.19. Unicamente
g están activos, y por tanto las líneas b, c.] y g conducen
señales desfasadas.
los segmentos
b, c,.fy
table).
7.7.
entrada
VISUALIZADORES
FLUORESCENTES
DE VACIO
El visualizador fluorescente de vacío (VF) es un pariente del antiguo tubo triodo de vacío.
Un símbolo esquemático de un tubo triodo se ilustra en la Figura 7.20. Las palies del tubo
triodo se muestran como la placa (P), rejilla de control (G), y el cátodo (K). La placa a
veces se denomina ánodo, mientras que el cátodo puede denominarse filamento o calentador.
El cátodo/filamento es un hilo fino que cuando se reviste con un material tal como óxido
de bario emite electrones cuando se calienta. La rejilla de control es una pantalla colocada
entre cátodo y placa.
Cuando se calienta el cátodo/filamento, «emite» electrones al vacío que rodea al cátodo.
Este fenómeno a veces se denomina emisión termoiónica. Si la rejilla y placa son positivas,
ontrolan
to b está
ormación
Figura 7.20.
Símbolo esquemático de un tubo de vacío triodo.
__ .__
·.
180
_--_._------------------------------------~-----TEORIA DE PROBLEMAS
PROBLEMAS DE PRI/cIPIOS
PRI/cIPIOS DIGITALES
DIGIT ALES
. TEORIA
electrones cargados
cargados negativamente
negativamente serán
serán atraídos
atraídos y fluirán
fluirán a través
través de la rejilla
rejilla hacia
hacia la
los electrones
placa. El triodo
triodo está conduciendo
conduciendo corriente
corriente del cátodo
cátodo al ánodo.
ánodo.
placa.
Para que
que el diodo
diodo deje de conducir
conducir se pueden
pueden emplear
emplear dos métodos.
métodos. Primero
Primero se puede
puede
Para
colocar una
una carga
carga negativa
negativa en la rejilla
rejilla de control.
control. Esto repelerá
repelerá los electrones
electrones y dejarán
dejarán de
colocar
pasar a través
través de la rejilla
rejilla hacia
hacia la placa.
placa. Segundo,
Segundo, la tensión
rejilla puede
puede caer
caer de su
pasar
tensión en la rejilla
valor positivo
positivo normal
normal hasta
hasta O
O voltios.
voltios. Sin tensión
tensión en la placa,
placa, ésta no emitirá
emitirá electrones
electrones y
valor
tubo triodo
triodo no conducirá.
conducirá. El visualizador
visualizador VF
VF tiene
tiene partes
partes que
que se asemejan
asemejan a las del tubo
tubo
el tubo
triodo.
triodo.
Considerar el diagrama
diagrama esquemático
esquemático del visualizador
visualizador fluorescente
fluorescente de vacío
vacío mostrado
mostrado en
Considerar
Figura 7.21 a.
a. Este esquema
esquema representa
representa un
un único
único dígito
dígito de siete segmehtos
segmentos que
que tiene
tiene siete
la Figura
placas, cada
cada una
una revestida
revestida con
con un
un material
material fluorescente
fluorescente de óxido
óxido de cinc.
cinc. El visualizador
visualizador
placas,
fluorescente VF
VF de la Figura
Figura 7.21 a también
también tiene
tiene una
una rejilla
rejilla que
que controla
controla el visualizavisualizafluorescente
dor completo.
completo. También
También se muestra
muestra un
un único
único cátodo/filamento
cátodo/filamento (K),
(K), mientras
mientras que
que la unidad
unidad
dor
entera está encerrada
encerrada en vidrio
vidrio en el que
que se ha hecho
hecho el vacío.
vacío.
entera
Material
Material
fluorescente
fluorescente
(a) Diagrama
Diagrama esquemático
esquemático de un
un único
único dígito
dígito
(a)
+12
oo V ++12
12 V +
12 V
OV
O
OVV
O
OVV
r,
K
+
OV
p¡
K
(b) Lucen
Lucen dos
dos segmentos
segmentos en
en el visualizador
visualizador VF
VF
(b)
Figura 7.21.
7.21.
Figura
Visualizador siete segmentos fluorescente de vacío
vacío..
operación típica
típica de un
un solo dígito
dígito en un
un visualizador
visualizador VF
VF se ilustra
ilustra en la Figura
Figura 7.21b.
7.21b.
La operación
filamento/cátodo se calienta
calienta usando
usando una
una tensión
tensión dc. La rejilla
rejilla de control
control tiene
tiene aplicados
aplicados
El filamento/cátodo
voltios, que
que «activan»
«activan» el visualizador
visualizador completo.
completo. En este ejemplo,
ejemplo, sólo los segmentos
segmentos b
+ 12 voltios,
van a activar,
activar, por
por ello sólo las placas
placas P
Pi,b y Pe
P; están
están activadas
activadas con
con + 12 voltios.
voltios. Los
y e se van
electrones fluyen
fluyen solamente
solamente desde
desde el cátodo/filamento
cátodo/filamento hasta
hasta las placas
placas Pb y Pe
P; del visualizavisualizaelectrones
dor VF. Observar
Observar también
también en el ejemplo
ejemplo de la Figura
Figura 7.21 b que
que las placas
placas de los segmentos
segmentos
dor
desactivados (Paa,, Pdd,, Pe,
P¿ P
P¡r y Pg) tienen
tienen aplicada
aplicada una
una tensión
tensión de O
O voltios.
voltios. En resumen,
resumen, una
una
desactivados
tensión
el segm
La,
muestra
segmen
delgado
que se
las plac
En 1
visualiz
relojes
como 1
Figura ~
segmem
para «a
para mí
en una
segmen1
CONVERSION
CONVERSION DE CODIGOS
hacia la
puede
arán de
r de su
rones y
el tubo
ado en
ne siete
alizador
sualizaunidad
tensión
placa de 12 V ilumina
placa significa
tensión de placa
ilumina un
un segmento,
segmento, mientras
mientras que
que O
OV
V en una
una placa
significa que
que
el segmento
segmento no lucirá.
lucirá.
disposición física de cátodo/filamento,
cátodo/filamento,
rejillas y placas
placas en un
visualizador VF
VF se
La disposición
rejillas
un visualizador
muestra
placas están
para formar
muestra en la Figura
Figura 7.22.
7.22. Observar
Observar que
que las placas
están conformadas
conformadas para
formar los
segmentos
por hilos
segmentos individuales
individuales de un
un visualizador
visualizador siete segmentos.
segmentos. El cátodo
cátodo está
está formado
formado por
hilos
pantalla como
panel
delgados
parte superior.
delgados estirados
estirados alrededor
alrededor de la parte
superior. La rejilla
rejilla es una
una pantalla
como un
un panel
que
posiciona directamente
placas. Cátodo
que se posiciona
directamente sobre
sobre las placas.
Cátodo y rejilla
rejilla están
están físicamente
físicamente encima
encima de
las placas,
para que
placas, pero
pero son
son transparentes
transparentes para
que se vean
vean las placas
placas cuando
cuando luzcan.
luzcan.
En la Figura
un tubo
Figura 7.22b
7.22b se muestra
muestra un
tubo fluorescente
fluorescente de vacío
vacío comercial.
comercial. Contiene
Contiene cuatro
cuatro
visualizadores
visualizadores de siete segmentos,
segmentos, así como
como algunos
algunos símbolos
símbolos que
que lo hacen
hacen idóneo
idóneo para
para
relojes
relojes digitales.
digitales. Los filamentos/cátodos
filamentos/cátodos están
están alargados
alargados a través
través de la pantalla
pantalla y aparecen
aparecen
como
como hilos
hilos muy
muy finos en una
una unidad
unidad comercial
comercial VF. La unidad
unidad VF
VF mostrada
mostrada en la
Figura
Figura 7.22b
7.22b tiene
tiene cinco
cinco rejillas
rejillas de control
control que
que aparecen
aparecen como
como rectángulos
rectángulos rodeando
rodeando los siete
segmentos
puntos. Las cinco
segmentos y los dos puntos.
cinco rejillas
rejillas de control
control pueden
pueden activarse
activarse separadamente
separadamente
para
para «activar»
«activan> un
un visualizador
visualizador individual.
individual. Las rejillas
rejillas de control
control se utilizan
utilizan normalmente
normalmente
para
para multiplexar
multiplexar los visualizadores
visualizadores (activando
(activando cada
cada vez un
un visualizador
visualizador de siete segmentos
segmentos
en una
placas revestidas
una sucesión
sucesión rápida).
rápida). Las placas
revestidas de material
material fluorescente
fluorescente tienen
tienen formas
formas de
segmentos
puntos.
segmentos de los números,
números, triángulos,
triángulos, o dos puntos.
Cátodos
Cátodos (calentadores)
(calentadores)
f
K G
a
e
gg
d
e
b
K
(a)
(a) Construcción
Construcción
1[9 lil~ I!~il 81lil [~I
a 7.21b.
plicados
entos b
ios. Los
isualizagmentos
en, una
181
~~~
K
~~
K
(b)
(b) Visualizador
Visualizador VF
VF comercial
comercial de
de cuatro
cuatro dígitos
dígitos
Figura 7.22.
7.22.
Figura
Visualizador
fluorescente
V
isual izador fluores
cente de vacío.
182
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
visualizadores fluorescentes
fluorescentes de vacío
vacío se utilizan
utilizan normalmente
normalmente en una
una gran
gran variedad
variedad
Los visualizadores
de equipos
automóviles. Un
equipos electrónicos,
electrónicos, especialmente
especialmente los de los automóviles.
Un visualizador
visualizador VF
VF tiene
tiene una
una
vida extremadamente
extremadamente larga, respuesta
bajas tensiones
vida
respuesta rápida,
rápida, opera
opera a relativamente
relativamente bajas
tensiones (normal(normalmente 12 V), consume
consume poca
tiene buena
fiabilidad, y es barato.
Aunque un
un
mente
poca potencia,
potencia, tiene
buena fiabilidad,
barato. Aunque
visualizador
pueden usar
para visualizar
visualizador VF
VF emite
emite una
una luz de color
color verde-azulado,
verde-azulado, se pueden
usar filtros
filtros para
visualizar
otros
otros colores.
colores. Los visualizadores
visualizadores VF
VF son compatibles
compatibles con
con las familias
familias CMOS
CMOS de CI.
7.41.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
7.8.
7.37. Un
Un visualizador
visualizador fluorescente
fluorescente de vacío
vacío brilla
brilla con
con un
un color
color ___ cuando
cuando está
está activado.
activado.
7.37.
Solución:
Solución:
Sin filtro, el visualizador
visualizador VF brilla
brilla con
con un
un color
color azul-verdoso.
azul-verdoso.
contri
7.38.
7.38. Acudir
Acudir a la Figura
Figura 7.21 b. Si se aplicasen
aplicasen + 12 V a la rejilla
rejilla y a todas
todas las placas
placas de este
visualizador VF, ¿qué
¿qué segmentos
segmentos brillarían
qué número
número aparecería?
aparecería?
visualizador
brillarían y qué
Solución:
Solución:
Los + 12 V en cada
lucir) todos
cada placa
placa activarían
activarían (harían
(harían lucir)
todos los segmentos
segmentos (aparece
(aparece el número
número 8), mientras
mientras
los + 12 V de la rejilla
rejilla activarían
activarían todo
todo el visualizador
visualizador VF de siete segmentos.
segmentos.
7.39. Acudir
Acudir a la Figura
Figura 7.23. ¿Cuáles
¿Cuáles son las partes
partes etiquetadas
etiquetadas X,
visualizador VF?
7.39.
X , Y Y Z en el visualizador
Solución:
Solución:
Parte
Parte X == cátodo,
cátodo, filamento
filamento o calentador.
calentador.
Parte Y == rejilla
rejilla de control.
control.
Parte
Parte Z == placa
ánodo.
Parte
placa o ánodo.
Se activarán
activarán los segmentos
segmentos a, b, d, e y g (+ 12 V en esas placas)
placas) y lucirán.
lucirán. El número
número 2 aparecerá
aparecerá en el
visualizador
visualizador VF de siete segmentos.
segmentos.
X
y
Vidrio
posterior
+
+ +
+
..........
............
N
N
-<
<:
N
N
-<
<:
+
Ñ
Ñ
-<
<:
oo
<
+
Ñ
Ñ
-<
<:
-~~+~------------~
~--------------~r+~------------~
L-
Figura 7.23.
7.23.
VF d(
ción (
en se
corrie
inacti:
lucen.
contrc
LE) e
Solución:
Solución:
+
Ñ
Ñ
-<
<:
salida
las pl:
El
segme
7.40.
7.40. Acudir
Acudir a la Figura
Figura 7.23. ¿Qué
¿Qué segmentos
segmentos de este visualizador
visualizador VF
VF lucirán
lucirán y qué
qué número
número aparecerá?
aparecerá?
+ oo
Ñ
-<
Ñ <:
-<
<:
Consi
Figuré
Problema
Problema del visualizador
visualizador VF.
VF.
cerroj
del
el
CONVERSION
riedad
ne una
ormalue un
ualizar
mientras
F?
recerá?
183
7.41. Citar algunas ventajas de los visualizadores VF.
Solución:
Las ventajas de los visualizadores VF incluyen larga vida, tiempo de respuesta rápido, bajo consumo de
potencia, buena fiabilidad, compatibilidad con los CI CM OS y posibilidad de operar a relativamente bajas
tensiones.
7.8.
de este
DE CODIGOS
CONTROL DE VISUALIZADORES VF CON CMOS
Considerar el decodificador/controlador
y el circuito visualizador
VF dibujado en la
Figura 7.24. En este ejemplo, el 0111BCD es decodificado por el CI cerrojo/decodificador/
controlador 4511, y el visualizador VF hace visible el decimal 7. Observar que sólo las
salidas a, b y e se activan (nivel ALTO) en el CI 4511. Estos tres niveles ALTOS controlan
las placas de los segmentos a, b y e del visualizador VF a + 12 V. La rejilla del visualizador
VF de la Figura 7.24 se conecta directamente al terminal positivo de la fuente de alimentación de + 12 V que activa todo el visualizador de siete segmentos. El cátodo (K) se conecta
en serie con un resistor limitador (R,) para calentar el filamento. El resistor limita la
corriente a través del filamento (cátodo) a un nivel seguro. En este ejemplo, los segmentos
inactivos del visualizador VF (d, e, J y g) mantienen sus placas al nivel BAJO (O V) Y no
lucen.
El diagrama de bloques del CI4511 cerrojo/decodificador/controlador
BCD a siete
segmentos es el mismo que el CI74HC4543 de la Figura 7.18a. El cerrojo/decodificador/
controlador tiene un cerrojo de 4 bits (unidad de memoria). La sección de cerrojos (entrada
LE) del CI 4511 se inhabilita en la Figura 7.24, manteniéndolo en el nivel BAJO. Con el
cerrojo inhabilitado, los datos de la entrada BCD pasan a través de la sección decodificadora
del CI 4511. Observar que se usa una fuente de alimentación de + 12 V de tanto para el
rá en el
+12 V
+12 V
Entrada
BCD
O 1
1
Salida de
visualizador VF
1
VDDa
]
2
4
8
A
b
Cerrojo/
decodificador/
e controlador
BCD a
D
siete
segmentos
B
(4511)
d
e
f
Vss g
LE
-=Figura 7.24.
e
H
a
H
b
H
e
L
d
L
e
L
f
L
g
Rejilla
K
-=-
Utilización del el 4511 para controlar un visualizador VF.
184
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
visualizador fluorescente de vacío como para el chip CMOS 4511. La serie CMOS 4000 está
aconsejada idealmente para controlar visualizadores VF porque esta familia de CI puede
operar sobre un amplio rango de tensiones de más altas, hasta + 18 V. La sección decodificadora del 4511 traduce el código BCD 8421 a un código siete segmentos. La Figura 7.25b
muestra cómo se forman los números usando el decodificador 4511. Observar especialmente
la formación del 6 y del 9 en la Figura 7.25b. La sección controladora del CI 4511 tiene
conectadas sus salidas directamente a las placas (ánodos) del visualizador VF. Un nivel
ALTO en la salida del controlador activa (ilumina) el segmento en el visualizador de siete
segmentos VF (suponiendo que esté activada la rejilla de control del visualizador). Un nivel
bajo en la salida del controlador desactiva el segmento del visualizador VF, y no luce.
En la Figura 7.25a se reproduce un diagrama de patillas del CI CMOS 4511 cerrojo/
decodificador/controlador
BCD a siete segmentos. Recordar que las patillas de alimentación
se denominan VDD para el positivo (patilla 16) y Vss para el negativo (patilla 7). La patilla
LE en el CI 4511 es una entrada de habilitación del cerrojo. La habilitación del cerrojo es
una señal activa ALTA y se muestra inhabilitado en el circuito de la Figura 7.24. Inhabilitar
el cerrojo significa que los datos pasarán a través del cerrojo desde las entradas BCD hasta
el decodificador. El cerrojo se dice que es transparente cuando está inhabilitado. Con LE
habilitada (nivel ALTO), cuatro celdas de memoria (o cerrojos) conservan el dato actual en
la entrada del decodificador 4511. Con los cerrojos habilitados los cambios en las entradas
BCD (etiquetadas A, B, e y D) al CI4511 no debenconsiderarse.
El CI4511 tiene dos
entradas activas en el nivel BAJO. Cuando la entrada LT (test de luz) se activa con un nivel
BAJO, todas las salidas del CI alcanzan el nivel ALTO para comprobar el correcto funcionamiento del visualizador conectado. Cuando Bl (entrada de blanqueo) se activa con un
nivel BAJO, todas las salidas alcanzan el nivel BAJO y todos los segmentos del visualizador
conectado se ponen en blanco.
Empaquetamiento
B
e
LT
BI
LE
D
A
Vss
de doble línea
1
16
2
15
3
14
4
13
5
12
6
11
7
10
8
9
,,
e
rt
Lf
o
f
f
.=i
2
(b)
Figura 7.25.
di
te
VI
7.43. A
(a
7.44. A
te
SI
y
7.45. A
7.46. A
V
S(
VDD
7.47. A,
f
VI
g
a
to
b
e
7.48. A,
d
(P
e
S(
Vista superior
(a)
7.42. A
.- or: ,o., .,
vi:
Diagrama de patillas
Lf
•
.=i
3
4
6
5
7
Formato de números decimales
.=i
f
8
7.49. A
el
el
SI
9
El CI cerrojo/decodificador/controlador BCD a siete segmentos 4511.
1ll
CONVERSION
CONVERSION DE
DE CODIGOS
CODIGOS
185
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
7.42. Acudir
Acudir a la Figura
Figura 7.24.
utiliza una
una fuente
fuente de alimentación
7.42.
7.24. Se utiliza
alimentación de ___ (5, 12) V porque
porque el CI
decodificador/controlador
CMOS 4511
4511 y el visualizador
visualizador _ __ (LCD,
decodificador/controlador
CMOS
(LCD, VF)
VF) operan
operan ambos
ambos a esta
esta
tensión. .
tensión
Solución:
Solución:
Figura 7.24
7.24 se utiliza
utiliza una
una fuente
alimentación de 12 V
En la Figura
fuente de alimentación
V porque
porque tanto
tanto el CI CM
CM OS 4511 como
como el
visualizador VF
VF operan
operan a esta tensión.
tensión.
visualizador
7.43. Acudir
Acudir a la Figura
Figura 7.24.
En este ejemplo,
ejemplo, la rejilla
rejilla de control
visualizador VF
7.43.
7.24. En
control en el visualizador
VF se _ __
(activa, desactiva)
desactiva) al conectarla
conectarla directamente
directamente a + 12 V.
(activa,
Solución:
Solución:
o es
ilitar
asta
LE
l en
adas
dos
ive!
CIO-
un
dar
ejemplo, la rejilla
rejilla de control
control en el visualizador
visualizador VF
VF se activa
En este ejemplo,
activa al conectarla
conectarla directamente
directamente a + 12 V.
V.
7.44. Acudir
Acudir a la Figura
Figura 7.24. En este ejemplo,
ejemplo, ¿qué
¿qué placas
placas del visualizador
visualizador VF
VF tienen
tienen aplicada
aplicada una
una
7.44.
tensión de + 12 V (nivel
(nivel ALTO)?
ALTO)?
tensión
Solución:
Solución:
ejemplo, el decimal
decimal 7 aparece
aparece en el visualizador
visualizador VF,
significando que
segmentos (placas)
En este ejemplo,
VF, significando
que los segmentos
(placas) a,
a, b
están activadas
activadas ((+
tensión aplicada).
y e están
+ 12 V es la tensión
aplicada).
7.45. Acudir
Acudir a la Figura
Figura 7.24. ¿Cuál
¿Cuál es el propósito
propósito del resistor
R, en este circuito?
resistor Rl
circuito?
7.45.
Solución:
Solución:
resistor en serie R¡ de la Figura
Figura 7.24
7.24 limita
limita la corriente
corriente de los filamentos
seguro.
El resistor
filamentos (cátodo)
(cátodo) a un nivel seguro.
7.46. Acudir
Acudir a la Figura
Figura 7.24.
7.24. Si la entrada
entrada BCD
BCD fuese 0101,
7.46.
0101, el decimal
decimal que
que aparece
aparece en el visualizador
visualizador
sería ___ .
VF sería
Solución:
Solución:
entrada fuese OIOI
OIOIBcD
Figura 7.24, el decimal
decimal que
visualizador VF
sería 5.
Si la entrada
que aparecería
aparecería en el visualizador
VF sería
BcD en la Figura
7.47.
Acudir a la Figura
Figura 7.24.
7.24. Si la entrada
entrada BCD
BCD fuese 1000, el decimal
7.47. Acudir
decimal que
que aparecería
aparecería en el
visualizador
VF sería
sería _ __ y los segmentos
segmentos (placas)
(placas) se activarían
(nivel ALTO)
activarían (nivel
ALTO) _ __ .
visualizador VF
Solución:
Solución:
entrada de la Figura
Figura 7.24 fuese O
O 110
l acr» el visualizador
visualizador VF
Si la entrada
OlsCD,
VF mostraría
mostraría el decimal
decimal 8 y se activarían
activarían
todos los segmentos
segmentos (placas).
(placas).
todos
7.48. Acudir
Acudir a la Figura
Figura 7.24. Si se activase
activase la entrada
entrada LT
7.48.
LT (test de luz) o se pusiera
pusiera en el nivel _ __
(ALTO, BAJO),
BAJO), lucirían
lucirían todos
todos los segmentos
segmentos del visualizador
siete segmentos
(ALTO,
visualizador de siete
segmentos VF.
Solución:
Solución:
activase la entrada
entrada LT
LT de la Figura
Figura 7.24 con
con un
segmentos del
Si se activase
un nivel
nivel BAJO,
BAJO, lucirían
lucirían todos
todos los segmentos
visualizador
visualizador VF.
7.49. Acudir
Acudir a la Figura
7.2Sa. Cuando
Cuando se conecta
conecta la alimentación
7.49.
Figura 7.2Sa.
alimentación a este CI CMOS
CMOS de la serie 4000,
4000,
positivo de la fuente
fuente de alimentación
alimentación se conecta
conecta a la patilla
(VDD
), mientras
mientras que
que
el positivo
patilla ___ (V
DD, Vss ),
negativo se conecta
conecta a la patilla
patilla _0
_.__
(VDD, V ss).
el negativo
__ (VDD,
).
Solución:
Solución:
el CMOS
4000 (ver el 4511 en la Figura
7.25a), la patilla
En los CI
CMOS de la serie 4000
Figura 7.25a),
patilla VDD
conecta al positivo,
positivo,
DD se conecta
mientras que
que la patilla
patilla V ss se conecta
conecta al negativo
negativo de la fuente
fuente de alimentación.
alimentación.
mientras
186
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
PROBLEMAS
7.50.
En una calculadora,
un ~
un ~
(decodificador,
Res.
7.51.
traduce de decimal
a la salida decimal.
a binario
(decodificador,
codificador)
tenga
las entradas
activas
sólo
una
entrada
Este codificador
tiene
(ALTA, BAJA).
en
en
(ALTA,
BAJA)
Y
El codificador 74148 tiene las entradas activas en BAJA y las salidas activas en BAJA como muestran
los circulitos en las entradas y salidas del símbolo lógico.
O
O
1
2
Entrada
octal
Codificador de A2
prioridad
3
4
4
Salida
binaria
Al
5
6
7
Salidas
3
4
5
6
7
A2
H
L
H
H
H
H
H
H
H
H
L
L
L
L
H
H
H
H
H
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
Ao
(74148)
2
H
L
H
L
H
H
L
H
H
H
L
H
H
H
H
H
L
H
H
H
H
L
H
H
H
H
H
H
Ao
Al
H
L
H
L
H
L
H
L
H
H
L
L
H
H
L
L
H
H
7.57.
H = ALTA, L = BAJA, X = irrelevante
(b) Tabla de verdad simplificada
(a) Símbolo lógico
Figura 7.26.
Codificador
de prioridad
octal
a binario
Acudir a la Figura 7.26. Si la entrada 7 se activase con un nivel
sería A2 = __
, Al = __
y Aa = __
(ALTO, BAJO).
Res.
activa
codificador.
Entradas
7.53.
mientras
(b) decodificador.
Acudir a la Figura 7.26.
las salidas activas en
Res.
SUPLEMENTARIOS
(decodificador,
codificador)
codificador)
traduce de binario
Es característico
que un
cualquier instante de tiempo.
Res.
7.52.
(a) codificador,
DIGIT ALES
74148.
(ALTO,
BAJO),
la salida
Si en el codificador 74148 la entrada 7 se activase con un nivel BAJO, las salidas serían A2 = BAJO,
= BAJO Y Ao = BAJO.
Al
7.54.
Acudir a la Figura 7.26.
Al = __
y Aa = __
Res.
Si todas las entradas
(ALTA, BAJA).
en ALTA,
las salidas
serán
A2 =
,
Entra
XS:
Si todas las entradas del codificador 74148 están en ALTA, las salidas estarán todas en ALTA.
7.55.
Acudir a la Figura 7.26. Si se activa la entrada
Aa=~(ALTA,
BAJA).
Res. (a) ALTA,
(b) BAJA,
(e) BAJA.
7.56.
Listar la lectura de los indicadores
de salida
entrada mostrados
en la Figura 7.27.
Res.
están
pulso a = 000
pulso b = 010
pulso e = 100
pulso d = III
a 3, las salidas
binaria
pulso e = 101
pulso f= 010
son A2 =~,
(3 bits) para
pulso 9
pulso h
=
=
01 I
001
cada
Al = ~
uno
de los pulsos
y
de
pulso i = 110
pulso j = III
J
CONVERSION
187
DE CODIGOS
Indicadores
de salida
ras
en
O
O
O
O
O
O
O
Codificador de
prioridadA2
2
3
1 -) Y
ran
I
j
h
g
e
f
Figura 7.27.
7.57. Acudir
BAJA),
Res.
b
a
A,
4
---
5
Ao
6
7
(74148)
Problema del tren de pulsos del codificador.
a la Figura 7.28. El decodificador
7443 tiene
y las salidas activas en ___
(ALTA, BAJA).
'da
O,
O
1
A
B
e
D
Decodificador
XS3 a
decimal
2
3
4
5
6
7
8
de
(7443)
9
(a) Símbolo lógico
Figura 7.28.
Salida
decimal
l de 10
e
XS3
(ALTA,
Salidas decimales
A
o
o o 1 1
o 1 o o
o 1 o 1
o 1 l o
o 1 1 1
l o o o
l o o 1
l o 1 o
1 o 1
1
1
1 o o
o
D
y
en __
activas
El decodificador 7443 tiene las entradas en ALTA, y las salidas activas en BAJA, según el símbolo
lógico y tabla de verdad de la Figura 7.28.
Entradas
Entrada
XS3
las entradas
B
1
1
1
1
O
1
1
O
O
O
1
O
O
O
O
O
1
1
1
O
1
O
1
O
1
1
l
1
l
1
1
1
1
1
1
1
1
1
1
1
o
1
1
1
l
1
1
1
l
1
1
1
1
1
1
2
3 4
5
6
7
8
9
1
1
1
1
1
1
1
1
1
1
o
1
1
1
1
1
1
1
l
1
1
o
1
1
1
1
1
1
l
l
1
1
1
1
l
1
1
1
l
l
1
1
1
1
l
1
l
1
1
1
1
o
1
1
l
1
1
1
1
o
1
1
l
1
1
1
1 1
1 1
1
1
1
1
1
1
1
1
o
1
1
l
1
1
1 1
1 l
1 1 1
1 1 1
1 1 1
1 1 1
(b) Tabla de verdad
Codificador comercial XS3 a decimal 7443.
o
1
1
1
1
1 1
1 1
1
1
1
1
o
1 o
1 1
1 1
1 1
1 1
1 1
1 1
.r-----------------------------------------------------------------------------------------------~~-----------188
n~ORIA DE PROBLEMAS
DIGITALES
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
7.58.
Acudir a la Figura
~ (número
7.58. Acudir
Figura 7.28. Con
Con la entrada
entrada 0110,
0110, la salida
salida ~
(número decimal)
decimal) del decodifidecodificador 7443
7443 se activa
activa con
con un
~
(ALTO, BAJO).
BAJO).
cador
un nivel
nivel---..SBL
(ALTO,
Res.
(a)
(a) 3,
3,
(h)
(b)
J
BAJO.
7.59.
Acudir a la Figura
todas las salidas
7.59. Acudir
Figura 7.28. La entrada
entrada inválida
inválida 1111 genera
genera _ __ (0, 1) en todas
salidas del
decodificador
decodificador 7443.
7443.
Res.
R es.
7.66.
7.67.1
l.
1.
7.60. Considerar
un decodificador
~ (BCD,
7.60.
Considerar la Figura
Figura 7.28. El Cl
Cl 7443 es un
decodificador que
que convierte
convierte de código
código ~
(BCD,
XS3) a ---..SBL
(decimales, hexadecimales).
hexadecimales).
XS3)
~
(decimales,
XS3,
(h)
decimales.
Res. (a)
(a) XS3,
(b) decimales.
7.68.1
7.61. Acudir
Figura 7.28.
7.28. Cuando
salidas del decodificador
7443 están
están desactivadas,
desactivadas, están
están al
7.61.
Acudir a la Figura
Cuando las salidas
decodificador 7443
_ _ (0, 1)
__
1) lógico.
lógico.
7.69. 1
Res.
1I (nivel
ALTO).
(nivel ALTO).
7.62.
pulso que
7.62. Listar
Listar el decimal
decimal de los indicadores
indicadores de salida
salida correspondiente
correspondiente a cada
cada pulso
que va al decodificador
decodificador
7443 de la Figura
Figura 7.29
7.29..
pulso h == 3
pulso d == 9
Res. pulso
pulso a == 6
Res.
pulso
pulso
pulso e == O
pulso i == 5
pulso b == 4
pulso
pulso
pulso
pulso j == todas
pulso e == todas
todas las salidas
todas las salidas
pulso
salidas desactivadas
desactivadas
pulso
pulso
salidas desactivadas
des activadas
pulso f == 8
(entrada
(entrada XS3 inválida)
inválida)
puslo g
puslo
g =
=1
l
(entrada
(entrada XS3 inválida).
inválida).
1
7.70. )
l
1
7.71. )
)
}
7.72. P
¡.,
Indicadores
Indicadores de salida
salida
DecodiDecodificador
A XS3
XS3 a
decimal
B
e
D
9
8 ~----f
7 10-------1
710-----1
p.-----------l
6 10--------1
p - - -- - ----j
5 p.---------------j
4P-----------------j
4
P - - - -- - ----j
31O-------------------j
31O------~
2P----------~
21O-----------------~
lP-----------------------~
(7443)
(7443)
j
OP-----------------------------j
~~--
~--~
h
gfedcba
hgfedcba
Figura
Figura 7.29.
7.29.
Problema
lsos del decodificador
Problema del
del tren de pu
pulsos
decodificador..
7.63. Los equipos
equipos alimentados
alimentados por
energía solar
solar normalmente
_
7.63.
por baterías
baterías o energía
normalmente utilizan
utilizan visualizadores
visualizadores __.
_ . __
(LCD,
(LCD, LED).
LED).
Res.
LCD.
LCD.
7.64.
un LED
un visualizador
visualizador de cristal
7.64. Si un
LED emite
emite luz, un
cristal líquido
líquido se dice
dice que
que ___ (controla,
(controla, genera)
genera)
luz.
luz.
Res.
Res.
controla.
controla.
7.65.
principal desventaja
visualizadores de cristal
7.65. ¿Cuál
¿Cuál es la principal
desventaja de los visualizadores
cristal líquido?
líquido?
Res.
La lenta
velocidad de conmutación
necesidad de luz
lenta velocidad
conmutación o la necesidad
luz ambiental.
ambiental.
-
------------------------------------------------------------~
CONVERSION
189
DE CODlGOS
7.66. Acudir a la Figura 7.15. En un LCO solamente los segmentos que están controlados por señales
de onda cuadrada
(en fase, desfasadas) están activos y son visibles en el visualizador.
Res.
desfasadas.
7.67. Los LCO que muestran segmentos
(negros, blanco-hielo)
minan visualizadores de cristal líquido de efecto campo.
Res.
negros.
7.68. Para controlar visualizadores
onda cuadrada.
Res.
de
(cristal líquido, VF) se necesitan señales con forma de
cristal líquido.
7.69. El cristal líquido emparedado
Res.
entre placas de vidrio en LCO se denomina
y controlador
o
.
LCO son dispositivos
(CMOS,
CMOS.
7.71. Acudir a la Figura 7.17a. La sección controladora
XOR).
Res.
fluido
nemático.
7.70. Acudir a la Figura 7.17a. El decodificador
TTL).
Res.
en un fondo plateado se deno-
LCO consta de siete puertas
(ANO,
XOR.
7.72. Acudir a la Figura 7.30. ¿Cuál es la lectura decimal en el LCO para cada pulso de entrada (a a d).
Res. pulso a = O
pulso b = 9
pulso e = 3
pulso d = 6
+5V
salI"d a
1
LCD
I
~-
LE
Vcc a
a
b
b
e
e
d
d
e
e
f
f
Ph g
g
a
Entradas
11l..!!...Jol
~!lo
d
O O
-----
l
-
Cerrojo/
decodificador
controlador
BCDa
siete
segmentos
B
e
-
A
8
D
(74HC4543)
e b a
BI
GND
I
I
f·
t," f·
g
d
Común
"*"
AA
Figura 7.30.
100Hz
Reloj
Problema del tren de pulsos del decodificadorjcontrolador.
190
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
7.83. A
7.73. Acudir
Acudir a la Figura
Figura 7.30.
7.30. Solamente
Solamente para
entrada e, ¿qué
¿qué líneas
líneas de control
control en el LCD
LCD
7.73.
para el pulso
pulso de entrada
tienen señales
señales desfasadas?
desfasadas?
tienen
Có
R
Res.
segmentos a, b, e, d y g están
están activados
activados por
señales fuera
fuera de fase.
R es. Los segmentos
por señales
7.74. Acudir
Acudir a la Figura
Figura 7.30. Solamente
entrada b, ¿qué
¿qué líneas
líneas de control
control en el LCD
7.74.
Solamente para
para el pulso
pulso de entrada
LCD
tienen señales
señales en fase?
tienen
Res.
R es.
7.84. A
segmento e está
está desactivado
desactivado con
con una
señal en fase (aparece
(aparece el decimal
decimal 9).
El segmento
una señal
(1
7.75. Un
Un visualizador
visualizador VF
VF tiene
tiene partes
comparables aun
aun tubo
tubo de vacío
vacío ___ (diodo,
(diodo, triodo).
triodo).
7.75.
partes comparables
Res.
R es.
R
triodo.
triodo.
7.76. Las placas
visualizador VF están
están revestidas
revestidas con
con un material
material fluorescente
fluorescente ___ (óxido
(óxido de
7.76.
placas de un visualizador
bario, cloruro
cloruro de cinc)
cinc) que
que brilla
cuando es bombardeado
electrones.
bario,
brilla cuando
bombardeado por
por electrones.
Res.
Res.
óxido de bario.
óxido
bario.
7.77.
Acudir a la Figura
Figura 7.31.
7.31. Citar
Citar las placas
(ánodos) activas
activas en este visualizador
visualizador VF
VF siete segmentos.
segmentos.
7.77. Acudir
placas (ánodos)
Res.
Placas activadas
activadas == P
R es. Placas
Pbb, , PPe,
Pr Y
y Pg.
e, P¡
oV
o
+12
+12
+
12 V +
12 V
OV
oV
O
r,
+12
+12 V
+12 V +12
p¡
K
K
Figura 7
7.31.
Figura
.31 .
Pg
K
K
Problema del visualizador VF.
7.85. A
7.78. Acudir
Acudir a la Figura
Figura 7.31.
7.31. ¿Qué
¿Qué número
número decimal
decimal se verá
verá en el visualizador
visualizador VF
VF siete
siete segmentos?
segmentos?
7.78.
(1
Res.
R es. 4.
R
7.79. Acudir
Acudir a la Figura
Figura 7.22b.
7.22b. ¿Por
¿Por qué
qué hay
cinco rejillas
control separadas
separadas en este visualizador
visualizador
7.79.
hay cinco
rejillas de control
comercial VF?
comercial
Res.
R es.
Cada figura tiene
tiene una
control, así los dígitos
dígitos (o dos
dos puntos)
activarsejdesactivarse
Cada
una rejilla
rejilla de control,
puntos) pueden
pueden activarse/desactivarse
individualmente. Las rejillas
rejillas de control
control se utilizan
multiplexar un
visualizador.
utilizan normalmente
normalmente para
para multiplexar
un visualizador.
individualmente.
7.80. Los visualizadores
visualizadores fluorescente
vacío son muy
muy utilizados
(automóviles, equipos
equipos
7.80.
fluorescentess de vacío
utilizados en ___ (automóviles,
alimentados por
energía solar)
solar) debido
debido a la compatibilidad
compatibilidad de tensiones,
tensiones, larga
larga vida,
vida, bajo
bajo coste
coste y
alimentados
por energía
buena
fiabilidad. .
buena fiabilidad
Res.
automóviles.
automóviles.
7.81. Acudir
Acudir a la Figura
Figura 7.23.
7.23. En el visualizador
visualizador VF,
VF, los conductores
conductores etiquetados
etiquetados X se denodeno7.81.
minan ___ .
minan
Res.
Res.
cátodos, filamentos
filamentos o calentadores.
calentadores.
cátodos,
7.82. Acudir
Acudir a la Figura
Figura 7.23. En el visualizador
visualizador VF, los segmentos
segmentos etiquetados
etiquetados Z se denominan
denominan ___ .
7.82.
Res.
Res.
placas
ánodos.
placas o ánodos.
, I
CONVERSION
el LCD
elLCD
DE CODIGOS
191
7.83. Acudir a la Figura 7.32. Listar los números decimales mostrados en el visualizador VF durante
cada pulso a a d.
Res. pulso a = 8
pulso b = 9
pulso e = 5
pulso d = 2
7.84. Acudir a la Figura 7.32. Solamente durante el pulso a, ¿cuál es el nivel lógico en cada salida
(a a g) del C14511?
Res.
Todas las salidas (a a g) están en el nivel ALTO o activadas (se visualiza el decimal 8).
xido de
+12 V
+12 V
Salida
visualizador VF
entos.
~---.--~---
LT
BI
VDD a
Entradas
"Tl o
O O
--º----º..f11 --d
e
b
__ 1
2
4
8
A
B
e
D
quipos
coste y
deno-
d1------1
e
e
1-------1
f f--_.....:f--1
(4511)
V
g
ss
gl----"--j
K
Problema del tren de pulsos de decodificadorjcontrolador.
7.85. Acudir a la Figura 7.32. Solamente durante el pulso e, ¿cuál es el nivel lógico en cada salida
(a a g) del C14511?
Res.
lizador
Rejilla
b 1-------1
e
e t-------1
d
Cerrojo/
decodificador
controlador
BCD a
siete
segmentos
LE
ntos?
a-l
b
a
Figura 7 .32.
I--
Se visualiza el decimal
pulso a = Salida nivel
pulso b = Salida nivel
pulso e = Salida nivel
pulso d = Salida nivel
pulso e = Salida nivel
pulso f = Salida nivel
pulso g = Salida nivel
5.
ALTO
BAJO
ALTO
ALTO
BAJO
ALTO
ALTO
Capítulo 8
de
regl
que
por
por
CIRCUITOS ARITMETICOS
y ARITMETICA BINARIA
blot
(sur
mUI
cor
8.1.
AN
INTRODUCCION
sali
AN
El público general piensa que los dispositivos digitales son máquinas de calcular rápidas y
precisas. La calculadora y computadora digital son probablemente la razón de ello. Los
circuitos aritméticos son comunes en muchos sistemas digitales y se verá que con sencillos
circuitos lógicos combinacionales (puertas lógicas conectadas) se pueden realizar operaciones de: sumar, restar, multiplicar y dividir. Este capítulo cubre la aritmética binaria y la
forma en que se realiza con circuitos lógicos.
8.2.
E
SUMA BINARIA
Sumar números binarios es una tarea muy simple. Las reglas (tabla de sumar) para la suma
binaria, utilizando dos bits, se muestran en la Figura 8.1. Las tres primeras reglas son obvias.
La regla 4 dice que, en binario, 1 + 1 = 10 (decimal 2). El 1 de la suma debe ser arrastrado
a la siguiente columna, como en una suma decimal convencional.
Figl
Regla
Regla
Regla
Regla
I
2
3
4
el símbolo
Figura 8.1.
A continuación
se muestran
O+
O+
I +
I +
+
Suma
Salida de
O= O
arrastre
I = I
O= 1
I =0 Y arrastre I = 10
es
sun
significa suma
no
el (
rest
Reglas para la suma binaria.
dos problemas
ejemplo de suma o adición binaria.
hl 1.,11":
1 O
+0
(suma)
192
1
O
1 O
1 O
4
+2
--6 (decimal)
+
(suma)
11
11
11
1
11
11
11
O 1111 1
1
1
5
11
"0"1"1
11
11
u
1 :: O 4 O L.:O
1
+3
-8
(decimal)
CIRCUITOS
ARITMETICOS
y ARITMETICA
193
BINARIA
Ahora es posible diseñar un circuito con puertas que realicen la adición. Las dos columnas
de la izquierda de la Figura 8.1 nos recuerdan una tabla de verdad de dos variables. Las
reglas binarias son reproducidas en forma de tabla de verdad en la Figura 8.2. Las entradas
que se van a sumar se denominan A y B. La salida de la suma, con frecuencia, se representa
por el símbolo de suma (L:). La columna de la salida de arrastre se representa, con frecuencia,
por el símbolo Co (carry out).
La tabla de verdad de la Figura 8.2 es la de un circuito semisumador, cuyo diagrama de
bloques se representa en la Figura 8.3a, con las dos entradas A y B y las dos salidas L:
(suma) y Co (arrastre). Es común denominar al semisumador HA (Half Adder) como
muestra el diagrama de bloques.
Observar que la columna de salida de la suma (L:) de la tabla de verdad de la Figura 8.2
corresponde a una función XOR y que la columna de arrastre corresponde a una función
AND. Un circuito lógico completo para el semisumador con dos entradas (A y B) y dos
salidas (L: y Co) se muestra en la Figura 8.3b. Al estar compuesto sólo de puertas (XOR y
AND), el semisumador es un circuito lógico combinacional.
as y
Los
illos
ClO-
Salidas
Entradas
y la
ma
las.
do
Salida de
arrastre
A
B
Suma
O
O
O
O
1
1
1
O
1
1
O
O
O
1
O
1
~
eo
A+B
A --...---+-'1
A
B-...--+--+I
HA
B
Ca
Co
(a) Símbolo de bloque
Figura 8.3.
Figura 8.2. Tabla de verdad
del semisumador.
(b) Diagrama lógico
Semisumador.
Considerar el problema de la adición binaria de la Figura 8.4a. La La columna (la del 1)
es 1 + 1, Y sigue la regla 4 de la Figura 8.1. La suma es O con un arrastre de 1 que debe
sumarse a la columna del 2. En la columna del 2 tenemos 1 + 1 + 1, que es igual al binario 11 (decimal 3). Un 1 se coloca debajo de la columna del 2 en la posición de la suma,
el otro 1 es el arrastre que debe sumarse a la columna del 4 (O en este caso) dando un
resultado de 1, que se escribe en la posición de la suma. El resultado es una suma de 110.
arrastre
arrastre
l<l 1'"1
I 1'
,
Entrada de
,
+
Suma
'1'
,
A
+ B + arrastre
1
+ 1+
I
1 LI LO
(a) Problema de suma binaria simple
Regla 5
suma
. Salida de
arrastre
Y arrastre
(b) Regla binaria de la suma adicional
Figura 8.4.
1 = 11
194
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
La regla 5 para la adición binaria está formalmente escrita en la Figura 8.4b. Observar
las tres entradas (A, B Y el arrastre) y las dos salidas (la de suma y la de arrastre). La
regla 5 sugiere que un semisumador no funcionará si surge una situación de entrada de
arrastre. Los semisumadores solamente suman dos entradas (A y B), como en la columna
del 1 del problema de sumar. Para sumar la columna del 2 o la del 4 se necesita un nuevo
circuito, denominado sumador completo. El diagrama de bloques de un sumador completo
se muestra en la Figura 8.5a.
El circuito sumador completo tiene tres entradas que se suman y son (Fig. 8.5) A, B Y
Cin ~entrada de arrastre(Carry in) y las dos salidas habituales ¿ (suma) y Co ,-salida
de arrastre(Carry out).' Observar el uso de las letras FA (FuU Adder) para simbolizar el
sumador completo. Repitiendo, cuando se suman números binarios de varios dígitos,
el semisumador se utiliza para sumar la primera columna de la derecha (la del 1) Y
los sumadores completos se utilizan para sumar las demás columnas (la del 2, 4, 8, etc.).
Un circuito sumador completo puede construirse con semisumadores y una puerta ORo
Un sumador completo se muestra en la Figura 8.5b. El semisumador es el bloque básico
para construir sumadores. La tabla de verdad del sumador completo se da en la Figura 8.5c.
A
Cin
8.1.
8.2.
8.3.
L
¡-=.------L
HA
B
Cin
Entradas
A
A'
L
8.4.
L
A
FA
Salidas
HA
Co
B
Co
B
B
Co
Co
8.5.
(a) Símbolo de bloque
(b) Conexión de semisumadores y puerta OR
Salidas
Entradas
8.6.
A
B
Gil
L
eo
O
O
O
O
O
O
O
O
O
1
1
O
I
O
I
O
I
1
O
I
1
O
I
O
I
O
O
I
I
O
O
O
I
1
I
I
I
I
1
A
+ B + Cin
I
Salida
Suma arrastre
(e) Tabla de verdad
Figura 8.5.
Sumador completo.
8.7.
8.8.
8.9.
-¡-----------------------------------------------------------------CIRCUITOS
y ARITMETICA
ARITMETICA BlNARIA
BINARIA
CIRCUITOS ARITMETICOS
ARITMETICOS y
~
195
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
rvar
. La
de
siguientes problemas
problemas de adición
adición binaria:
binaria:
8.1. . Resolver
Resolver los siguientes
(a)
100
(h)
1010
(e)
1001
(b)
+
~
~
+
110
101
101
Solución:
Solución:
Acudir
Acudir a las Figuras
Figuras 8.1 y 8.2. Las sumas
sumas de los problemas
problemas son:
(a)
(b)
(e) 1110.
(a) 111,
(b) 10000,
10000,
1110.
8.2.
Calcular
Calcular las sumas
sumas en los siguientes
siguientes problemas:
problemas:
(a)
1110
(h)
(b)
±-ll
.±.....ll
1011
±-ll!
±.lli
(e)
(e)
1111
±-ll!
±.lli
Solución:
Solución:
problemas son
son las
las siguientes:
siguientes:
Acudir
Acudir a las Figuras
Figuras 8.
8.11 y 8.2. Las sumas
sumas binarias
binarias de los problemas
(a)
(b)
(e) 10110.
(a) 10001
10001,,
(b) 10010,
10010,
10110.
SICO
.se.
8.3.
Un circuito
Un
circuito semisumador
semisumador tiene
tiene ___ entrada(s)
entrada(s) y ___ salida(s).
salida(s).
Solución:
Solución:
Un circuito
circuito semisumador
semisumador tiene
tiene dos entradas
entradas y dos salidas.
salidas.
Un
8.4.
Un circuito
circuito sumador
sumador completo
completo tiene
tiene ___ entrada(s)
entrada(s) y ___ salida(s).
salida(s).
Un
Solución:
Solución:
Un
Un circuito
circuito sumador
sumador completo
completo tiene
tiene tres entradas
entradas y dos salidas.
salidas.
Co
8.5.
Dibujar
etiquetar las entradas
entradas y salidas.
Dibujar el diagrama
diagrama de bloques
bloques de un
un semisumador
semisumador y etiquetar
salidas.
Solución:
Solución:
Véase Figura
Figura 8.3a.
8.6.
Dibujar
etiquetar las entradas
entradas y salidas.
Dibujar el diagrama
diagrama de bloques
bloques de un
un sumador
sumador completo
completo y etiquetar
salidas.
Solución:
Solución:
Véase Figura
Figura 8.Sa.
8.7.
¿A partir
circuito semisumador?
partir de qué
qué dos puertas
puertas lógicas se construye
construye un
un circuito
semisumador?
Solución:
Solución:
Un
dos entradas
entradas y una
una puerta
puerta AND
AND de dos
Un circuito
circuito semisumador
semisumador se construye
construye con una
una puerta
puerta XOR
XOR de dos
entradas.
entradas.
8.8.
Un
dos ___ (FA,
(FA, HA)
HA) Y una
una puerta
puerta
Un circuito
circuito sumador
sumador completo
completo puede
puede construirse
construirse utilizando
utilizando dos
___
(ANO,
___
(ANO, OR)
OR) de dos entradas.
entradas.
Solución:
Solución:
Un circuito
circuito sumador
sumador completo
completo puede
puede construirse
construirse utilizando
utilizando dos
Un
dos HA
HA y una
una puerta
puerta OR
OR de dos
dos entradas.
entradas.
8.9.
Un
circuito HA
HA se utiliza
utiliza para
para sumar
sumar los bits
bits de la columna
Un circuito
columna ___ (del 1, 2) en un
un problema
problema
adición binaria.
binaria.
de adición
Solución:
Solución:
Un circuito
circuito HA
HA suma
suma la columna
columna del 1 en un problema
problema de adición
Un
adición binaria.
binaria.
196
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS DE PRINCIPIOS
8.14. 1
F
Dibujar el diagrama
diagrama lógico para
para el sumador
sumador completo
completo utilizando
utilizando puertas
puertas AND
AND,, XOR
XOR y ORo
8.10. Dibujar
Solución:
Solución:
Figura 8.6.
Véase Figura
s
si
8.11. Listar
Listar las salidas
salidas de suma
HA para
para cada
cada conjunto
conjunto de pulsos
pulsos de entrada
entrada mostrados
mostrados en la
8.11.
suma de un HA
Figura 8.7.
Figura
p
p
Solución:
Solución:
acuerdo con la tabla
tabla de verdad
verdad de la Figura
suma
semisumador de la Figura
De acuerdo
Figura 8.2, las salidas de la su
ma del semisumador
Figura 8.7
siguientes:
son las siguientes:
pulso a
a = I
pulso
pulso b = O
pulso
pulso e = O
pulso
pulso d = O
pulso
pulso e == O
pulso
pulso f=
pulso
f= ll
8.3.
8.12. Listar
Listar las salidas
arrastre del semisumador
semisumador para
cada conjunto
conjunto de pulsos
entrada mostrados
8.12.
salidas de arrastre
para cada
pulsos de entrada
mostrados
en la Figura
Figura 8.7.
Solución:
Solución:
Según la tabla
de la Figura
salidas de arrastre
arrastre del semisumador
semisumador de la Figura
Figura 8.7 son las
Según
tabla de verdad
verdad de
Figura 8.2, las salidas
siguientes:
sigui
entes:
pulso
pulso
pulso e == Il
pulso
pulso a == O
pulso e = Il
pulso bb =
pulso
pulso f=
f= O
pulso
d =O
pulso
=O
pulso d
Cin
A__
-\-\
Cin - - - - - - - - - _ - - \ - \
B
B
I
}-'L=--L
r=-----I
A
A __
A_~r-\
A--_4-I.
~--~--
B
B_-=B_H'-I
B---.-++i
f
Co
CI'
CI)
e
d
e
b
a
r,r
,
(\
(\ r;¡
r;¡ (\
" r;¡
r;¡ (\
(\
~I~I~I
~I~I~I
8.7.
Figura 8.7.
Figura 8.6.
8.6. Diagrama
Diagrama lógico
de un
un sumador completo.
A
?
HA
B
B
Co
----
?
Problema del tren de pulsos
Problema
del semisumador.
8.13. Listar
8.13.
Listar las salidas
salidas de
de suma
suma del
del sumador
sumador completo
completo para
para cada
cada conjunto
conjunto de
de pulsos
pulsos de entrada
entrada
mostrados
mostrados en
en la Figura
Figura 8.8.
Solución:
Solución:
Según
Figuras 8.1 yy 8.4b,
8.4b, las salidas
salidas de
de la suma
su ma del FA mostrado
mostrado en la Figura
Figura 8.8
8.8 son
son las
las siguientes:
sigui entes:
Según las Figuras
pulso
pulso
pulso
pulso
O
pulso e = l
pulso ee = O
O
pulso 99 = lI
pulso aa = O
pulso
pulso
pulso
pulso
pu lso bb = O
O
pulso dd =
=l
pulso f = O
O
pulso hh = l
110
110
000
O 1
O O,
~Cin
~Cin
~A
~A
B
B
~I
~I
I
?
FA
Co
??
hgfedcba
hgfedcba
Figura 8.8.
8.8.
En est
sustrae
proble
denorr
a 1 re:
del 1,
un O e
una di
y es If
son ta
Problema
Problema del tren de pulsos del sumador completo.
completo .
La
han n
(Di)
c
diferei
funció
por la
puerta
CIRCUITOS
CIRCUITOS ARITMETICOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
BINARIA
197
8.14.
8.14. Listar
Listar las salidas
salidas de arrastre
arrastre del FA para
para cada
cada conjunto
conjunto de pulsos
pulsos de entrada
entrada mostrados
mostrados en la
Figura
Figura 8.8.
la
Solución:
Solución:
Acudir a las
las Figuras
Figuras 8.
8.11 y 8.4b. Las
Las salidas
salidas Ca
ea del sumador completo mostrado en la Figura 8.8 son
son las
las
siguientes.
siguientes.
pulso e == 1l
pulso a == 1l
pulso 9g = O
pulso e == O
O
O
pulso h == 1l
pulso d == O
O
pulso b == O
pulso f=
O
f= 1l
8.7
8.3. RESTA BINARIA
os
las
En esta sección
En
sección se explicarán
explicarán los semirrestadores
semirrestadores y restadores.
restado res. Las reglas para
para la resta
resta o
sustracción
sustracción binaria
binaria de dos bits
bits se dan
dan en la Figura
Figura 8.9. El número
número de arriba,
arriba, en un
un
problema
problema de sustracción,
sustracción, se denomina
denomina minuendo
minuendo y el de abajo
abajo sustraendo,
sustraendo, y la solución
solución se
denomina
denomina diferencia.
diferencia. La regla 1 de la Figura
Figura 8.9 es obvia.
obvia. La regla 2 (Fig. 8.9) concierne
concierne
a 1 restado
restado de un
un número
número más
más pequeño,
pequeño, O. En la Figura
Figura 8.10,
8.10, observar
observar que,
que, en la columna
columna
del 1, 1 se resta
resta de O. Hay
Hay que
que tomar
tomar prestado
prestado un 1 de la columna
columna del 2 binario,
binario, dejando
dejando
un O
O en esa
esa columna.
columna. Ahora
Ahora el sustraendo
sustraendo 1 se resta
resta del minuendo
minuendo 10 (decimal
(decimal 2). Esto
Esto da
da
una
una diferencia
diferencia de 1 en la columna
columna del l. La
La columna
columna binaria
binaria del 2 utiliza
utiliza la regla
regla 1 (O - O)
Y es igual
igual a o. Por
Por tanto,
tanto, la regla
regla 2 es O
O -- 1 = 1 tomando
tomando prestado
prestado un l. Las
Las reglas
reglas 3 y 4
son
son también
también bastante
bastante obvias.
obvias.
Regla
Regla
Regla
Regla
s
da
I
2
3
4
Minuendo
Minuendo
O
O
Sustraendo
Sustraendo
Diferencia
Diferencia
O
O
1
O
O
1
O
O
1
1
O
O
1
1
.Figura
.Figura 8.9.
8.9.
Salida
préstamo
Salida de préstamo
y debe I1
Reglas
Reglas para
para la
la sustracción
sustracción binaria.
binaria.
Las reglas de la sustracción,
sustracción, dadas
dadas en la Figura
Figura 8.9, parecen
parecen una
una tabla
tabla de verdad
verdad y se
han
han reproducido
reproducido en esta forma
forma en la Figura
Figura 8.11. Observar
Observar que
que la salida
salida de la diferencia
diferencia
(Di)
(Di) de la tabla
tabla de verdad
verdad representa
representa la función
función XOR.
XOR. La función
función lógica
lógica para
para la salida
salida
diferencia
diferencia en un
un restador
restador es la misma
misma que
que para
para la salida
salida suma
suma en un
un semisumador.
semisumador. La
función
función lógica
lógica de la columna
columna de préstamo
préstamo (Bo),
(Ba), en la tabla
tabla de verdad,
verdad, puede
puede representarse
representarse
por la expresión
por
expresión booleana
booleana A . B =
= Y,
Y, Y puede
puede implementarse
implementarse utilizando
utilizando un
un inversor
inversor y una
una
puerta
.
puerta AND
AND de dos entradas.
entradas.
!!
Binario
Binario
Decimal
Decimal
II
préstamo
préstamo
Minuendo
Minuendo
Sustraendo
Sustraendo
Diferencia
Diferencia
8.10.
Figura 8.10.
iO''AlO
io -"10
--OO
O
O
11
1
2
--1
1
1
Problema de
de sust
sustracción
binaria mostrando un
un préstamo.
préstamo.
Problema
racción binaria
198
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
El
entrad:
Di (dif
a resta
Salidas
Entradas
Minuendo
Sustraendo
A
B
o
O
1
O
1
O
1
1
Diferencia
Préstamo
O
1
1
O
O
1
O
O
Entradas
Figura 8.11.
Bo
Di
A-B
A - B-
Tabla de verdad de un semirrestador.
La tabla de verdad de la Figura 8.11 representa un circuito lógico llamado semirrestador
(half subtractor). La expresión booleana de la salida de diferencia es A EB B = Di, Y la
de salida de préstamos (Ba) es A . B = Bo. Un semirrestador se construye con puertas
lógicas, como muestra la Figura 8.12a. La entrada A es el minuendo y la B el sustraendo,
la salida Di la diferencia y Bo el préstamo. El diagrama de bloques simplificado de un
semirrestador se da en la Figura 8 .12b.
Entradas
(A -
A
Bl
Salidas
lógico
t
Salidas
Bo
(b)
Figura 8.12.
1-
Di
HS
(A - B)
Entradas
B
(al Diagrama
Bil
Símbolo
de bloques
El (
subtrac
subtrac
mente,
restado
columr
La
minuer
diferen
El¡
del resí
Semirrestador.
Comparar el diagrama lógico del semirrestador de la Figura 8.12a con el del semisumador de la Figura 8.3b. La única diferencia entre los circuitos lógicos es que el
semirrestador tiene un inversor, añadido, en la entrada A de la puerta AND.
Considerar el problema de la sustracción en la Figura 8.13. En este problema son
evidentes varios préstamos. Si se utilizan seis circuitos restadores para las seis posiciones
binarias, deben considerarse los préstamos. Se puede utilizar un semirrestador para la
posición del 1 y para las columnas del 32, 16, 8, 4 Y 2, de este problema, hay que utilizar
restado res completos.
32
A
-B
Di
8
l~
rlO
10
O~lO
C¡l
1
1
~
O
1
1
O
1
O
1
12
1 ~
4
Figura.
16
2
del 1 1
da una
registra
37
-10
COI
2710
comple
y Bin .
ambas
Figura 8.13.
Ejemplo de problema de sustracción
binaria que muestra los préstamos.
l'
CIRCUITOS
ARITMETICOS
y ARITMETICA
199
BINARIA
El diagrama de bloques de un restador completo (FS) se da en la Figura 8.14a. Las
entradas son A (minuendo), B (sustraendo) y Bin (entrada de préstamo). Las salidas son
Di (diferencia) y Bo (salida de préstamo). Las líneas Bo y Bin están conectadas de restador
a restador para seguir la pista de los préstamos.
B
Bin
Di
t-------Di
HS
Bin
Di
Entradas A
FS
A
A
Salidas
B
A - B - Bin
Bo
Di
A
Bo
HS
B
(a) Símbolo de bloque
B
(b)
Bo
Bo
Conexión utilizando semirrestadores y una puerta OR
or
la
as
HS
B
Bin
0,
n
A
B
Di
A
r--~r_-~~ ...
~ r-----------
HS
Di
A
B
Bo
r-----Bo
as
(e) Diagrama lógico
Figura 8.14.
l-'
el
n
es
la
ar
Restador completo.
El diagrama de la Figura 8.14b muestra cómo conectar dos semirrestadores (HS -Half
subtractors-)
y una puerta OR para formar un circuito restador completo (FS -Full
subtractor-).
Observar que el patrón de conexiones es similar al de los sumadores. Finalmente, la Figura 8.14c muestra cómo se conectan las puertas para formar un circuito
restador completo. Recordar que los restadores completos se utilizan para restar todas las
columnas, excepto la columna del 1, en la resta binaria.
La tabla de verdad del restador completo se da en la Figura 8.15. Las entradas son el
minuendo (A), el sustraendo (B) y la entrada de préstamo (Bin), y las salidas son la
diferencia (Di) y la salida de préstamo (Bo).
El problema de la resta binaria de la Figura 8.16 ayuda a comprender la tabla de verdad
del restador completo. Para resolver este problema, utilizar sólo las tablas de verdad de las
Figuras 8.11 y 8.15. Observar la columna del 1 del problema de la Figura 8.16. La posición
del 1 utiliza un semirrestador; en la tabla de verdad de la Figura 8.11 se ve que la línea 3
da una salida de 1 para la diferencia Di y de O para la salida de préstamo (Bo.). Esto se
registra bajo la columna del 1 en la Figura 8.16.
Considerar la columna del 2 en la Figura 8.16. La columna del 2 utiliza un restador
completo. En la tabla de verdad del restador completo, la situación en la que A = O, B = O
y Bin = O corresponde a la línea 1 de la Figura 8.15. De acuerdo con la tabla de verdad,
ambas salidas (Di y Bo) son O. Esto se registra bajo la columna del 2 en la Figura 8.16.
200
TE ORlA DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
Entradas
Minuendo
(A)
Línea
Sustraendo
(B)
y gene}
del bir
problei
electró
Salidas
Entrada de
préstamo
(Bin)
Salida de
préstamo
(Ba)
Diferencia
1
2
3
4
5
6
O
O
O
O
O
O
O
O
O
I
1
I
O
1
1
1
O
1
1
1
I
1
O
I
I
7
8
1
1
O
O
1
1
O
O
1
O
O
O
1
Di
Ba
O
1
A - B - Bin
8.15. R
(e
la
(a
Tabla de verdad para el restador completo.
Figura 8.15.
Considerar ahora la columna del 4 de la Figura 8.16. Las entradas al restador completo
son A = 1, B = 1 Y Bin = 0, que en la tabla de verdad de la Figura 8.15 corresponden a la
línea 7. Las salidas (Di y Ba) son ambas 0, de acuerdo con la tabla de verdad, y se registran
en la Figura 8.16 bajo la columna del 4.
Considerar la columna del 8 de la Figura 8.16. Las entradas al restador completo son
A = 0, B = 1 Y Bin = 0, que corresponden a la línea 3 de la tabla de verdad (Fig. 8.15).
Las salidas (Di y Ba) correspondientes son ambas 1 y se registran en la columna del 8 de
la Figura 8.16.
La columna del 16 de la Figura 8.16 tiene las entradas A = 1, B = 1 Y Bin = 1, que
corresponden a la línea 8 de la tabla de verdad. Las salidas de esta línea (Di = 1 Y Bo = 1)
se registran bajo la columna del 16 en el problema.
La columna del 32 tiene las entradas A = 1, B =
y Bin = 1, que corresponden a la
línea 6 de la tabla de verdad de la Figura 8.15. Las salidas de esta línea son Di =
y
Bo = 0, que se registran en la columna del 32 en el problema.
Finalmente, considerar la columna del 64 en la Figura 8.16. Las entradas al restador
completo son A = 1, B = y Bin = 0, que corresponden a la línea 5 de la tabla de verdad,
°
°
°
8.16.
D
8.17.
r
So
8.18. D
E
SI
8.19.
e
se
SI
8.20. L
64
32
16
8
4
1
1
1
O
1
O
O
1
1
1
1
1
1
O
A
-O
-B
Di
Bin
Ba
Figura 8.16.
2
1
.0
O
O
1
117
O
- 28
-89
IOlt1llt Illt IOltlOltIOlt
Bin
Bo
(O)
Bin
Bo
(O)
Bin
Bo
(1)
Bin
Bo
(1)
Bin
Bo
(O)
1
SI
Bin
Bo
(O)
Bo
(O)
Resolución de un problema de resta binaria utilizando tablas de verdad.
P\
P\
---------------------------------------------------------------~~
CIRCUITOS
ARITMETICOS
y ARITMETICA
BINARIA
201
= 1 Y Bo = O. La Figura 8.16 ilustra cómo el binario 11100 se resta
del binario 1110 10 1 utilizando tablas de verdad. Los préstamos se muestran debajo del
problema. Este procedimiento es bastante engorroso para los humanos, pero los circuitos
electrónicos pueden realizar con precisión esta resta en microsegundos.
y genera las salidas Di
PROBLEMAS
RESUELTOS
8.15. Resolver los siguientes problemas de resta binaria:
(a)
110
(b)
1111
(e)
10110
(d)
- 100
- 101O
- 1100
10001
110
(e)
110001
111
Solución:
Por un procedimiento similar al ilustrado en la Figura 8.13, las diferencias para los problemas son calculadas como sigue:
(a) 010,
(b) 101,
(e) 1010,
(d) 1011,
(e) 101010.
8.16. Dibujar el diagrama de bloques de un semirrestador
leto
a la
ran
son
15).
de
y etiquetar
las entradas y salidas.
Solución:
Véase Figura 8.12b.
8.17. Dibujar el diagrama de bloques de un restador completo y etiquetar las entradas y salidas.
Solución:
Véase Figura 8.14a.
8.18. Dibujar el diagrama lógico de un semirrestador.
Etiquetar las entradas y salidas.
Utilizar puertas XOR, AND y un inversor.
Solución:
Véase Figura 8.12a.
a la
O Y
dar
ad,
8.19. Cuando se comparan semisumadores y semirrestadores, se encuentra
semirrestador contiene un circuito lógico extra que es un circuito
que el circuito lógico del
(AND, inversor, ORlo
Solución:
Un circuito lógico HS contiene un inversor más que un circuito lógico HA.
8.20. Listar las salidas de diferencia (Di) del semirrestador
de la Figura 8.17.
Solución:
Acudir a la tabla de verdad de la Figura 8.11. Las salidas Di del HS (Fig. 8.17) son las siguientes:
pulso a = I
pulso b = O
pulso e = O
pulso d = l
pulso e = O
pulso f = I
~
__
A
Di
?
fedcba
~
B
HS
Bo
?
A - B
Figura 8.17.
Problema del tren de pulsos del semirrestador.
.r-----.-
..--.....
--.----.-------.---------------------------~-----
202
__
_
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
8.21. Listar
Listar las salidas
salidas del préstamo
préstamo (Eo)
(Eo) del semirrestador
semirrestador de la Figura
Figura 8.17.
8.21.
Solución:
Solución:
Acudir a la tabla
tabla de verdad
verdad de la Figura
Figura 8.11. Las salidas
salidas Eo
Bo del HS (Fig. 8.17)
8.17) son:
Acudir
pulso a =
pulso e == O
O
pulso
O
pulso
pulso e == O
= 1
pulso
pulso b == O
O
pulso d
d == O
O
pulso f == 1
pulso
pulso
pulso
8.22. Listar
salidas de diferencia
diferencia (Di)
(Di) del semirrestador
semirrestador de la Figura
Figura 8.18.
8.22.
Listar las salidas
Solución:
Solución:
Acudir a la tabla
tabla de verdad
verdad de la Figura
salidas Di
Dide FS (Fig. 8.18) son las siguientes:
siguientes:
Acudir
Figura 8.15. Las salidas
pulso a == O
O
pulso e == 1
pulso e == 1
pulso g == O
O
pulso
pulso
pulso
pulso
pulso b == I
pulso d == O
O
pulso f == O
O
pulso h == lI
pulso
pulso
pulso
pulso
110
1
'O.
O
O
O
O
0
O 1
LBin Ein r----...,Di
Di
L-.
~
~_A
~r
___ A
~r
?
FS
Bo
Eo
B
E
(A -
S -
Bin¡
S
ill)
hgfedcba
h
gfedcba
8.18.
Figura 8.18.
Problema del
del tren
tren de
de pulsos
pulsos del
del restador completo.
Problema
8.23. Listar
salidas del préstamo
préstamo (Eo)
(Eo) del restador
restador completo
completo mostrado
mostrado en la Figura
Figura 8.18.
8.23.
Listar las salidas
Solución:
Solución:
Acudir a la tabla
tabla de verdad
verdad de la Figura
Figura 8.15. Las salidas
salidas Eo
Bo del FS (Fig~
(Fig~ 8.18)
8.18) son las siguientes:
siguientes:
Acudir
pulso a == O
O
pulso e == O
O
pulso e == l1
pulso g == 1
pulso
pulso
pulso
pulso
pulso b == l1
pulso d == O
O
pulso f == O
O
pulso h == l1
pulso
pulso
pulso
pulso
8.24. Cuando
Cuando se restan
restan números
números de 2 bits, para
para la columna
columna del 1 se utiliza
utiliza un
un ___ (FS,
8.24.
(FS, HS) y para
para
columna del 2 un
un ___ (FS, HS).
la columna
Solución:
Solución:
resta binaria
binaria se utiliza
utiliza un HS para
para la columna
columna del 1 y un FS para
para la columna
columna del.2.
En la resta
del.2.
8.4.
.,...
SUMADORES Y
y RESTADORES
RESTADORES PARALELOS
PARALELOS
SUMADORES
suma binaria
binaria puede
puede realizarse
realizarse de dos formas
formas diferentes.
diferentes. Pueden
Pueden utilizarse
utilizarse sumado
res serie
La suma
sumadores
serie
Un sumador
sumador serie opera
opera de la misma
misma forma
forma en que
que se realiza
realiza una
una suma
o paralelo.
paralelo. Un
suma manual.
manual.
Primero se suma
suma la columna
columna del 1,
1, después
después la del 2 más
más el arrastre,
arrastre, después
después la del 4 más
Primero
más
arrastre, y así sucesivamente.
sucesivamente. La suma
suma en serie tarda
tarda en realizarse
realizarse gran
gran cantidad
cantidad de tiempo
el arrastre,
tiempo
suman números
números binarios
binarios grandes.
grandes. Sin embargo,
embargo, la suma
suma en paralelo
paralelo es muy
si se suman
muy rápida.
rápida. En
En
suma en paralelo,
paralelo, todas
todas las palabras
palabras binarias
binarias (una
(una palabra
un grupo
grupo de bits
la suma
palabra es un
bits de una
una
longitud dada,
dada, como
como 4, 8 o 16) que
que se van
van a sumar
sumar se aplican
aplican a las entradas
entradas y la suma
longitud
suma es
inmediata. Los sumadores
sumadores serie son más
más sencillos,
sencillos, pero
pero más
más lentos.
lentos. Los
casi inmediata.
Los sumadores
sumadores
paralelos son más
más rápidos,
rápidos, pero
pero tienen
tienen circuitos
circuitos lógicos
lógicos más
más complejos.
complejos.
paralelos
En
dar (H
la colui
suma)
del sem
sumadc
suma e
forma I
Sup'
en la F
izqurerc
sumadc
sumadc
Con
represei
bastanu
númerc
que B4
~----------------------------------~
CIRCUITOS
ARITMETICOS
y ARITMETICA
BINARIA
203
En la Figura 8.19 se muestra un sumador paralelo de 4 bits. Se utilizan un semisumador (HA) y tres sumadores completos (FA). Observar que el HA de la parte superior suma
la columna del 1 (A, Y B,). La columna del 2 utiliza un sumador completo. El FA del 2
suma A2 y B2 más el arrastre del HA del l. Observar que la línea de arrastre va desde Co
del semisumador hasta Cin del segundo sumador. Los sumadores del 4 y 8 también son
sumadores completos. La salida de suma (:¿) de cada sumador se conecta a un indicador de
suma en la parte inferior derecha de la Figura 8.19. El Co del FA del 8 es un «overflow» y
forma la posición del 16 en la suma.
Suponer que se suman los números binarios 1111 y 1111 con el sumador paralelo mostrado
en la Figura 8.19. Tan pronto como estos números se apliquen a las ocho entradas de la
izquierda, en los indicadores de salida de suma aparecerá la salida 11110 (decimal 30). Este
sumador paralelo está limitado a 4 bits de entrada. Al circuito pueden conectarse más
sumadores completos para las posiciones del 16, 32, etc.
Como con la suma, la resta puede hacerse con restadores serie o paralelo. La Figura 8.20
representa un diagrama familiar de un restador paralelo de 4 bits. Sus conexiones son
bastante similares a la del sumador paralelo de 4 bits que se acaba de estudiar. Los dos
números de 4 bits se muestran en la parte superior izquierda de la Figura 8.20. Observar
que B4B3B2B, (sustraendo) se resta de A~02A,
(minuendo). La diferencia entre estos
Problema
de suma
Al
A4 A3 A2
+ B4 B3 B2
BI
A
~I
1:
HA
BI
B
1
Ca
arrastre
y para
1:
Cin
L..--.
AB2
2
A
B
FA
2
Cin
A3 A
B3 B
s serie
1:
FA
4
A4 A
B4 B
Ca
1:
Cin
anual.
4 más
iempo
a. En
e una
ma es
adores
Ca
FA
8
Ca
Suma
Figura 8.19.
Sumador paralelo de 4 bits.
204
TE ORlA DE PROBLEMAS DE PRINCIPIOS DIGITALES
números aparecerá en los indicadores de salida de diferencia situados en la parte interior
derecha de la Figura 8.20.
La columna del 1 en la Figura 8.20 utiliza un semirrestador (HS). Las columnas del
8, 4 Y 2 utilizan restado res completos (FS). Cada una de las salidas Di de los restadores
está conectada a un indicador de salida para mostrar la diferencia. Las líneas de préstamo
conectan la salida Bo de un restador a la entrada Bin del siguiente bit más significativo.
Las líneas de préstamo siguen la pista de los muchos préstamos de la resta binaria. Si se
fuesen a restar números superiores a 4 bits, se añadirían más restadores completos al
circuito. Los FS se añadirían usando el mismo patrón mostrado en la Figura 8.20. Este
restador paralelo actúa sobre las entradas y da la diferencia casi inmediatamente.
Al comparar el sumador paralelo de 4 bits con el restador, puede verse que los circuitos
son muy similares (véanse Figuras 8.19 y 8.20). En la práctica, los sumadores completos se
compran en forma de CI en lugar de construirlos a partir de puertas lógicas. En efecto,
algunos sumadores y unidades lógico-aritméticas (ALU) más complicadas pueden con seguirse en forma de CI. Normalmente, una unidad sumadora se muestra como el símbolo
de bloque de la Figura 8.21. Este símbolo lógico es realmente el diagrama de un CI
comercial sumador completo de 4 bits, 7483. También podría ser el símbolo para el sumador
paralelo de 4 bits de la Figura 8.19 si la entrada de arrastre (Cin) estuviese a la izquierda
Problema
de resta
A4 A3 A2 Al (minuendo)
-B4 B3. B2 e, (sustraendo)
A A
¡
B¡ B
L
del sírr
Las eo
. conecté
paraleh
Di
HS
l
Bo
8.25. A
Línea de
préstamo
'-----
A2
B
Bin
A
B
Di
FS
2
Bo
8.26. A
Di
8.27. A
di
2
Bin
AJ A
B3 B
FS
4
Bin
A4 A
B
B4
Bo
d:
Di
al
FS
8
8.28. I
S
Diferencia
Figura 8.20.
Restador paralelo de 4 bits.
8.29. (
b
-----------------------------------------------------------------CIRCUITOS
enor
s del
dores
tamo
tivo.
Si se
os al
Este
Palabra A
Entradas
ARITMETICOS
y ARITMETICA
BINARIA
205
1
-1
Al
A2 Sumador LI
A3 paralelo L2
de 4 bits
L3
A4
BI
L4
B2
Cout
B3
B4
Palabra B
Entrada arrastre
Cin
(7483)
Típico
-e-
Figura 8.21.
Suma
Símbolo lógico para el comercial 7483 sumador paralelo de 4 bits.
del símbolo. Las entradas A 1 Y B 1 son las entradas de los LSB (bits menos significativos).
Las conexiones A4 y B4 son las entradas de los MSB (bits más significativos). Es común
. conectar Cin (entrada de arrastre) a GND cuando no está conectada a ningún sumador
paralelo precedente.
PROBLEMAS
RESUELTOS
8.25. Acudir a la Figura 8.19. El sumador superior (HA del 1) sumará los
(LSB, MSB).
Solución:
El sumador superior mostrado en la Figura 8.19 sumará los LSB (bits menos significativos).
8.26. Acudir a la Figura 8.20. El restador completo del 8 restará los
(LSB, MSB).
Solución:
El FS del 8, mostrado en la Figura 8.20, restará los MSB (bits más significativos).
8.27. Acudir a la Figura 8.19. Si Al = 1 Y BI = 1, entonces la línea de arrastre entre los sumadores
del 1 y del 2 estará en __
(ALTA, BAJA).
Solución:
De acuerdo con la línea 4 de la tabla de verdad de la Figura 8.2, con A I Y B I iguales al, la línea
de arrastre entre los sumadores del I y 2, mostrado en la Figura 8.19, estará en ALTA, indicando un
arrastre.
8.28. Dibujar el diagrama de un sumador paralelo de 6 bits utilizando un HA y cinco FA.
Solución:
Véase Figura 8.22.
•
8.29. Cuando la unidad de 6 bits del Problema 8.28 suma 111111 y 111111, la suma es un
binario, que es igual a
decimal.
_
..
~
206
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
I
LSB:
1
BI
I
FA
2
A2
B2
Cin
8.33. Cua
(1,
Co
Soll
(
I
ALl
binz
FA
A3
4
B3
Cin
Co
I
FA.
A4
8
B4
Cin
Co
8.34. Lis:
de
I
FA
A5
16
B5
Co
r
I
Cin
MSB
Solu
Co
l
Cin
Entradas
8.32. Acu
HA
Al
A6
B6
FA
32
Co
o
n m
Suma
Figura 8.22.
Sumador paralelo de 6 bits.
Solución:
Cuando la unidad de 6 bits del Problema 8.28 suma los binarios 111111 y 111111, la suma es el binario
1111110 por un procedimiento similar al ilustrado en la Figura 8.4a. La suma (1111110) se convierte entonces en su equivalente decimal, 126, por el procedimiento mostrado en la Figura 1.2.
8.30. Acudir a la Figura 8.19. Cuando se suma 1100 y 0011, ¿qué líneas de arrastre estarán en ALTA?
Solución:
Cuando se suman 1100 Y 0011 con el su mador de la Figura 8.19, ninguna línea de arrastre está en ALTA,
ya que no se presentan arrastres en ese problema de suma.
8.31. Acudir a la Figura 8.19. Si las ocho entradas al sumador
binaria será
, que es igual a
decimal.
paralelo están en ALTA, la salida
Solución:
Si todas las entradas al sumador paralelo, mostrado en la Figura 8.19, están en ALTA, la salida (suma)
binaria será
11112 + 11112 = 111102 (suma)
La suma 111102 es igual al decimal 30, de acuerdo con el procedimiento
mostrado en la Figura 1.2.
Soh
sigu
pul:
pul
pul
pul
pul
pul
pul
pul
CIRCUITOS
8.32. Acudir a la Figura 8.20. El restador
ARITMETICOS
y ARITMETICA
BINARIA
207
(inferior, superior) resta los bits menos significativos.
Solución:
. El restador superior resta los LSB en el problema de la Figura 8.20.
8.33. Cuando se resta 0011 de 1101 en la Figura 8.20, la línea de préstamo entre el restador del
(1, 2, 4) Y el restador del __
(2, 4, 8) está en ALTA.
_
Solución:
Cuando 0011 se resta de 1101 en la Figura 8.20, la línea de préstamo entre los restado res 2 y 4 está en
ALTA. Esto se muestra al observar el préstamo entre las posiciones del 4 y 2 en el problema de la sustracción
binaria.
~10'
I
10
O
-o
f/J
I
o
O
8.34. Listar la suma binaria en los indicadores de salida por cada pulso de entrada al sumador paralelo
de 4 bits. mostrado en la Figura 8.23.
Sumador
paralelo
A3 de 4 bits
Al
A2
~
L:
'-+e
e
b
A4
a
~
fr
J
inario
Figura 8.23.
r
l
r2
r)
B,
B2
r
B3
B4
eo
4
Cin
-:
Indicadores de
suma de salida
Problema del tren de pulsos del sumador paralelo.
Solución:
salida
suma)
Acudir
siguientes:
pulso a =
pulso b =
pulso e =
pulso d =
pulso e =
pulso f =
pulso 9 =
pulso h =
al procedimiento
0101
0010
1000
0110
0001
0011
IIII
1000
+
+
+
+
+
+
+
+
0101
1010
1100
0011
0100
1011
0111
1101
=
=
=
=
=
=
=
=
de la Figura 8.4a. Las sumas binarias para los pulsos de la Figura 8.23 son las
01010
01100
10100
01001
00101
01110
10110
10101
pulso
pulso
pulso
pulso
pulso
pulso
pulso
i = 0011 + 0010 = 00101
j = 1101 + 1111 = 11100
k = 1110
1=0001
m = 0010
n = 1001
o = IIII
+ 1001 = 10111
+0110=00111
+ 1001 = 01011
+ 0111 = 10000
+ 111I = 11110
208
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Problema de
suma binaria
8.5.
A4 A3 A2 Al
+ B4 B3 B2
En la Fig
completo:
complica:
dibujado
s,
1:
LBAJOÜ'
Al
B
FA
A
B
1
l
sumadore
Ca
la entrad,
exactame
La tal
mostrar (
entrada (
sumador
no sombr
con la tal
1:
Cin
A2
A
B2
B
FA
2
Ca
1:
Cin
FA
A
A3
4
B
B3
+
-
Ca
Cin
FA
A
8
B
Ca
Salida de suma
Figura 8.24.
U1
Sumador paralelo utilizando cuatro sumadores completos.
Entradas
Salidas
Cin
B
A
L
eo
O
O
O
O
O
O
O
l
1
O
O
1
O
1
O
O
I
I
O
I
1
O
O
I
O
I
O
1
O
1
1
1
O
O
1
I
1
1
1
1
Figura 8.25. Tabla de verdad
del sumador completo.
•
CIRCUITOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
CIRCUITOS ARITMETICOS
BINARIA
209
UTILIZACION DE SUMADORES
SUMADO RES COMPLETOS
COMPLETOS
8.5. UTILIZACION
En la Figura
un sumador
paralelo de 4 bits
bits construido
Figura 8.19 se estudió
estudió un
sumador paralelo
construido con
con tres
tres sumadores
sumado res
completos
un semisumador.
semisumador. Para
aritmética más
completos y un
Para estandarizar
estandarizar la circuitería
circuitería y hacer
hacer aritmética
más
complicada,
utiliza un
un sumador
bits algo diferente.
complicada, se utiliza
sumador de 4 bits
diferente. Este
Este nuevo
nuevo sumador
sumador aparece
aparece
dibujado
utilizan cuatro
dibujado en la Figura
Figura 8.24. Observar
Observar que
que en este circuito
circuito revisado
revisado se utilizan
cuatro
sumadores
sumadores completos.
completos. Para
Para hacer
hacer que
que el FA del 1 opere
opere como
como sumador,
sumador, se coloca
coloca a tierra
tierra
la entrada
(nivel BAJO).
revisado mostrado
mostrado en la Figura
entrada Cin de FA (nivel
BAJO). El circuito
circuito revisado
Figura 8.24 operará
operará
exactamente
misma forma
8.19.
exactamente de la misma
forma que
que la antigua
antigua versión
versión de la Figura
Figura 8.19.
La tabla
tabla de verdad
verdad del sumador
para
sumador completo
completo de la Figura
Figura 8.25 se ha
ha reorganizado,
reorganizado, para
mostrar
puede convertirse
un semisumador
mostrar que
que el sumador
sumador completo
completo puede
convertirse en un
semisumador manteniendo
manteniendo la
entrada
entrada Cin en el nivel BAJO.
BAJO. Considerar
Considerar la mitad
mitad superior
superior de la tabla
tabla de verdad,
verdad, del
sumador completo,
completo, de la Figura
Figura 8.25.
8.25. Observar
Observar que
que Cin == O
O para
cada línea
línea de la sección
sección
sumador
para cada
sombreada de la tabla
tabla de verdad.
verdad. Las columnas
columnas B, A, :¿
2: Y
y Co se corresponden
corresponden exactamente
exactamente
no sombreada
con la tabla
tabla de verdad
semisumador de la Figura
Figura 8.2.
con
verdad del semisumador
Problema de suma
suma binaria
Problema
binaria
As'
As' A7
A7 -% As
As A4
A4 A3
AJ A
A22 Al
Al
Bs B7
B7 B6
B6 Bs
Bs B4
B4 BJ
B3 B
B22 BI
BI
+ Bs
~::o
Cin
~~o
•
BI
BI
,---AA 2
'---B
B2
2
A II
B II
A
A22
LI~--------------------------'
~Ir---------------------------'
L2r----------------------,
~2r----------------------.
~Jr-------------------,
L
3r-------------------,
L4r---------------,
~4r-------------,
B
B22
A3
AJ
A3
AJ
BJ
B3J
B
'------00 A4
A4
B4
B4
"-------'B 3
L----·
Sumador
Sumador
paralelo
paralelo
de 4 bits
bits
(7483)
Ca
arrastre
arrastre
Cin
As
As
''-----------B
- - - - - - - - - -'B SS
Sumador
Sumador
paralelo
paralelo
de
bits
de 4
4 bits
A6
A6
'-------------B B
'------------..
L
f---------------,
~ II f---------------,
~2
L21------------,
f------------,
L3
f-------,
~Jr------,
L4f-----,
~4r---,
6 6
L-----------L..-----------B7
A7
A7
B7
As
As
'----------------..
'-----------------BsBs
(7483)
(7483)
co
Co
Salida de suma
suma
Salida
•
Figura 8.26.
8.26.
Figura
Sumador paralelo
paralelo de
de 8 bits.
bits.
Sumador
210
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
El sumador completo de 4 bits de la Figura 8.24 es un diagrama de bloques del Cl
sumador completo 7483 introducido en la Figura 8.21. Pueden conectarse sumadores completos de 4 bits (CI) para formar sumadores paralelos de 8, 12, 16 o incluso 32 bits. Un
sumador paralelo de 8 bits está caracterizado en la Figura 8.26. Observar que la entrada
Cin en la parte superior del CI7483 está a tierra (nivel BAJO). Como en la Figura 8.24,
este BAJO en Cin convierte el sumador completo del 1 en un semisumador. La salida
de la parte superior del CI7483 está conectada a la entrada Cin de la unidad inferior. Esta
salida maneja el arrastre entre la posición del 8 y la del 16. Los otros arrastres son manejados
en el interior de los CI sumadores paralelos 7483.
ea
PROBLEMAS
8.36. Ac
tal
So
8.37. Ac
FA
Sol
pas
RESUELTOS
8.35. Dibujar el diagrama de un sumador paralelo de 8 bits utilizando ocho FA.
8.38. Ac
del
Solución:
Sol
Véase Figura 8.27.
eu
LSB
Al
arr
Bl
8.39. Ac
bin
A2
B2
Sol
A
Entradas
3---
tres
B3
1.
A.
2.
3.
B.
A,
B,
A6
B6
A7
B7
As
A
Bs
B
MSB
8.40. El
sun
FA
128
ea
Soh
Salida
de suma
Figura 8.27.
Circuito sumador paralelo de 8 bits.
8.41.
ACI
101
CIRCUITOS
CIRCUITOS ARITMETICOS
ARITMETICOS yy ARITMETICA
ARITMETICA BINARIA
BINARIA
211
211
8.36. Acudir
Acudir aa la
la Figura
Figura 8.24.
8.24. El
El FA
FA del
del 11 se
se transforma
transforma para
para que
que funcione
funcione como
como un
un ___ conecconec8.36.
tando aa tierra
tierra la
la entrada
entrada Cin.
Cin.
tando
com-
. Un
trada
8.24,
a ea
. Esta
Solución:
Solución:
El FA
FA del
del 11 de
de la
la Figura
Figura 8.24
8.24 se
se convierte
convierte en
en un
un semisumador
semisumador conectando
conectando aa tierra
tierra la
la entrada
entrada Cin.
Cin.
El
8.37. Acudir
Acudir aa la
la Figura
Figura 8.24.
8.24. Los
Los conductores
conductores que
que van desde
desde Ca,
Co, de
de un
un FA,
FA, hasta Cin
Cin del
del siguiente
siguiente
8.37.
FA, se
se denominan
denominan líneas
líneas ___ ..
FA,
jados
Solución:
Solución:
Los conductores
conductores que
que van
van desde
desde Co
Co hasta
hasta Cin
Cin (Fig.
(Fig. 8.24)
8.24) se
se denominan
denominan líneas
líneas de
de arrastre.
arrastre. Estas
Estas líneas
líneas
Los
pasan arrastres
arrastres de
de un
un FA
FA al
al siguiente.
siguiente.
pasan
8.38. Acudir
Acudir a la Figura
Figura 8.24.
8.24. Cuando
Cuando se suman
suman 0001 Y 0001
0001,, la línea de arrastre
arrastre entre
entre el FA del 2 y
8.38.
__ _ (ALTA,
(ALTA, BAJA).
del 11 está en _
Solución:
Solución:
Problema de adición
adición binaria:
binaria:
Problema
0010
0001 + 0001 == ODIO
Cuando se suman
suman 0001 yODO
Y 00011 (Fig. 8.24),
8.24), aparece
aparece un arrastre
arrastre entre
entre la posición
posición del 1 y del 2 y esa línea
línea de
Cuando
arrastre estará
estará en ALTA.
ALTA.
arrastre
8.39. Acudir
Acudir a la Figura
Figura 8.24. ¿Qué líneas
líneas de arrastre
arrastre están
están en ALTA
ALTA cuando
cuando se suman
suman los números
números
8.39.
binarios O
O111
O101?
111 Y O
10 1?
binarios
•
Solución:
Solución:
Figura 8.28. Cuando
Cuando se suman
suman 0111
8.24,
O111 yY 0101
OID 1 en el dispositivo
dispositivo cuyo
cuyo diagrama
diagrama está
está en la Figura
Figura 8.24,
Véase Figura
están en ALTA.
tres líneas
líneas de arrastre
arrastre están
ALTA. Son las líneas
líneas de arrastre
arrastre entre:
entre:
1. FA del 1 yy FA del 2.
1.
2.
2. FA del 2 y FA del 4.
3. FA del 4 yy FA del 8.
1.,
1 ... 1 <-: 1 <-:
OO
: 1
+0
+0
:O
:0
~I
Figura
Figura 8.28.
8.28.
:"0 :"0
Problema
Problema de
de suma
suma binaria.
binaria.
8.40.
8.40. El
El diagrama
diagrama de
de bloques
bloques de
de la
la Figura
Figura ___ (8.19,
(8.19 , 8.24)
8.24) describe
describe con
con más
más precisión
precisión el
el Cl
Cl
sumador
sumador paralelo
paralelo de
de 44 bits
bits 7483.
7483.
Solución:
Solución:
El
el CI
CI sumador
sumador 7483.
7483.
El diagrama
diagrama de
de bloques
bloques de
de la
la Figura
Figura 8.24
8.24 describe
describe el
•
8.41.
8.41. Acudir
Acudir aa la
la Figura
Figura 8.26.
8.26. ¿Cuál
¿Cuál es
es la
la suma
suma cuando
cuando se
se suman
suman los
los números
números binarios
binarios 10011000
10011000 yy
101O1111?
10101111?
212
212
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
Solución:
Solución:
Véase Figura
Figura 8.29.
8.29.
Véase
111
111
+
Figura 8.29.
8.29.
Figura
1001
1001 1000
1000
1010 1111
10101111
101000111
101000111
Suma
Problema de
de la
la suma
suma binaria.
binaria.
Problema
formar
Observ
entrad,
Cin al
ALTO.
(B4B3jj
La
matem
en rest
sus!
la
UTILIZACION DE SUMADORES
SUMADORES PARA LA RESTA
8.6. UTILIZACION
Con cambios
cambios menores,
menores, los sumadores
sumadores paralelos
paralelos pueden
pueden utilizarse
utilizarse para
para realizar
realizar sustracciones
sustracciones
binarias. El sumador
sumador paralelo
paralelo de 4 bits de la Figura
Figura 8.24 puede
puede modificarse
para
modificarse ligeramente
ligeramente para
binarias.
binaria
Resta binaria
A4 A3
Al Minuendo
Minuendo
A4
A3 A22 A¡
B33 B22 B
Bl¡ Sustraendo
Sustraendo
- B4 B
Cin~¿
L ~
ALTO
ALTO
A
A¡------~~
Al.
~
FA
1
F¡A
B
Bl
B2
k
Al
~Co
Ca
FA
FA
44
Ca
Co
B
B
,.------"
Cin
B4
22
¿
I. - - - - - - ,¡.=Ik_-,
1-=-----..,
Al
B3
A4
FA
FA
B
Cin
Cin
A3
ICo
Ca
Cin
Cin
A2
l'
Al
k
FA
FA
88
B
Co
~----=::BL
_ _~ca
Diferencia
Diferencia
Figura
Figura 8.30.
8 .30.
Restador de
de 44 bits
bits utilizando
utilizando sumadores
sumadores completos.
completos.
CIRCUITOS
y ARITMETICA
ARITMETICOS
BINARIA
213
formar un circuito restador. En la Figura 8.30 aparece un circuito restador paralelo de 4 bits.
Observar que se utilizan cuatro sumadores completos (FA) Y que los datos que van a cada
entradaB, de los sumadores completos, están invertidos. Finalmente, observar que la entrada
Cin al FA del 1 (sumador completo de la parte superior de la Figura 8.30) está en un nivel
ALTO. El circuito restador paralelo de 4 bits mostrado en la Figura 8.30 restará el sustraendo
(B4B3B2B,) del minuendo (A~:02A,).
La teoría de operación del circuito mostrado en la Figura 8.30 está basada en una técnica
matemática especial esbozada en la Figura 8.31. El problema dado en la Figura 8.31 consiste
en restar el binario O111 del 1110. El problema se resuelve en la parte superior, utilizando
la sustracción, tradicional, decimal y binaria. Los tres pasos que siguen detallan cómo se
iones
para
Binario
Decimal
14
Problema:
(a)
Paso
CD
•
1110
0111
0111
-7
7
binaria y decimal tradicional
Sustracción
a su forma en complemento a 2.
Cambiar el sustraendo
Complemento
Binario
a l
Paso
(2)
Complemento
a 2
Suma 1
Forma
0111
Minuendo
Sustraendo
Diferencia
1000
Complemento a 1
I
1001
Sumar el minuendo al sustraendo en complemento a 2.
1
1110 Minuendo
+ 1001 Sustraendo en complemento a 2
10111
Paso Q)
Descartar
el overflow. La diferencia es 0111 en este ejemplo.
+
Descarta
cl overflow:
(b)
•
Técnica
especial
/' (Ti..-
de sustracción
1110
1001
0111
Minuendo
Sustraendo en complemento a 2
Diferencia
utilizando
el sustraendo
Figura 8.31 .
en complemento
a 2 y una suma
~~------~---------------------------,...-214
. TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
resolvería el problema de la sustracción, utilizando sumadores y un sustraendo
mento a 2.
Seguir los pasos de la Figura 8.31 para resolver el problema ejemplo.
en comple-
Paso 1. Cambiar el sustraendo a su forma en complemento a 2. Sólo el sustraendo debe
convertirse a su equivalente en complemento a 2. Primero el número binario 0111 se cambia
a su forma en complemento a 1 (1000), Y después se suma 1 para formar el complemento
a 2 (1000 + 1 = 1001).
Paso 2. Sumar el minuendo al sustraendo en complemento a 2. El minuendo original se suma al complemento a 2 del sustraendo para obtener un resultado temporal
(1110 + 1001 = 10111 en este ejemplo).
Paso 3. No considerar el «overflow» (rebose). Se descarta el MSB, y los 4 bits restantes
indican la diferencia binaria. En ese ejemplo la diferencia es el binario 0111.
La r
explican
complen
en el FI
complen
visualiza
Los
casi idér
como el
El e
adiciona
las cuau
de las p
BAJO,l
de la pa
Cua:
está en
el sustn
que sur
inferior
Suma/resta
A4A3A2A¡
+/- B4 B3 B2 B¡
l
A¡_~
Cin~~
~, A
FA
I
B
Ca
B¡-t---H
~
Cin
A
A2
---
FA
2
8.42. Li
Fi
Ca
B2
So
~
Cin
A
A3
cu
FA
sa
4
Ca
8.43. Al
es
B3
~
Cin
A4
A
Se
FA
8
Al
Ca
B4
Control
de modo
Resta = I
Suma = O
Figura 8.32.
8.44. A
di
Suma
o diferencia
Circuito sumadorjrestador de 4 bits.
SI
m
CIRCUITOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
BINARIA
CIRCUITOS ARITMETICOS
215
La razón
Figura 8.30 funciona
un restador
restador puede
puede
razón por
por la cual
cual el circuito
circuito de la Figura
funciona como
como un
explicarse
binario a su forma
explicarse ahora.
ahora. Los cuatro
cuatro inversores
inversores convierten
convierten el sustraendo
sustraen do binario
forma en
complemento
nivel ALTO
ALTO de la entrada
complemento a l1 (cada
(cada 1l es cambiado
cambiado a O
O y cada
cada O
O a 1).
1). El nivel
entrada Cin
en el FA del 1 es lo mismo
mismo que
minuendo y sustraendo
que sumar
sumar .+ l1 al sustraendo.
sustraendo. El minuendo
sustraendo en
terminal Co de FA del 8 es la salida
No se
complemento
complemento a 2 se suman.
suman. El terminal
salida de «overflow».
«overflow». No
visualiza
visualiza la salida
salida Co que
que descarta
descarta el overflow.
overflow.
Los circuitos
restador paralelo
paralelo de 4 bits
bits de las Figuras
Figuras 8.24 y 8.30 parecen
parecen
circuitos sumador
sumador y restador
casi idénticos.
pueden combinarse
para formar
un circuito
idénticos. Estos
Estos circuitos
circuitos pueden
combinarse para
formar un
circuito sumador/restador,
sumador/restador,
como
como el de la Figura
Figura 8.32.
El circuito
paralelo de 4 bits
bits de la Figura
Figura 8.32 tiene
tiene una
una entrada
circuito sumador/restador
sumador/restador
paralelo
entrada
adicional
modo. Si esta
nivel BAJO
BAJO (O lógico),
adicional denominada
denominada de control
control de modo.
esta entrada
entrada está
está en el nivel
lógico),
las cuatro
tienen efecto
B (el dato
pasa a través
través
cuatro puertas
puertas XOR
XOR no tienen
efecto en el dato
dato de las entradas
entradas B
dato pasa
de las puertas
no es invertido).
mantenida en el nivel
nivel
puertas XOR
XOR y no
invertido). La entrada
entrada Cin al FA del l1 es mantenida
BAJO, lo cual
cual hace
hace que
que FA funcione
funcione como
como un
semisumador. En
salida
BAJO,
un semisumador.
En los indicadores
indicadores de salida
de la patie
una suma
bits.
parte inferior
inferior derecha
derecha aparecerá
aparecerá una
suma de 4 bits.
Cuando
modo del circuito
Figura 8.32
Cuando la entrada
entrada de control
control de modo
circuito sumador/restador
sumador/restador de la Figura
puertas XOR
XOR actúan
está en el nivel ALTO
ALTO (l
(1 lógico), las cuatro
cuatro puertas
actúan como
como inversores.
inversores. Se invierte
invierte
el sustraendo
ALTA, lo que
mismo
sustraendo (B4B3B2B¡).
(B4B3B2B¡). La entrada
entrada Cin al FA del 1 está
está en ALTA,
que es lo mismo
parte
que
que sumar
sumar + l1 al sustraendo
sustraendo en complemento
complemento a 1.
1. La diferencia
diferencia aparecerá
aparecerá en la parte
inferior
Figura 8.32 en forma
binaria..
inferior derecha
derecha de la Figura
forma binaria
mple-
debe
ambia
mento
ongiporal
tantes
•
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
8.42. Listar
Listar las tres
tres modificaciones
que deben
deben hacerse
convertir el sumador
sumador de 4 bits
8.42.
modificaciones que
hacerse para
para convertir
bits de la
Figura 8.24 en un
Figura
un restador
restador paralelo
paralelo de 4 bits.
Solución:
Solución:
Figura 8.30
8.30 para
solución. Las
sumador de la Figura
8.24 son
son (1) añadir
añadir
Véase la Figura
para la solución.
Las modificaciones
modificaciones al sumador
Figura 8.24
cuatro inversores,
inversores, (2) conectar
conectar la entrada
entrada Cin de los 1l del FA al nivel
dejar desconectada
desconectada la
cuatro
nivel ALTO,
ALTO, y (3) dejar
salida Ca
Co del FA de los 8.
salida
8.43. Acudir
Acudir a la Figura
Figura 8.32.
8.32. Las puertas
actúan como
como inversores
inversores cuando
cuando el modo
control
8.43.
puertas XOR
XOR actúan
modo de control
está en el nivel
nivel _ __ .
Solución:
Solución:
puertas XOR
XOR de la Figura
8.32 actúan
está en el nivel
Figura 8.32
actúan como
como inversores
inversores cuando
cuando el modo
modo de control
control está
nivel
Las puertas
ALTO (modo
(modo de sustracción).
sustracción).
ALTO
8.44. Acudir
Acudir a la Figura
Figura 8.32. Este
circuito actúa
actúa como
como un
entrada
8.44.
Este circuito
un _ __ paralelo
paralelo de 4 bits
bits cuando
cuando la entrada
modo de control
control está
está en el nivel BAJO.
de modo
BAJO.
•
Solución:
Solución:
El circuito
circuito mostrado
mostrado en
en la Figura
actúa como
sumador paralelo
entrada del
como un sumador
paralelo de 4 bits
bits cuando
cuando la entrada
Figura 8.32 actúa
modo de control
control está
está en el nivel
nivel BAJO
BAJO..
modo
216
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
Utilizar la técnica
técnica especial
especial mostrada
en la Figura
Figura 8.31
8.31 para
para restar
restar el binario
binario O110
11 O de
de 111l.
1111.
8.45. Utilizar
mostrada en
Solución:
Solución:
Véase Figura
Figura 8.33.
Véase
Paso
Paso
CD
Binario
Binario
Complemento
Complemento a 1l
Forma
Forma
0110
0110
1001
Complemento
Complemento a 1
Complemento
Complemento a 2
Suma
Suma 1
1
1010
1010
Paso
Paso (2)
cr>
11
11
1111
1111
1010
+ 1010
11001
11001
Paso Q)
Paso
1111
IIIl
Minuendo
Minuendo
+ 1010
Sustraendo en
en complemento
complemento a 2
1010 Sustraendo
/ .D
:I} 1001
Descarta .r::
1001
Descarta
el overflow
eloverl1ow
.Figura 8.33.
8.33.
,Figura
8.41
Diferencia
Diferencia
Técnica especial
especial para
para la
la sustracción.
sustracción .
Técnica
8.46. Dibujar
Dibujar el
el diagrama
diagrama de
de un
un restador
restador paralelo
paralelo de
de 44 bits
bits utilizando
utilizando un
un C17483,
C17483, sumador
sumador paralelo
paralelo
8.46.
de
de 44 bits
bits y cuatro
cuatro inversores.
inversores.
Solución:
Solución:
Véase
Véase Figura
Figura 8.34.
8.34.
8.7
El
mI(
em
8.47.
Acudir aa la
la Figura
Figura 8.30.
8.30. Cuando
Cuando se
se resta
resta el
el binario
binario 0101
0101 de
de 1100,
1100, la
la diferencia
diferencia es
es _ _ _ ..
8.47. Acudir
Solución:
Solución:
Cuando se resta
resta el
el binario
binario 0101
0101 de
de 1100,
1100, la
la diferencia
diferencia es Olll
0111 (decimal
(decimal 12 -- 55 = 7).
Cuando
8.48.
8.48. Acudir
Acudir aa la
la Figura
Figura 8.30.
8.30. Listar
Listar las
las entradas
entradas B aa los
los cuatro
cuatro FA
FA cuando
cuando se
se resta
resta 0101
0101 de
de 1100.
1100.
neg
núr
rep
apa
Solución:
Solución:
enu
complemento aa lI del
del sustraen
sustraendo
aparecerá en
en las
las entradas
entradas B de
de las
las FA
FA mostrados
mostrados en
en la
la Figura
Figura 8.30.
8.30. Si
El complemento
do aparecerá
el sustraendo
O1,, el
10.
sustraendo es Ol
0101
el complemento
complemento aa 11 del
del sustraendo
sustraendo será
será 10
1010.
une
CIRCUITOS
ARITMETICOS
y ARITMETICA
BINARIA
217
+5 V
ALTO
LSB
Cin
k¡r----------------,
Al
Al
BI
B¡
A2
A2
k31---------,
B2
B2
k 41-------,
A3
A3
B3
B3
A4
A4
B4
B4
Entradas
MSB
Sumador
paralelo
de 4 bits
k2r----------,
(7483)
Ca
GND
Diferencia
A4A3A2A¡
- B4B3B2B¡
,Figura 8.34.
•
Circuito restador paralelo de 4 bits.
8.49. Acudir a la Figura 8.30. Cuando se resta 0101 de 1100, ¿qué líneas de arrastre estarán en ALTA?
Solución:
Los FA suman 1100 (minuendo) a 1011 (complemento a 2 del sustraendo), que significa que se presenta
un arrastre sólo en Co del FA del 8. Todas las líneas de arrastre de la Figura 8.30 estarán en el nivel BAJO
en esta operación.
alelo
8.7.
o.
El método de representación de números en complemento a 2 es muy utilizado en los
microprocesadores. Hasta ahora, los números a sumar o restar eran números positivos. Sin
embargo, los microprocesadores
deben sumar y restar tanto números positivos como
negativos. La utilización de números en complemento a 2 hace posible la suma y resta de
números con signo. Una revisión de los números en complemento a 2 y cómo se usan para
representar valores positivos y negativos se da en la Sección 1.4.
Un circuito que suma y resta números con signo en la notación en complemento a 2
aparece en la Figura 8.35, y se trata de un sumador/restador
paralelo de 8 bits. Todas las
SUMA Y RESTA EN COMPLEMENTO
A 2
entradas y salidas del circuito están en la forma de complemento a 2.
30. Si
•
Observar que el sumador/restador
de 8 bits en complemento a 2 de la Figura 8.35 es
una extensión del circuito sumador/restador
de 4 bits de la Figura 8.32. Si el modo de
----------------------------------------~----218
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
ca
Problema de suma
o resta
de
AsA7A6A5A4A3A2A1}
.
B B B B B B B B
Numeros en complemento a 2
+/ -S7654321
Er
ex.
en
r-
~C~in~---,rL~
_,
A1-+------~
l
su
Ca
un
B1--+--H
FA
2
L
pa
la
Ca
mi
B 2-4----jLj
L
A3-+--------~
FA
4
Ca
L
FA
8
Ca
L
Cin
FA
16
Ca
B5-+----;H
~
Cin
FA
32
Ca
B6 -+----;/-1
~
FA
64
As-+-~==~--~
Ca
~
Cin
FA
128
Bs
Control de modo
Resta = l
Suma = O
Figura 8.35.
01
FA
Bit de
signo
----J
Circuito sumadorjrestador
Suma o diferencia
en complemento a 2
paralelo de 8 bits.
CIRCUITOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
CIRCUITOS ARITMETICOS
BINARIA
219
control
nivel BAJO,
modo
control de la Figura
Figura 8.35 está
está en el nivel
BAJO, el circuito
circuito suma.
suma. Sin embargo,
embargo, si el modo
de control
nivel ALTO,
ALTO, el circuito
un restador
restador paralelo
paralelo de 8 bits.
control está
está en el nivel
circuito actúa
actúa como
como un
En la Figura
números en complemento
Figura 8.36 se dan
dan cuatro
cuatro ejemplos
ejemplos de sumas
sumas de números
complemento a 2.
En ·la
números positivos.
positivos. La
"la Figura
Figura 8.36a
8.36a se suman
suman dos números
La suma
suma en complemento
complemento a 2 es
exactamente
binaria cuando
números positivos.
positivos. El MSB es O
exactamente igual
igual que
que la suma
suma binaria
cuando se suman
suman números
O
en los tres
números, en complemento
por tanto,
tanto, todos
positivos.
tres números,
complemento a 2, de la Figura
Figura 8.36a; por
todos son
son positivos.
utilizan las reglas
reglas de la suma
binaria.
Observar
Observar que
que se utilizan
suma binaria.
El segundo
segundo ejemplo
ejemplo de suma
suma en complemento
complemento a 2 se detalla
detalla en la Figura
Figura 8.36b.
8.36b. Se
suman
números negativos.
negativos. El MSB de un
un número
número negativo
negativo en complemento
suman dos números
complemento a 2 es
un l.
números en complemento
un
1. En este ejemplo
ejemplo se suman
suman los números
complemento a 2, 11111111
11111111 Y 11111101
11111101
para obtener
para
obtener 111111100.
111111100. El «overflow»
«overflow» (MSB) de la suma
suma temporal
temporal se descarta,
descarta, obteniendo
obteniendo
la suma
prescindir del overflow
suma es complemento
complemento a 2 de 11111100.
11111100. El prescindir
overflow lo hace
hace automáticaautomáticaregistro utilizado
utilizado en este ejemplo
tiene solamente
mente un
un sistema
mente
sistema digital,
digital, ya que
que el registro
ejemplo tiene
solamente 8 bits.
11
11
( +27)
+(
+( + 10)
+3710
10
+
11
00011011
00011011
00001010
00001010
0010 0101
1'<' sumando
sumando en complemento
complemento a 2
1'<'
2.° sumando
sumando en complemento
complemento a 2
Suma
Suma en complemento
complemento a 2
(a) Suma de dos números
números positivos
positivos
11111111
11111111
((-1)
-1)
11111111
+(-3)
+(-3)
+ 1111
1101
11111101
y.:
)t
-410
."
11111100
11111100
l. e, sumando
sumando en complemento
complemento a 2
1'<'
2.° sumando
sumando en complemento
complemento a 2
Suma
Suma en complemento
complemento a 2
/
/
Descarta
Descarta
(b)
números negativos
negativos
(b) Suma
Suma de dos números
11
11 1
1
((+20)
+20)
+(
+( -50)
-30
-301010
+
00010100
00010100
11001110
11001110
1110
0010
11100010
Le,
1'<' sumando
sumando en complemento
complemento a 2
2.° sumando
sumando en complemento
complemento a 2
Suma
Suma en complemento
complemento a 2
(e) Suma
número positivo
positivo menor
menor a un número
número negativo
negativo mayor
mayor
Suma de un número
111
111
((+40)
+40)
+(
+( -13)
+27
10
2710
+
1000 1'<'
1'<' sumando
sumando en complemento
complemento a 2
0010 1000
+
+ 11110011 2.° sumando
sumando en complemento
complemento a 2
/_
/ en
11 Suma
ir: 000
00011 10
1011
Suma en complemento
complemento a 2
.....
Descarta
Descarta
(el)
número positivo
positivo mayor
mayor a un número
número negativo
negativo menor
menor
(el) Suma
Suma de un número
Figura
Figura 8.36.
8.36.
Suma en complemento
complemento a 2.
2_
220TEORIA
DE PROBLEMAS DE PRINCIPIOS DIGITALES
Un tercer ejemplo de suma en complemento a 2 se da en la Figura 8.36c. Se suma un
número positivo a un número negativo mayor (00010 100 + 11001110), la suma es 11100010,
o - 30 en decimal. En el cuarto ejemplo se suma un número positivo a un número negativo
más pequeño; cuando se suma 0010 1000 a 11110011, el resultado es 1000110 11. El overflow
(MSB) se descarta, obteniéndose la suma de 000110 11.
En la Figura 8.37 se dan cuatro ejemplos de sustracción en complemento a 2. En la
Figura 8.37a se restan dos números positivos. el +41 se convierte a su forma en
complemento a 2 (00101001), Y después es complementado a 2, de nuevo, para determinar
el sustraendo que es 1101011l. El minuendo y sustraendo se suman y se obtiene 100100010.
Se descarta en overflow (MSB), siendo la diferencia en complemento a 2 00100010, o + 34
en decimal.
El segundo ejemplo de sustracción en complemento a 2 se detalla en la Figura 8.37b,
d
CI
P
(d
1
al
-t
n
E
y
S1
CI
( +75)
-( +41)
+3410
0010 1001
Forma complemento
-----~)
y suma
0100 1011 Minuendo
a 2
+ 11010111 Sustraendo
v-/"(Ü 0010 00 1O Diferencia en complemento a 2
Descarta
(a)
Resta de dos números positivos
p:
;
I
Cl
a
11
( ----'80)
-( -30)
-5010
11100010
Forma complemento a 2
)
y suma
(b)
+
1011 0000 Minuendo
00011110 Sustraendo
11001110 Diferencia en complemento a 2
Resta de dos números negativos
8.
8.
1
( +24)
-( -20)
11101100
Forma complem_entoa 2
)
y suma
+
+4410
0001 1000 Minuendo
00010100 Sustraendo
00101100 Diferencia en complemento a 2
8.
(e) Resta de un número negativo de un número positivo
11
(-60)
-( + 15)
00001111
Forma complem~nto a ;
y suma
-7510
11000100 Minuendo
/:0
1011 0101
Diferencia en complemento a 2
Descarta
(d) Resta de un número positivo de un número negativo
Figura 8.37.
8.
+ 1111 ono 1 Sustraendo
Sustracción en complemento a 2.
8
--------------------------------------------------------------------------~
CIRCUITOS
CIRCUITOS ARITMETICOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
BINARIA
n
0,
o
w
la
221
donde
donde se restan
restan dos números
números negativos.
negativos. El minuendo
minuendo ((- 80) se convierte
convierte a su forma
forma en
complemento
complemento a 2 (10 110000).
110000). El sustraendo
sustraendo ((- 30) se complementa
complementa a 2 dos veces dando
dando
primero
La diferencia
00 111 O
primero 11100010
11100010 Y finalmente
finalmente 00011110.
00011110. La
diferencia en complemento
complemento a 2 es 11
11001110
( - 50) cuando
cuando se suman
suman el minuendo
minuendo y el sustraendo.
sustraendo.
El tercer
tercer ejemplo
ejemplo de sustracción
sustracción en complemento
complemento a 2 se explica
explica en la Figura
Figura 8.37c,
8.37c,
donde
donde se resta
resta - 20 de +
+ 24. - 20 se complementa
complementa a 2 dos veces para
para obtener
obtener temporalmente
temporalmente
11101100,
1110 1100, yY finalmente
finalmente el sustraendo
sustraendo 00010100.
00010100. El sustraendo
sustraendo (00010100)
(00010100) se suma
suma entonces
entonces
al minuendo
00, o
minuendo (00011000)
(00011000) para
para obtener
obtener la diferencia
diferencia en complemento
complemento a 2 de 0010
0010 11
1100,
decimal.
+ 44 en decimal.
El ejemplo
ejemplo final de resta
resta en complemento
complemento a 2 se da
da en la Figura
Figura 8.37d,
8.37d, donde
donde + 15 se
resta de - 60. El minuendo
minuendo (( - 60) se convierte
convierte a su forma
forma en complemento
complemento a 2 (11000100).
(11000100).
resta
El sustraendo
sustraendo ( + 15) se complementa
complementa dos veces a 2 para
para obtener
obtener el 00001111
00001111 temporalmente,
temporalmente,
y finalmente
finalmente el sustraendo
sustraendo 11110001.
11110001. El minuendo
minuendo (11000100)
(11000100) Y sustraendo
sustraendo (11110001)
(11110001) se
suman
O10 11... . El overflow
suman y se obtiene
obtiene 1 10 11
11O10
overflow (MSB) se descarta,
descarta, siendo
siendo la diferencia
diferencia en
complemento
complemento a 2 10110101,
10110101, o -75
- 75 en decimal.
decimal.
Todos
Todos los problemas
problemas del ejemplo
ejemplo pueden
pueden comprobarse
comprobarse utilizando
utilizando el sumador/restador
sumadorjrestador
paralelo de 8 bits
bits mostrado
mostrado en la Figura
Figura 8.35. Recordar
Recordar que
que las entradas
entradas y salidas
salidas del
paralelo
circuito sumador/restador
sumadorjrestador
Figura 8.35 deben
deben estar
estar en la notación
notación en complemento
complemento
circuito
de la Figura
a 2.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
8.50. ¿Por
¿Por qué
qué se utilizan
utilizan números
números en complemento
complemento a 2 en los sistemas
sistemas digitales?
digitales?
8.50.
Solución:
Solución:
Los números
números en
en complemento
complemento a 2 se utilizan
utilizan para
para representar
representar números
números con
con signo.
8.51.
8.51. Acudir
Acudir a la Figura
Figura 8.35. Este circuito
circuito puede
puede sumar
sumar o restar
restar números
números _ __ .
Solución:
Solución:
El circuito
circuito mostrado
mostrado en la Figura
Figura 8.35 puede
puede sumar
sumar o restar
restar números
números con
con signo en la notación
notación en comcomplemento
plemento a 2.
8.52.
paralelo
8.52. Dibujar
Dibujar el diagrama
diagrama de un
un sumador/restador
sumadorjrestador
paralelo de 8 bits
bits utilizando
utilizando dos el 7483
7483 yy ocho
ocho
puertas XOR.
como guía
puertas
XOR. Utilizar
Utilizar como
guía las Figuras
Figuras 8.34 y 8.35
8.35..
Solución:
Solución:
Véase
Véase Figura
Figura 8.38.
8.53. Acudir
Figura 8.35. La entrada
números en el sumador/restador,
sumadorjrestador,
qué código
código debe
debe
8.53.
Acudir a la Figura
entrada de números
¿en qué
estar?
estar?
Solución:
Solución:
restador de la Figura
La entrada
entrada de números
números al sumador/
sumador/restador
Figura 8.35 debe
debe estar
estar en la notación
notación en complemento
complemento
a 2.
8.54. Acudir
Acudir a la Figura
Figura 8.35. ¿Qué
¿Qué representan
representan las dos entradas
entradas As y Es?
8.54.
Solución:
Solución:
entradas As
Y Bs
Figura 8.35 representan
representan los signos
signos de los númúos.
números. Si el bit de signo
signo es 0, el
Las entradas
A8 y
B 8 de la Figura
número es positivo;
positivo; si el bit
bit de signo
signo es 1,
1, el número
número es negativo.
negativo.
número
-------------------------------------------------------------222
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
+5 V
Cin
Al
LSB
BI
A2
B2
A3
Al
¿l
BI
¿2
A2
¿3
B2
¿4
8.56
A3
B3
B3
A4
A4
B4
VCC
(7483)
B4
GND
Ca
~
+5 V
Entradas en
complemento
a 2
Cin
VCC
Al
¿l
B5
BI
¿2
A6
A2
¿3
B2
¿4
B6
A7
B7
A8
A3
B3
A4
(7483)
MSB
B8
Control
8.5i
A5
de modo
Resta = l
Suma = O
Figura 8.38.
B4
GND
ea
8.5!
Bit de
signo
Circuito sumadorjrestador de 8 bits.
8.55. Sumar + 83 Y + 17 utilizando números en complemento
en la Figura 8.36.
Solución:
Véase Figura 8.39.
Suma o diferencia
en complemento
a 2
a 2. Utilizar el procedimiento
mostrado
CIRCUITOS
CIRCUITOS ARITMETICOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
BINARIA
1
1
+83)
( +83)
+( + 17)
+(+17)
+100
+
10010
10
11
11
I.•
1'"r sumando
sumando en complemento
complemento a 2
2.° sumando
sumando en complemento
complemento a 2
Suma
Suma en complemento
complemento a 2
01010011
01010011
+ 00010001
00010001
01100100
0110
0100
Figura
Figura 8.39.
8.39.
223
223
Solución
Solución del problema
problema de suma
suma en
en complemento a 2.
8.56.
13 utilizando
8.56. Sumar
Sumar + 119 Y --13
utilizando números
números en
en complemento
complemento a 2. Utilizar
Utilizar el procedimiento
procedimiento ilustrado
ilustrado
en la Figura
Figura 8.36.
8.36.
en
Solución:
Solución:
Véase
Véase Figura 8.40.
8.40.
1-11
1-11
111
111
l ." sumando
0111
0111 1'"
01110111
sumando en complemento
complemento a 2
sumando 'en
en complemento
complemento a 2
0011 2.° sumando
+ 1111
11110011
Suma en complemento
complemento a 2
01
\O 1010
\0\0 Suma
0110
(+
119)
(+119)
(-13)
+ (-13)
+ 10610
10
/1:
Descarta
Descarta
Figura 8.40.
Figura
8.40.
Solución
al problema
Solución al
problema de suma
suma en
en complemento a 2.
2.
8.57.
+26 de +64
+64 utilizando
complemento a 2. Utilizar
Utilizar el procedimiento
procedimiento ilustrado
8.57. Restar
Restar +26
utilizando números
números en complemento
ilustrado
en la Figura
Figura 8.37.
Solución:
Solución:
Véase
Véase Figura 8.41.
1
( +64)
+64)
-(
-( +26)
+26)
+3810
10
Complem_
ento a 2
Complemento
--------+,
-----=--~,
00011010
0001
1010
Complemento a 2,
2,
Complemento
y suma
suma
~:v
/.1)
Descarta
Descarta
8.41.
Figura 8.41.
0\000000 Minuendo
Minuendo
01000000
+ 11100110
11100110 Sustraendo
+
Sustraendo
_. -::-::-:-::--=-:-:-::
-=~-=-:-::
Diferencia en
00\0 0110
01 \O Diferencia
0010
complemento a 2
complemento
Solución al
al problema
problema de
de la
la resta
resta en
en complemento a
a 2.
Solución
8.58. Restar
Restar - 23 de - 53 utilizando
utilizando números
números en complemento
complemento a 2. Utilizar
Utilizar el procedimiento
procedimiento ilustrado
ilustrado
8.58.
en la Figura
Figura 8.37.
Solución:
Solución:
Véase Figura
Figura 8.42.
Véase
11 111
111
11
o
((-53)
-53)
-(
-( -23)
-30
-301010
Complemento a 2
Complemento
------+,
-----~,
8.42.
Figura 8.42.
1110 1001
1001
Complemento a 2
Complemento
y suma
1011
1100 1011
+ 0001
00010111
+
0111
11100010
11100010
Minuendo
Minuendo
Sustraendo
Sustraendo
Diferencia en
Diferencia
complemento a 2
complemento
Solución al
al problema
problema de
de sustracción
sustracción en
en complemento
complemento aa 2.
2.
Solución
224
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
PROBLEMAS
PROBLEMAS SUPLEMENTARIOS
SUPLEMENTARIOS
8.6:
8.59. Resolver
siguientes problemas
suma binaria:
8.59.
Resolver los siguientes
problemas de suma
binaria:
(b)
(b)
1111
(a)
+ 1011
Res.
11110
11110
(e)
(e)
+ 10101
(a) 11010,
110iO,
(a)
(b) 110011
110011, ,
(b)
+
(d)
(d)
10111
1111
i001iO,
(e) 100110,
0111
0111
(d) 10011
10011, ,
(d)
(f)
(f)
11111
(e)
(e)
+ 1100
+
iOOOOO,
(e) 100000,
1
10001
10001
+ 11011
(j) 101100.
101100.
(f)
8.60.
para las siguientes
8.60. Dar
Dar los símbolos
símbolos para
siguientes entradas
entradas y salidas
salidas de un semisumador
semisumador (HA):
(HA):
(a)
(d)
(d)
Res.
Res.
entrada
entrada superior,
superior,
salida
salida de arrastre.
arrastre.
(a)
(b)
(b)
(b)
(b)
entrada superior=A
superior e= x
entrada
entrada
entrada inferior
inferior = B
entrada
entrada inferior,
inferior,
(e)
(e)
(d)
(d)
(e)
salida
salida de suma,
suma,
salida de suma
suma =
e ~
E
salida
salida
salida de arrastre
arrastre = Ca
Co
8.61.
para las siguientes
8.61. Dar
Dar los símbolos
símbolos para
siguientes entradas
entradas y salidas
salidas del sumador
sumador completo
completo (FA):
(a)
entrada
(b) entrada
(e)
(a)
entrada de arrastre,
arrastre,
entrada de dato
dato superior,
superior,
(e) entrada
entrada de dato
dato inferior,
inferior,
(d) salida
(e) salida
salida de suma,
suma,
salida de arrastre.
arrastre.
Res. (a) entrada
(d) salida
Res.
entrada de arrastre
arrastre =
= Cin
salida de suma
suma =
= ~
l:
(b)
(b)
(e)
entrada
entrada de dato
dato superior
superior =
=A
entrada de dato
dato inferior
inferior =
=B
entrada
(e)
(e)
8.6(
salida
salida de arrastre
arrastre =
= Ca
8.6'
8.62.
un circuito
8.62. Dibujar
Dibujar un
un diagrama
diagrama lógico de un
circuito HA
HA utilizando
utilizando puertas.
puertas. Rotular
Rotular las entradas
entradas y salidas.
salidas.
Res.
Res.
Véase Figura
Figura 8.3b.
Véase
8.63.
NANO solamente.
8.63. Dibujar
Dibujar un
un diagrama
diagrama lógico de un
un circuito
circuito FA utilizando
utilizando puertas
puertas XOR
XOR y NAND
solamente.
Etiquetar
Etiquetar las entradas
entradas y salidas.
salidas. Usar
Usar la Figura
Figura 8.6 como
como guía.
guía.
Res.
R
es.
8.6:
Véase Figura
Figura 8.43.
Véase
A
Cin
------------.-----\-\
Cm --------------------~~
8.6
B
A
A ---=B----4-\
--;;B:--.---t-\
B
B
-=.----+-1'-7
--+--+--jY
8.7
Co
8.1
Figura 8.43.
Diagrama
8.43.
Diagrama lógico del sumador completo
completo
utilizando puertas XOR
NANO .
XOR y NANO.
8.7
8.64.
8.64. Un
Un HA
HA suma
suma dos variables
variables de entrada,
entrada, y un FA suma
suma ___ .
R
es.
Res.
tres.
•
CIRCUITOS
ARITMETICOS
8.65. Listar las salidas ,¿ del sumador completo para cada conjunto
en la Figura 8.44.
Res.
pulso a
pulso b
=
=
I
O
pulso e
pulso d
=
=
I
I
pulso e
pulso f
=
=
O
I
pulso 9
pulso h
=
=
I
O
y ARITMETICA
de pulsos de entrada mostrados
pulso i
pulso j
=
=
O
O
Cin
~
L
A
O
eo
e
f
g
Figura 8.44.
r,
8.66. Listar las salidas
Figura 8.44.
Res.
idas.
•
ente.
ea
e
a
b
Problema del tren de pulsos de sumador completo.
del sumador
pulso e
pulso d
pulso a = I
pulso b = I
=
=
O
O
completo
para cada conjunto
pulso e = O
pulso f= I
(a)
1101,
(b)
1110,
(e) 1111,
(d) 0111,
de pulsos mostrados
en la
pulso i = I
pulso j = O
pulso 9 = O
pulso h = I
8.67. Resolver los siguientes problemas de sustracción binaria:
(a)
11011
(b)
11100
(e)
11001
(d)
-01110
-01110
-01010
Res.
?
~
1
j
?
FA
B
O
225
BINARIA
10000
-01001
(e)
10111
-10001
(e) OliO.
8.68. Dar los nombres de las siguientes entradas y salidas de un semirrestador:
(a) A,
(b) B,
(e) Di,
(d) Bo.
Res.
(a)
(b)
A
B
=
=
entrada de minuendo
entrada de sustraendo
(e)
(d)
Di
Bo
=
=
salida de diferencia
salida de préstamo
8.69. Dar los símbolos de letras para las siguientes entradas y salidas de FS:
(a) entrada de arrastre,
(b) entrada minuendo,
(e) entrada sustraendo,
(d) salida diferencia,
(e) salida de préstamo.
Res.
(a)
(b)
entrada de arrastre = Bin
entrada minuendo = A
(e)
(d)
entrada sustraendo = B
salida diferencia = Di
8.70. Acudir a la Figura 8.19. Las entradas A2 y B2 pertenecen
del problema de la suma.
(e)
salida de préstamo
= Bo
a la columna del
(1, 2, 4, 8)
8.71. Acudir a la Figura 8.20. Las entradas A3 y B3 provienen de la columna del
del problema de la resta.
(1, 2, 4, 8)
Res.
Res.
2.
4.
8.72. Acudir a la Figura 8.20. Si todas las entradas
Di =
y Ba =
al FS del 4 son 1, la salida de este FS será
o
Res.
•
Cuando todas las entradas al FS del 4 de la Figura 8.20 están en el nivel ALTO, las salidas son Di =
Y Bo = 1. Esto está basado en la línea 8 de la tabla de verdad del FS de la Figura 8.15 .
226
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
8.73. Acudir
8.45.. Las salidas
salidas del
del HS del 1 son
son Di
Di = ~
Bo
8.73.
Acudir a la Figura
Figura 8.45
~ y Ba
con
línea ~~ de la tabla
tabla de verdad
verdad de la Figura
con la línea
Figura 8.11
8.11..
Res.
Res.
(a) 0,
0,
(b)
(b) 0,
= -.!l!L,
-.!l!L, de
acuerdo
acuerdo
8.77
(e) 4.
8.n
-
Problema
Problema
1 O
O O
O 1
O
O O
O 1 1
Di
HS
1I
B
FS
2
B
Bo
Bo
Min
Di
Bin
A
Bo
Bo
Di
Bin
A
8.79
FS
4
Bo
Bin
A
B
FS
8
Sust
Diferencia
Diferencia
Figura
Figura 8.45.
8.45.
Problema
ralelo.
Problema del circuito restador pa
paralelo.
8.74.
Acudir a la Figura
Figura 8.45. Las entradas
Bin = _ __
8.74. Acudir
entradas al FS del 2 sanA
son .A = _ __ , B = ___ y Bin
con salidas
línea _ __ de la tabla
tabla de verdad
verdad
salidas Di
Di =
= _ _ _ y Ba
Ba =
= _ _ _ ,, de acuerdo
acuerdo con
con la línea
8.15.
de la Figura
Figura 8.15.
Res.
Res.
Las
entradas al
al FS del 2 (Fig. 8.45)
8.45) son A
Las entradas
A =
= 0, B =
= 1l Y Bin
Bin =
=
según la línea
8.15.
según
línea 3 de la Figura
Figura 8.
15.
con las salidas
salidas Di
°° con
Di = l Y Bo = 1,
=
8.81
Bo =
8.8;
8.75. Acudir
entradas al FS del 4 son A = ___ , B = ___ y Bin
8.75.
Acudir a la Figura
Figura 8.45. Las entradas
Bin = _ _ _
con salidas
salidas Di
Di = ___ y Ba
Ba = ___ , de acuerdo
acuerdo con
con la línea
línea ___ de la tabla
con
tabla de verdad
verdad
8.15.
de la Figura
Figura 8.15.
°°
y Bin
con las salidas
salidas Di
Bin =
= 1 con
Di =
= 1 Y Bo
Bo =
= 0,
8.8:
8.76. Acudir
entradas al FS del 8 son A = _ __ , B = _ __ y Bin
8.76.
Acudir a la Figura
Figura 8.45. Las entradas
Bin = _ __
con salidas
salidas Di
Di =
= _ __ y Ba
Bo =
= _ _ _ ,, de acuerdo
acuerdo con
con la línea
línea _ __ de la tabla
con
tabla de verdad
verdad
de la Figura
Figura 8.15.
8.8:
Res.
Res.
R
es.
Las entradas
entradas al FS del 4 (Fig.
(Fig. 8.45)
8.45) son
son A
= 0, B =
A =
=
según la línea
Figura 8.15.
8.15.
según
línea 2 de la Figura
Las entradas
entradas al FS del 2 (Fig. 8.45)
8.45) son
=
son A =
= 1, B =
según la línea
Figura 8.15.
según
línea 6 de la Figura
°°
yy Bin
con las salidas
salidas Di
Bin =
= 1 con
Di =
=
°°
y Bo
= 0,
Bo =
•
rdo
CIRCUITOS
ARITMETICOS
y ARITMETICA
8.77. Acudir a la Figura 8.45. La diferencia mostrada en los indicadores es el binario
Res.
.
0110.
8.78. Acudir a la Figura 8.45. Esta unidad
de
bits.
Res.
227
BINARIA
es un
sumador/restador
(paralelo,
serie)
restador paralelo de 4 bits.
8.79. Listar las diferencias binarias en los indicadores de salida del circuito restador paralelo de 4 bits
de la Figura 8.46.
Res.
Las diferencias para los pulsos mostrados en la Figura 8.46 son las siguientes:
pulso a = 0010
pulso e = 0100
pulso e = 0011
pulso 9 = 0001
pulso b = 1000
pulso d = 1001
pulso f = 0011
pulso h = 0111
pulso i = 0011
pulso j = 1101
LSB
Al
Minuendo
~
L-
l~
e
•
b
Di
AJ
Di
A4
a
1
LSB
Az
'---.-
Restador
paralelo
de 4 bits
BI
O
O
O
O
I
I~j=
O
Figura 8.46.
1
O
BJ
B4
Indicadores de la
diferencia de salida
O
Problema del tren de pulsos del restadar paralelo.
dad
8.80. Acudir a la Figura 8.46. El restador probablemente
Res.
1,
Di
Bz
Sustraendo
=
Di
(a) un,
contiene ~
HS y
---.S!2L
FS.
(b) tres.
8.81. Acudir a la Figura 8.46. El circuito restador se clasifica como un circuito lógico
binacional, secuencial).
dad
Res.
(com-
combinacional.
8.82. Acudir a la Figura 8.24. ¿Cuál es el efecto de poner a tierra la entrada Cin del 1 del sumador
completo?
= O,
Res.
El conectar a tierra Cin del FA del 1 de la Figura 8.24 tiene el efecto de convertir el sumador completo
del 1 en un semirrestador.
dad
8.83. El CI 7483 TTL se describe como un circuito integrado DIP sumador
de 4 bits.
= O,
••
Res.
paralelo .
(paralelo, serie)
228
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
8.84.
Acudir a la Figura
8.84. Acudir
Figura 8.26. ¿Cuál
¿Cuál es la suma
suma cuando
cuando se suman
suman los números
números binarios
binarios 11101010
11101010
y 0100111O?
0100111O?
R es. suma
Res.
suma = 100111000.
100111000.
Problema
As
+/-
!1
8.86. P
e
de suma o resta
A7 A6 A5 A4 A3A2
8.85. P
8
Al
¡.,
8s 87 86 85 84 8382 81
8.87. P
d
Cin~~
¡,
__
FA
A l--t-------..:c.:..¡
1
~
8.88. I
Ca
81-+---+1
~
.---~~
Cin
FA
2
~----------.
8.89. P
Ca
¡,
82-+---+1
,...-----,~
Cin
FA
4
FA
8
}
~--------~
8.90. P
e
¡,
Ca
8.91. i
}
Ca
8.92. ~
Cin
FA
16
Ca
FA
32
Ca
1
85-+--+1
Cin
A6-+---
~A
8.93. I
FA
64
I
Co
I
Cin
As--+-~==~-~A4
8s --1---+1
Control de
de modo
modo
Control
Resta == 1
1 - - - - -....J'
Resta
Suma == O
Suma
8.47.
Figura 8.47.
FA
8
128
Ca
Suma o diferencia
diferencia
Suma
Circuito sumador/restador
surnador/restador paralelo
paralelo de
de 8 bits.
Circuito
10
•
CIRCUITOS
CIRCUITOS ARITMETICOS
ARITMETICOS y
y ARITMETICA
ARITMETICA BINARIA
BINARIA
229
8.85.
8.85. Acudir
Acudir a la Figura
Figura 8.26. ¿Cuál
¿Cuál es la mayor
mayor suma
suma que
que podría
podría generar
generar el sumador
sumador paralelo
paralelo de
8 bits?
Res. 11111111
(255 + 255 = 5101010))
Res.
11111111 + 11111111
11111111 = 111111110
11111111022
8.86.
8.86. Acudir
Acudir a la Figura
Figura 8.32. Las puertas
puertas XOR
XOR actúan
actúan como
como ___ (puertas
(puertas AND,
AND, inversores)
inversores) cuando
cuando
el modo
modo de control
control está en ALTA.
ALTA.
,Res.
Res. inversores.
inversores.
8.87.
8.87. Acudir
Acudir a la Figura
Figura 8.32. Este circuito
circuito actúa
actúa como
como un
un ___ paralelo
paralelo de 4 bits
bits cuando
cuando el modo
modo
de control
control está en ALTA.
ALTA.
Res. restador.
restador.
Res.
8.88.
paralelo
8.88. Dibujar
Dibujar el diagrama
diagrama de un
un sumador/restador
sumador/restador
paralelo de 8 bits utilizando
utilizando ocho
ocho FA y ocho
ocho
puertas
XOR.
puertas XOR.
Véase Figura 8.47.
Res. Véase
8.89.
8.89. Acudir
Acudir a la Figura
Figura 8.35. La salida
salida del sumador/restador,
sumador/restador, ¿en qué
qué código
código está?
Res.
Res. notación en complemento a 2.
8.90.
8.90. Acudir
Acudir a la Figura
Figura 8.35. ¿Por
¿Por qué
qué el circuito
circuito sumador/restador
sumador/restador especifica
especifica el uso de números
números en
complemento
complemento a 2?
Res. La notación en complemento a 2 es
es un método de representar números
números con signo
signo en los circuitos
digitales.
digitales.
8.91. Acudir
Acudir a la Figura
Figura 8.35. El MSB en el resultado
resultado (suma
(suma o diferencia)
diferencia) es el bit
bit de ___ .
8.91.
Res. signo
signo (O = positivo o 1 = negativo).
negativo).
8.92.
utilizando
8.92. Sumar
Sumar + 18 a-55
a-55
utilizando números
números en complemento
complemento a 2. Utilizar
Utilizar el procedimiento
procedimiento mostrado
mostrado
en la Figura
Figura 8.36.
Res. Véase
Véase Figura 8.48.
Res.
( +18)
+(
+( -55)
-55)
-37
-371010
Figura 8.48.
8.48.
+
0001
0010 I.<r
00010010
l ." sumando
sumando en complemento
complemento a 2
1100
1001 2.°
11001001
2.° sumando
sumando en complemento
complemento a 2
1101
1011 Suma en complemento
11011011
complemento a 2
Solución
Solución al
al problema
problema de
de la
la suma
suma en
en complemento a 2.
8.93. Restar
Restar - 14 de + 47 utilizando
utilizando números
números en complemento
complemento a 2. Utilizar
Utilizar el procedimiento
procedimiento de la
8.93.
Figura
Figura 8.37.
Véase Figura 8.49.
Res. Véase
11 11
11
( +47)
+47)
-(
- 14)
-(-14)
+6110
10
---+
---d111
Figura 8.49
8.49. .
1111 0010
0010 - ---+
+
00101111 Minuendo
Minuendo
00101111
0000
0000 1110
1110 Sustraendo
Sustraendo
0011
1101 Diferencia
00111101
Diferencia en complemento
complemento a 2
Solución
Solución al
al problema
problema de
de la
la sustracción
sustracción en
en complemento a
a 2.
Capítulo 9
FLIP-FLOPS
y OTROS
FLIP-FLOPS y
OTROS
MUL
MUL TIVIBRADORES
TIVIBRADORES
9.1.
9.1.
INTRODUCCION
INTRODUCCION
Los
clasifican en dos
Los circuitos
circuitos lógicos
lógicos se clasifican
dos categorías.
categorías. Los
Los grupos
grupos de puertas
puertas descritos
descritos hasta
hasta
ahora
circuitos lógicos
combinacionales. En
En este
introduce un tipo
tipo
ahora se denominan
denominan circuitos
lógicos combinacionales.
este capítulo
capítulo se introduce
muy valioso
valioso de circuitos:
circuitos lógicos secuenciales.
secuenciales. Los
Los bloques
bloques básicos
básicos para
para construir
muy
circuitos: los circuitos
construir
para
circuitos lógicos
lógicos combinacionales
combinacionales son
puertas lógicas.
lógicas. Los
Los bloques
bloques básicos
básicos para
los circuitos
son las puertas
construir
circuitos lógicos
lógicos secuenciales
circuitos flip-flops.
flip-flops. Los
Los circuitos
lógicos
construir los circuitos
secuenciales son
son los circuitos
circuitos lógicos
característica de memoria.
memoria.
secuenciales
debido a su característica
secuencia les son
son extremadamente
extremadamente importantes
importantes debido
diversos tipos
tipos de flip-flops.
Los flip-flops
también se
En este capítulo
capítulo se estudiarán
estudiarán diversos
flip-flops. Los
flip-flops también
denominan
biestables» o «binarios».
«binarios». En
En este libro
libro se utilizará
utilizará
denominan «cerrojos»,
«cerrojos», «multivibradores
«multivibradores biestables»
el término
término «flip-flop».
Los flip-flops
pueden construirse
construirse a partir
partir de puertas
puertas lógicas,
lógicas, como,
como,
«flip-flop». Los
flip-flops pueden
por
forma de el. Los
flip-flops se interconectan
por ejemplo,
ejemplo, puertas
puertas NAND,
NAND, o comprarse
comprarse en forma
Los flip-flops
interconectan
para formar
circuitos lógicos
lógicos secuenciales
que almacenen
almacenen datos,
datos, generen
generen tiempos,
tiempos, cuenten
cuenten y
para
formar circuitos
secuenciales que
sigan
Además del multivibrador
multivibrador biestable
biestable (flip-flops),
introsigan secuencias.
secuencias. Además
(flip-flops), en
en este capítulo
capítulo se introducen otros
otros dos
tipos de multivibradores
(MV). El multivibrador
multivibrador astable
astable también
también denomidenomiducen
dos tipos
multivibradores (MV).
nado MV
MV autónomo
autónomo (free-running).
MV astable
produce una
una serie continua
pulsos de
nado
(free-running). El MV
astable produce
continua de pulsos
onda cuadrada
cuadrada y normalmente
sistema digital.
digital. El
onda
normalmente se utiliza
utiliza como
como reloj en un
un sistema
El multivibrador
multivibrador
monoestable también
también se denomina
MV de un disparo
disparo ya que
produce un
un solo pulso
pulso cuando
cuando
monoestable
denomina MV
que produce
es disparado
por una
una fuente
disparado por
fuente externa.
externa.
9.2.
9.2.
lógico
«no,
(Q) e
En e
entor
E
un fl
carac
una 1
Figur
cond
cond
Esta
cond
puert
dos
tanto
ó 0,
línea
Las s
o
caml
FLIP-FLOP
RS
FLIP-FLOP RS
El flip-flop
flip-flop básico
denominaflip-flop
símbolo lógico
flip-flop RS
básico se denomina
flip-flop RS.
RS. El símbolo
lógico para
para el flip-flop
RS se muestra
muestra
símbolo lógico
dos entradas,
entradas, etiquetadas
etiquetadas con
con set
(S) y reset (R),
(R),· ·
set (S)
en la Figura
Figura 9.1. El símbolo
lógico tiene
tiene dos
flip-flop RS
este símbolo
símbolo tiene
activas las entradas
entradas en el nivel
a la izquierda.
izquierda. El flip-flop
RS de este
tiene activas
nivel BAJO;
BAJO,
lo que
circulitos de las entradas
entradas S y R. De
forma distinta
indica por
por los circulitos
De forma
distinta a las puertas
puertas
que se indica
e
Set
Sel
Entradas
Entradas
Reset
Resel
9.1.
Figura 9.1.
230
FF
Q
Normal
Normal
Salidas
Salidas
Complementaria
Complementaria
Símbolo lógico del flip-flop
flip-flop RS.
RS.
la sa
a O.
la sa
men1
pued
RS e
•
231
FLIP-FLOPS y OTROS MULTIVIBRADORES
lógicas, los flip-flops tienen dos salidas complementarias, que se denominan Q y Q (es decir,
«no Q» o «Q no»). La salida Q se considera la salida «normal» y es la más usada, la otra
(Q) es simplemente el complemento de la salida Q, y se denomina salida complementaria.
En condiciones normales estas salidas son siempre complementarias. Por tanto, si Q = 1,
entonces Q = O; o si Q = 0, entonces Q = 1.
El flip-flop RS se puede construir a partir de puertas lógicas. En la Figura 9.2a se muestra
un flip-flop RS construido a partir de dos puertas NAND. Observar la realimentación
característica de una puerta NAND a la entrada de la otra. Igual que en las puertas lógicas,
una tabla de verdad define la operación del flip-flop. La línea 1 de la tabla de verdad de la
Figura 9.2b es el estado prohibido; en él ambas salidas están a 1, o nivel ALTO. Esta
condición no se utiliza en el flip-flop RS. La línea 2 de la tabla de verdad muestra la
condición set del flip-flop. Aquí un nivel BAJO, o
lógico, activa la entrada de set (S).
Esta pone la salida normal Q al nivel ALTO, o 1, como muestra la tabla de verdad. Esta
condición de set se comprueba analizando el circuito NAND de la Figura 9.2a. Un
en la
puerta 1 genera un 1 en la salida Q. Este 1 realimenta a la puerta 2, que ahora tiene
dos 1 aplicados en sus entradas, lo que fuerza a que su salida sea O. La salida Q es por
tanto 0, o nivel BAJO. La línea 3 de la Figura 9.2b es la condición de reset. El nivel BAJO,
ó 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta
línea de la tabla muestra la condición de inhabilitación, o mantenimiento, del flip-flop RS.
Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay
cambio en las salidas de sus estados anteriores.
°
Flip-flop
S--<>----1
Conexión
Modo
de
operación
p--.---Q
R-O---1
(a)
RS
puertas
Entradas
Prohibido
Set
Reset
Mantenimiento
p-+.----Q
utilizando
°
S R
Q
Q
O
O
O
1
1
O
1
1
O
(b) Tabla
NANO
Salidas
1
1
1
O 1
no cambia
de verdad
stra
R),
JO,
Figura 9.2.
Flip-flop RS.
rtas
Observar que, cuando la tabla de la Figura 9.2b indica la condición de set, significa poner
la salida Q a 1. De igual forma, la condición de reset significa poner (borrar) la salida Q
a O. Las condiciones de operación, por tanto, se refieren a la salida normal. Observar que
la salida complementaria (Q) es exactamente la opuesta. Debido a que mantiene temporalmente los datos, el flip-flop RS se denomina, con frecuencia, cerrojo RS. Los cerrojos RS
pueden construirse a partir de puertas o comprarse en forma de CI. Considerar el flip-flop
RS como. un dispositivo de memoria que contiene un solo bit como dato.
--------------------------------------------r------232
TEORIA DE PROBLEMAS DE PRINCIPIOS
DIGITALES
PROBLEMAS
9.1.
RESUELTOS
9.3.
Acudir a la Figura 9.1. Este flip-flop tiene las entradas activas en
El cerr
disposi
de set).
cionale
El j
flip-floj
otras r
muestn
bién tú
(ALTA, BAJA).
Solución:
Como indican los circulitos en las entradas del símbolo lógico de la Figura 9.1, el flip-flop RS tiene las
entradas activas en BAJA.
9.2.
Si la salida normal
Q = __
(0,1).
del flip-flop RS está en ALTA, entonces
la salida Q
(0, 1) y
=
Solución:
Si la salida normal de un flip-flop RS está en ALTA, entonces la salida Q = 1 y,Q = O.
9.3.
Activando, efectivamente, la entrada de reset con un nivel
pone a
(0, 1) lógico.
(ALTO, BAJO) la salida ,Q se
Solución:
Al activar la entrada de reset con un nivel BAJO la salida Q se pone a O.
9.4.
Listar las salidas binarias en la salida normal (Q) del flip-flop RS de la Figura 9.3.
Solución:
Las salidas binarias de la salida Q de la Figura 9.3 son:
pulso a = 1
pulso b = 1
9.5.
pulso e = O
pulso d = O
pulso e = O
pulso f = O
pulso g = 1
pulso h = 1
Q del
Listar las salidas binarias en la salida
pulso i = 1 (estado prohibido)
pulso j = O
El
muestr
flip-floj
cerrojo
al efect
activas
de re1c
dispara
inform
hacersr
de relo
de hab
flip-flop RS de la Figura 9.3.
Solución:
Las salidas binarias de la salida ,12 (Fig. 9.3) son:
pulso a = O
pulso e = 1
pulso e = 1
pulso g = O
pulso b = O
pulso d = 1
pulso f = l
pulso h = O
O~
j
h
O
Listar el modo
Figura 9.3.
e
d
e
b
Q
.)
a
~
O
Figura 9.3.
9.6.
f
g
pulso i = 1 (estado prohibido)
pulso j = 1
Q
?
1-
Problema del tren de pulsos del flip-flop RS.
de operación
del flip-flop ,RS para cada pulso de entrada
smostrado
en la
CLK-
Solución:
Los modos de operación del flip-flop
pulso a = set
pulso d =
pulso b = mantenimiento
pulso e =
pulso e = reset
pulso f =
RS (Fig. 9.3) son:
mantenimiento
reset
mantenimiento
pulso g = set
pulso h = mantenimiento
pulso i = prohibido
pulso j
=
reset
"
R(a)
FLIP-FLOPS
9.3.
tiene las
233
y OTROS MULTIVIBRADORES
FLIP-FLOP RS SINCRONO
El cerrojo básico RS es un dispositivo asincrono. No opera en conjunción con un reloj o
dispositivo de temporización. Cuando se activa una entrada (como, por ejemplo, la entrada
de set), se activa inmediatamente la salida normal como en los circuitos lógicos combinacionales. Los circuitos de puertas y los cerrojos RS operan de forma asíncrona.
El jlip-jlop RS síncrono añade la valiosa característica de sincronismo al cerrojo RS. El
flip-flop RS síncrono opera en conjunción con el reloj o dispositivo de temporización. En
otras palabras, opera síncronamente. Un símbolo lógico para el flip-flop RS síncrono se
muestra en la Figura 9.4. Tiene las entradas de set (S), reset (R) y la de reloj (CLK). También tiene las salidas normal (Q) y complementaria (Q).
Set
Entradas
S FF Q
Reloj
CLK
Reset
R
Salidas
Figura 9.4. Símbolo lógico para
el flip-flop RS síncrono.
El flip-flop RS síncrono puede implementarse
con puertas NAND. La Figura 9.5a
muestra cómo se añaden dos puertas NAND al cerrojo RS (flip-flop) para construir un
flip-flop RS síncrono. Las puertas NAND 3 Y 4 añaden la característica sincronismo al
cerrojo RS. Observar que las puertas 1 y 2 forman el cerrojo RS, o flip-flop, y que debido
al efecto inversor de las puertas 3 y 4, las entradas set (S) y reset (R) son ahora entradas
activas en ALTA. La entrada de reloj (CLK) dispara el flip-flop (lo habilita) cuando el pulso
de reloj alcanza el nivel ALTO. El flip-flop RS síncrono se dice que es un dispositivo
disparado por nivel. En cualquier momento que el pulso de reloj esté en el nivel ALTO, la
información de las entradas de datos (R y S) se transfiere a las salidas. También debe
hacerse énfasis en que las entradas S y R están activas todo el tiempo que el nivel del pulso
de reloj está en ALTA. El nivel ALTO del pulso de reloj puede considerarse como un pulso
de habilitación.
S
Q
en
la
CLK
Q
reset
R
(a)
Modo
de
operación
Mantenimiento
Reset
Set
Prohibido
---1"L- =
Salidas
CLK
S
R
---1"L---1"L-
O
O
---1"L-
1
O
1
O
---1"L-
1
1
pulso de reloj positivo
Conexión utilizando puertas NAND
Figura 9.5.
Entradas
(b) Tabla de verdad
Flip-flop RS con reloj.
Q Q
no cambia
O
1
1
O
1
1
~-------------------------------------~----234
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
La tabla de verdad de la Figura 9.5b detalla la operación del flip-flop RS síncrono. El
modo de mantenimiento se describe en la línea 1 de la tabla de verdad. Cuando un pulso
de reloj llega a la entrada CLK (con O en las entradas S y R), las salidas no cambian,
permanecen igual que antes de la llegada del pulso de reloj. Este modo también podría
describirse como condición de inhabilitación del flip-flop. La línea 2 es el modo de reset.
La salida normal (Q) se borrará (se pondrá a O) cuando un nivel ALTO active la entrada R
y un pulso de reloj active la entrada CLK. Se observará que al estar R = 1 Y S = O el flip-flop
no se pone a O inmediatamente. El flip-flop espera hasta que el pulso de reloj pase del nivel
BAJO al ALTO, y entonces se pone a O. Esta unidad opera síncronamente, o en conjunción
con el reloj. La línea 3 de la tabla de verdad describe el modo set del flip-flop. Un nivel
ALTO activa la entrada S (con R = O Y un pulso de reloj en el nivel ALTO), poniendo la
salida Q a 1. La línea 4 de la tabla de verdad es una combinación prohibida (todas las
entradas a 1) y no se utiliza porque pone ambas salidas en el nivel ALTO.
Las formas de onda, o diagramas de tiempo, se emplean mucho y son bastante útiles
para trabajar con flip-flops y circuitos lógicos secuenciales. La Figura 9.6 es un diagrama de
tiempo del flip-flop RS síncrono. Las tres líneas superiores representan las señales binarias
de reloj, set y reset. Una sola salida (Q) se muestra en la parte inferior. Comenzando por
la izquierda, llega el pulso de reloj 1, pero no tiene efecto en Q porque las entradas S y R
están en el modo de mantenimiento; por tanto, la salida Q permanece a O. En el punto a
del diagrama de tiempo, la entrada de set se activa al nivel ALTO. Después de cierto
tiempo, en el punto b, la salida Q se pone a 1. Observar que el flip-flop ha esperado a que
el pulso de reloj 2 pase del nivel BAJO al ALTO antes de poner a 1 la salida Q. El pulso 3
ve las entradas (R y S) en modo de mantenimiento, y por tanto la salida no cambia. En
el punto e la entrada de reset se activa con un nivel ALTO. Un instante posterior en el
punto d la salida Q se borra o se pone a O, lo cual ocurre durante la transición del nivel
BAJO al ALTO del pulso de reloj. El punto e ve activada la entrada de set, por ello se pone
a 1 la salida Q en el punto f del diagrama de tiempo. La entrada S se desactiva y la R se
activa antes del pulso 6, 10 cual hace que la salida Q vaya al nivel BAJO o a la condición
de reset. El pulso 7 muestra que la salida Q sigue a las entradas S y R todo el tiempo que
el reloj está en ALTA. En el_punto g del diagrama de tiempos de la Figura 9.6, la entrada
set (S) va al nivel ALTO y la salida Q alcanza también el nivel ALTO. Después la entrada S va al nivel BAJO. A continuación, en el punto h, la entrada de reset (R) se activa por
un nivel ALTO. Eso hace que la salida Q vaya al estado de reset, o nivel BAJO. La entrada
R entonces vuelve al nivel BAJO, y finalmente el pulso de reloj 7 finaliza con la transición
del ni
despu
La eo
estadc
porqu
9.7.
9.8.
9.9.
9.10. 1
9.11. 1
9.12. 1
1
o
a
Entradas
S
e
I
e
R
Figura 9.6.
Q
I
1
1
I
I Id
bl
Salida
g
I
I
I
I
1
/1
I
I
I
I
L:J
UL~
L:)
h
Diagrama de la forma de onda para el flip-flop RS síncrono.
9.13. 1
FLIP-FLOPS y
y OTROS
OTROS MUL
MUL TIVIBRADORES
TIVIBRADORES
FLIP-FLOPS
o. El
pulso
bian,
odría
reset.
da R
235
nivel ALTO
ALTO al BAJO.
BAJO. Durante
Durante el pulso
salida estuvo
estuvo en el nivel
nivel ALTO
ALTO y
del nivel
pulso de reloj 7, la salida
después en el BAJO.
BAJO. Observar
Observar que
que entre
entre los pulsos
pulsos 5 y 6 ambas
ambas entradas
entradas S y R están
están a l.
1.
después
La condición
condición de ambas
ambas entradas
entradas R y S en el nivel
nivel ALTO,
ALTO, normalmente,
normalmente, se consider;
consider; un
La
estado prohibido
flip-flop. En este
este caso
caso es aceptable
aceptable que
que R y S estén
estén en el nivel
nivel alto,
alto,
estado
prohibido para
para el flip-flop.
porque
está en el nivel BAJO
BAJO y el flip-flop
flip-flop no
no está
está activado.
activado.
porque el pulso
pulso de reloj está
p-flop
nivel
nción
nivel
do la
as las
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
9.7.
Acudir a la Figura
Figura 9.4.
9.4. Las entradas
entradas set y reset
reset del flip-flop
flip-flop RS
síncrono se dice
dice que
que son
entradas
Acudir
RS síncrono
son entradas
activas en el nivel
nivel _ __ (ALTO,
(ALTO, BAJO).
BAJO).
activas
Solución:
Solución:
entradas R y S
S son activas
activas en el nivel ALTO
flip-flop RS
mostrado en la Figura
Figura 9.4.
9.4.
ALTO en el flip-flop
RS mostrado
Las entradas
nanas
o por
9.8.
9.8.
SyR
Solución:
Solución:
nto a
cierto
a que
ulso 3
a. En
en el
nivel
pone
R se
ición
que
trada
ntraa por
trada
sición
Un flip-flop
flip-flop que
que opera
opera en conjunción
conjunción con
con el reloj se dice
dice que
que opera
opera ___ (asíncronamente,
(asíncronamente,
Un
síncronamente ).
síncronamente).
Un flip-flop
flip-flop que
que opera
opera en conjunción
conjunción con
con el reloj opera
opera síncronamente.
síncronamente.
Un
9.9.
9.9.
cerrojo RS
opera _ __ (asíncronamente,
(asíncronamente, síncronamente).
síncronamente).
El cerrojo
RS opera
Solución:
Solución:
cerrojo RS
opera asíncronamente.
asíncronamente.
El cerrojo
RS opera
9.10. El flip-flop
flip-flop RS
síncrono opera
opera ___ (asíncronamente,
(asíncronamente, síncronamente).
síncronamente).
9.10.
RS síncrono
Solución:
Solución:
flip-flop RS
opera síncronamente.
síncronamente.
El flip-flop
RS opera
9.11. Dibujar
símbolo lógico
lógico de un
un flip-flop
síncrono utilizando
utilizando puertas
9.11.
Dibujar el símbolo
flip-flop RS
RS síncrono
puertas NAND.
NANO.
Solución:
Solución:
Véase Figura
Figura 9.5a.
Véase
9.12. Listar
Listar la salida
salida binaria
binaria en Q, para
flip-flop RS
síncrono de la Figura
Figura 9.6,
9.6, durante
durante la entrada
entrada
9.12.
para el flip-flop
RS síncrono
reloj..
de pulsos
pulsos de reloj
Solución:
Solución:
Las salidas
salidas binarias
Q de este flip-flop,
flip-flop, opuestas
opuestas a las de la salida
salida Q, son las siguientes:
siguientes:
binarias en Q
pulso
pulso 3 = O
O
pulso
O
pulso
1, despues
despues O, y después
después l
pulso
pulso 5 = O
pulso 7 = 1,
pulso Il = Il
pulso 2 = O
O
pulso
pulso 6 = Il
pulso
pulso 4 = Il
pulso
9.13. Listar
Listar la salida
salida binaria
binaria en Q, del flip-flop
flip-flop de la Figura
Figura 9.7,
9.7, durante
durante los ocho
ocho pulsos
reloj.
9.13.
pulsos de reloj.
Solución:
Solución:
salidas binarias
binarias en Q, para
flip-flop RS
síncrono de la Figura
Figura 9.7,
9.7, son las siguientes:
siguientes:
para el flip-flop
RS síncrono
Las salidas
pulso a = Il
pulso e = Il
pulso e = O
O
pulso
9 = Il
pulso
pulso
pulso g
pulso
pulso
pulso d = O
O
pulso
(condición prohibida)
pulso
pulso
pulso f = l (condición
prohibida)
pulso h = Il
pulso b = lI
236
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
O
O
Figura 9.7.
O
DIGITALES
O
O
S
FF Q
,CLK
?
Q
?
R
S
Problema del tren de pulsos del flip-flop RS síncrono.
9.14. Listar el modo de operación del flip-flop de la Figura 9.7 durante los ocho pulsos de reloj (usar
los términos: mantenimiento, reset, set, prohibido).
Solución:
Los modos de operación del flip-flop RS síncrono de la Figura 9.7 son los siguientes:
pulso a = set
pulso e = set
pulso e = mantenimiento
pulso 9 = set
pulso b = mantenimiento
pulso d = reset
pulso f = prohibido
pulso h = mantenimiento
9.15. Acudir a la Figura 9.6. El flip-flop RS síncrono es disparado por niveles, lo cual significa que la
unidad se habilita durante el tiempo que permanece el pulso de reloj en el nivel
(ALTO,
BAJO).
Solución:
El flip-flop de la Figura 9.6 es disparado por niveles, lo que significa que se habilita durante el tiempo que
permanece el pulso de reloj en el nivel ALTO.
El
denor
D y (
Las e
explic
(CLR
del sí
palabi
(CLR
Cuam
entra:
L,
9.4.
opera.
FLIP-FLOP D
El símbolo lógico para un tipo común de flip-flop se muestra en la Figura 9.8. El flipjlop D tiene solamente una entrada de datos (D) y una entrada de reloj (CLK). Las salidas
habituales Q y Q se muestran en la parte derecha del símbolo. El flip-flop D, con frecuencia,
se denomina jlip-jlop de retardo. Este nombre describe con precisión la operación que
realiza. Cualquiera que sea el dato en la entrada (D), éste aparece en la salida normal
retardado un pulso de reloj. El dato es transferido a la salida durante la transición del nivel
BAJO al ALTO del pulso de reloj.
Entradas
Figura 9.8.
Dato
D
Reloj
CLK
FF
Q
Salidas
Símbolo lógico para un flip-flop D.
El flip-flop RS síncrono puede convertirse en un flip-flop D añadiendo un inversor como
se indica en el diagrama de la Figura 9.9a. Observar que se ha invertido la entrada R al
flip-flop RS síncrono.
son p.
de pn
las el
porqu
(CLR
y OTROS MUL TIVIBRADORES
FLIP-FLOPS
Preset __
237
---,
(set)
PR
Dato
Reloj,
Reloj
FF Q
Dato -_---15
(7474)
LTO,
1 jliplidas
Q
Borrado
(reset) -----'
(a) Flip-flop D construido a partir
(b) Símbolo lógico para el flip-flop D 7474
de un flip-flop R5 síncrono
con entradas asíncronas
Figura 9.9.
En la Figura 9.9b se muestra un flip-flop D comercial, se trata del dispositivo TTL
denominado CI 7474. El símbolo lógico del flip-flop D 7474 muestra las entradas regulares
D y CLK, que se denominan entradas sincronas, ya que operan en conjunción con el reloj.
Las dos entradas extras son las entradas asincronas, y operan como en el flip-flop RS
explicado previamente. Las entradas asíncronas se denominan de preset (PR) y de borrado
(CLR). La de preset (PR) puede ser activada por un nivel BAJO, como muestra el circulito
del símbolo lógico. Cuando se activa el preset (PR), se pone a 1 el flip-flop, En otras
palabras, coloca un 1 en la salida normal (Q). Es decir, Q = l. La entrada de borrado
(CLR) puede ser activada por un nivel BAJO, como muestra el circulito del símbolo lógico.
Cuando se activa la entrada de borrado (CLR) del flip-flop D, la salida Q se pone a O. Las
entradas asincronas anulan a las sincronas en el flip-flop D.
La tabla de verdad del flip-flop 7474 se muestra en la Figura 9.10. Los modos de
operación están a la izquierda y la tabla de verdad a la derecha. Las tres primeras líneas
son para operación asíncrona (entradas de preset y borrado). La línea 1 muestra la entrada
de preset (PR) activada por un nivel BAJO. Esto pone la salida Q a l. Observar las X bajo
las entradas síncronas (CLK y D). Las X significan que estas entradas son irrelevantes
porque las entradas asíncronas las anulan. La línea 2 muestra activada la entrada de borrado
(CLR), lo que hace que la salida esté en reset, es decir, a O. La línea 3 muestra la entrada
Salidas
Entradas
Modo
de
operación
Asíncronas
PR
Set asíncrono
Reset asíncrono
Prohibido
Set
Reset
como
Q
CLR
~ (usar
que la
CLK
CLK
R
ento
D FF Q
o=
BAJO. 1
=
ALTO, X
=
Síncronas
CLR
CLK
D
O
1
1
O
O
O
X
X
X
X
X
X
1
1
1
1
1
1
irrelevante,
i=
º
Q
1
O
O
1
1
1
1
1
O
O
O
1
Transición BAJA a ALTA del pulso de reloj
R al
Figura 9.10.
Tabla de verdad del ilip-flop 07474.
--------------------------------------------------------------------------~----------- - - -
238
-
-
---------------- -- - - - - - - - - - --
- - -- - - -- - - - - - - - - - - - - - - - - -- --
. TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
asíncrona prohibida
(PR y CLR
CLR a O). Las entradas
entradas síncronas
síncronas (D
(D y CLK)
CLK) operan
operan cuando
cuando
asíncrona
prohibida (PR
ambas entradas
entradas síncronas
síncronas estén
estén inhabilitadas
inhabilitadas (PR
= 1,
1, CLR
CLR == 1). La línea
línea 4 muestra
(PR =
muestra un
un 1
ambas
entrada de datos
datos (D)
(D) y un
subiendo (lo indica
indica la flecha hacia
arriba).
en la entrada
un pulso
pulso de reloj subiendo
hacia arriba).
El 1 de la entrada
entrada D se transfiere
salida Q
Q durante
durante el pulso
línea 5 muestra
Elide
transfiere a la salida
pulso de reloj.
reloj . La línea
muestra
que el O
O de la entrada
entrada de datos
datos se transfiere
salida Q
Q durante
durante la transición
transición BAJA
BAJA a
que
transfiere a la salida
ALTA
ALTA del reloj.
reloj .
flip-flop D no tiene
entradas asíncronas,
asíncronas, solamente
solamente se necesitan
líneas
Si el flip-flop
tiene entradas
necesitan las dos líneas
inferiores de la tabla
Figura 9.10.
9.10. Los flip-flops
flip-flops D son
son muy
muy utilizados
utilizados para
para
inferiores
tabla de verdad
verdad de la Figura
almacenar datos.
datos. Debido
Debido a este uso, a veces, se denomina
denomina flip-flop
datos.
almacenar
flip-flop de datos.
símbolos del flip-flop
flip-flop D se muestran
Figuras 9.8 y 9.9. Observar
Observar que
que la
Los símbolos
muestran en las Figuras
entrada de reloj (CLK)
(CLK) en la Figura
9.9b tiene
> dentro
dentro del símbolo,
símbolo, para
entrada
Figura 9.9b
tiene un
un pequeño
pequeño >
para
indicar que
que es un
dispositivo disparado
disparado por
flip-flop disparado
disparado por
flanco
un dispositivo
por flanco.
flanco. Este flip-flop
por flanco
indicar
transfiere el dato
dato de la entrada
entrada D a la dalida
dalida Q
Q durante
BAJA a ALTA
transfiere
durante la transición
transición BAJA
ALTA del
pulso
flanco de disparo
disparo es el cambio
cambio de reloj de BAJO
BAJO a ALTO
ALTO (o H a L) el
pulso de reloj. En el flanco
que transfiere
dato. Una
que el pulso
alcanza el nivel
alto en el flip-flop
que
transfiere el dato.
Una vez que
pulso de reloj alcanza
nivel alto
flip-flop
disparado por
flanco, cualquier
cualquier cambio
cambio en la entrada
entrada D no tiene
efecto en las salidas.
salidas.
disparado
por flanco,
tiene efecto
Figuras 9.8 y 9.9a
9.9a muestran
flip-flop D disparado
disparado por
nivel (opuesto
(opuesto al disparo
disparo
Las Figuras
muestran un
un flip-flop
por nivel
por flanco)
flanco).. La ausencia
ausencia del pequeño
pequeño >
> dentro
dentro del símbolo,
símbolo, en la entrada
entrada de reloj,
indica
por
reloj, indica
un
dispositivo disparado
disparado por
flip-flop disparado
disparado por
un cierto
cierto nivel de
un dispositivo
por nivel. En
En un
un flip-flop
por nivel,
nivel, un
tensión hace
que el dato
dato de la entrada
entrada D se transfiera
salida Q. El problema
con los
tensión
hace que
transfiera a la salida
problema con
dispositivos disparados
disparados por
que la salida
salida sigue a la entrada
entrada si ésta
ésta cambia
cambia mientras
mientras
dispositivos
por nivel
nivel es que
está en el nivel
tipo de disparo
disparo puede
el pulso
pulso de reloj está
nivel ALTO.
ALTO. Este tipo
puede ser un
un problema
problema si el
dato de entrada
entrada cambia
cambia mientras
está en ALTA.
dato
mientras el reloj está
ALTA.
9.20.
9.21.
9.22.
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
9.16. ¿Qué
¿Qué otros
otros dos
dos nombres
flip-flop D?
9.16.
nombres recibe
recibe el flip-flop
Solución:
Solución:
flip-flop D también
denomina flip-flop
flip-flop de retardo
retardo y de datos.
datos.
también se denomina
El flip-flop
9.17. Dibujar
Dibujar un
diagrama lógico para
flip-flop RS
síncrono y un
inversor conectados
conectados Como
9.17.
un diagrama
para un
un flip-flop
RS síncrono
un inversor
flip-flop D.
flip-flop
9.23.
J
1
Solución:
Solución:
Véase
Figura 9.9a.
Véase Figura
9.18. Dibujar
Dibujar el símbolo
símbolo lógico
lógico de un
flip-flop D
D.. Marcar
Marcar las entradas
entradas como
como D, CLK,
CLK, PR y CLR
CLR y
9.18.
un flip-flop
como Q y Q.
las salidas
salidas como
Solución:
Solución:
Véase
Figura 9.9b.
Véase Figura
9.19. El bit
datos en la entrada
entrada D del flip-flop
flip-flop 7474
7474 D se transfiere
salida ___ (Q, Q)
Q) en la
9.19.
bit de datos
transfiere a la salida
transición
L a H) del pulso
transición ___ (H a L, La
pulso de reloj.
Solución:
Solución:
dato en la entrada
entrada D de un
flip-flop D se transfiere
salida Q
Q en la transición
El dato
un flip-flop
transfiere a la salida
transición L a H del pulso
pulso de
reloj.
9.5.
El sírr
consic
El sírr
JyK
FLIP-FLOPS
239
y OTROS MUL TIVIBRADORES
9.20. Acudir a la Figura 9.10. Una X en la tabla de verdad significa una entrada
irrelevante).
(extra,
Solución:
Una X en la tabla de verdad significa una entrada irrelevante. Una entrada X puede ser un O o un 1 y
no tiene efecto en la salida.
9.21. Listar las salidas binarias, en la salida complementaria
después de cada uno de los pulsos de reloj.
«2)
del flip-flop D de la Figura 9. 11,
Solución:
Acudir a la tabla de verdad de la Figura 9.10. Las salidas binarias en ,(2 del flip-flop D (Fig. 9.11) son:
pulso a = O
pulso e = O
pulso e = O
pulso g = O
pulso b = l
pulso d = 1
pulso f = l
pulso h = 1 (estado prohibido)
9.22. Acudir a la Figura 9.11. ¿Qué entrada tiene control del flip-flop durante el pulso a?
Solución:
La entrada de preset (PR) se activa durante el pulso a y se superpone a todas las demás entradas. Pone la
salida Q a 1.
isparo
ndica
el de
n los
o
entras
O
~
si el
PR
O
S
D FF Q
CLK
(7474)
12
?
CLR
O
Figura 9.11.
Problema del tren de pulsos del flip-flop D.
9.23. Acudir a la Figura 9.11. Justo antes del pulso b, la salida Q está en el nivel
(ALTO,
BAJO); durante el pulso b, la salida Q está en el nivel
(ALTO, BAJO); en la transición
del pulso de reloj de H a L, la salida está en el nivel
(ALTO, BAJO).
como
Solución:
Justo antes del pulso b, la salida Q está en el nivel ALTO; durante el pulso b, la salida Q está en el nivel
BAJO; en la transición del pulso de reloj de H a L, la salida está en el nivel BAJO.
LR Y
9.5.
en la
so de
••
FLIP-FLOP JK
El símbolo lógico para un flip-flop JK se muestra en la Figura 9.12. Este dispositivo puede
considerarse como el flip-flop universal; los demás tipos pueden construirse a partir de él.
El símbolo lógico de la Figura 9.12 tiene tres entradas síncronas (J, K Y CLK). Las entradas
J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las
240
TEORIA DE PROBLEMAS DE PRINCIPIOS DlGITALES
J
Entradas
K
Figura 9.12.
J
FF
CLK
Reloj
º
Salidas
K
Símbolo lógico del flip-flop JK.
salidas. El símbolo lógico mostrado en la Figura 9.12 también tiene la salida normal (Q) y
la complementaria (Q).
La tabla de verdad del flip-flop JK está en la Figura 9.13. Los modos de operación
aparecen en la parte izquierda y la tabla de verdad está a la derecha. La línea 1 de la tabla
de verdad muestra la condición de mantenimiento, o inhabilitación. Observar que ambas
entradas de datos (J y K) están en el nivel BAJO. La condición de reset, o borrado, del
flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J = O Y K = 1 Y llega un
pulso de reloj a la entrada CLK, el flip-flop se pone a O (Q = O). La línea 3 muestra la
condición de set del flip-flop JK. Cuando J = 1 Y K = O Y se presenta un pulso de reloj, la
salida Q se pone a l. La línea 4 ilustra una condición muy útil del flip-flop JK que se
denomina de conmutación (toggle). Cuando ambas entradas J y K están en el nivel ALTO,
la salida cambia cada vez que un pulso alcanza la entrada CLK. Repitiendo los pulsos de
reloj, la salida Q pasaría por los niveles BAJO, ALTO, BAJO, ALTO, BAJO, etc. Esta idea
de BAJO-ALTO-BAJO-ALTO
se denomina conmutación. El término «conmutación» proviene de la naturaleza «ON-OFF» de un interruptor de conmutación.
Observar que en la tabla de verdad de la Figura 9.13 se muestra un pulso completo de
reloj bajo la entrada de reloj (CLK). Muchos flip-flops JK son disparados por pulsos. Se
tarda un pulso completo en transferir el dato de las entradas a las salidas del flip-flop. Con
la entrada de reloj en la tabla de verdad, es evidente que el flip-flop JK es síncrono.
Modo
de
operación
Mantenimiento
Reset
Set
Conmutación
Figura 9.13.
Salidas
Entradas
Q
CLK
J
K
º
-1L-
O
O
O
1
1
O
no cambia
1
O
1
O
estado
opuesto
-1L-1L-1L-
1
1
Tabla de verdad para el flip-flop JK
disparado por pulsos.
El flip-flop JK se considera el flip-flop universal. La Figura 9.14a muestra cómo se
conectan un flip-flop JK y un inversor para formar un flip-flop D. En la parte izquierda
están la entrada D y la de reloj. Este flip-flop D se dispara en la transición de ALTA a
BAJA del pulso de reloj, como muestra el circulito en la entrada CLK.
E
. f
JKs(
un p
llega¡
L
lo qr
come
salid,
mod:
E
doble
el 74
entra,
J, K
patill
E
super
La líi
líneas
mien
como
salida
y el s
Lé
La m
tambi
L(
secue
tecno
borra,
cerroj
de 8
y OTROS
MULTIVIBRADORES
FLIP-FLOPS y
OTROS MULTIVIBRADORES
D-~---lJ
D---....--~ J
FF Q
Q
Reloj -f----<t'>CLK
---lf----cI'>CLK
K
(a) Conexión
Conexión del flip-flop JK
JK
como
-flop D
como flip
flip-flop
(Q) y
ración
la tabla
ambas
do, del
ega un
stra la
eloj, la
que se
ALTO,
Isos de
ta idea
» proleto de
Se
p. Con
SOSo
mo se
uierda
LTA a
ALTA
J
FF Q
Q
Reloj --+-<t>CLK
--+-<t>CLK
241
FF Q
Q
Reloj
T
K
(b) Conexión
Conexión del flip-flop JK
JK
como
como flip-flop T
para un
(e) Símbolo
Símbolo lógico para
flip-flop T
Figura
Figura 9.14.
9.14.
En la Figura
Figura 9.14b
muestra un
un flip-flop
flip-flop de conmutación
tipo T)
flip-flop
9.14b se muestra
conmutación (flip-flop
(flip-flop tipo
T).. El flip-flop
JK se conecta
modo de conmutación,
unidas a
JK
conecta para
para que
que opere
opere en modo
conmutación, las entradas
entradas J y K están
están unidas
un pulso
pulso ALTO,
ALTO, y el reloj se conecta
pulsos repetidos
repetidos de reloj
un
conecta a la entrada
entrada CLK.
CLK. Cuando
Cuando pulsos
llegan
llegan a la entrada
entrada CLK,
CLK, las salidas
salidas conmutan
conmutan sencillamente.
sencillamente.
mucho en los circuitos
por
La operación
operación de conmutación
conmutación se emplea
emplea mucho
circuitos lógicos
lógicos secuenciales,
secuenciales, por
utiliza, a veces,
veces, un
un símbolo
para el flip-flop
lo que
que se utiliza,
símbolo especial
especial para
flip-flop de conmutación
conmutación (tipo
(tipo T),
T),
como
Figura 9.14c.
única entrada
reloj . Las
como indica
indica la Figura
9.14c. La única
entrada (rotulada
(rotulada T) es la entrada
entrada de reloj.
salidas
parte derecha
tiene solamente
salidas Q
Q y Q
Q aparecen
aparecen a la parte
derecha del símbolo.
símbolo. El flip-flop
flip-flop T tiene
solamente el
modo de operación
modo
operación de conmutación.
conmutación.
En
detalla un
flip-flop comercial
comercial JK.
JK. El fabricante
fabricante lo describe
describe como
como un
En la Figura
Figura 9.15 se detalla
un flip-flop
un
doble flip-flop
flip-flop JK
JK 7476 TTL.
Figura 9.15a
reproduce el diagrama
patillas del
doble
TTL. En la Figura
9.15a se reproduce
diagrama de patillas
C17476
JK separados.
tiene
C17476. . Observar
Observar que
que el CI contiene
contiene dos flip-flops
flip-flops JK
separados. Cada
Cada flip-flop
flip-flop tiene
entradas
preset (PR)
borrado (CLR).
entradas asíncronas
asíncronas de preset
(PR) y borrado
(CLR). Las entradas
entradas síncronas
síncronas se indican
indican como
como
J, K YY CLK
normal Q
usuario. Las
CLK (reloj).
(reloj). Las salidas
salidas normal
Q y complementaria
complementaria Q
Q son
son accesibles
accesibles al usuario.
patillas 5 y 13 son
patillas
son las conexiones
conexiones de la alimentación
alimentación + 5 V (V
(V ce
cc)) Y GND
GND de este Cl.
CI.
muestra una
una tabla
tabla de verdad
verdad del flip-flop
JK 7476. Las tres
tres líneas
Figura 9.15b
En la Figura
9.15b se muestra
flip-flop JK
líneas
superiores
preset (PR)
borrado (CLR).
superiores detallan
detallan la operación
operación de las entradas
entradas asíncronas
asíncronas de preset
(PR) y borrado
(CLR).
La línea
tabla de verdad
verdad muestra
muestra el estado
prohibido de las entradas
línea 3 de la tabla
estado prohibido
entradas asíncronas.
asíncronas. Las
líneas
para los modos
modos de mantenimantenilíneas 4 a 7 detallan
detallan las condiciones
condiciones de las entradas
entradas síncronas
síncronas para
JK 7476
JK 7476
miento,
reset, set y conmutación
miento, reset,
conmutación del flip-flop
flip-flop JK
7476.. EÍ
Ei fabricante
fabricante describe
describe al JK
como
un flip-flop
flip-flop JK
JK maestro-esclavo
maestro-esclavo que
pulsos positivos.
positivos. El dato
como un
que se dispara
dispara con
con pulsos
dato en las
salidas
transición H a L del pulso
pulso de reloj,
reloj, como
pequeña burbuja
burbuja
salidas cambia
cambia en la transición
como simboliza
simboliza la pequeña
en la entrada
Figura 9.15a.
y el símbolo>
símbolo>
entrada CLK
CLK en el diagrama
diagrama lógico del flip-flop
flip-flop de la Figura
9.15a.
La mayor
mayor parte
parte de los flip-flops
flip-flops comerciales
comerciales son
son entradas
entradas asíncronas
asíncronas (como
(como PR y CLR).
CLR).
La
mayoría de los flip-flops
por pulsos
pulsos como
pero
La mayoría
flip-flops son dispositivos
dispositivos separados
separados por
como el CI 7476,
7476, pero
también pueden
pueden adquirirse
unidades disparadas
por flanco.
también
adquirirse como
como unidades
disparadas por
flanco.
Los flip-flops
bloques de construcción
flip-flops son
son los bloques
construcción fundamentales
fundamentales de los circuitos
circuitos lógicos
secuenciales.
Además, los fabricantes
producen diversos
utilizando las
secuenciales. Además,
fabricantes de CI producen
diversos flip-flops
flip-flops utilizando
Flip-flops típicos
típicos TTL
JK 7476
preset y
tecnologías
tecnologías TTL
TTL y CMOS.
CMOS. Flip-flops
TTL son
son el flip-flop
flip-flop JK
7476 con
con preset
borrado, el doble
positivo con
preset y borrado,
borrado, y el
borrado,
doble flip-flop
flip-flop 7474
7474 disparado
disparado con
con flanco
flanco positivo
con preset
cerrojo biestable
7475. Los flip-flops
flip-flops típicos
CMOS incluyen
incluyen el cerrojo
cerrojo direccionable
direccionable
cerrojo
biestable de 4 bits
bits 7475.
típicos CMOS
40175 y el flip-flop
JK 74C76
preset y borrado.
borrado.
de 8 bits
bits 4724,
4724, el cuádruple
cuádruple flip-flop
flip-flop D 40175
flip-flop JK
74C76 con
con preset
-------------------------------------------------------------------------~---------242
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
9.26
9.27
8
Vcc 2CLK2PR
(a) Diagrama
de patillas (Reimpreso
2
CLR
con permiso de Texas Instruments,
Inc.¡
9.28
x
PR
CLR
Set asíncrono
Borrado asíncrono
Prohibido
O
1
1
O
O
O
Mantenimiento
Reset
Set
Conmutación
1
1
1
1
1
1
1
1
= irrelevante
Salidas
Entradas
Modo
de
operación
CLK
J
K
Q
Q
X
X
X
X
X
X
X
1
O
O
1
1
-IL-
O
O
O
1
1
O
--IL.....JL.
-IL-
X
X
1
no cambia
O
1
1
O
estado
opuesto
1
1
..rL = pulso de reloj positivo
(h)
Tabla de verdad de selección de modo
Figura 9.15.
El el 7476 flip-flop JK 7476.
9.29
PROBLEMAS RESUELTOS
9.30.
9.24. Dibujar el símbolo lógico de un flip-flop JK que se dispare por pulsos. Marcar las entradas
como J, K Y CLK. y las salidas como Q y Q.
Solución:
9.31.
Véase Figura 9.12.
9.25. Listar los cuatro modos síncronos de operación del flip-flop JK.
Solución:
Los modos síncronos de operación del flip-flop JK son mantenimiento,
reset, set y conmutación.
FLIP-FLOPS
FLIP-FLOPS y
y OTROS
OTROS MULTIVIBRADORES
MULTIVIBRADORES
243
9.26.
9.26. Cuando
Cuando la salida
salida de un
un flip-flop
flip-flop es BAJA,
BAJA, ALTA,
ALTA, BAJA,
BAJA, ALTA
ALTA durante
durante sucesivos
sucesivos pulsos
pulsos de
reloj, ¿en qué
qué modo
modo de operación
operación se encuentra?
encuentra?
Solución:
Solución:
Si la salida
salida del flip-flop
flip-flop alterna
alterna los estados
estados (BAJÓ,
(BAJO, ALTO,
ALTO, BAJO)
BAJO) durante
durante pulsos
pulsos sucesivos
sucesivos de reloj,
reloj, el
flip-flop
flip-flop se encuentra
encuentra en el modo
modo de conmutación.
conmutación.
9.27.
9.27. Listar
Listar la salida
salida binaria Q, del flip-flop
flip-flop JK de la Figura
Figura 9.16,
9.16, después
después de cada
cada pulso
pulso de reloj
reloj..
Solución:
Solución:
13. De acuerdo
Acudir
Acudir a la tabla
tabla de verdad
verdad de la Figura
Figura 9.
9.13.
acuerdo con
con la tabla,
tabla, la salida
salida binaria
binaria (en Q) (Fig. 9.16)
9.16)
después
después de cada
cada pulso
pulso de reloj es la siguiente:
siguiente:
pulso
pulso 9 == O
O
pulso
pulso
pulso
pulso a == II
pulso e = Il
pulso e = O
O
pulso
pulso h == Il
pulso b = Il
pulso
pulso
pulso
pulso d = O
O
pulso f = Il
9.28.
9.28. Listar
Listar el modo
modo de operación
operación del flip-flop
flip-flop JK durante
durante cada
cada uno
uno de los ocho
ocho pulsos
pulsos de reloj
mostrados
9.16.
mostrados en la Figura
Figura 9.16.
__o____o____o____o~~
o~~
~
~o
~
J
FF
Q
Q
CLK
CLK
1
~_o
__o__ oo_s
~I--..O
__ S
Q
K
?
____O____
•
Figura
Figura 9.16.
9.16.
Problema
JK.
Problema del
del tren de
de pulsos
pulsos del
del flip-flop JK.
Solución:
Solución:
Acudir
Acudir a la tabla
tabla de verdad
verdad de la Figura
Figura 9.13. Según
Según la tabla,
tabla, el modo
modo de operación
operación del flip-flop
flip-flop JK
durante
9.16 es como
durante cada
cada pulso
pulso mostrado
mostrado en la Figura
Figura 9.16
como sigue:
pulso
pulso a == set
pulso
pulso b == mantenimiento
mantenimiento
pulso
pulso e == mantenimiento
mantenimiento
pulso
pulso d == reset
reset
pulso
pulso e =
= mantenimiento
mantenimiento
pulso
pulso f == conmutación
conmutación
pulso
pulso 9 == conmutación
conmutación
pulso
pulso h == conmutación
conmutación
9.29.
flip-flop JK 7476.
9.29. Listar
Listar las entradas
entradas asíncronas
asíncronas del flip-flop
7476.
Solución:
Solución:
Las entradas
entradas asíncronas
asíncronas al flip-flop
flip-flop JK 7476
7476 son preset
preset (PR) y borrado
borrado (CLR).
(CLR).
9.30. Las
Las entradas
entradas asíncronas
asíncronas al flip-flop
flip-flop JK 7476
7476 tienen
tienen entradas
entradas activas
activas en el nivel
nivel ___ (ALTO,
(ALTO,
9.30.
BAJO).
BAJO).
entradas
Solución:
Solución:
Las entradas
entradas asíncronas
asíncronas al flip-flop
flip-flop JK 7476
7476 tienen
tienen entradas
entradas activas
activas en el nivel BAJO.
BAJO.
9.31.
BAJO); las
9.31. Las dos entradas
entradas asíncronas
asíncronas al CI 7476
7476 deben
deben estar
estar en el nivel ___ (ALTO,
(ALTO, BAJO);
entradas
entradas J y K deben
deben estar
estar en el nivel
nivel ___ (ALTO,
(ALTO, BAJO),
BAJO), y el pulso
pulso de reloj debe
debe estar
estar
presente
presente en el flip-flop
flip-flop para
para que
que el flip-flop
flip-flop conmute.
conmute.
Solución:
Solución:
Las dos
dos entradas
entradas asíncronas
asíncronas al CI 7476
7476 deben
deben estar
estar en el nivel ALTO;
ALTO; las entradas
entradas J y K deben
deben estar
estar en
el nivel
para que
nivel ALTO,
ALTO, y el pulso
pulso de reloj debe
debe estar
estar presente
presente para
que el flip-flop
flip-flop conmute.
conmute.
244
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
9.32. Listar el modo de operación del flip-flop JK 7476 durante cada uno de los siete pulsos de reloj
mostrados en la Figura 9.17.
la Fi:
dista]
dispo
utiliz
o
"<,
o
o
PR
J
Q
?
FF
CLK
(7476)
o
o
o
I
K
Q
CLR
o
o
en el
Figura 9.17.
Solución:
Acudir a la tabla de verdad de selección de modo de la Figura 9.15b. Según esta tabla, el modo del flipflap JK durante cada pulso de reloj mostrado en la Figura 9.17 es como sigue:
pulso a = set asíncrono
pulso b = conmutación
pulso e = conmutación
pulso d = borrado asíncrono (reset)
pulso e = set
pulso f = mantenimiento
pulso g = reset
flancc
GND
la pa
ALTi
flancc
A
(ante
posiii
la for
9.33. Acudir a la Figura 9.17. Listar la salida binaria en Q del flip-flop JK después de cada uno de
los siete pulsos de reloj.
Solución:
Acudir a la tabla de verdad de la Figura 9.15b. Según esta tabla, la salida binaria (en Q) después de cada
pulso de reloj es como sigue:
pulso a = 1
pulsob = O
pulso .c = 1
pulso d = O
pulso e = 1
pulso f = 1
pulso g = O
9.6.
DISPARO DE LOS FLIP-FLOPS
La mayor parte de los complicados equipos digitales operan como un sistema secuencial
síncrono, lo que sugiere que un reloj maestro envía señales a todas las partes del sistema
para coordinar la operación del mismo. Un tren de pulsos de reloj, típico, se muestra en
dispa
anteri
Oí
flip-fh
la Fig
está (
solam
var il
FLIP-FLOPS
1
~
la Figura 9.18. Recordar
distancia vertical es la
dispositivo TTL debido
utilizan relojes, pero las
e reloj
1 "ALTA
BAJA
que la distancia horizontal en la forma de onda es el tiempo y la
tensión. Los pulsos de reloj mostrados en la figura son para un
a las tensiones de + 5 V Y tierra, GND. Otros circuitos digitales
tensiones pueden ser diferentes.
Flanco
positivo
(anterior)
Flanco
negativo
(posterior)
\1
1/
a
•
~f t~
+5V
(1)
GND
lO)
e
I
Figura 9.18.
el flip-
245
y OTROS MUL TIVIBRADORES
Pulsos de reloj.
Comenzar a la izquierda de la forma de onda de la Figura 9.18. La tensión está primero
en el nivel BAJO, o GND (tierra), también denominado O lógico. El pulso a muestra el
flanco anterior (llamado también el flanco positivo) de la forma de onda, que va de la tensión
GND a +5 V. Este flanco de la onda también se denomina de BAJA a ALTA (L a H). En
la parte derecha del pulso a, la onda cae de + 5 V a GND. Este flanco se denomina de
ALT A a BAJA (H a L) del pulso de reloj, aunque también se conoce por flanco negativo o
flanco posterior del pulso de reloj.
Algunos flip-flops transfieren los datos de la entrada a la salida en el flanco positivo
(anterior) del pulso de reloj. Estos flip-flops se denominan flip-flops disparados por flanco
positivo; un ejemplo de.dicho flip-flop se muestra en la Figura 9.19. La entrada de reloj es
la forma de onda central. La forma de onda superior muestra la salida Q cuando el flip-flop,
FF disparado
por flanco
positivo
(modo
conmutación)
º ~
Salida
I
'--
__
11
r
CLK
(1
Entradas
FF disparado
por flanco
negativo
(modo
,conmutación)
Figura 9.19.
ncial
tema
ra en
•
º
Salida
Disparo de flip-flops con flancos positivos y negativos.
disparado por flanco positivo, está en su modo de conmutación. Observar que cada flanco
anterior (flanco positivo) del reloj hace conmutar al flip-flop.
Otros flip-flops son los jlip-jlops disparados por jlanco negativo. La operación de un
flip-flop disparado por flanco negativo se muestra en las dos formas de onda inferiores de
la Figura 9.19. La central es la entrada de reloj. La inferior es la salida Q cuando el flip-flop
está en modo de conmutación. Observar que este flip-flop conmuta al estado opuesto
solamente en el flanco posterior (flanco negativo) del pulso de reloj. Es importante observar la diferencia de tiempo en los flip-flops disparados por flanco positivo y negativo,
246
TEORIA
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGIT
DIGITALES
TEORIA DE
ALES
mostrados
9.19. La diferencia
diferencia de tiempo
gran importancia
importancia en algunas
algunas
mostrados en la Figura
Figura 9.19.
tiempo es de gran
aplicaciones.
aplicaciones.
Muchos flip-flops
flip-flops J K
K son
unidades disparadas
disparadas por
por pulsos,
pulsos, y se denominan
jlips-jlops J K
K
Muchos
son unidades
denominan jlips-jlops
Un flip-flop
K maestro-esclavo
maestro-esclavo está
por varias
varias puertas
puertas y flip-flops
maestro-esclavo. Un
maestro-esclavo.
flip-flop J K
está formado
formado por
flip-flops
utiliza el pulso
pulso completo
para transferir
transferir el dato
conectados
conectados de tal forma
forma que
que se utiliza
completo de reloj para
dato de
la entrada
Figura 9.18,
pulso e se utiliza
utiliza para
para ayudar
entrada a la salida.
salida. En la Figura
9.18, el pulso
ayudar a explicar
explicar cómo
cómo
funciona
pulso de disparo
puntos numerados
numerados en la Figura
Figura 9.18
funciona el pulso
disparo en estos
estos flip-flops.
flip-flops. En los puntos
9.18
pulsos de disparo:
ocurren
ocurren los siguientes
siguientes sucesos,
sucesos, durante
durante la secuencia
secuencia de pulsos
disparo:
1.
l.
2.
3.
4.
La
La entrada
entrada y la salida
salida del flip-flop
flip-flop están
están aisladas.
aisladas.
El dato
por las entradas
pero no es transferido
transferido a la salida.
dato es introducido
introducido por
entradas J y K, pero
salida.
Las
Las entradas
entradas J y K se inhabilitan.
inhabilitan.
El dato
previamente por
por J y K es transferido
transferido a la salida.
dato introducido
introducido previamente
salida.
punto 4 (flanco
posterior) de
Observar
realmente aparece
Observar que
que el dato
dato realmente
aparece en las salidas
salidas en el punto
(flanco posterior)
Figura 9.18.
para un
un flip-flop
por pulsos
pulsos
la forma
forma de onda
onda de la Figura
9.18. El símbolo
símbolo lógico
lógico para
flip-flop disparado
disparado por
para
tiene un pequeño
pequeño circulito
Figura 9.15a)
tiene
circulito conectado
conectado en la entrada
entrada de reloj (CLK)
(CLK) (véase Figura
9.15a) para
mostrar que
transferencia real de datos,
tiene lugar
transición H
H a L del
mostrar
que la transferencia
datos, a la salida,
salida, tiene
lugar en la transición
pulso de reloj.
pulso
Las formas
formas de onda
onda de la Figura
Figura 9.20
9.20 ayudarán
ayudarán a comprender
comprender la operación
operación del flip-flop
flip-flop
JK maestro-esclavo
maestro-esclavo y el disparo
por pulsos.
pulsos. Comenzar
por la izquierda
JK
disparo por
Comenzar por
izquierda de los diagramas
diagramas de
las formas
formas de onda.
onda. Las tres formas
formas de onda
onda superiores
superiores son
son las entradas
entradas síncronas
síncronas J, K y
modo de operación
pulsos de reloj. La línea
CLK.
CLK. La línea
línea superior
superior describe
describe el modo
operación durante
durante los pulsos
línea
inferior
valor de la salida
inferior es el valor
salida Q
Q del flip-flop
flip-flop JK.
JK.
Observar
pulso de reloj 1 (CLK)
Figura 9.20.
Ambas entradas,
Observar el pulso
(CLK) de la Figura
9.20. Ambas
entradas, J y K
K,, están
están en
el nivel BAJO.
BAJO. Esta
mantenimiento, por
por lo que
permanece a O,
Esta es la condición
condición de mantenimiento,
que la salida
salida permanece
igual
pulso 1.
pulso de reloj 2 (CLK).
igual que
que estaba
estaba antes
antes del pulso
l. Observar
Observar el pulso
(CLK). Las entradas
entradas J y K
ManteManteni miento
nimiento
Modo
Modo
rJ~
Set
~
Figura 9.20.
9.20.
(Jy
por )
I
flip-f
can:
(1
(1
9.34.
K
lCLK
Salida
Salida
t
Obst
emb:
de O
en el
ALT
ALT
J Y
estar
conn
E
que
dura
por 1
E
las e
K Ve
nivel
el ni'
ConmuManteConmuConrnu- ConmuConmu- ConmuConmu- ManteConmutación tación
tación tación
tación nimiento
nimiento Reset
Reset tación
tación
tación
Reset
Reset
rJ~
Entradas ~
Entradas
por
El P
posn
(1
I
'
I
I
Q ______~r__l~~~~~
Q
9.35.
'--_. .1,1)
ti
Diagrama
flip-flop JK
JK maestro-esclavo.
Diagrama de la
la forma de onda
onda para
para un
un flip-flop
9.36.
están
modo set (J + 1,
por lo que
posterior del pulso
pulso 2 la salida
están en el modo
1, K + O), por
que en el flanco
flanco posterior
salida
nivel ALTO.
ALTO. El pulso
pulso 3 ve las entradas
modo de reset
reset (J
Q alcanza
alcanza el 1 lógico,
lógico, o nivel
entradas en el modo
(J + O,
K + 1), por
por tanto,
tanto, en el flanco
posterior del pulso
pulso de reloj 3 la salida
pone en reset
reset
K
flanco posterior
salida 4 se pone
borra. El pulso
en el modo
modo de conmutación
(a O),
O), o se borra.
pulso 4 ve las entradas
entradas en
conmutación (J + 1, K + 1),
1),
.,
nas
'8
JK
flops
O de
ómo
9.18
a.
r) de
¡ulsos
para
del
-flop
s de
Ky
línea
l
n en
a O,
yK
FLIP-FLOPS
y OTROS MUL TIVIBRADORES
247
por ello, en el flanco posterior de este pulso la salida Q conmuta al 1 lógico, o nivel ALTO.
El pulso 5 ve, de nuevo, las entradas en el modo de conmutación. Por ello, en el flanco
posterior de este pulso la salida conmuta al O lógico o nivel BAJO.
El pulso 6 (Fig. 9.20) muestra una característica inusual del flip-flop JK maestro-esclavo.
Observar que en el flanco anterior de este pulso de reloj la entrada K = 1 Y J = O. Sin
embargo, mientras el pulso de reloj 6 está en ALTO, la entrada K va de 1 a O, y la J va
de O a 1 y a O. En el flanco posterior del pulso de reloj 6, ambas entradas (J y K) están
en el nivel BAJO. Sin embargo, por extraño que pueda parecer, el flip-flop conmuta al nivel
ALTO. El flip-flop J K maestro-esclavo recuerda cualquiera o todas las entradas en el nivel
ALTO mientras el pulso de reloj está en el nivel ALTO. Durante el pulso 6, ambas entradas
J y K estuvieron en el nivel ALTO durante un corto tiempo cuando la entrada de reloj
estaba en el nivel ALTO. El flip-flop, por tanto, consideró esto como la condición de
conmutación.
El pulso 7 ve las entradas J y K en el modo de mantenimiento (J = O, K = O), por lo
que la salida Q permanece en el estado que estaba (en 1). El pulso 8 ve la entrada K a 1
durante un corto tiempo y la entrada J a 0, el flip-flop interpreta esto como el modo reset,
por tanto la salida Q se pone a en el flanco posterior del pulso de reloj 8.
En el flanco positivo del pulso de reloj 9 (Fig, 9.20), el flip-flop JK maestro-esclavo ve
las entradas J y K en el nivel BAJO. Cuando el pulso está en el nivel ALTO, la entrada
K va al nivel ALTO permaneciendo en él un corto tiempo y después la entrada J va al
nivel ALTO permaneciendo en él un corto tiempo, pero las entradas J y K no están en
el nivel ALTO al mismo tiempo. En el flanco posterior del pulso de reloj 9, ambas entradas
(J y K) están en el nivel BAJO. El flip-flop interpreta esto como el modo de conmutación,
por lo que cambia, y la salida Q va de O a 1.
Debe observarse que no todos los flip-flops J K son del tipo maestro-esclavo. Algunos
flip-flops J K son disparados por flancos. Los manuales de datos de los fabricantes especifican si el flip-flop es disparado por flancos o por pulsos.
°
.,
PROBLEMAS
RESUELTOS
9.34. Los flip-flops se clasifican en unidades disparadas por flanco o por
.
Solución:
Los flip-flops se clasifican en unidades disparadas por flanco o por pulsos.
9.35. Un flip-flop disparado por flanco positivo transfiere el dato de la entrada a la salida en el flanco
___
(anterior, posterior) del pulso de reloj.
Solución:
Un flip-flop disparado por flanco positivo transfiere el dato de la entrada a la salida en el flanco anterior
del pulso de reloj.
9.36. Un flip-flop disparado por flanco negativo transfiere el dato de la entrada
transición
(H a L, L a H) del pulso del reloj.
a la salida en la
Solución:
•
Un flip-flop disparado por flanco negativo transfiere el dato de la entrada a la salida en la transición H
a L del pulso de reloj .
248
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
9.37. El flip-flop JK maestro-esclavo
pulsos).
DIGITALES
es un ejemplo de unidad disparada por
(flanco positivo,
9
IJ
Solución:
El flip-flop JK maestro-esclavo es un ejemplo de unidad disparada por pulsos.
9.38. Acudir a la Figura 9.20. Listar la salida binaria (en (2) después de cada uno de los nueve pulsos
de reloj.
l
re
n
Solución:
La salida Q es siempre el complemento de la
de la Figura 9.20 .después de cada pulso de reloj
pulso 1 = 1
pulso 3 = 1
pulso 5 = 1
pulso 2 = O
pulso 4 = O
pulso 6 = O
salida Q de un flip-flop. Por tanto, las salidas binarias (en Q)
son las siguientes:
pulso 7 = O
pulso 9 = O
pulso 8 = l
9.39. Listar la salida binaria (en Q) del flip-flop JK maestro-esclavo de la Figura 9.21 después de cada
uno de los ocho pulsos de reloj.
Solución:
Acudir a la tabla de verdad de la Figura 9.13. De acuerdo con esta tabla, la salida binaria (en Q) del
flip-flop JK maestro-esclavo (Fig. 9.21) después de cada pulso de reloj es como sigue:
.pulso a = 1
pulso e = l
pulso e = O
pulso 9 = O
pulso b = O
pulso d = O
pulso f = l
pulso h = 1
9.40. Listar el modo de operación del flip-flop JK maestro-esclavo
de reloj.
de la Figura 9.21 para cada pulso
Solución:
Considerar la tabla de verdad de la Figura 9.13. De acuerdo con la tabla, los modos de operación
flip-flop JK maestro-esclavo (Fig. 9.21) para cada pulso de reloj son:
pulso a = set
pulso e = conmutación
pulso e = mantenimiento
pulso 9 = reset
pulso h = conmutación
pulso b = reset
pulso d = conmutación
pulso f = conmutación
del
9.41. Acudir a la Figura 9.21. Suponer que el flip-flop JK es una unidad disparada por flanco negativo.
Listar la salida binaria (en Q), del flip-flop disparado por flanco, después de cada uno de los
ocho pulsos de reloj.
Solución:
Acudir a la tabla de verdad de la Figura 9.13, pero recordar que es un flip-flop JK disparado por flanco
negativo (se dispara en la transición H a L cada pulso de reloj). La salida binaria (en Q) para el flip-flop JK
disparado por flanco negativo después de cada pulso de reloj es:
pulso a = l
pulso e = l
pulso e = O
pulso 9 = O
pulso b = O
pulso d = O
pulso f = O
pulso h = 1
~~
O
Pl~
O
_
=t.,
~
J
FF
--------
CLK
K
~
O
Figura 9.21.
O
~
Problema del tren de pulsos del flip-flop JK.
º
Q
?
s
e
d
FLIP-FLOPS y OTROS MULTIVIBRADORES
ositivo,
9.7.
MULTIVIBRADORES
ASTABLES:
249
RELOJES
Introducción
Un multivibrador (M V) es un circuito generador de pulsos que produce una salida de onda
rectangular. Los multivibradores se clasifican en astables, biestables o monoestables.
Los multivibradores astables también se denominan multivibradores autónomos (freerunning). El MV astable genera un flujo continuo de pulsos como indica la Figura 9.22a.
e pulsos
(en Q)
Multivibrador
astable
de cada
rI
-'
Salida
rI
rI
L-I
L.J L-
(a) Salida de un MV astable
Entrada
Salida
M ultivibrador
biestable
Q) del
(b) Salida de un MV biestable
pulso
Entrada
Salida
Multivibrador
monoestable
ción del
t
(e) Salida de un MV monoestable
Figura 9.22.
n
egativo.
de los
r flanco
flap JK
Los multivibradores biestables también se denominan flip-flops. El MV biestable está
siempre en uno de dos estados estables (set o reset). La idea básica de un MV biestable
está dibujada en la Figura 9.22b, donde el pulso de entrada produce en la salida un cambio
del nivel BAJO al ALTO.
Los multivibradores monoestables también se denominan multivibradores de un disparo
(one-shot). Cuando se dispara el monoestable, como se indica en la Figura 9.22c, el MV
genera un pulso de corta duración.
Multivibrador astable
El versátil temporizador CI 555 puede ser utilizado para implementar multivibradores
astables, biestables o monoestables. El temporizador 555 se muestra conectado como multivibrador astable en la Figura 9.23a. Si ambos resistores (RA y RB) = 4.7 kQ (kilohmios)
y e = 100 flF, la salida será una cadena de pulsos de niveles TTL con una frecuencia
de 1 Hz.
La frecuencia de salida del MV de la Figura 9.23a puede aumentarse decrementando el
valor de los resistores y/o capacitor. Por ejemplo, si los resistores (RA y RB) = 330 Q Y
e = 0.1 flF, entonces la frecuencia de salida aumentará a unos 10 kHz.
250
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
+5V
+5 V
8
RA
7
RB
6
4
4
CI
Cl
tempotemporizador
rizador
555
Salida
TTL
TTL
3
RAA =R
=RBB =4.7kil}
=4.7kil}
e
2
e
...
.JUI...J'L
~ ...
= 100pF
=
100~F
= RBB =
= 330 il
il }
RAA =
e
=O
0.1
=
.1 pF
~F
.
salida se I Hz
salida""
salida se 10
10kHz
salida""
kHz
(a)
(a) Cl
CI temporizador
temporizador 555 conectado
conectado como MV astable
astable
Vista superior
(b) Temporizador
Temporizador Cl
CI DIP
DIP 555
GND
+ Vcc
Disparo
Disparo
Descarga
Descarga
Salida
Umbral
Umbral
Reset
Control
tensión
Control tensión
(e)
patillas del temporizador
(e) Diagrama
Diagrama de patillas
temporizador 555
Figura 9.23.
9.23.
El temporizador
patillas, igual
temporizador 555 se vende
vende habitualmente
habitualmente como
como un
un el
el DIP
DlP de 8 patillas,
igual al
dibujado en la Figura
Figura 9.23b.
9.23b. Las funciones
funciones de las patillas
el temporizador
temporizador 555 se
dibujado
patillas del el
muestran
Figura 9.23c.
muestran en la Figura
Otro circuito
circuito multivibrador
multivibrador astable
astable se muestra
muestra en la Figura
Figura 9.24.
9.24. Este
Este MV
MV utiliza
dos
Otro
utiliza dos
uso de una
una fuente
inversores
inversores eMOS
eMOS del el
el de seis inversores
inversores 4069. Observar
Observar que
que el uso
fuente de
alimentación
dc es común
alimentación de 10 V de
común (pero
(pero no estándar)
estándar) en los circuitos
circuitos eMOS.
eMOS. La frecuencia
frecuencia
salida es de unos
kHz, pero
variarse cambiando
cambiando el valor
valor o valores
valores de los resisresisunos 10 kHz,
pero puede
puede variarse
de salida
tores
tores y capacitor
capacitor del circuito.
circuito.
100 kil
kil
+10 V
V
Salida
""
V p-p
"" 10 kHz
kHz 10 V
~
...
su-"'L..rL
...
Figura 9.24.
9.24.
Figura
MV astable
astable utilizando
inversores CMOS.
CMOS.
utilizando inversores
y OTROS MULTIVIBRADORES
FLIP-FLOPS
251
Otro circuito multivibrador astable, que también utiliza inversores CMOS, se encuentra
en la Figura 9.25. Este MV contiene un oscilador controlado por cristal (4049a y 4049b.)
.con inversores (4049c y 4049d) utilizados para dar forma cuadrada a la onda. La frecuencia
de salida está controlada por la frecuencia natural del cristal, que es de 100 kHz en este
circuito. La frecuencia es muy estable y la onda cuadrada de salida tiene niveles de tensión
CMOS (unos 10 V p-p).
680
+IOV
Salida 100 kHz 10 V p-p
(d)
(e)
2
3
74049
6
10
94049
~
...
~
5
422 pF 100 kHz
b)
HD
4049
Figura 9.25.
igual al
555 se
iza dos
ente de
uencra
MV astable controlado por cristal.
Cuando se utilizan en los sistemas digitales, a los multivibradores astables, con frecuencia,
se les denomina relojes. Un reloj se utiliza en todos los sistemas digitales síncronos y basados
en microprocesador. Algunas características importantes del reloj de un sistema digital son
frecuencia, período del ciclo de reloj, estabilidad de frecuencia, estabilidad de tensión y forma
de onda. El período del ciclo del reloj se calcula utilizando la fórmula
1
T= -
f
donde T = tiempo, s
f = frecuencia, Hz
s resisLos relojes requieren pulsos de ondas cuadradas con rápidos tiempos de subida y bajada.
PROBLEMAS
RESUELTOS
9.42. Listar tres clases de multivibradores.
Solución:
Los muItivibradores
se clasifican en astables, biestables o monoestables.
9.43. Otro nombre para el multivibrador astable es
.
Solución:
Un multivibrador
astable también se denomina multivibrador
autónomo.
----------------------------------------------------------------------r------------252
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
\,¿¡
9.44. Otro nombre para el multivibrador
biestable es
9.8
.
Solución:
ElJ
Un multivibrador biestable también se denomina flip-flop.
9.45. Otro nombre para un multivibrador
monoestable
es
vez
en
a f
.
Solución:
El¡
Un MV monoestable también se denomina multivibradar de un disparo.
pul:
9.46. Al incrementar el valor de los resistores y el capacitor en el circuito MV de la Figura 9.23a
___
(decrecerá, aumentará) la frecuencia de salida.
Solución:
Figl
La
Al incrementar el valor de los resistores y el capacitar en el MV de la Figura 9.23a, decrecerá la frecuencia
de salida.
9.47. La patilla número
Figura 9.23b.
está debajo del punto
del el
DIP de 8 patillas mostrado
en la
dor
y t
pul
Solución:
La patilla 1 se localiza debajo del punto en la parte superior del CI DIP de 8 patillas de la Figura 9.23b.
9.48. Los pulsos de reloj del MV mostrado en la Figura 9.23a
los niveles TTL.
(son, no son) compatibles
con
La
Solución:
Los pulsos de reloj del temporizador 555 de la Figura 9.23a son niveles de tensión TTL (BAJO
= OV
Y ALTO = aproximadamente +4.5 V).
9.49. Los inversores 4069 utilizados en el MV de la Figura 9.24 son el
sali
Tar
(eMOS, TTL).
Solución:
El 4069 es un CI CMOS de seis inversores.
9.50. El MV astable
frecuencia.
mostrado
de la Figura
(9.24, 9.25) tiene
una gran estabilidad
en
Solución:
El multivibrador astable mostrado en la Figura 9.25 tiene una gran estabilidad en frecuencia. La frecuencia de oscilación está controlada por el cristal.
9.51. La salida del multivibrador astable controlado
un circuito
(eMOS, TTL).
por cristal de la Figura 9.25 es compatible
con
Solución:
La salida de 10 V del MV de la Figura 9.25 significa que es compatible con un circuito CMOS. Los
niveles de tensión TTL deben variar solamente de O a + 5.5 V.
9.52. El período del ciclo de reloj del MV de la Figura 9.25 es de
s.
Solución:
La fórmula es T = l//' así que T = 1/100,000 = 0.00001. El período del ciclo de reloj para el MV de la
Figura 9.25 es de 0.00001 s, o 10 us.
.
de
util
gen
en
FLIP-FLOPS yy OTROS MULTIVIBRADORES
MULTIVIBRADORES
253
9.8.
9.8. MULTIVIBRADORES
MULTIVIBRADORES MONOESTABLES
MONOESTABLES
El multivibrador
un pulso
pulso de salida
multivibrador monoestable
monoestable o de un disparo
disparo genera
genera un
salida de duración
duración fija cada
cada
básica del MV
vez que
que se dispara
dispara su entrada.
entrada. La idea
idea básica
MV monoestable
monoestable se muestra
muestra gráficamente
gráficamente
en la Figura
puede ser un
un pulso
pulso completo,
una transición
Figura 9.22c. El disparo
disparo de entrada
entrada puede
completo, una
transición L
a H del reloj, o una
una transición
pulso de disparo,
transición H a L del pulso
disparo, dependiendo
dependiendo del tipo
tipo de disparo.
disparo.
El pulso
pulso de salida
puede ser positivo
positivo o negativo.
negativo. El diseñador
puede ajustar
salida puede
diseñador puede
ajustar la duración
duración del
pulso de salida
utilizando diferentes
pulso
salida utilizando
diferentes combinaciones
combinaciones de resistores-capacitor.
resistores-capacitor.
El temporizador
temporizador adaptable
adaptable el
CI 555 se muestra
muestra conectado
conectado como
como MV
MV monoestable
monoestable en la
Figura
pulso negativo
produce un
un mayor
pulso positivo
positivo de salida.
Figura 9.26. Un
Un corto
corto pulso
negativo de entrada
entrada produce
mayor pulso
salida.
pulso de salida
salida se calcula
La duración
duración t del pulso
calcula utilizando
utilizando la fórmula
fórmula
.23a
ncia
donde
donde RAA es igual al valor
valor del resistor
resistor en ohmios,
ohmios, e igual
igual al valor
valor del capacitor
capacitor en faTadios
faradios
y t igual
pulso de salida
igual al tiempo
tiempo de duración
duración del pulso
salida en segundos.
segundos. Al calcular
calcular la duración
duración del
pulso
salida t del multivibrador
multivibrador mostrado
mostrado en la Figura
tenemos
pulso de salida
Figura 9.26 tenemos
la
3b.
= 1.1
1.1 x 10,000
10,000 x 0.0001
0.0001 =
= 1.1
1.1 s
t =
con
La duración
pulso de salida
para el MV
duración t del pulso
salida para
MV monoestable
monoestable de la Figura
Figura 9.26 es 1.1
1.1 s.
El MV
MV monoestable
monoestable de la Figura
Figura 9.26
9.26 es no redisparable.
redisparable. Esto
Esto significa
significa que
que cuando
cuando la
pulso de entrada.
salida
salida del monoestable
monoestable está
está en el nivel ALTO,
ALTO, desatenderá
desatenderá cualquier
cualquier pulso
entrada.
También
También hay
hay MV
MV monoestables
monoestables redisparables.
redisparables.
ov
+5 V
en
4
7
Entrada
uen-
Tempo6
rizador
555
____--1---2~ Disparo
r-3_ _ _
Salida
~
con
100 JlF
Los
Figura 9.26.
9.26.
de la
,
Temporizador
Temporizador el 555 conectado
conectado como
como MVmonoestable
MVmonoestable..
En la Figura
utiliza para
para generar
simples pulsos
pulsos
En
Figura 9.27,
9.27, el el
CI monoestable
monoestable TTL
TTL 74121 se utiliza
generar simples
de niveles
pulsa un conmutador
niveles TTL
TTL cuando
cuando se pulsa
conmutador mecánico.
mecánico. Muchos
Muchos entrenadores
entrenadores digitales
digitales
utilizados en educación
educación técnica
técnica y en trabajo
trabajo de diseño
diseño utilizan
utilizan circuitos
circuitos de este
este tipo
tipo para
utilizados
para
generar
pulsos de reloj simples.
pulsos de reloj,
positivo y negativo,
generar pulsos
simples. Se dispone
dispone de los dos
dos pulsos
reloj, positivo
negativo,
salida normal
(Q) y complementaria
complementaria (Q)
(Q) del el
CI monoestable
monoestable 74121.
74121.
en la salida
normal (Q)
254
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
l..Ii!
•
+5 V
la
J
(Al
100 kil
Fig
refl
R
AL
t-=---~
I ¡.¡F
Entrada
-L-
pul
C
+
10 C
Monoext
estable
74121
3 --
Salidas
rWOI----<>---O-.O~III--¡.¡-F----"'1LA_l_G_:rD--Q;I---
Figura 9.27.
la 1
los
~
CI 74121 conectado para generar pulsos de reloj simples.
La duración del pulso de salida puede ajustarse variando los valores del resistor R y
capacitor C. Para calcular la duración del pulso de salida se utiliza la fórmula
t
9.5:
= 0.7RC
9.5'
donde R es el valor del resistor en ohmios, C el del capacitor en faradios y t la duración
del pulso de salida en segundos. Al calcular la duración del pulso de salida en el monoestable
de la Figura 9.27 tenemos
t
= 0.7 x 15,000 x 0.000001 = 0.0105 s
9.5:
La duración del pulso del monoestable de la Figura 9.27 es de 0.0105 s, o unos 10 ms.
Entradas
Q
Vcc
A2
Rext/Cext
B
Cext
Q
Rint
GND
(a)
Diagrama
de patillas
Figura 9.28.
Q
Q
X
H
L
H
L
H
H
X
L
H
.¡,
X
H
H
l
L
L
I"l...
Al
1.
X
X
H
Al
B
Al
H
Salidas
.¡,
.¡,
H
L
X
X
L
.¡,
H
t
t
..n..
I"l...
..n..
JL.
. 9.51
H
H
L.I'
L.I'
'"LJ"
'1..J""
'1...I'
9.5'
H = Nivel de tensión ALTO
L = Nivel de tensión BAJO
X = irrelevante
1 = transición BAJO a ALTO
! = transición ALTO a BAJO
(b) Tabla
de verdad
(Cortesía
de Signetics
CI monoestable comercial TTL 74121.
Corporation)
·1
FLIP-FLOPS y
y OTROS
OTROS MUL
MUL TIVIBRADORES
TIVIBRADORES
FLIP-FLOPS
.1
255
diagrama de patillas
tabla de verdad
verdad del el
el monoestable
monoestable 74121 se reproduce
reproduce en
El diagrama
patillas y la tabla
la Figura
Figura 9.28. Observar
Observar que el monoestable
monoestable 74121 tiene tres entradas
entradas de disparo
disparo separadas
separadas
(Al,¡, .122 y B). Normalmente,
entrada. En la aplicación
aplicación de la
(A
Normalmente, cada vez sólo se usa una
una entrada.
Figura 9.27, la entrada
entrada A,
(patilla 3) sirve como
como entrada
entrada de disparo.
disparo. Esta situación
situación está
Figura
Al (patilla
línea 6 de la tabla
tabla de verdad
verdad (Fig.9
(Fig.9.28b).
entradas .122 y B están
están en
reflejada en la línea
.28b). Las entradas
ALTA,
entrada de disparo
disparo A,
reacciona en la transición
transición del ni
nivel
ALTO al BAJO del
AL
T A, yY la entrada
A 1 reacciona
vel ALTO
pulso de disparo.
multivibradores monoestables
monoestables son útiles para
aplicaciones de temporización
temporización cuando
cuando
Los multivibradores
para aplicaciones
crítica. También
También se utilizan
monoestables para
retardos en
la precisión
precisión no es crítica.
utilizan los monoestables
para introducir
introducir retardos
sistemas digitales.
los sistemas
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
R Y
9.53. Un
multivibrador _ __ también
también se denomina
denomina multivibrador
multivibrador de un disparo.
disparo.
9.53.
Un multivibrador
Solución:
Solución:
Un
MV monoestable
monoestable también
también se denomina
denomina multivibrador
multivibrador de un
disparo.
Un MV
un disparo.
circuito monoestable
monoestable de la Figura
Figura 9.26 genera
genera una
(negativa, positiva)
cuando
9.54. El circuito
una salida _ _ _ (negativa,
positiva) cuando
disparado por
entrada negativo.
negativo.
es disparado
por un pulso de entrada
ción
table
Solución:
Solución:
monoestable de la Figura
Figura 9.26 genera
genera un
salida positivo
cuando es disparado
disparado por
un pulso
pulso de salida
positivo cuando
por un
un pulso
pulso de
El monoestable
entrada negativo.
entrada
negativo.
duración t del pulso de salida del monoestable
monoestable de la Figura 9.26 si RAA =
= 9.1 kQ Y
9.55. ¿Cuál es la duración
IO.uF?
e == 10
.uF?
Solución:
Solución:
fórmula es.t
es t = I.IR""C;
l.lRAC; entonces
entonces
La fórmula
= 1.1
1.1 x 9100
9100 x 0.00001
0.00001
t =
duración del pulso
salida del
del monoestable
monoestable será 0.1 s.
pulso de salida
La duración
9.56. Una
transición ___ (H aL,
aL, La
La H) del pulso de disparo
disparo mostrado
Figura 9.27 hace que
9.56.
Una transición
mostrado en la Figura
multivibrador genere un pulso de salida.
el multivibrador
Solución:
Solución:
En la Figura
Figura 9.27 es la transición
transición ALTA
BAJA del pulso
disparo la que
que provoca
que el monoestable
monoestable
ALTA a BAJA
pulso de disparo
provoca que
genere el pulso
salida.
pulso de salida.
genere
Figura 9.27, ¿cuál será la duración
duración del pulso de salida si R
9.57. En la Figura
Solución:
Solución:
fórmula es
La fórmula
= 0.7RC
0.7RC
,t =
así
30,000 x 0.0001
0.0001
t == 0.7 x 30,000
duración del pulso
salida del CI 74121 será
será 2.1 s.
La duración
pulso de salida
t-.
=
30 kQ Y e
=
lOO.uF?
100.uF?
256
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
I
DIGITALES
9.58. Al pulsar el conmutador SW! mostrado en la Figura 9.27 se activa la entrada de disparo y se
genera un pulso
(negativo, positivo) en la salida complementaria ((2).
~I •
9.61
Solución:
Al pulsar SWI en la Figura 9.27 se dispara el monoestable 74121 y se genera un pulso negativo en la
salida complementaria (<2). Ver también la tabla de verdad de la Figura 9.28b.
PROBLEMAS
SUPLEMENTARIOS
9.59. Si se dice que «el flip-flop está en set», entonces la salida Q está en el nivel
BAJO).
Res.
(RS síncrono, RS) es un ejemplo de dispositivo que opera síncronamente.
RS síncrono.
(D, RS) no tiene entrada de reloj.
9.61. Un .flip-flop
Res.
RS.
9.61
9.62. Los circuitos lógicos combinacionales
mente).
Res.
y el cerrojo RS operan
(asíncronamente,
síncrona-
•
asíncronamente.
9.63. La salida normal de un flip-flop es la salida
Res.
(ALTO,
ALTO.
9.60. Un flip-flop
Res.
9.6'
(Q, (2).
9.6~
Q.
9.64. Listar la salida binaria (en Q), del cerrojo RS de la Figura 9.29, para cada uno de los ocho
pulsos.
Res.
pulso a = O
pulso b = O
pulso e = 1
pulso d = O
pulso e = 1
pulso f = 1 (prohibido)
~Lh
g
f
S
e
d
e
b
a
Q
?
9.7
FF
R
~S
Figura 9.29.
pulso 9 = 1
pulso h = 1
Q
9.7
Problema del tren de pulsos del flip-flop RS.
9.7
9.65. Listar el modo de operación del flip-flop RS, mostrado en la Figura 9.29, para cada uno de los
ocho pulsos.
Res.
pulso a = reset
pulso b = mantenimiento
pulso e = set
pulso d = reset
pulso e = set
pulso f = condición prohibida
9.7
pulso 9 = set
pulso h = mantenimiento
•
FLIP-FLOPS
aro y se
·YO
en la
y OTROS MUL TIVIBRADORES
257
9.66. Listar la salida binaria (en Q), del flip-flop RS síncrono de la Figura 9.7, para cada uno de los
ocho pulsos.
Res. pulso a = O
pulso e = O
pulso e = l
pulso 9 = O
pulso b = O
pulso d = l
pulso f = l
pulso h = O
9.67. Considerar la Figura 9.30. El flip-flop RS es disparado por el flanco
del pulso de reloj.
Res.
(anterior, posterior)
anterior.
O
~
jJ~
S
FF
Q
?
(ALTO,
CLK
Q
R
O
mente.
O
Figura 9.30.
íncrona-
O
O
~
Problema del tren de pulsos del flip-flop RS síncrono.
9.68. Listar la salida binaria (en Q), del flip-flop RS síncrono de la Figura 9.30, para cada uno de los
seis pulsos de entrada.
Res. pulso a = l
pulso e = O
pulso e = l (condición prohibida)
pulso b
=
O
pulso d
=
l
pulso
f=
l
9.69. Listar el modo de operación para el flip-flop RS síncrono de la Figura 9.30 con cada pulso que
dispara la unidad.
Res.
os ocho
pulso a = set
pulso b = reset
pulso e = mantenimiento (S y R son O
en el flanco anterior)
pulso d = set
pulso e = condición prohibida
pulso f = set (S = 1, R = O en el
flanco anterior)
9.70. Listar la salida binaria (en Q), del flip-flop D mostrado en la Figura 9.11, después de cada uno
de los ocho pulsos de reloj.
Res. pulso a = l
pulso e = l
pulso e = l
pulso 9 = l
pulso b = O
pulso d = O
pulso f = O
pulso h = l (condición prohibida)
9.71. Acudir a la Figura 9.11. ¿Qué entrada tiene el control del flip-flop durante el pulso e?
Res.
La entrada de preset (PS) se activa durante el pulso e y anula a todas las demás. Pone la salida Q a 1.
9.72. Acudir a la Figura 9.11. ¿Qué entrada tiene el control del flip-flop durante el pulso f?
Res.
La entrada de borrado (CLR) se activa durante el pulso
salida Q(O).
9.73. El flip-flop de retardo también se denomina
o de los
Res.
Jy
anula a todas las demás. Pone en reset la
flip-flop tipo
(D, 1).
D.
9.74. En un flip-flop D, el bit de dato de la entrada D es retardado
reloj hasta que llega a la salida
(Q, Q).
Res. 1; Q.
(O, 1, 2, 3, 4) pulso(s) de
258
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
l.Jt¡I
9.75. El flip-flop tipo T también se denomina
Res.
flip-flop de
(conmutación,
tabla de verdad).
•
9.76. Dibujar un diagrama lógico que muestre cómo conectar un flip-flop JK como flip-flop T.
Res.
9.88.
Véase Figura 9.14b.
9.77. Dibujar un diagrama lógico que muestre cómo conectar un flip-flop JK y un inversor como
flip-flop D.
Res.
9.87.
conmutación.
9.89.
Véase Figura 9.14a.
9.90.
9.78. Listar la salida binaria (en Q), del flip-flop JK mostrado en la Figura 9.16, después de cada uno
de los ocho pulsos de reloj.
Res. pulso a = O
pulso e = O
pulso e = l
pulso 9 = I
pulso b = O
pulso d = I
pulso f = O
pulso h = O
9.79. Acudir a la Figura 9.16. Las entradas
esta unidad.
Res.
9.91
(asíncronas, síncronas) al flip-flop JK se utilizan en
9.92.
Las entradas J, K Y CLK son entradas asíncronas.
9.80. Acudir a la Figura 9.17. ¿Qué entrada tiene el control del flip-flop JK durante el pulso a?
Res.
PR (entrada de preset activada con BAJO pone a la salida Q al).
9.81. Acudir a la Figura 9.17. ¿Qué entrada tiene el control del flip-flop JK durante el pulso d?
Res.
CLR (entrada de c1ear activada con BAJO pone a la salida Q a O).
9.82. Acudir a la Figura 9.17. Listar la salida binaria en Q (salida complementaria)
después de cada uno de los siete pulsos de reloj.
Res. pulso a = O
pulso e = O
pulso b = 1
pulso f = O
pulso e = O
pulso g = 1
pulso d = 1
9.83. Un flip-flop disparado por flanco negativo transfiere el dato de la entrada
flanco
(anterior, posterior) del pulso de reloj.
Res.
a la salida en el
anterior.
9.84. Un flip-flop disparado por flanco positivo transfiere el dato de la entrada
transición
(H aL, La H) del pulso de reloj.
Res.
del flip-flop JK
a la salida en la
La H.
9.85. Acudir a la Figura 9.21. Listar la salida binaria (en Q), del flip-flop JK maestro-esclavo,
de cada uno de los ocho pulsos de reloj.
Res.
pulso a = O
pulso b = 1
pulso e = O
pulso d = 1
pulso e = l
pulso f = O
pulso 9 = 1
pulso h = O
9.86. Acudir a la Figura 9.21. Listar el modo de operacion
negativo para cada uno de los pulsos de reloj.
Res.
pulso a = set
pulso b = reset
pulso e = conmutación
después
del flip-flop JK disparado por flanco
pulso d = conmutación
pulso e = mantenimiento
pulso f = mantenimiento (J y K = O durante
transición H a L del pulso)
pulso 9 = reset
pulso h = conmutación
•
FLIP-FLOPS
OTROS MUL
MUL TIVIBRADORES
TIVIBRADORES
FLIP-FLOPS yy OTROS
d).
259
9.87.
Un flip-flop
flip-flop también
también se denomina
denomina multivibrador
multivibrador ___ .
9.87. Un
Res.
Res. biestable.
biestable.
9.88. Un
Un reloj autónomo
autónomo también
también se denomina
denomina multivibrador
multivibrador ___ .
9.88.
Res.
Res.
como
astable.
astable.
9.89. Un
Un multivibrador
multivibrador de un
disparo también
también se denomina
denomina ___ .
9.89.
un disparo
Res.
Res.
multivibrador monoestable.
multivibrador
monoestable.
9.90. La ventaja
ventaja principal
controlado por
cristal es su estabilidad
estabilidad de ___ .
9.90.
principal de un
un reloj controlado
por cristal
da uno
Res.
Res.
frecuencia.
frecuencia.
9.91. Si un
MV astable
astable tiene
tiene un
ciclo de reloj
0.000001 l s, la frecuencia
frecuencia del reloj es
9.91.
un MV
un período
período de ciclo
reloj de 0.00000
de ___ .
Res.
Res.
MHz.
1 MHz.
izan en
9.92. La salida
salida del MV
MV astable
astable de la Figura
Figura 9.25 ___ (es, no es) compatible
compatible TTL.
TTL.
9.92.
Res.
Res.
?
op JK
en el
en la
espués
flanco
utación
L
tensión es demasiado
demasiado alta).
alta).
no es (la tensión
•
Capítulo 10
CONTADORES
10.1.
INTRODUCCION
Los contadores son circuitos electrónicos digitales importantes. Son circuitos lógicos secuenciales porque la temporización es obviamente importante y porque necesitan una caracteristica de memoria. Los contadores digitales tienen las siguientes características importantes:
l.
2.
3.
4.
Un número máximo de cuentas (módulo del contador).
Cuenta ascendente o descendente.
Operación sincrona o asincrona.
Autonómos o de autodetención.
ea
tie
re"
mi
Como en otros circuitos secuenciales, los flip-flops se utilizan para construir contadores.
Los contadores son muy útiles en los sistemas digitales, se pueden utilizar para contar
eventos como, por ejemplo, número de pulsos de reloj en un tiempo dado (medida de
frecuencia). Se pueden utilizar como divisores de frecuencia y para almacenar datos como,
por ejemplo, en un reloj digital; también se usan para direccionamiento secuencial y en
algunos circuitos aritméticos.
10.2.
CONTADORES
•
la
pl
FI
sa
ea
pl
DE RIZADO
Los contadores digitales cuentan sólo en binario o en códigos binarios. La Figura 10.1
muestra la secuencia de cuenta binaria de 0000 a 1111 (de O a 15 en decimal). Un contador
digital que pueda contar desde el binario 0000 al 1111 como se muestra en la tabla se
denomina contador de módulo 16. El módulo de un contador es el número de cuentas que
puede contar. El término «módulo» se sustituye, a veces, por «mod», Este contador podría
denominarse entonces contador mod-16.
El diagrama lógico de un contador mod-16 que utiliza flip-flops JK se muestra en la
Figura 10.2. Observar primero que las entradas de datos J y K del flip-flop están a 1 lógico.
Esto significa que cada flip-flop está en modo de conmutación, por tanto, cada pulso de
reloj hará que el flip-flop cambie de estado. Observar también que la salida Q de FF1
(flip-flop 1) se conecta directamente a la entrada de reloj (CLK) de la unidad siguiente
(FF2), y así sucesivamente. Los indicadores de salida (lámparas o LED), de la esquina
superior, muestran la salida binaria del contador. El indicador A es el del LSB (bit menos
significativo), el D es el del MSB (bit más significativo).
260
rel
di;
Entr:
de re
r,¿;.
•
CONTADORES
10
Cuenta binaria
Cuenta
decimal
842
Cuenta binaria
Cuenta
decimal
l
DeBA
o
o
o
o
o
o
o
o
o
1
2
3
4
5
6
7
s secuenaracterísortantes:
dores.
a contar
edida de
os como,
cial y en
Figura 10.1.
l
842
DeBA
o o o
o o 1
o 1 o
o 1 1
1 o o
1 o 1
1 1 o
1
1
1
1
1
1
1
1
8
9
10
11
12
13
14
15
1 1 1
o o o
o o 1
o 1 o
011
100
1
1
1 1
1 1 1
o
o
Secuencia de cuenta para un contador de 4 bits.
El contador mod-16 de la Figura 10.2 cuenta según la tabla de la Figura 10.1. Es
costumbre analizar la operación de un contador utilizando formas de onda (diagramas de
tiempo). La Figura 10.3 es la forma de onda del contador mod-16. La línea superior
representa la entrada de reloj al FFl. La línea inferior muestra la cuenta binaria de los
indicadores. Observar que, en la izquierda, el contador binario está a 0000. Cada pulso de
reloj incrementa en I la cuenta binaria, como se observa al ir hacia la derecha en el
diagrama.
El circulito en la entrada de reloj (CLK) del flip-flop JK de la Figura 10.2 significa que
la unidad conmuta en la transición H a L (flanco posterior) del pulso de reloj. Observar el
pulso del reloj 1 de la Figura 10.3, la transición H a L hace cambiar a FF1. La salida Q de
FF1 va del nivel BAJO al ALTO. La cuenta binaria es ahora 0001.
Observar que el flanco posterior del pulso de reloj 2 dispara a FF 1, éste conmuta, y la
salida Q va del nivel ALTO al BAJO haciendo que conmute FF2 (la salida Q de FF1 está
conectada a la entrada CLK de FF2). FF2 conmuta del nivel BAJO al ALTO. Después del
pulso de reloj 2, la cuenta binaria se ha incrementado a 0010.
'
ura 10.1
contador
tabla se
ntas que
or podría
tra en la
1 lógico.
pulso de
de FF1
siguiente
esquina
it menos
261
Q
J
Entrada
de reloj
K
Q
J
J
Q
Q
J
FFl
FF2
FF3
FF4
CLK
CLK
CLK
CLK
K
Figura 10.2.
K
K
Contador de rizado de 4 bits.
262
TEORIA
DE PROBLEMAS
2
Entrada
DE PRINCIPIOS
3
4
5
6
DIGITALES
7
8
9
10
II
12
13
14
15
16
•
17
CLK
(FFI)
de F
digit:
1
FFI
Q(l)
i
FF2 Q(2)
I
Salidas
FF3 Q(4)
binaria
0000
Figura 10.3.
0001
0010
0011
1
¡:
II
l
1,
I
FF4 Q(8)
Cuenta
1
LJI
1I
0100
0101
I
I
I
11
I
I
0110
0111
1000
I
11
cara:
pulse
más
flap
II
I
I
I
I
1001
1010
1011
1100
1101 1110
1111
0000
10.1.
0001
Diagrama de tiempo para un contador de rizado mod-16.
Observar el pulso de reloj 3, Figura 10.3. El flanco posterior dispara a FFl, que conmuta.
La salida Q de FFl conmuta del nivel BAJO al ALTO. La cuenta binaria (véase línea
inferior) se ha incrementado a 0011.
Observar el pulso de reloj 4, Figura 10.3. El flanco posterior dispara a FF1, que conmuta,
cambiando Q del nivel ALTO al BAJO. Esta transición H a L en la salida Q del flip-flop 1
hace que conmute FF2. La salida Q de FF2 cambia del nivel ALTO al BAJO. Esta transición
H a L en la salida Q de FF2 hace que conmute FF3. La salida Q de FF3 cambia del nivel
BAJO al ALTO. La cuenta binaria ahora es 0100.
Notar que desde que finaliza el pulso 4, hasta que la salida Q de FF3 alcanza el nivel
ALTO, transcurre un cierto tiempo. (Observar la línea vertical a trazos después del pulso 4.)
Esto es porque la conmutación de FFl hace conmutar a FF2, que, a su vez, hace conmutar
a FF3, y todo eso lleva cierto tiempo. Este tipo de contador se llama contador de rizado (u
ondulante). El disparo de un flip-flop al siguiente se transmite a través del contador, al que
también se denomina contador asincrono porque todos los flip-flops no conmutan exactamente en conjunción con los pulsos de reloj.
Observar el resto del diagrama de la Figura 10.3 para asegurarse de que se entiende
perfectamente. Observar particularmente
que, en el pulso 16, la transición H a L hace
conmutar a FF1, cuya salida va del nivel ALTO al BAJO. FF2 conmuta por esta razón.
La salida de FF2 va del nivel ALTO al BAJO, lo cual hace conmutar a FF3, etc. Observar
que todos los flip-flops conmutan de su estado ALTO a su estado BAJO. La cuenta binaria,
por tanto, vuelve a 0000. El contador no se detiene en su máxima cuenta; continúa contando
siempre que los pulsos de reloj alimenten la entrada CLK del flip-flop l.
Contar cuidadosamente (en la línea de salida de FF1, Figura lOj) el número de pulsos
debajo de los 16 primeros pulsos de reloj. Se encontrarán ocho pulsos. De los dieciséis
pulsos que entran en FF1, sólo salen ocho. Este flip-flop se comporta como un divisor de
frecuencia. 16 dividido por 8 igual a 2. El FFl puede ser considerado entonces un contador
divide por 2.
Si se cuentan los pulsos de salida del FF2, solamente se obtienen cuatro (16 pulsos de
entrada dividido por 4 es igual a 4). La salida Q del FF2 puede considerarse un contador
divide por 4. Por la misma razón la salida de FF3 es un contador divide por 8. La salida
10.2.
1003.
10.4.
t
10.5.
CONTADORES
263
de FF4 es un contador divide por 16. En algunos dispositivos, como, por ejemplo, los relojes
digitales, la división de frecuencia es una tarea muy importante para los contadores.
La forma de onda confirma que un contador es un dispositivo de lógica secuencial. La
característica de memoria también es importante; ya que el flip-flop debe «recordar» cuántos
pulsos de reloj han llegado a la entrada CLK. El contador de rizado es el tipo de contador
más sencillo. Su inconveniente es el retraso de tiempo existente desde que se dispara un flipflap hasta que se dispara su siguiente, etc.
PROBLEMAS
10.1.
Un contador de rizado (u ondulante)
RESUELTOS
es un dispositivo
(asíncrono, síncrono).
Solución:
0001
El contador de rizado es un dispositivo asíncrono porque no todos los flip-flops se disparan exactamente
en conjunción con el pulso de reloj.
10.2.
muta.
línea
Un contador que cuenta de O a 7 se llama contador mod-
.
Solución:
Un contador que cuenta de O a 7 se llama un contador mod-8.
muta,
-flop 1
sición
1 nivel
10.3.
~.
Dibujar el diagrama lógico de un contador de rizado mod-8 utilizando tres flip-flops JK.
Solución:
Véase Figura 10.4.
'F:
1 nivel
lso 4.)
mutar
ado (u
al que
xacta-
Q
J
J
Entrada
de reloj
tiende
hace
razón.
servar
mana,
tando
pulsos
eciséis
isor de
ntador
sos de
ntador
salida
CLK
Figura 10.4.
10.4.
Q
J
FF3
Salida
binaria
CLK
CLK
K
K
Q
FF2
FFl
K
Contador de rizado de 3 bits.
Listar la secuencia de cuentas binarias por las que puede pasar el contador del Problema 10.3.
Solución:
El contador mod-8 contará en binario como sigue: 000, 001, 010, 011, 100, 101, 110, 111, Y después
vuelve a 000, y así sucesivamente.
10.5.
Es costumbre designar al flip-flop FFl de un contador como el
Solución:
Comúnmente,
FF1 es el LSB.
(LSB, MSB).
264
10.6.
10.6.
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
•
Acudir a la Figura
Figura 10.5. ¿Cuál
¿Cuál es la cuenta
cuenta binaria
binaria después
después del pulso
Acudir
pulso 2?
Solución:
Solución:
cuenta binaria
binaria después
después del pulso
pulso 2 es 010.
DIO.
La cuenta
I
Oo
Entrada (FFI)
(FFl) CLK
CLK
Entrada
Q(FFl)(I) ~
~
Q(FFI)(I)
__ _
I
Q (FF2)(2)
Salidas
{
Q (FF3)(3)
Cuenta binaria
binaria
Cuenta
000
10.5.
Figura 10.5.
10.7.
10.7.
001
001
L
L__ __
Entra
r---
de rel
Diagrama de
de tiempos para
para un
un contador de rizado
rizado mod-8.
Diagrama
Acudir a la Figura
Figura 10.5. La salida
salida de FFI
FFl irá, de nuevo,
nuevo, al nivel
Acudir
nivel ALTO
ALTO en el flanco
flanco posterior
posterior
pulso de reloj ___ .
del pulso
Solución:
Solución:
FFl irá, de nuevo,
nuevo, al nivel
nivel ALTO
ALTO en el flanco
flanco posterior
posterior del pulso
pulso de reloj 5.
FFI
10.8.
10.8.
Acudir a la Figura
Figura 10.5. La salida
salida de FF2
FF2 irá,
irá, de nuevo,
nuevo, al nivel
Acudir
nivel ALTO
ALTO en el flanco
flanco _ __
(anterior, posterior)
posterior) del pulso
pulso de reloj 6.
.
(anterior,
Solución:
Solución:
irá, de nuevo,
nuevo, al nivel ALTO
ALTO en el flanco
flanco posterior
posterior del pulso
pulso de reloj 6.
FF2 irá,
10.9.
10.9.
••
Acudir a la Figura
salida de FF3
FF3 irá,
irá, de nuevo,
nuevo, al nivel
Acudir
Figura 10.5. La salida
nivel BAJO
BAJO en el flanco
flanco H a L del
pulso de reloj ___ .
pulso
Solución:
Solución:
irá, de nuevo,
nuevo, al nivel BAJO
BAJO en el flanco H a L del pulso
pulso de reloj 8.
FF3 irá,
10.10. Acudir
Acudir a la Figura
Figura 10.5. La cuenta
cuenta binaria
binaria después
después del pulso
pulso de reloj.
10.10.
reloj. 8 será ___ .
Solución:
Solución:
cuenta binaria
binaria después
después del pulso
pulso de reloj 8 será 000.
000.
La cuenta
10.3. CONTADORES
CONTADORES PARALELOS
PARALELOS
contador de rizado
rizado asíncrono
asíncrono tiene
tiene la limitación
limitación del retardo
retardo de tiempo
supone que
El contador
tiempo que
que supone
que
cada flip-flop
flip-flop tenga
tenga que
que disparar
disparar a su siguiente.
siguiente. Para
Para resolver
resolver este problema,
cada
problema, se pueden
pueden
utilizar contadores
contadores paralelos.
diagrama lógico de un contador
contador paralelo
utilizar
paralelos. El diagrama
paralelo de 3 bits
bits se muestra
muestra
Figura 1O.6a.
1O.6a. Observar
Observar que
que todas
todas las entradas
entradas CLK
CLK están
en la Figura
están unidas
unidas directamente
directamente a la
entrada de reloj,
reloj, es decir,
decir, están
están conectadas
conectadas en paralelo.
Observar que
entrada
paralelo. Observar
que también
también se utilizan
utilizan
flip-flops JK. FFI
FFl es el contador
contador de la primera
primera posición
posición y está
siempre en el modo
está siempre
modo de
flip-flops
conmutación. FF2
FF2 tiene
tiene sus entradas
entradas J y K unidas
unidas a la salida
salida de FFl
conmutación.
FFI y está
está en modo
modo de
mantenimiento o de conmutación.
conmutación. Las salidas
salidas de FFI
FFl y FF2
FF2 alimentan
mantenimiento
alimentan una
una puerta
puerta AND
AND
que,
Ay
mod
posu
1
Obse
volvi
1
la Fi
Las:
mue
e
BM
K=
CONTADORES
BlJ- ___
A~
j
Q
j
1
j
Q
CLK
L---
K
Q
FF2
FFl
~
'----
e
265
®é
Salida
binaria
FF3
CLK
CLK
-
K
K
Entrada
de reloj
(a) Diagrama lógico
Cuenta
binaria
posterior
Cuenta
decimal
4 2 1
eBA
0 __
O
~
1
2
;
3
4
l·
5
6
7
a L del
O
O
O
O
1
1
1
1
O
O
1
1
O
O
1
1
O
1
O
1
O
1
O
1
•r
(b)
Figura 10.6.
Secuencia de cuenta
Contador paralelo de 3 bits.
\
••
ne que
pueden
muestra
nte a la
utilizan
ada de
ada de
a AND
que controla el modo de operación de FF3. Cuando la puerta AND está activada por 1 en
A y B, FF3 está en modo de conmutación. Con la puerta AND desactivada, FF3 está en
modo de mantenimiento. FF2 es el contador de la posición del 2 y FF3 el contador de la
posición del 4.
La secuencia que cuenta este contador paralelo de 3 bits se muestra en la Figura 10.6b.
Observar que es un contador módulo 8 (mod-8), y cuenta en binario desde 000 hasta 111,
volviendo a 000 para comenzar de nuevo la cuenta.
La forma de onda (diagrama de tiempo) del contador paralelo mod-8 está dibujada en
la Figura 10.7. La línea superior representa la entrada de reloj (CLK) a los tres flip-flops.
Las salidas (Q) de las flip-flops se muestran en las tres líneas centrales. La línea inferior
muestra la cuenta binaria indicada.
Considerar el pulso 1, Figura 10.7, que llega a los tres flip-flops. FF1 conmuta del nivel
BAJO al ALTO. FF2 Y FF3 no conmutan porque están en modo de mantenimiento (J y
K = O). La cuenta binaria es 00l.
-----------------------------------------------------------------------266
TEORIA
DE PROBLEMAS
Entrada
DE PRINCIPIOS
DIGITALES
I
CLK
•
ti
10.13.
FFl Q (1)
Salidas
FF2 Q (2)
10.14.
FF3 Q(4)
Cuenta binaria
Figura 10.7.
000
001
010
011
100
101
110
III
000
001
10.15.
Diagramade tiempo para un contador paralelo de 3 bits.
Observar el pulso 2, Figura 10.7, que llega a todos los flip-flops; FFl y FF2 conmutan
porque están en modo de conmutación (l y K = 1). FFl va del nivel ALTO al BAJO
mientras FF2 va del BAJO al ALTO. FF3 está todavía en el modo de mantenimiento, y
por tanto no conmuta. La cuenta es ahora 010.
El pulso 3 llega a todos los flip-flops al mismo tiempo. Solamente conmuta FF1. FF2
Y FF3 están en modo de mantenimiento porque Jy K = O. La cuenta binaria ahora es 011.
Considerar el pulso 4, Figura 10.7. La puerta AND se activa justo antes de que el pulso
de reloj vaya del nivel ALTO al BAJO, por lo que FF3 estará en el modo de conmutación
(l y K = 1). En la transición H a L del pulso de reloj 4, todos los flip-flops conmutan. FFl
y FF2 van del nivel ALTO al BAJO y FF3 va del nivel BAJO aIALTO. La cuenta binaria
es ahora 100. Observar la línea a trazos bajo el flanco posterior del pulso de reloj 4. Apenas
se nota retardo de FFl a FF3, porque todos los flips-flops están sincronizados. Esta es la
ventaja del contador paralelo. Estos contadores también se denominan contadores sincronos
porque todos los flip-flops se disparan en conjunción con el reloj. Los contadores paralelos
son más complicados (véanse las líneas añadidas y la puerta AND), pero se utilizan cuando
los retardos de los contadores de rizado (ondulantes) pueden causar problemas.
Observar el resto de la forma de onda de la Figura 10.7 y comprender que todos los
flip-flops están sincronizados. FFl conmuta siempre y FF2 Y FF3 pueden estar en modo de
conmutación o de mantenimiento.
PROBLEMAS
RESUELTOS
10.4,
•
Supo
para
Figm
conté
mues
últirr
e
4 2
o o
o o
o 1
o 1
1
1
10.11. Acudir a la Figura 10.7. Cuando el pulso del reloj 5 está en ALTA, FFl está en modo de conmutación, FF2 en modo de
(mantenimiento, conmutación) y FF3 en modo de
_
(mantenimiento, conmutación).
E
e
e
Solución:
Cuando el pulso 5 está en ALTA, FF I está en modo de conmutación,
y FF3 en modo de mantenimiento.
10.12. Acudir a la Figura 10.7. Durante
conmuta(n)?
FF2 en modo de mantenimiento
el flanco posterior del pulso de reloj 6, ¿qué flip-flop(s)
E
Solución:
Durante el flanco posterior del pulso de reloj 6 (Fig. 10.7) conmutan
cuen
FFI y FF2.
es 11
267
CONTADORES
10.13. Acudir a la Figura 10.7. Cuando el pulso de reloj 8 está en el nivel ALTO, ¿qué flip-flops están
en modo de conmutación?
Solución:
Cuando el pulso de reloj 8 (Fig. 10.7) está en el nivel ALTO, los tres flip-flops están en modo de
conmutación.
10.14. Acudir a la Figura 10.7. ¿Cuál es la cuenta binaria después del pulso de reloj 8?
Solución:
La cuenta binaria después del pulso de reloj 8 (Fig. 10.7) es 000.
10.15. Todos los flip-flops del contador de la Figura 10.7 operan en conjunción con el reloj. Por tanto,
el contador se denomina
(asíncrono, síncrono).
Solución:
El contador mostrado en Figura 10.7 se denomina contador síncrono.
utan
AJO
to, y
. FF2
Oll.
pulso
ación
. FFI
mana
penas
es la
10.4.
t
,¡
OTROS CONTADORES
Suponer que se necesita IUncontador de rizado módulo 6: ¿Cómo se haría? El primer paso
para construir dicho contador consiste en listar la secuencia de cuenta, como en la
Figura 1O.8a. En nuestro caso esta secuencia va de 000 a 101. Observar que se necesita un
contador de 3 bits para contar la posición del 4 (C), la del 2 (B), y la del 1 (A). Como
muestra la Figura 1O.8a, el contador de 3 bits normalmente cuenta de 000 a 111. Las dos
últimas cuentas del diagrama (110 Y 111) deben omitirse.
ronos
alelos
ando
e
\
B A
4 2 1
o o o
o o l
o 1o
o 1 1
1 o .9
1 o 1
Recicla (reset)
Entrada
de reloj
J FFl Q
J FF2 Q
J FF3 Q
CLK
CLK
CLK
KCLR
KCLR
K
CLR
Salida
binaria
Reset
o-
1 1
1 1 1(
(a)
Secuenciade cuenta
(b)
Figura 10.8.
Diagrama del símbolo lógico
Contador de rizado mod-6.
El truco para resolver este problema de diseño del contador mod-6 es considerar la
cuenta binaria inmediatamente después de la cuenta más alta del contador. En este caso,
es 110. Alimentar con 110 un circuito lógico que produzca un pulso de borrado o reset, que
268
TEORIA
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
se envía
JK, borrando
borrando entonces,
entonces,
envía a todas
todas las entradas
entradas asíncronas
asíncronas de borrado
borrado de cada
cada flip-flop
flip-flop JK,
poniendo, el contador
contador a 000.
o poniendo,
El circuito
para borrar,
JK se muestra
muestra en la Figura
Figura 1O.8b.
circuito lógico para
borrar, o poner
poner a O, los flip-flops
flip-flops JK
La puerta
salidas de FF2
puerta NAND
NAND de dos entradas
entradas hará
hará el trabajo
trabajo cuando
cuando las salidas
FF2 y FF3
FF3 la
alimentan.
instante en que
que e y B son
son
alimentan. Observar
Observar en la tabla
tabla de la Figura
Figura 10.8a que
que el primer
primer instante
ambos
tanto, cuando
cuando el contador
contador
ambos 1 es inmediatamente
inmediatamente después
después de la cuenta
cuenta más
más alta. Por
Por tanto,
trate
000.
trate de ir a 110, inmediatamente
inmediatamente será borrado
borrado o puesto
puesto en reset
reset a 000.
El contador
que se pone
pone en reset,
reset, o
contador mod-6
mod-ó de la Figura
Figura 1O.8b
1O.8b es un
un contador
contador de rizado
rizado que
es borrado,
puerta NAND
NAND se
borrado, dos cuentas
cuentas antes
antes de su cuenta
cuenta máxima
máxima normal
normal de 111. La puerta
encarga de poner
poner a O
O los flip-flops
flip-flops JK,
activar las entradas
entradas CLR.
CLR.
encarga
JK, al activar
Las formas
Figura 10.9. La
formas de onda
onda del contador
contador de rizado
rizado mod-6
mod-6 están
están dibujadas
dibujadas en la Figura
superior. Las tres
tres líneas
líneas centrales
centrales
entrada
entrada de reloj (CLK)
(CLK) a FF1 se muestra
muestra en la parte
parte superior.
muestran
binaria.
muestran el estado
estado de las salidas
salidas Q. La línea
línea inferior
inferior da la cuenta
cuenta binaria.
El contador
como un
un
contador mod-6,
mod-6, representado
representado en el diagrama
diagrama de la Figura
Figura 10.9, opera
opera como
contador
antes del pulso
pulso 6 es 101, la
contador de rizado
rizado normal
normal hasta
hasta el pulso
pulso 6. La cuenta
cuenta binaria
binaria antes
máxima
conmuta
máxima cuenta
cuenta para
para esta
esta unidad.
unidad. En la transición
transición H
H a L del pulso
pulso de reloj 6, FF1 conmuta
FF2, que
que conmuta
conmuta del
del nivel ALTO
ALTO al BAJO.
BAJO. La transición
transición H
H a L del FF1 dispara
dispara a FF2,
nivel BAJO
FF3 se ponen
ponen a 1. Estos
Estos
BAJO al ALTO.
ALTO. En el punto
punto a de la Figura
Figura 10.9, FF2
FF2 YY FF3
dos 1 se aplican
activa, produciendo
produciendo un
un O.
aplican a la puerta
puerta NAND
NAND (véase Figura
Figura 10.8b),
10.8b), que
que se activa,
El O
borrado 000
000
O activa
activa la entrada
entrada asíncrona
asíncrona CLR
CLR de todos
todos los flip-flops, poniéndolos
poniéndolos a O. El borrado
punto a, Figura
Figura 10.9, es tan
tan
se muestra
muestra en el punto
punto b, Figura
Figura 10.9. El pequeño
pequeño pulso
pulso en el punto
corto
puede, de nuevo,
nuevo, contar
contar
corto que
que no hace
hace que
que luzcan
luzcan los indicadores
indicadores de salida.
salida. El contador
contador puede,
de forma
forma ascendente
ascendente a partir
partir del binario
binario 000.
000.
FFI
FFI
CLK
CLK
FFIQ(I)
[
Figura
Figura 10.9.
10.9.
El bi
los d
do e
E
d
•
''_____
nn'--_I
I
I
__________~~-----¡~h
I _
h
FF3
FF3 Q(4)
Q(4)
C
uenta binaria
binaria
Cuenta
JK)
I
al
ITl Q(l)
FF2
FF2 Q(2)
Q (2)
Salidas
conti
oo
Entrada
Entrada
[
•
000
000
001
010
010 011
100 101 000
010
000 001 010
Diagrama
Diagrama de tiempo para
para un
un contador de rizado
rizado mod-6
mod-6..
Observar,
retardo desde
desde el
Observar, de nuevo,
nuevo, el flanco
flanco posterior
posterior del pulso
pulso 6 (Fig. 10.9), YY el retardo
instante
finalmente FF2
FF2 y FF3
FF3 son
son
instante que
que el pulso
pulso 6 va del nivel
nivel ALTO
ALTO al BAJO
BAJO hasta
hasta que
que finalmente
puestos
tiempo de propagación
propagación y
puestos a O
O en el punto
punto b. Los ingenieros
ingenieros llaman
llaman a este tiempo
tiempo tiempo
depende del retardo
retardo de propagación
flip-flop y de la puerta
puerta que
depende
propagación del flip-flop
que se esté
esté utilizando.
utilizando. El
retardo de propagación
propagación de un
un flip-flop
flip-flop TTL
TTL típico
típico es muy
muy corto
corto -unos
-unos 30 ns (nanosegundos).
retardo
(nanosegundos).
Otras
mayores.
.
Otras familias
familias lógicas
lógicas tienen
tienen retardos
retardos de propagación
propagación mayores.
El contador
más utilizado.
utilizado. Puede
Puede
contador década
década (cuenta
(cuenta decenas)
decenas) es, probablemente,'
probablemente,' el contador
contador más
describirse
lOa representa
diagrama de un
un
describirse como
como un contador
contador módulo-lO.
modulo-I O. La Figura
Figura 10.
10.lOa
representa el diagrama
A
fonn
conu
corrí:
ra 10
SI
•
mues
denu
CONTADORES
tonces,
contador de rizado mod-IO. Para implementar dicho contador se utilizan cuatro flip-flops
J K Y una puerta N AND. La unidad cuenta hasta que el contador mod-16 alcanza 100l.
El binario 1001 es la máxima cuenta de esta unidad. Cuando la cuenta intente llegar a 1010,
los dos 1 (D = 1 Y B = 1) están conectados a la puerta NAND, que se activa, reinicializando el visualizador a 0000.
10.8b.
FF3 la
y B son
ontador
mo un
101, la
nmuta
uta del
. Estos
o un O.
do 000
, es tan
contar
269
Q
1 J
Entrada
de reloj
FFI
CLK
K
Q
1 J
FF2
CLK
K
CLR
Q
1 J
I J
FF3
CLK
K
CLR
Q
Salida
binaria
FF4
CLK
K
CLR
CLR
~
(a) Diagrama lógico para el contador década tipo rizado
Indicadores binarios
Qv
Reloj
Entradas
Borrado
{ (Reset)
CLK
Qc
QBI------...J
QAI-------~
Contador
década
(b) Símbolo lógico simplificado para el contador década
Figura 10.10.
. Puede
de un
A veces se usa un símbolo lógico general para representar un contador cuando está en
forma de CI. El símbolo lógico de la Figura 1O.lOb puede sustituirse por el diagrama del
contador década de la Figura 1O.lOa. Se ha añadido una entrada de borrado (o reset) al
contador de la Figura 1O.10b. Esta entrada no aparece en el contador década de la Figura 10. lOa. Un O lógico activa el reset y pone la salida a 0000.
Se mencionó que algunos contadores cuentan de forma descendente. La Figura 10.11
muestra el diagrama de un contador de este tipo. Se trata de un contador de rizado descendente de 3 bits. La secuencia de cuenta binaria es: 111, 110, 10 1, 100, 011, 010, 001, 000,
270
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
seguida por un nuevo ciclo: 111..., y así sucesivamente. Observar en la Figura 10.11 a que el
contador de rizado descendente es muy similar al ascendente. La «línea de disparo» de FF1
a FF2 va desde la salida Q hasta la entrada de reloj, y no desde la salida Q hasta la entrada
de reloj. Todo lo demás, en ambos contadores, se conecta de la misma forma. Observar
también que cada flip-flop JK está en modo de conmutación (J y K iguales al).
La forma de onda de la Figura 10.11b ayuda a comprender la operación del contador
descendente. La línea superior es la entrada CLK a FFl. La línea inferior es la cuenta
binaria, que comienza en 111 a la izquierda. Para FFl y FF2 se muestran dos salidas (Q y Q) y
•
par
son
en
va
110
con
BA
al 1
al r
Q
J
Entrada
de reloj
Q
J
FF2
FF3
CLK
CLK
CLK
K
salir
la s
rese
Q
1 J
FFI
K
K
(a) Diagrama
el d
de ~
lógico
Entrada
"
I
L
I
FFl { :
(1)
•
10.1
(2)
Salidas
10.1
FF2 {~
FF3
Cuenta
Q
(4)
binaria
100
101
110
111
(b) Diagrama
J
Entrada
de reloj
º / \llK º
10.21
º.J / \llK
para convertir
Figura 10.11.
CLK
I
Cambia
a
necesarios
10.1:
110
/
\
(e) Dos cambios
111
FF3
CLK
/
LK__
000
10.11
J
FF2
CLK
001
Q
Q
J
Q
FFI
010
011
de tiempo
un .contador
\
Cambia
b
descendente
en un contador
ascendente
Contador descendentede rizado de 3 bits.
de 3 bits
•
CONTADORES
CONTADORES
a que el
de FFI
entrada
bservar
ontador
cuenta
y Q) y
271
para
los indicadores
indicadores binarios
binarios aparecen
aparecen
para FF3
FF3 se muestra
muestra la salida
salida Q. Las
Las salidas
salidas conectadas
conectadas a los
sombreadas en el diagrama
diagrama de tiempo.
tiempo.
sombreadas
flip-flops están
están en set. La
La salida
binaria
Considerar
Considerar el pulso
pulso 1 (Fig. 10.11 b). Todos
Todos los flip-flops
salida binaria
indicadores es 111. En la transición
transición H a L del pulso
salida Q
en los indicadores
pulso 1, FF1
FFl conmuta.
conmuta. La salida
va del nivel ALTO
BAJO (Q va del nivel BAJO
ALTO). La
La cuenta
binaria es ahora
ahora
ALTO al BAJO
BAJO al ALTO).
cuenta binaria
110.
Observar
pulso de reloj,
reloj, FF1
FFl conmuta,
conmuta,
Observar el pulso
pulso 2 (Fig. 1O.11b).
1O.11b). En la transición
transición H a L del pulso
con
nivel ALTO
ALTO al
con lo cual
cual la salida
salida Q
Q va del nivel BAJO
BAJO al ALTO
ALTO y la salida
salida Q
Q va del nivel
BAJO,
FF2 su salida
nivel ALTO
ALTO
BAJO, haciendo
haciendo que
que conmute
conmute FF2.
FF2. Al conmutar
conmutar FF2
salida Q
Q va del nivel
ALTO). La cuenta
binaria es ahora
ahora 101.
al BAJO
BAJO (Q va del nivel BAJO
BAJO al ALTO).
cuenta binaria
Considerar
dispara a FF
FF 1.
La salida
FF 1 va
Considerar el pulso
pulso 3 (Fig. 10.11 b). El pulso
pulso 3 dispara
1. La
salida Q
Q de FF
al nivel BAJO
binaria es ahora
ahora 100.
BAJO mientras
mientras Q va al ALTO.
ALTO. La salida
salida binaria
Observar el pulso
pulso 4 (Fig. 10
10.11b).
pulso 4 dispara
dispara a FF
1. FF
Observar
.11 b). El pulso
FF 1.
FF 1 está
está en
en modo
modo set, y la
salida
ALTO al BAJO,
conmute FF2.
FF2. FF2
FF2 está
está en modo
modo set, y
salida Q
Q va del nivel ALTO
BAJO, haciendo
haciendo que
que conmute
la salida
que conmute
conmute FF3
FF3 y se ponga
ponga en modo
modo
salida Q
Q va del nivel ALTO
ALTO al BAJO,
BAJO, haciendo
haciendo que
reset. La salida.
salida. binaria
binaria después
después del pulso
pulso 4 es 011.
reset.
Observar el resto
resto del diagrama.
diagrama. Notar
Notar particularmente
particularmente las líneas
Observar
líneas verticales
verticales que
que muestran
muestran
disparo del flip-flop siguiente.
siguiente. Recordar
Recordar que
que las salidas
salidas Q
Q están
el disparo
están conectadas
conectadas a los indicadores
indicadores
salida, pero
pero que
que las salidas
salidas Q
Q de FFl
FFI y FF2
FF2 disparan
disparan al flip-flop
siguiente.
flip-flop siguiente.
de salida,
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
(1)
(2)
10.16. Un
Un contador
contador década
década tiene
tiene _ __ cuentas
cuentas y, por
por tanto,
10.16.
tanto, también
también se denomina
denomina contador
contador de
módulo- _ __ .
móduloSolución:
Solución:
Un contador
contador década
década tiene
tiene 10 cuentas
cuentas y se denomina
denomina contador
módulo 10.
Un
contador en módulo
10.17. La máxima
máxima cuenta
cuenta binaria
binaria de un
un contador
contador de 3 bits
10.17.
bits es _ _ _ (número
(número binario).
binario).
(4)
110
Solución:
Solución:
máxima cuenta
cuenta binaria
binaria para
para un
un contador
contador de 3 bits
bits es el binario
La máxima
binario 1111.
11.
10.18. Acudir
Acudir a la Figura
Figura 1O.8b. La tarea
tarea de la puerta
puerta NAND
NAND en este contador
10.18.
contador módulo
módulo 6 es poner
poner
flip-flops a _ _ _ (número
(número binario)
binario) después
después de que
los flip-flops
que el contador
contador alcance
alcance su cuenta
cuenta máxima
máxima
(número binario).
binario).
de ___ (número
Solución:
Solución:
tarea de la puerta
puerta NAND
NAND mostrada
mostrada en la Figura
Figura 1O.8b es poner
La tarea
poner a 000
000 los flip-flops
flip-flops después
después de que
que el
contador alcance
alcance su cuenta
cuenta máxima
máxima de 10
101.
contador
1.
10.19. Acudir
Acudir a la Figura
Figura 10.9. ¿Qué flip-flop(s)
flip-flop(s) conmuta(n)
conmuta(n) en la transición
10.19.
transición H a L del pulso
pulso de reloj 4?
Solución:
Solución:
flip-flops conmutan
conmutan en la transición
transición H a L del pulso
Los tres flip-flops
pulso de reloj
reloj 4 (Fig. 10.9).
10.20. Acudir
Acudir a la Figura
Figura 10.3. El tiempo
tiempo de retraso
retraso después
después del pulso
10.20.
pulso de reloj 4, mostrado
mostrado en la línea
línea
trazos, es provocado
por el retardo
retardo de _ __ de los flip-flops.
provocado por
flip-flops.
a trazos,
its
Solución:
Solución:
El tiempo
tiempo de retraso
retraso mostrado
mostrado por
por la línea
línea a trazos
trazos después
después del pulso
pulso 4 (Fig. 10.3) es provocado
provocado por
por el
retardo de propagación
propagación de los flip-flops.
-~
retardo
272
272
TEORIA
TEORIA OE
OE PROBLEMAS
PROBLEMAS OE
OE PRINCIPIOS
PRINCIPIOS DIGITALES
DIOITALES
10.21.
punto a es muy
10.21. Acudir
Acudir a la Figura
Figura 10.9.
10.9. ¿Por
¿Por qué
qué el pulso
pulso en
en el punto
muy corto?
corto?
Solución:
Solución:
pulso en el punto
punto a, Figura
Figura 10.9, es muy
muy corto
corto porque,
porque, como
como está en ALTA,
ALTA, FF2
están en
El pulso
FF2 y FF3 están
flip-flops.
modo
modo set, lo que
que hace
hace que
que la puerta
puerta NANO
NANO (véase
(véase Figura
Figura 1O.8b) ponga
ponga en reset
reset los tres
tres flip-flops.
•
rel
for
de
a(
10.22. Acudir
Acudir a la Figura
Figura 1O.lla
1O.lla
Listar las
las diez
diez cuentas
cuentas binarias
binarias
posteriores
010 en
en este
este
10.22.
y b. Listar
posteriores
a 010
contador.
contador.
Solución:
Solución:
Las diez
10 en el contador
11 son:
diez cuentas
cuentas binarias
binarias posteriores
posteriores a O
O10
contador descendente
descendente de 3 bits
bits de la Figura
Figura 10.
10.11
001,000,
011 , 010, 001 , 000.
001,000, 111
111,, 110, 101, 100,
100,011,010,001,000.
10.23.
la Figura
mod10.23. Acudir
Acudir a la
Figura 1O.lla.
1O.lla. Este
Este es un
un contador
contador descendente
descendente
mod- ___ (rizado,
(rizado, síncrono).
síncrono).
Solución:
Solución:
contador descendente
descendente mod-8
mod-8 de rizado.
rizado.
Este es un contador
10.24.
mod-9.
10.24. Listar
Listar la
la secuencia
secuencia de
de cuenta
cuenta binaria
binaria de
de un
un contador
contador ascendente
ascendente
mod-9.
Solución:
Solución:
La secuencia
secuencia de cuenta
cuenta binaria
binaria de un contador
contador ascendente
ascendente mod-9
mod-9 es la siguiente:
siguiente: 0000,
0000, 0001,
0001, 0010,
0010,
0011,0100,
0101, 0110,
0011,0100,0101,
0110, 0111
0111,, 1000.
10.25.
10.25. Acudir
Acudir a la Figura
Figura 10. IDa. Si esta
esta unidad
unidad se convirtiese
convirtiese en
en un
un contador
contador mod-9,
mod-9, las
las dos
dos entradas
entradas
a la puerta
puerta NAND
NANO serían
serían _
__ _ (D,
(D, e, B, A
A)) y _
__ _ (D,
(D, e, B, A).
A).
Solución:
Solución:
Si la unidad
unidad mostrada
mostrada en la Figura
Figura 1O.10a
10. IDa se convirtiese
convirtiese en un
un contador
contador mod-9,
mod-9, las dos
dos entradas
entradas a la
puerta
puerta NANO
NANO serían
serían A y D
D,, ya que
que así todos
todos los flip-flops
flip-flops se pondrían
pondrían a O inmediatamente
inmediatamente después
después de
terminar la cuenta
cuenta binaria
binaria 1001.
100 l.
terminar
10.26. Acudir
Acudir a la
la Figura
Figura 10.1
1O.lla.
Indicar los
los dos
dos cambios
cambios que
que habría
habría que
que hacer
hacer en
en el conexionado
conexionado
10.26.
la. Indicar
para
de
para convertir
convertir este
este contador
contador descendente
descendente
de 3 bits
bits en
en uno
uno ascendente.
ascendente.
Solución:
Solución:
El contador
contador descendente
descendente de la Figura
Figura 10.lla
10.lla puede
puede convertirse
convertirse en uno
uno ascendente,
ascendente, haciendo
haciendo los cambios
cambios
mostrados
e:
mostrados en la Figura
Figura 10.11
10.11e:
1. Trasladar
Trasladar la conexión
conexión de la salida
salida Q
Q de FFI
FFI a la salida
salida Q de FFI.
FFI.
1.
2. Trasladar
Trasladar la conexión
conexión de la salida
salida Q
Q de FF2
FF2 a la salida·
salida Q de FF2.
FF2.
10.27.
salida ___ (Q, (2) de
10.27. Acudir
Acudir a la
la Figura
Figura 1O.llb.
1O.llb. La
La entrada
entrada de
de reloj
reloj dispara
dispara a FFI;
FFI; la
la salida
de FFI
FFI
dispara a FF2,
FF2, y la
la salida
salida ___ (Q,
(Q, (2) de
de FF2
FF2 dispara
dispara a FF3
FF3 en
en este
este contador
contador de
de rizado.
rizado.
dispara
Solución:
Solución:
dispara a FFI;
FFI; la salida
salida Q
Q de FFI
FFI dispara
dispara a FF2,
FF2, y la salida
salida Q
Q de FF2
FF2 dispara
dispara a FF3 en el
El reloj dispara
contador de rizado
rizado mostrado
mostrado en la Figura
Figura 10.11 b.
contador
CONTADORES CON CI TTL
10.5. CONTADORES
contadores pueden
pueden construirse
construirse con
con flip-flops
flip-flops individuales
individuales y puertas
puertas o comprarse
comprarse en
Los contadores
forma de el. Algunos
Algunos contadores
contadores de propósito
propósito general
general en forma
forma de el TTL
TTL se estudian
estudian con
con
forma
detalle en esta sección.
sección.
detalle
CI 74192
74192 es un
un contador
contador reversible
reversible BCD
BCD síncroao
sincrono TTL.
TTL. Un
Un símbolo
símbolo para
para el contador
contador
El el
década el 74192
74192 se muestra
muestra en la Figura
Figura 10.12. Observar
Observar el uso de entradas
entradas duales
duales de
década
fin
(O(
1nI
B)
BC
cu.
(ce
Entra
de re
CONTADORES
CONTADORES
reloj (CLK).
contador cuenta
cuenta en
(CLK). Si se pulsa
pulsa la entrada
entrada de reloj de cuenta
cuenta ascendente,
ascendente, el contador
pulsa la entrada
entrada de reloj
forma
forma ascendente
ascendente desde
desde 0000
0000 hasta
hasta 1001 (O
(O a 9 en decimal).
decimal). Si se pulsa
hasta 0000
0000 (9
de cuenta
desde 1001 hasta
cuenta descendente,
descendente, el contaqor
contador cuenta
cuenta en forma
forma descendente
descendente desde
a O
pulso de reloj.
reloj.
O en decimal).
decimal). El contador
contador conmuta
conmuta en la transición
transición L a H
H del pulso
3 están en
ps.
10 en este
Indicadores
salida BCD
BCD
Indicadores de salida
A
B Contador Q
10.11 son:
Entradas
Entradas {
de datos
datos
e
D
Entradas
Entradas
reversible D
BCD Q .~ __
e
Borrado
Borrado
0001, 0010,
Figura
Figura 10.12.
10.12.
,
.'
'lo
ntradas a la
después de
nexionado
.}
Cuenta
Cuenta
Entrada
Entrada ascendente
ascendente
de reloj
Carga
Carga
(74192)
(74192)
13
13
Préstamo
Préstamo
1'I'l..
2.. Arrastre
Arrastre
'------'
El
síncrono .
El CI
CI 74192
74192 contador
contador reversible BCD
BCD síncrono.
Contador
Contador
ascendente
- - - -- - - -- - - - '- - - - -- - ascendente QAf--QAt-----------------------,
(unidades)
- - - - - - - - - - - - -- - - - - (unidades) Q
Q .f-t-----------------------,
CLK
s8
CLK
-
Qct--------------------,
Qc·~------------------,
1
QD·t-------------------,
QD· ~-----------------.
Borrado
Borrado
O
O
FF3 en el
lli
lli
Salidas
QAI--------~
QA
La entrada
Figura 10.12 se activa
activa por
por un
un
entrada de borrado
borrado asíncrono
asíncrono al contador
contador 74192
74192 de la Figura
nivel ALTO.
-BAJA · todas las salidas
salidas Q
Q
ALTO. Cuando
Cuando se activa,
activa, la entrada
entrada de borrado
borrado pone
pone en °BAJA·todas
(0000). La entrada
borrado anula
contador 74192
74192 puede
entrada de borrado
anula las demás
demás entradas.
entradas. El contador
puede
inicializarse
carga de datos
datos con
con un nivel
nivel
inicializarse con
con cualquier
cualquier número,
número, activando
activando la entrada
entrada de carga
asíncronamente a la salida
BAJO,
BAJO, de esta
esta forma
forma los datos
datos de las entradas
entradas se transfieren
transfieren asíncronamente
salida
BCD
BCD (A = QA'
QA' B = QB' e = Qc,
Qc, D = QD)·
QD)'
salidas BCD
Figura 10.12 (QD,
(QD, Qc, Qs, ~)
QA) son
son las salidas
salidas normales
Las salidas
BCD de la Figura
normales de los
cuando se conectan
conectan en serie
cuatro
cuatro flip-flops
flip-flops del CI74192.
CI 74192. La salida
salida de arrastre
arrastre se utiliza
utiliza cuando
(cascada)
cascada, para
para formar
formar
(cascada) varios
varios contadores.
contadores. La Figura
Figura 10.13 muestra
muestra dos CI 74192,
74192, en cascada,
los cambios
) de FFI
. do.
--'
Q81--------'
Qs
Carga
Carga de datos
datos
5 CLK
Cuenta ascendente
ascendente ----,5y>
CLK
Cuenta
---'<....O
4
Cuenta descendente
descendente --....:.....t>CLK
Cuenta
-....;.....[> CLK
s entradas
(10)
(10)
Arrastre
Arrastre
(74192)
(74192)
((1)
1)
CLK
CLK
Contador
Contador
ascendente
ascendente
(decenas)
QD
QD
Q
Indicadores
lndicadores
de salida BCD
f----------'
Qct------'
e
Q8~----'
Qsf---------'
QA~-----~
QAf-------~
(74192)
(74192)
contador
uales de
273
Figura 10.13.
10.13.
Figura
en serie
serie (cascada)
(cascada) de dos CI
CI 74192
para formar
Conexión en
74192 para
formar
un contador
contador ascendente BCD
BCD 0-99.
0-99.
un
274
TEORIA
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
un contador
00000000 hasta
hasta el 1001
O
contador ascendente
ascendente que cuenta
cuenta en BCD desde el 00000000
1001 1001
1001 (del O
arrastre del contador
contador ascendente
ascendente de las unidaunidaal 99 en decimal).
decimal). Observar
Observar que la salida de arrastre
des (1) está conectada
cuenta ascendente
ascendente del contador
contador
conectada directamente
directamente a la entrada
entrada de reloj de cuenta
descendente en cascada
cascada (99 a O
decimal),
ascendente
ascendente de las decenas (10). Para
Para un contador
contador descendente
O decimal),
la salida de préstamo
unidades (1) está conectada
conectada directamente
directamente a
préstamo (borrow) del contador
contador de unidades
la entrada
decenas (10). La entrada
entrada de cuenta
cuenta
entrada de cuenta
cuenta descendente
descendente del contador
contador de decenas
descendente
convierte en la entrada
entrada de reloj.
descendente del contador
contador de unidades
unidades (1) se convierte
El diagrama
para el contador
contador década
década 74192 se muestra
muestra
diagrama de tiempos
tiempos que da el fabricante
fabricante para
en la Figura
están las secuencias
borrado, carga
carga (preset),
(preset),
Figura 10.14. De izquierda
izquierda a derecha
derecha están
secuencias de borrado,
cuenta
formas de onda
onda que proporciona
proporciona el fabricante
fabricante
cuenta ascendente
ascendente y cuenta
cuenta descendente.
descendente. Las formas
sobre la operación
operación del CI.
dan más información
información sobre
Cl.
Borrad0-D!Borrad0-D!-_
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ __ _
......-+-+-+--1----------------....-+-+-+-1----------------~---------------­
.....-+-+_+-11
-"_
.....-+-+-+--1
~---------------~------------~--­
~----------------++_+--! r------------------- _
1
_ - - - - - - - " - - - - - - - - - -
D__
_ _ - - _ - - _ - - - - __ - - D
·_ -++_H ~---------------­
Cuenta ascendente
ascendente
Cuenta
Cuenta descendente
descendente
Cuenta
Salidas
Arrastre
Arrastre
Préstamo
Préstamo
101
~~
171
~~
Borrado
Preset
Borrado Preset
11
8
9
O
Il
211
2
~Cuenta
~
~Cuenta
~
ascendente
ascendente
I~ Il OCuenta9 8 _7711
J.--- descendente
Cuenta - - - descenden te
Secuencia:
(1)
(2)
(3)
(3)
(4)
Notas:
Notas:
entrada de borrado
borrado anula
anula las de carga,
La entrada
carga, datos
datos y de cuenta.
cuenta.
(a)
(a)
Poner las salidas a cero.
cero.
Poner
Cargar (preset) a siete BCD.
Cargar
Cuenta ascendente
ascendente ocho,
ocho, nueve,
nueve, arrastre,
Cuenta
arrastre, cero,
cero, uno
uno y dos.
dos .
Cuenta descendente
descendente uno
uno,, cero, arrastre
Cuenta
arrastre de la resta,
resta, nueve,
nueve, ocho
ocho y siete.
(b) Cuando
Cuando la cuenta
cuenta es ascendente,
ascendente, la entrada
(b)
entrada de cuenta
cuenta descendente
descendente debe estar
estar en ALTA;
cuando la cuenta
cuenta es descendente,
descendente, la entrada
cuando
entrada de cuenta
cuenta ascendente
ascendente debe estar
estar en ALTA.
Figura 10.14.
10.14.
Figura
cual
relo,
a la
CPo
MR
MR
( )
vcc
GN[
A
Datos
Datos
coni
Diagrama de
de tiempo del fabricante para
para el
74192 contador década
Diagrama
el el 74192
década
(Cortesía de National Semiconductor
Semiconductor Carp.)
Corp.)
(Cortesía
CONTADORES
275
Un segundo contador en forma el se da en la Figura 10.15. El diagrama de bloques del
contador binario de 4 bits TTL 7493 se muestra en la Figura 1O.15a. Observar el uso de
cuatro flip-flops JK en modo de conmutación. Las entradas CPo y CP¡ son entradas de
reloj. La salida normal Q del flip-flop de más a la izquierda, Figura 1O.15a, no está conectada
a la entrada de reloj del segundo FF. Para formar un contador de rizado de 4 bits mod-16,
(del O
unidantador
imal),
ente a
cuenta
Q
J
uestra
reset),
icante
Q
CPI
CPo
CPo
MRI
NC
MR2
Qo
NC
Q3
vcc
(9)
10 GND
NC
Ql
NC
= números de patilla
= patilla 5
GND = patilla 10
(a) Diagrama lógico
()
Vcc
(1Ljq3)
7
Entradas
de reset
Salidas
MRt
MRz
Qo
Qt
Qz
Q3
H
L
H
L
H
H
L
L
L
L
L
L
Reset
Cuenta
Cuenta
Cuenta
Cuenta
Cuenta
Cuenta
H = nivel de tensión ALTO
L = nivel de tensión BAJO
(e)
Tabla de selección de modo
Salidas
Salidas
Cuenta
O
1
2
3
••
4
5
6
7
Cuenta
Q3
Qz
Ql
Qo
L
L
L
L
L
L
L
L
L
L
L
L
H
H
H
H
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
8
9
10
11
12
13
14
15
Q3
Qz
Ql
Qo
H
H
H
H
H
H
H
H
L
L
L
L
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
ti
H
H
H
Salida Qo conectada a CP 1·
a
(d) Secuencia de conteo para el contador binario de 4 bits
Figura 10.1 5.
Ql
Q2
Diagrama de patillas
(b)
Modo de
operación
9
8
el contador binario de 4 bits 7493.
276
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
se debe realizar
Figura 1O.15b),
realizar una
una conexión
conexión externa
externa desde
desde Qo hasta
hasta CP
CP,I (patilla
(patilla 12 a patilla
patilla 1, Figura
quedando CP
CPoo como
como la entrada
entrada de reloj del contador.
contador.
quedando
El el 7493 tiene
MR2)2) como
muestra la Figura
Figura 1O.15a.
tiene dos entradas
entradas de reset (MR
(MR, I y
Y MR
como muestra
1O.15a.
U na tabla
Bajo uso
uso
tabla de selección
selección de modo
modo para
para las entradas
entradas de reset
reset está en la Figura
Figura 1O.15c. Bajo
deben dejarse
(flotando). Las
normal,
normal, las entradas
entradas de reset
reset del el 7493 no deben
dejarse desconectadas
desconectadas (flotando).
patillas
modo de reset.
reset.
patillas de reset flotan
flotan en ALTA,
ALTA, lo que
que hace
hace que
que el el se ponga
ponga en el modo
Durante
puede contar.
asíncronas y
y
Durante el modo
modo reset, el el 7493 no puede
contar. Las entradas
entradas de reset
reset son
son asíncronas
-anulan ambos
'anulan
ambos relojes.
La tabla
7493
tabla de la Figura
Figura 1O.15d
1O.15d muestra
muestra la secuencia
secuencia de cuenta
cuenta binaria
binaria del el 7493
conectado
conexiones
conectado como
como contador
contador de rizado
rizado mod-16.
mod-16. Observar
Observar en la Figura
Figura 10.15b
10.15b las conexiones
inusuales de alimentación
alimentación (V
(Vcc
patilla 5 y GND
GND =
= patilla
patilla 10) en el el contador
inusuales
contador 7493.
7493.
cc == patilla
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
10.28. El CI
(descendente,
el 74192
74192 es un
un contador
contador ___ (binario,
(binario, década)
década) que
que cuenta
cuenta de forma
forma ___ (descendente,
ascendente,
ascendente, reversible).
reversible).
Solución:
Solución:
El CI 74192
dependiendo de la
74192 es un contador
contador década
década que
que cuenta
cuenta de forma
forma ascendente
ascendente o descendente
descendente dependiendo
entrada
utilice.
entrada de reloj que
que se utilice.
10.:
10.:
10.29.
salidas BCD
pulsos de reloj de
10.29. Listar
Listar las salidas
BeO del contador
contador CI
el 74192
74192 después
después de cada
cada uno
uno de los pulsos
entrada
entrada mostrados
mostrados en la Figura
Figura 10.16.
Solución:
Solución:
Acudir
74192 de la Figura
Figura 10.16
Acudir a las formas
formas de onda
onda de la Figura
Figura 10.14. Las salidas BCD
BCD del contador
contador CI 74192
son:
pulso
pulso a =
= 0000
0000 (la entrada
entrada de borrado
borrado anula
anula a las demás
demás entradas)
entradas)
pulso
pulso b =
= 0001 (pulsada
(pulsada entrada
entrada de cuenta
cuenta ascendente)
ascendente)
pulso
pulso e = 0010
0010 (cuenta
(cuenta ascendente)
ascendente)
datos se carga
carga en
en el
pulso d =
pulso
= 0101 (activada
(activada entrada
entrada de carga
carga con
con un BAJO;
BAJO; el 0101 de la entrada
entrada de datos
contador)
contador)
pulso
pulso e =
= O
O 100 (pulsada
(pulsada entrada
entrada de cuenta
cuenta descendente)
descendente)
pulso
= 0011 (cuenta
pulso
(cuenta descendente)
descendente)
pulso
pulso g = 0010
0010 (cuenta
(cuenta descendente)
descendente)
pulso h =
pulso
= 0001 (cuenta
(cuenta descendente)
descendente)
pulso ii =
pulso
= 0000
0000 (cuenta
(cuenta descendente)
descendente)
pulso
pulso j =
= 1001
1001 (la cuenta
cuenta descendente
descendente del contador
contador vuelve
vuelve al 1001 BCD)
BCD)
pulso
pulso k =
= 1000 (pulsada
(pulsada entrada
entrada de cuenta
cuenta descendente)
descendente)
pulso
pulso 1
I=
= 0111
O 111 (cuenta
(cuenta descendente)
descendente)
pulso
pulso m
In =
= 1000 (pulsada
(pulsada entrada
entrada de cuenta
cuenta ascendente)
ascendente)
pulso
pulso n =
= 1001
1001 (cuenta
(cuenta ascendente)
ascendente)
pulso
demás entradas)
pulso o =
= 0000
0000 (la entrada
entrada de borrado
borrado anula
anula a las demás
entradas)
.r
10.30.
salida de arrastre
arrastre
10.30. Se dice que
que los contadores
contadores se conectan
conectan en ___ (cascada,
(cascada, paralelo)
paralelo) cuando
cuando la salida
contador CI
el 74192
74192 se conecta
conecta a la entrada
entrada de reloj del siguiente
siguiente Cl.
el.
de un contador
Solución:
Solución:
Cuando la salida
salida de arra~tre
arra~tre de un CI 74192
74192 se conecta
conecta a la entrada
entrada CLK
CLK del siguiente
Cuando
siguiente CI, se dice que
que
los contadores
contadores están
están en cascada.
cascada.
10.:
CONTADORES
CONTADORES
277
lndicadores
Indicadores
de salida BCD
{¿
A Contador
Contador
Entradas {:
En'"d.,
datos 1
de datos
B reversible QD
e
-1.-0
W ----1
l..-0
~
~
Il¡
(
11______________
°
Figura 10.16.
10.16.
Figura
QAf--------J
QA
CLK
CLK
Descendente
Descendente
Qcl------'
Qc
QBI--------'
Q8
Carga
b
dente,
BCD
D
D
1
CLK
CLK
Préstamo
Préstamo
Arrastre
Arrastre
,.---tCLR CLR
(74192)
Entradas
Entradas
Problema del tren de pulsos del contador
contador reversible.
Problema
10.31.. El el
CI 7493
7493 es un
contador ___ (de rizado,
síncrono).
10.31..
un contador
rizado, síncrono).
Solución:
Solución:
7493 es un
contador de rizado.
El CI 7493
un contador
rizado.
o de la
10.32. Las entradas
entradas de reset
(MR¡ y MR
CI 7493 son entradas
entradas activas
activas en ___ (ALTA,
10.32.
reset (MR¡
MR2)2 ) en el el
(ALTA,
BAJA).
BAJA).
Solución:
Solución:
Véase la tabla
tabla de modo
modo de la Figura
Figura 1O.15c.
1O.15c. El CI 7493
7493 tiene
tiene las entradas
entradas activas
activas en ALTA.
ALTA.
Véase
10.33. Listar
Listar la salida
salida binaria
contador el
C17493,
después de la entrada
entrada de cada
cada uno
10.33.
binaria del contador
7493, después
uno de los pulsos
pulsos
Figura 10.17.
de reloj de la Figura
Solución:
Solución:
Acudir
Figura 10.15.
10.15. Las salidas
salidas binarias
contador CI 7493
7493 mostrado
mostrado en la Figura
Figura 10.17 son:
Acudir a la Figura
binarias del contador
pulso
(reset)
pulso
(cuenta ascendente)
ascendente) pulso
0110 (cuenta
(cuenta ascendente)
ascendente)
pulso d == 0011 (cuenta
pulso g == 0110
pulso a == 0000 (reset)
pulso
(cuenta ascendente)
ascendente)
pulso
(cuenta ascendente)
ascendente) pulso
(cuenta ascendente)
ascendente)
pulso e == 0100 (cuenta
pulso h == 0111 (cuenta
pulso b == 0001 (cuenta
pulso
(cuenta ascendente)
ascendente)
pulso
(cuenta ascendente)
ascendente) pulso
(cuenta ascendente)
ascendente)
pulso f == 0101 (cuenta
pulso ii == 1000 (cuenta
pulso c == 0010 (cuenta
Salida
Salida
binaria
binaria
+5 V
Entradas
Entradas
Reloj
14
2
____________
o________~r¡_
~
____________o
Q 11
II
Q
8
3 8
CP
CPoo
MR
MR
3 MR
Contador
tador
7493
Q2 .
Q2
Q¡1-'9
Q¡1-9_ _ __
Qo
12 -t--------'
Qor-I-=.2
CPI GND
astre
10
'ce que
Figura 10.17.
10.17.
Figura
-J
--J
Problema del tren de pulsos del contador.
Problema
278
TEORIA
PRINCIPIOS DIGITALES
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
DIGITALES
10.34. El contador
7493 de la Figura 10.17 está en el modo
contador el
CI7493
modo de _
_
durante
durante el pulso de reloj a.
a.
Solución:
Solución:
El Cl
CI 7493
7493 de la Figura
Figura 10.17 está
está en el modo
modo de reset
reset durante
durante el pulso
pulso de reloj a.
1
1
2
1
contador CI 7493 de la Figura 10.17 está en el modo
modo de _ _ durante
durante el pulso de reloj b.
10.35. El contador
Solución:
Solución:
El el 7493 de la Figura
Figura 10.17 está en el modo
modo de cuenta
cuenta durante
durante el pulso
pulso de reloj b.
13 2
12 2
10.6. CONTADORES
CONTADORES CON CI CMOS
CMOS
Existen
Existen comercialmente
comercialmente diversos
diversos contadores
contadores construidos
construidos como
como CI con
con tecnología
tecnología CMOS.
CMOS. En
esta
esta sección
sección se estudian
estudian dos contadores
contadores construidos
construidos como
como circuitos
circuitos integrados
integrados con
con tecnología
tecnología
CMOS.
CMOS. El primero
primero es un sencillo
sencillo contador
contador de rizado
rizado y el segundo
segundo un
un contador
contador reversible
reversible
síncrono
síncrono preinicializable
preinicializable más
más sofisticado.
sofisticado.
Los datos
primer contador
datos de los fabricantes
fabricantes para
para el primer
contador CMOS
CMOS se reproducen
reproducen en la
Figura 10.18. Un
Un diagrama
diagrama lógico (que
(que el fabricante
fabricante denomina
denomina diagrama
diagrama de funciones)
funciones) se
Figura
muestra en la Figura
Figura 10.18a
10.18a para
para el CI CMOS
CMOS 74HC393
74HC393 doble
doble contador
contador binario
binario de
de rizado
rizado
muestra
de
de 4 bits.
bits. En la Figura
Figura 1O.18c se muestra
muestra un
un diagrama
diagrama lógico más
más detallado
detallado de cada
cada contador
contador
rizado de 4 bits. Observar
Observar el uso de flip-flops
flip-flops T.
T. Las entradas
entradas de reloj (1
(1CP
2CP) son
son
CP y 2CP)
de rizado
disparadas
disparadas por
por flanco
flanco en la transición
transición del nivel
nivel ALTO
ALTO al BAJO
BAJO del pulso
pulso de reloj como
como
indica
indica la tabla
tabla de descripción
descripción de patillas
patillas de la Figura
Figura 1O.18b.
1O.18b. Las patillas
patillas de reset
reset (lMR
(lMR y
2MR)
maestro en el contador
entradas activas
2MR) del maestro
contador 74HC393
74HC393 son
son entradas
activas en el nivel
nivel ALTO.
ALTO. Las
salidas
salidas del flip-flop
flip-flop del contador
contador se etiquetan
etiquetan desde
desde Qo hasta
hasta Q3, siendo
siendo Qo el LSB, mientras
mientras
que
que Q3 contiene
contiene el MSB del número
número binario
binario de 4 bits. El doble
doble contador
contador binario
binario de 4 bits
bits
74HC393 está
está empaquetado
empaquetado en un
un CI DIP
DIP de 14 patillas,
patillas, como
como se ilustra
ilustra en la Figura
Figura 10. 18d.
74HC393
El contador
fuente de alimentación
contador 74HC393
74HC393 requiere
requiere una
una fuente
alimentación de 5 V dc.
de,
El segundo
síncrono
segundo contador
contador CMOS
CMOS a estudiar
estudiar es el CI
CI 74HC193,
74HC193, contador
contador reversible
reversible sincrono
de 4 bits
bits preinicializable.
Detalles del contador
contador 74HC193
74HC193 se encuentran
encuentran en las hojas
hojas de
de
preinicializable. Detalles
datos
fabricante en la Figura
datos del fabricante
Figura 10.19. Un
Un diagrama
diagrama de funciones
funciones y la tabla
tabla de descripción
descripción
19a, by
de patillas
patillas del contador
contador 74HC193
74HC193 se muestran
muestran en la Figura
Figura 10.
10.19a,
by c.
c. El contador
contador 74HC193
74HC193
tiene
tiene dos entradas
entradas de reloj disparadas
disparadas por
por flanco
flanco (CPu
(CPu y CPD)) que
que operan
operan en la transición
transición
del nivel BAJO
BAJO al ALTO
ALTO del pulso
pulso de reloj. Una
Una entrada
entrada de reloj se usa para
para la cuenta
cuenta
ascendente
ascendente (CPu),
(CPu), mientras
mientras que
que la otra
otra se usa para
para la cuenta
cuenta descendente
descendente (CPDD).). Cuando
Cuando se
usa la entrada
entrada (CPu)
(CPu) de cuenta
cuenta ascendente
ascendente para
para implementar
implementar un
un contador
contador ascendente,
ascendente, la
patilla
patilla (CP
(CPDD) ) de la cuenta
cuenta descendente
descendente debe
debe conectarse
conectarse al nivel
nivel ALTO
ALTO o + 5 V.
Una
tabla de verdad
modos de operación
Una tabla
verdad que
que detalla
detalla los modos
operación del contador
contador CMOS
CMOS 74HC193
74HC193
se da
modo reset
borra asíncronamente
da en la Figura
Figura 10. 19d.
19d. El modo
reset borra
asíncronamente las salidas
salidas (Q3, Q2, Q¡ y Qo)
al binario
binario 0000.
0000. La patilla
patilla de reset
reset (MR)
(MR) es una
una entrada
entrada activa
activa en el nivel
nivel ALTO
ALTO que
que
La entrada
elimina
elimina las demás
demás entradas
entradas (tales
(tales como
como la de carga,
carga, cuenta
cuenta y datos).
datos). La
entrada de reset
reset
(MR)
(MR) se activa
activa con
con un
un nivel
nivel ALTO
ALTO de corta
corta duración
duración en la parte
parte izquierda
izquierda del diagrama
diagrama de
formas
formas de onda
onda de la Figura
Figura 10.1ge
10.1ge cuando
cuando pone
pone todos
todos los flip-flops
flip-flops a O. Las entradas
entradas de
D33))
carga
carga en paralelo
paralelo en el contador
contador CI 74HC193
74HC193 incluyen
incluyen las cuatro
cuatro patillas
patillas de datos
datos (Do a D
patilla de carga
carga en paralelo
paralelo (PL). Las entradas
entradas de carga
carga en paralelo
paralelo se utilizan
utilizan para
para
y la patilla
preinicializar
preinicializar el contador
contador a cualquier
cualquier cuenta
cuenta de 4 bits. En el diagrama
diagrama de la Figura
Figura 1O.1ge
1O.1ge
Figl
nes
se r
la o
DI
(Fig
al r
asee
Dur
las
utili
bits
y p
I
con
alin
CONTADORES
de reloj a.
1
2
lMR
de reloj b.
13
lQo
3
Contador lQ)
binario
de rizado lQ2
de 4 bits lQ)
4
-
lep
2Qo
2ep
5
DESCRIPCION DE PATILLAS
6
11
Contador 2Q) 10
binario
de rizado 2Q2 9
de 4 bits 2Q) 8
12 2MR
PATILLAS NUM.
SIMBOLO
NOMBRE y FUNCION
l. 13
2, 12
3,4,5,6
11, 10,9,8
ICP,2CP
IMR,2MR
entradas de reloj (ALTA a BAJA, disparada por flanco)
entradas asíncronas de reset maestro (activas en ALTA)
salidas del flip-flop
7
14
IQo a lQ)
2Qo a 2Q)
GND
Vcc
tierra (O V)
tensión de alimentación positiva
(b)
(a)
lep
14
Vcc
2
13
2ep
1Qo
3
12 2MR
1Q)
4
1Q2
1MR
n en la
iones) se
e rizado
contador
CP) son
oj como
(lMR Y
TO. Las
mientras
de 4 bits
1O.l8d.
279
ep
393
11
2Qo
5
10
2Q)
1Q3
6
9
2Q2
GND
7
8
2Q}
MR
(/
Qo
Q)
(c)
Q2
Q3
(d)
Figura 10.18. el eMOS doble contador binario de 4 bits (74He393). (a) Diagrama de funciones. (b) Descripción de patillas. (e) Diagrama lógico detallado. (d) Diagrama de patillas. (Cortesía
de Signetics Corporation.)
ansición
a cuenta
ando se
dente, la
4HC193
QI y Qo)
TO que
de reset
ama de
radas de
o a D3)
an para
a 1O.1ge
se muestra una secuencia de preinicializacion y PL activado con un nivel BAJO. Durante
la operación de carga en paralelo, la información binaria de las entradas de datos (D3, D2,
DI Y Do) es transferida asíncronamente a las salidas (Q3, Q2, QI y Qo). En este ejemplo
(Fig. 1O.1ge), el binario 1101 se carga en el contador. La entrada de reset (MR) debe estar
al nivel BAJO durante la operación de carga en paralelo. Secuencias típicas de cuenta
ascendente y descendente se muestran en el diagrama de formas de onda de la Figura 10.1ge.
Durante las secuencias de cuenta ascendente y descendente, pueden observarse las salidas de
las operaciones de arrastre (TCu) y préstamo (TCD). Estas salidas de arrastre y préstamo se
utilizan cuando se conectan en cascada contadores (para obtener dispositivos de 8, 12 ó 16
bits) bien como contadores ascendentes o descendentes. Observar que las salidas de arrastre
y préstamo (TCu y TCD) generan un pulso negativo para un arrastre o un préstamo. El
contador 74HC193 está ubicado en un DIP de 16 patillas y opera con una fuente de
alimentación de 5 V de.
280
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
DESCRIPClON
PATILLAS
DE PATILLAS
NUM.
SIMBOLO
NOMBRE
Y FUNCION
1I
3. 2.6.7
4
S
8
11
Pi
12
Tct
GND
13
Ten
14
,HR
15, 1. 10,9
16
Do3
(a)
D,
Vcc
Q,
Do
Qo
MR
BAJO)
entradas de datos
tensión de alimentación
positiva
por flanco
disparada
(b)
SALIDAS
ENTRADAS
Te
MR
PL
H
X
X
H
X
X
L
L
X
L
L
L
L
L
L
cuenta ascendente
L
cuenta descendente
L
MODO
l,
Pi
Q,
10.3
ALTA)
o,
V("(
.• BAJA a ALTA.
10.3
terminal de salida de cuenta ascendente
(arrastre) (activa en BAJA)
terminal de salida de cuenta descendente
(préstamo) (activa en BAJA)
entradas asíncronas de reset maestro (activa en
Ten
CP("
salidas del flip-flop
entrada de reloj de cuenta descendente"
entrada de reloj de cuenta ascendente"
tierra (O V)
entrada astncrona de carga paralelo (activa en
QOaQ.l
CPn
CP,
DE OPERACION
rcsct (borrado)
CP("
10.:
-
Do
D,
D,
D,
Qo
Q,
Q,
Q,
TCc
L
X
X
X
X
L
L
L
L
H
H
X
X
X
X
L
L
L
L
H
H
L
L
L
L
L
L
L
L
L
H
L
X
H
L
L
L
L
L
L
L
H
H
L
X
H
H
H
H
H
H
H
H
L
H
H
X
H
H
H
H
H
H
H
H
H
H
H
T
H
X
X
X
X
cuenta ascendente
H'
H
H
H
T
X
X
X
X
cuenta descendente
H
H"
CPJ)
Ten
L
D,
Q,
D,
, GND
carga
paralela
7Z83712
(e)
*7I1 = CPt en terminal de cuenta ascendente (HHHH)
**TC/I = CP" en terminal de cuenta descendente (LLLL)
L
10.:
H = nivel de tensión ALTO
L
nivel de tensión BAJO
X = irrelevante
t = transiciones de reloj BAJA a ALTA
=
(d)
MR"I
-.fl~
lOA
_
.-+-+-+-+1
_
:=
:~ -+-+-+--+~
r++-+-+-== ==
- ==
- ==
- ==
- ==
- ==
- ==
- ==
- ==
- ==
- - ==
- ==
- ==
- ==
- ==
-- ==
r------------------
0+-1--+1== = = == = ==== = = = = = = =
(1) Borrado (olear) anula carga. datos y entradas de control.
(2) En cuenta ascendente la entrada de reloj
de cuenta descendente (CP/~ debe estar en
ALTO. en cuenta descendente la entrada
de reloj de cuenta ascendente (CPc) debe
estar en ALTA.
Secuencia
1O.~
Borrado (salidas de rcset a cero);
carga (preset) el binano trece;
cuenta ascendente a catorce, quince
terminal cuenta ascendente, cero, uno y
dos;
cuenta descendente a uno, cero
terminal de cuenta descendente quince,
catorce y trece
Q,
Q,
Q, --
Té"-+-1-+-1--+---,
13
14
15
O
O
CUENTA
(BORRADO)
ASCENDENTE
15
14
13
10.'
CUENTA
DESCENDENTE
(e)
Figura 10.19. el eMOS (74He193) contador reversible síncrono preinicializable de 4 bits,
(a) Diagrama de funciones, (b) Descripciones de patillas, (e) Diagrama de patillas. (d) Tabla de
verdad, (e) Borrado, preset y secuencia de cuenta, (Cortesía de Signetics Corporation.)
..
CONTADORES
CONTADORES
281
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
10.36. Acudir
Acudir a la Figura
Figura 10.18. El Cl74HC393
CI74HC393
contiene ___ (uno,
(uno, dos,
dos, cuatro)
cuatro) contadores
contadores
10.36.
contiene
binarios ___ (de rizado,
rizado, síncronos)
síncronos) de 4 bits en un
un único
único encapsulamiento
encapsulamiento DIP.
DIP.
binarios
Solución:
Solución:
El CI 74HC393
contiene dos contadores
74HC393 contiene
contadores de rizado
rizado binarios
binarios de 4 bits.
10.37.
10.37. Acudir
Acudir a la Figura
Figura 10.18. Las entradas
entradas de reloj a los contadores
contadores 74HC393
74HC393 son disparadas
disparadas por
por
___
(flanco,
___
(flanco, nivel) en el flanco
flanco ___ (ALTO
(ALTO a BAJO,
BAJO, BAJO
BAJO a ALTO)
ALTO) del pulso
pulso de reloj.
Solución:
Solución:
Véase Figura
Figura 1O.18b.
10.18b. Las entradas
entradas de reloj a los contadores
contadores 74HC393
74HC393 son disparadas
disparadas por
por flanco
flanco en el
flanco
flanco ALTO
ALTO a BAJO
BAJO del
del pulso
pulso de reloj.
10.38.
Figura 10.18.
10.38. Acudir
Acudir a la Figura
10.18. Cada
Cada contador
contador CI 74HC393
74HC393 contiene
contiene _ __ (tres
(tres flip-flops
flip-flops D
D,, cuatro
cuatro
flip-flops
flip-flops T).
Solución:
Solución:
Véase Figura
Figura 10.18c. Cada
Cada contador
contador del CI 74HC393
74HC393 contiene
contiene cuatro
cuatro flip-flops.
flip-flops.
10.39. Acudir
Acudir a la Figura
Figura 10.18. Las patillas
patillas de reset del contador
contador 74HC393
74HC393 son entradas
entradas activas
activas en
10.39.
el nivel ___ _ (ALTO,
(ALTO, BAJO).
BAJO).
Solución:
Solución:
Véase Figura
M R y 2MR)
vas en
Figura 10.18b.
1O.18b. Las patillas
patillas de reset
reset (l
(lMR
2MR) del contador
contador 74HC393
74HC393 son entradas
entradas acti
activas
nivel ALTO.
ALTO.
el nivel
10.40.
Acudir a la Figura
10.40. Acudir
Figura 10.18. La secuencia
secuencia normal
normal de cuenta
cuenta de un
un contador
contador de 4 bits (74HC393)
(74HC393)
0000 hasta
hasta ___ en binario.
binario.
iría de 0000
Solución:
Solución:
La secuencia
secuencia normal
normal de cuenta
cuenta del contador
contador de 4 bits
bits (74HC393)
(74HC393) iría de 0000
000022 a 1111
11112,
con los pulsos
pulsos
2, y con
de reloj se seguiría
seguiría realizando
realizando el ciclo 0000,
0000, 0001
000 1,, etc.
10.41. Dibujar
Dibujar las conexiones
conexiones del contador
contador binario
binario para
para que
que opere
opere como
como un contador
contador década
década (mod(mod-IO).
10.41.
IO).
Usar
una puerta
Usar un
un contador
contador 74HC393
74HC393 de 4 bits
bits y una
puerta AND
AND de dos entradas.
entradas.
Solución:
Solución:
Un método
método de convertir
convertir un contador
contador binario
binario de 4 bits en un contador
contador década
década usando
usando el CI 74HC393
74HC393 se
Un
muestra en la Figura
Figura 10.20.
muestra
10.42. El CI
Cl74HCI93
describe como
como un
un contador
contador reversible
reversible síncrono
síncrono preinicializable
preinicializable de _ __
10.42.
74HC 193 se describe
fabricado utilizando
utilizando tecnología
tecnología ___ (TTL,
(TTL, CMOS).
CMOS).
(4, 8) bits fabricado
Solución:
Solución:
describe como
como un contador
contador reversible
reversible síncrono
síncrono preinicializable
preinicializable de 4 bits
bits fabricado
fabricado
El CI 74HCI93
74HCI93 se describe
utilizando tecnología
tecnología CMOS.
CMOS.
utilizando
10.43. Acudir
Acudir a la Figura
Figura 10.19. ¿Por
¿Por qué
qué el contador
contador 74HC193
74HC193 tiene
tiene dos entradas
entradas de reloj?
10.43.
Solución:
Solución:
contador 74HCI93
74HCI93 tiene
tiene las entradas
entradas de reloj CPu
CPu (cuenta
(cuenta ascendente)
(cuenta descendente).
descendente).
El contador
ascendente) y CPDD (cuenta
La patilla
patilla CPu
CPu se utiliza
diseño necesita
necesita un contador
contador ascendente
ascendente o la entrada
entrada CPDD cuando
cuando se está
utiliza si el diseño
utilizando un contador
contador descendente.
descendente. Las dos entradas
entradas de reloj hacen
hacen al contador
contador 74HCI93
74HCI93 un el
CI másmásutilizando
versátil.
versátil.
e 4 bits.
Tabla de
tion.)
..
282
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Salida binaria
+5V
8
4
2
Vcc
Q3
Contador
Q2
Entrada de reloj
Q¡
CP
Qo
(74HC393)
MR
GND
-=-
Figura 10.20.
Circuito contador década (mod-10).
10.44. Acudir a la Figura 10.19. La patilla
(carga en paralelo, reset) es una entrada asíncrona
activada en el nivel ALTO que hace que la salida del contador 74HC193 se ponga a 0000
cuando se activa.
~
.
Solución:
La patilla de reset (MR) es una entrada asíncrona activa en el nivel ALTO que hace que la salida del
contador 74HCI93 se ponga a 0000 cuando se activa.
10.45. Dibujar un contador mod-6 que tenga la secuencia de cuenta 001, 010, 011, 100, 101, 110,
001, 010, etc. Este es el tipo de contador que puede utilizarse para simular el papel de un
dado en un juego de dados. Utilizar el CI 74HC193 y una puerta NAND de tres entradas.
Solución:
Véase Figura 10.21.
10.46. Acudir a la Figura 10.22. En este circuito el CI 74HC193 tiene conexiones para que funcione
como un contador mod(número).
Solución:
El CI 74HCI93 tiene conexiones para que funcione como un contador mod-1O (década) en el circuito
de la Figura 10.22.
10.47. Acudir a la Figura 10.22. Listar el modo de operación durante cada pulso
carga en paralelo, cuenta ascendente o cuenta descendente.)
Solución:
pulso a = carga en paralelo
pulsos b a J = cuenta ascendente
a af (Usar respuestas
1
283
CONTADORES
v
J
+5V
4
I
2
Contador
Entradas
o
D,
----IDo
Reloj
+5V---O
CPD
(74HC193)
MR
,Figura 10.21.
GND
Un circuito contador mod-6 (cuenta de 1 a 6).
asíncrona
ga a 0000
Salida binaria
+5V
8
-
la salida del
~
, 101, 110,
pel de un
tradas.
O
PL
D3
Vcc
Q3
Contador
Qz
Dz
Entradas
QI
DI
Do
+5V
Qo
CPD
(74HC193)
e funcione
~
CPu
MR
GND
-=-
n el circuito
respuestas
Figura 10.22.
Problema del tren de pulsos del contador.
4
2
284
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
cc
19
10.48. Acudir a la Figura 10.22. Listar la salida binaria del contador 74HCl93 después de cada pulso
aaf.
pl
Solución:
La salida binaria
pulso
pulso
pulso
pulso
pulso
pulso
del contador
década
a = 0111 (carga en paralelo
b = 1000
e
de la Figura
10.22 después
de cada pulso es como
sigue:
E
di
a 0111)
el
= 1001
c(
di
u
d = 0000 (reset a 0000)
e = 000 I
f=
0010
61
10.7.
Pl
DIVISION DE FRECUENCIA: EL RELOJ DIGITAL
Z,
61
La idea de utilizar un contador para dividir frecuencias se introdujo en la Sección 10.2. Se
mencionó que para el contador de 4 bits de la Figura 10.2a la salida A se podría considerar
o
P
SALIDA
el
-,
L
t
t
1/
11 •
Decodificador/
excitador
t
t
Acumulador
de cuenta
0-23
O /1
t
t
t
Decodificador
excitador
/
Decodificador/
excitador
t
t
t
Acumulador
de cuenta
t
t
Acumulador
de cuenta
O-59
O-59
I pulso/
minuto
l pulso/
segundo
de frecuencia
ENT RADAS
Divide
por 60
I
60 Hz.
~I
~2:a------~
Cerrado
= inicialización
Figura 10.23.
Segundos
Divide
por 60
Minutos
Divide
por 60
Horas
~
~
ascendente
SI
P
/1
• /1
•
o o o
• L1
I pulso/
hora
Divisores
c(
Segundos
Minutos
Horas
rápida
Diagrama de bloques de un reloj digital (Roger L. Tokhelm, Digital Electronics,
3." ed., McGraw-Hill, Nueva York, 1990.)
•
\
----~--~~~~~~---------------------------------------------------------CONTADORES
285
\,¿.
a pulso
0.2. Se
siderar
.\
como una salida dividida por 2, porque divide por 2 la frecuencia del reloj de entrada. De
igual forma, B (Fig. 10.2) puede servir como salida dividida por 4, C es una salida dividida
por 7 y D es una salida cuya frecuencia aparece dividida por 16.
En la Figura 10.23 se esboza un sistema digital que hace uso extensivo de contadores.
El reloj digital utiliza los contadores como divisores de frecuencia (véase la sección interior
de la figura). Todos los contadores de la Figura 10.23 se utilizan como acumuladores de
cuentas. La tarea de los acumuladores de cuentas es contar los pulsos de entrada y sirve
como memoria, temporalmente, mientras se pasa la hora actual, a través de los decodificadores, a los visualizadores de hora. El diagrama de bloques de la Figura 10.23 representa
un reloj digital de 24 horas y 6 dígitos.
La entrada a los divisores de frecuencia de la Figura 10.23 es una onda cuadrada de
60 Hz. Los bloques «divide por 60» pueden construirse utilizando un contador «divide
por 6» conectado a un contador «divide por 10». Un diagrama de bloques de esta organización se da en la Figura 10.24a. El contador divide por 6, a la izquierda, transforma los
60 Hz en 10 Hz. El contador divide por 10, a la derecha, transforma los 10 Hz en 1 Hz,
o 1 pulso por segundo. En la FiguralO.24b
se muestra implementado el bloque divide
por 60, utilizando el 7493.
El contador divide por 10 de la Figura 1O.24b se implementa haciendo primero una
conexión externa entre Qo y CP,. Esto convierte el el 7493 en un contador binario de 4 bits.
Segundo, el el debe convertirse en una década o contador en mod-l0, para ello hay que
poner las salidas del contador a
cuando aparezca por primera vez el binario 1010. La
°
+por 60
Contador
..n.nJ'1..
+por 610Hz
••• .1lI1I1M..
60 Hz
(a)
Entrad a
60 Hz
.nnn..
+5 V
15
Vcc
15
Q3
...l
MR
(b)
¡
2
1Hz
IL
Diagramas de bloque
+5 V
Q2
1 _ -;.-por 6
CP¡
---.-1 MR
Contador
-i- por 10
11
8
>--
(7493)
GND
.lO
10 Hz
14
CPo
Vcc
Salida
Q3 11
-e-por 10
r---
Q¡ ~
2
MR
Q ~
¡ (7493)
o
3
MR2
I>CP¡ GND
'T
~O
Construcción de un diagrama utilizando contadores 7493
ronics.
Figura 10.24.
Contador divide por 60.
1Hz
286
TEORIA
PRINCIPIOS DIGIT
DIGITALES
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
ALES
4JJ
•
los
puesta
dos entradas
reset del C17493.
puesta a O se hace
hace conectando
conectando las salidas
salidas Q3 y Q¡ a las dos
entradas de reset
C17493.
ALTO, las salidas
contador se ponen
ponen a O.
Cuando
Cuando Q3
Q3 =
= Q¡ =
= nivel ALTO,
salidas del contador
El
Figura 10.8.
El contador
contador divide
divide por
por 6 de la Figura
Figura 1O.24b se conecta
conecta como
como la unidad
unidad de la Figura
El primer
flip-flop del CI7493
utiliza, por
por ello,
primerflip-flop
CI7493 no se utiliza,
ello, ep¡
CP¡ se convierte
convierte en la entrada
entrada de reloj
del contador
contador divide
divide por
por 6.
Los acumuladores
bloques, del reloj digital
digital de la
acumuladores de cuentas
cuentas de O a 59, del diagrama
diagrama de bloques,
Un diagrama
bloques que
que muestra
muestra más
más
Figura
Figura 10.23,
10.23, son
son realmente
realmente dos contadores.
contadores. Un
diagrama de bloques
detalles
cuenta de segundos
detalles de la sección
sección visualizadores/decodificadores/acumuladores
visualizadores/decodificadores/acumuladores
de la cuenta
segundos
década (mod-lO)
para acumular
aparece
aparece en la Figura
Figura 10.25
10.25.. Se necesita
necesita un
un contador
contador década
(mod-lO) para
acumular las
unidades
controlado directamente
directamente por
por la
unidades (1) de los segundos.
segundos. Este
Este contador
contador década
década está
está controlado
por 60. Como
hace
salida
salida del primer
primer divisor
divisor de frecuencia
frecuencia de divide
divide por
Como el contador
contador década
década hace
secuencias
pulso «de arrastre»
secuencias de 9 a O,
O, genera
genera un pulso
arrastre» que
que se envía
envía a las decenas
decenas (lO)
(10) del
contador
decodificadores/excitadores sirven
para decodificar
contador mod-6
mod-6 de segundos.
segundos. Los
Los decodificadoresjexcitadores
sirven para
decodificar la
salida
salida BCD
BCD al visualizador
visualizador de siete
siete segmentos.
segmentos.
horas de la Figura
Figura 10.23 están
Los acumuladores
minutos y de las horas
acumuladores de las cuentas
cuentas de los minutos
están
conectados
que cuenta
cuenta
conectados de forma
forma análoga
análoga. .al acumulador
acumulador de los segundos.
segundos. El acumulador
acumulador que
segu
yur
10.4'
10.5
Segundos
Segundos
Decenas
Decenas
1 ,
1_'
DecodiDecodiíicador/
ficador/
excitador
excitador
Acumuladores
Acumuladores
de cuenta
cuenta
421
Unidades
Unidades
10.5
1I II
I I
'-'
•
DecodiDecodificador/
ficador/
excitador
excitador
842
I
Contador
Contador
mod-6
mod-6
Contador
Contador
década
década
CLK
CLK
CLK
I pulso/
pulso/
10.5
10 segundos
segundos ·
J""'l...J""L
J'""'l.J""'L
Del divisor
divisor de frecuencia
frecuencia _--------Del
I pulso/segundo
pulso/segundo
_---------....1....•
Figura 10.25.
10.25.
Figura
Diagrama de bloques detallado del
la cuenta
Diagrama
del acumulador de la
cuenta
de segundos del reloj digital.
10.5
-
---------------------------------------------------------------------------------~
CONTADORES
CONTADORES
7493.
10.8.
reloj
287
287
los minutos
minutos consta
una década
un contador
acumulador de
consta de una
década y un
contador en mod-6
mod-6 (como
(como el acumulador
que cuenta
horas debe
una década
segundos).
segundos). Sin embargo,
embargo, el acumulador
acumulador que
cuenta las horas
debe constar
constar de una
década
y un
un contador
mod-3 (o contador
mod-2 para
para un reloj
reloj de 12 horas).
horas).
contador mod-3
contador mod-2
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
de la
más
ndos
r las
or la
hace
) del
ar la
están
enta
10.49. El bloque
divide por
digital de la Figura
construirse utilizando
10.49.
bloque divide
por 60 del reloj digital
Figura 10.23 podría
podría construirse
utilizando
dos _ __
dos
o
o
Solución:
Solución:
Véase
divide por
Figura 10.23 podría
construirse utilizando
contabloque divide
por 60 de la Figura
podría construirse
utilizando dos contaVéase Figura
Figura 10.24. El bloque
dores.
dores.
10.50. El acumulador
acumulador de las cuentas
cuentas de O a 59 del reloj digital
digital de la Figura
Figura 10.23 podría
construirse
10.50.
podría construirse
utilizando ___ .
utilizando
Solución:
Solución:
Véase
acumulador de cuenta
O a 59 mostrado
construirse
cuenta de O
mostrado en la Figura
Figura 10.23 podría
podría construirse
Véase Figura
Figura 10.25. El acumulador
utilizando
dos contadores.
contadores.
utilizando dos
10.51. Dibujar
diagrama de contadores,
década y mod-6,
conectados para
formar el acumulador
acumulador
10.51.
Dibujar un
un diagrama
contadores, década
mod-6, conectados
para formar
cuentas, mostrado
dos el
el 7493.
7493.
de cuentas,
mostrado en la Figura
Figura 10.25. Utilizar
Utilizar dos
Solución:
Solución:
Véase
10.26.
Véase Figura
Figura 10.26.
8 4
2
Contador
Contador
mod-6
Contador
Contador
década
década
(7493)
(7493)
(7493)
(7493)
MR I --- MR
MR
2ICPOCP¡
MR
2 CPOCP¡
CP¡
¡¡
~
~
Arrastre
Arrastre
Vcc
GND
GND
=
=
=
=
patilla
patilla 5
patilla
10
patilla 10
Entrada
-...J
Entrada _ _ _----....J
10.26.
Conexiones del
del circuito acumulador
acumulador
Figura 10.26.
Conexiones
de las
las cuentas
cuentas de O a 59
59..
de
10.52. Dibujar
diagrama del divisor
divisor de frecuencia
frecuencia divide
divide por
por 60 mostrado
10.52.
Dibujar el diagrama
mostrado en la Figura
Figura 10.23.
Utilizar
el 7493.
7493.
Utilizar dos
dos el
Solución:
Solución:
Véase
Véase Figura
Figura 10.24b.
10.53. ¿Por
¿Por qué
qué se utiliza
CP,I del el
el 7493 como
como entrada
entrada de reloj del contador
contador divide
divide por
10.53.
utiliza la patilla
patilla CP
por 6,
mientras
que el contador
contador década
década utiliza
CPoa como
como entrada
entrada de reloj?
utiliza la patilla
patilla CP
mientras que
288
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
10.(
Solución:
Solución:
Acudir a la Figura
por 6 utiliza
utiliza sólo tres flip-flops
Acudir
Figura IO.15a.
IO.15a. El contador
contador divide
divide por
flip-flops JK
JK mostrados
mostrados a la derecha
derecha
utiliza la patilla
patilla CPI
utiliza los cuatro
de la Figura
Figura 1O.15a y utiliza
CPt como
como entrada
entrada de reloj. El contador
contador década
década utiliza
cuatro flipel 7493
7493 Y
y utiliza
utiliza la patilla
patilla CP
CPoo como
como entrada
entrada de reloj.
flops del CI
10.(
PROBLEMAS
PROBLEMAS SUPLEMENTARIOS
SUPLEMENTARIOS
10.1
10.54.
Un contador
10.54. Un
contador que
que cuenta
cuenta de O a 4 se denomina
denomina contador
contador modmod- ___ .
Res.
10.1
5.
10.55. Dibujar
Dibujar un
diagrama lógico de un
contador de rizado
rizado de 5 bits
cinco flip-flops
flip-flops JK.
10.55.
un diagrama
un contador
bits utilizando
utilizando cinco
JK.
Véase
Véase Figura
Figura 10.27.
Res.
10.'
10.'
10.
Q
J
J
FFI
CLK
CLK
En
trada
Entrada
de reloj
Q
FF2
CLK
CLK
K
K
J
FF3
CLK
K
Q
J
FF4
CLK
CLK
K
Q
J
Q
FF5
CLK
CLK
•
10.
K
10.
10.27.
Figura 10.27.
Contador ascendente
ascendente de
de rizado
rizado de
de 5 bits
bits..
Contador
10.
10.56. La máxima
máxima cuenta
cuenta binaria
contador de 5 bits
(número binario),
que es igual
igual
10.56.
binaria de un contador
bits es ~
~ (número
binario), que
decimal.
a~
~ en decimal.
Res.
Res.
(a) 1111
1111, ,
(a)
(b) 31.
(b)
10.57. En un
contador de 4 bits,
FF4 se diseña
diseña habitualmente
habitualmente como
como el contador
contador del ___ (LSB,
10.57.
un contador
bits, FF4
MSB).
Res.
MSB (bit
más significativo).
(bit más
significativo).
10.58.
pulso de reloj 8, ¿cuántos
10.58. Acudir
Acudir a la Figura
Figura 10.3. En la transición
transición H a L del pulso
¿cuántos flip-flops
flip-flops
conmutan?
conmutan?
Res.
10,
Sólo conmuta
conmuta FFl.
FFI.
Sólo
10.60. Acudir
Acudir a la Figura
Figura 10.3. Con
Con el pulso
en ALTA,
ALTA, ¿cuál
¿cuál es el estado
estado de cada
cada flip10.60.
pulso de reloj 16 en
flap?
flop?
Res.
10,
Los cuatro.
cuatro.
10.59. Acudir
Acudir a la Figura
Figura 10.3. En el flanco
flanco posterior
¿qué flip-flop(s)
flip-flop(s) conmuta(n)?
conmuta(n)?
10.59.
posterior del pulso
pulso de reloj 15, ¿qué
Res.
10.
Los cuatro
ALTA).
cuatro flip-flops
flip-flops están
están en set (las salidas
salidas Q están
están en ALTA).
10
CONTADORES
CONTADORES
la derecha
uatroflip-
289
289
10.61. Acudir
Acudir a la Figura
Figura 10.3. Después
Después del flanco
flanco posterior
posterior del pulso
pulso de reloj 16, la cuenta
cuenta binaria
binaria
10.61.
es ~
(número
binario) y los cuatro
cuatro flip-flops
(reset,
~
(número binario)
flip-flops están
están en ~
~
(reset, set).
Res.
(a) 0000,
b) reset.
reset.
R es. (a)
b)
10.62.
hace conmutar?
10.62. Acudir
Acudir a la Figura
Figura 10.3. ¿Qué
¿Qué flip-flop
flip-flop afecta
afecta a FF4
FF4 y lo hace
conmutar?
Res. La salida Q de FF3 está conectada a la entrada CLK de FF4 y
y hace que conmute cuando el pulso va
del nivel
nivel ALTO al BAJO.
BAJO.
10.63. Acudir
Acudir a la Figura
Figura 10.5. ¿Cuál
¿Cuál es la cuenta
cuenta binaria
binaria después
después del pulso
pulso 4?
10.63.
Res.
100.
10.64. Acudir
Acudir a la Figura
Figura 10.5. La salida
salida Q
Q de FF2
irá, de nuevo,
nuevo, al nivel ALTO
ALTO en el flanco
flanco posterior
posterior
10.64.
FF2 irá,
del pulso
pulso de reloj ___ .
ops JK.
Res.
Res.
6.
10.65.
nivel ALTO
10.65. Acudir
Acudir a la Figura
Figura 10.5. La salida
salida de FFl
FFl irá al nivel
ALTO en el flanco
flanco ___ (anterior,
(anterior,
posterior) del pulso
posterior)
pulso de reloj 5.
Res.
posterior.
R
es. posterior.
10.66.
10.66. Acudir
Acudir a la Figura
Figura 10.5. Después
Después del pulso
pulso 7, FF
FFll está en ___ (reset,
(reset, set), FF2 en _ __
(reset, set) y FF3
FF3 en ___ (reset, set).
set).
(reset,
Res. Todos los flip-flops
Res.
flip-flops están en set (Q == 1).
aria
10.67. Acudir
Figura 10.5. ¿Qué flip-flop(s) conmuta(n)
conmuta(n) en la transición
transición H a L del pulso de reloj 7?
10.67.
Acudir a la Figura
Res.
FFI.
Res. Sólo conmuta FFl.
10.68. Acudir
Acudir a la Figura
Figura 10.5. La cuenta
cuenta binaria
binaria después
después del pulso
pulso de reloj 9 será ___ .
10.68.
Res.
001.
10.69.
10.69. El contador
contador ___ (paralelo,
(paralelo, de rizado)
rizado) es un
un ejemplo
ejemplo de dispositivo
dispositivo síncrono.
síncrono.
Res. paralelo.
paralelo.
es igual
(LSB,
10.70.
10.70. Acudir
Acudir a la Figura
Figura 10.7. El hecho
hecho de que
que todos
todos los flip-flops
flip-flops conmuten
conmuten exactamente
exactamente al mismo
mismo
tiempo
tiempo (véanse
(véanse líneas
líneas sombreadas)
sombreadas) significa
significa que
que este diagrama
diagrama de tiempo
tiempo es para
para un contador
contador
___
(asíncrono,
___
(asíncrono, síncrono).
síncrono).
Res. síncrono.
Res.
10.71. Acudir
Acudir a la Figura
Figura 10.7. Cuando
Cuando el pulso
pulso de reloj 6 está en el nivel
nivel ALTO,
ALTO, FFl
FFl está en modo
modo
10.71.
de conmutación,
(mantenimiento,
modo de
conmutación, FF2
FF2 en modo
modo de ~
~
(mantenimiento, conmutación)
conmutación) y FF3
FF3 en modo
~
(mantenimiento,
~
(mantenimiento, conmutación).
conmutación).
R
es. (a)
(b)
Res.
(a) conmutación,
conmutación,
(b) mantenimiento.
flip-flops
10.72. El contador
contador ___ (paralelo,
(paralelo, de rizado)
dispositivo más
más complicado.
complicado.
10.72.
rizado) es el dispositivo
Res. paralelo.
10.73.
10.73. El bloque
bloque básico
básico para
para construir
construir circuitos
circuitos lógicos combinacionales
combinacionales es la puerta.
puerta. El bloque
bloque básico
para
para construir
construir circuitos
circuitos lógicos
lógicos secuenciales
secuenciales es el _ _ _ .
Res. flip-flop
flip-flop..
10.74.
nivel
10.74. Acudir
Acudir a la Figura
Figura 10.28.
10.28. La entrada
entrada de borrado
borrado (o reset)
reset) en el contador
contador se activa
activa por
por un nivel
__
(ALTO, BAJO).
BAJO).
_ _ (ALTO,
290
TEORIA
Res.
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
La entrada de borrado en el contador de la Figura 10.28 se activa por un nivel BAJO o O lógico. Esto
se simboliza por el circulito en la entrada de borrado.
10.
10.75. Listar la salida binaria del contador ascendente década después de cada uno de los pulsos de
reloj mostrados en la Figura 10.28.
Res.
pulso a = 0000
pulso b = 0001
pulso e = 0010
pulso d = 0011
10.76. Suponer que el contador de la Figura
salida binaria después de cada pulso de
Res. pulso a = 0000
pulso e = 1110
pulso b = 1111
pulso d = 1101
pulso e = 0100
pulso f = 0101
pulso 9 = 0110
pulso h = 0111
pulso i = 1000
pulso j = 1001
10.28 es un contador descendente mod-16. Listar la
reloj.
pulso e = 1100
pulso 9 = 1010
pulso i = 1000
pulso f = 1011
pulso h = 1001
pulso j = 0111 .
Salida binaria
a --,
~
Reloi
OJ
Contador
CLK
Qo
Qc L-_-'
r
Qof-----..J
QIII-
Figura 10.28.
10.
..J
•
Problema del tren de pulsos del contador.
10.77. Dibujar un diagrama lógico del contador ascendente de rizado mod-12 utilizando cuatro
flip-flops JK (con entradas de borrado) y una puerta NANO de dos entradas.
Res.
Véase Figura 10.29.
J
Entrada
de reloj
Q
FFl
CLK
K CLR
J
Q
J
Q
J
FF2
CLK
FF3
CLK
FF4
CLK
KCLR
KCLR
KCLR
Q
Salida binaria
Reset
Figura 10.29.
Contador ascendente de rizado mod-12.
10,
CONTADORES
gico. Esto
ulsos de
10.78. Dibujar un diagrama lógico para un contador de rizado divide por 5 utilizando tres flip-flops
JK (con entradas de borrado) y una puerta NANO de dos entradas. Mostrar la entrada de reloj
y sólo la salida divide por 5.
Res.
Véase Figura 10.30.
000
001
Listar la
291
J
Entrada
de reloj
Q
J
J
Q
FF2
FF3
CLK
CLK
CLK
KCLR
KCLR
KCLR
Figura 10.30.
Salida
divide por 5
Q
FFI
Contador de rizado divide por 5.
10.79. Acudir a la Figura 10.31. La entrada de borrado (eLR) del contador el 74192 es una entrada
activa en
(ALTA, BAJA).
Res.
ALTA.
Indicadores
de salida BCD
cuatro
Entradas
de datos
W
r
O
~o
~CendCn!e
A
Conta-
B
dar re- Qf)
e versible Q
D
BCD
e
QJJ
Carga
CLK
Q.•
Descendente
~
CLK
CLR
f\S
fll
Préstamo
Arrastre
(74192)
Entradas
Figura 10.31.
Problemadel tren de pulsos del contador.
10.80. Listar las salidas BeD del contador
m ostrados en la Figura 10.31.
Res.
pulso
pulso
pulso
pulso
pulso
a
b
e
d
= 0000 (borrado)
= 1001
= 1000
= 0111
e = 0011 (carga)
el 74192 después de cada uno de los pulsos de reloj
pulso f = 0\00
pulso 9 = 0101
pulso h = OliO
pulso i = 0111
pulso j = 1000
pulso k = 0000 (borrado)
pulso 1 =; 000 1
pulso m = 0010
292
292
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
TEORIA
10.81.
10.81. Acudir
Acudir aa la
la Figura
Figura 10.32.
10.32. Listar
Listar las
las salidas
salidas binarias
binarias del contador
contador CI 7493 despuéS
después de cada pulso
de reloj.
reloj.
de
Res.
Res.
pulso
pulso aa == 000
000 (reset)
(reset)
pulso
pulso b=OOI
b = 001 (cuenta
(cuenta ascendente)
ascendente)
= 010 (cuenta
pulso
pulso ec=OIO
(cuenta ascendente)
ascendente)
pulso
pulso dd == 011
011 (cuenta
(cuenta ascendente)
ascendente)
pulso
pulso e =
= 100
100 (cuenta
(cuenta ascendente)
ascendente)
pulso
= 101
pulso ff=
101 (cuenta
(cuenta ascendente)
ascendente)
pulso g9 == 110
110 (cuenta
(cuenta ascendente)
ascendente)
pulso h=
h = III
III (cuenta
(cuenta ascendente)
ascendente)
pulso
= 000 (cuenta
pulso ii=OOO
(cuenta ascendente)
ascendente)
Salida
Salida
binaria
binaria
+5 V
Entradas
Entradas
Reloj
Reloj
___________
~
____________
oO________~r¡__
CP
CP
Vcc
Q3
Q3
~ontador Q2 f
f---bontador
-----'
MR¡ 7493
7493
MR¡
Q¡r-------.J
Q
¡f-------'
MR
MR22
GND
GND
Figura
Figura 10.32.
10.32.
Problema
Problema del
del tren de pulsos del
del contador.
10.82. El CI de la Figura 10.32 está conectado
conectado como
como contador
contador ascendente
ascendente modmod- ___ .
Res.
Res.
mod-8.
mod-8.
10
••
10.83. El CI 7493 de la Figura
Figura 10.32 está en el modo
modo de ___ durante
durante el pulso
pulso de reloj a.
Res.
Res.
reset
reset (o borrado).
borrado).
10
10.84. Acudir
Acudir a la Figura
Figura 10.18. El fabricante
fabricante describe
describe al CI 74HC393
74HC393 como
como un
un doble
doble contador
contador __
__
(década,
(década, binario
binario de 4 bits).
Res.
Res.
binario
binario de
de 4 bits.
bits.
10.85. Acudir
Acudir a la Figura
Figura 10.18. El CI74HC393
CI74HC393 es un
un contador
contador ___ (de rizado,
rizado, síncrono).
síncrono).
Res.
Res.
de rizado.
rizado.
10.86. Acudir
Acudir a la Figura
Figura 10.33. En este circuito
circuito el CI 74HC393
74HC393 es un
un contador
contador modmod- ___ (número
(número
decimal).
decimal).
Res.
Res.
8.
10.87.
10.87. Acudir
Acudir a la Figura
Figura 10.33. El circuito
circuito cuenta
cuenta desde
desde el número
número binario
binario 0000
0000 hasta
hasta el ___ .
Res.
Res.
Ot
l I.
0111.
10.88.
10.88. Acudir
Acudir a la Figura
Figura 10.19. En.
En. el C174HC193,
CI 74HC193, si
si las
las patillas
patillas de
de reset
reset (MR)
(MR) yy (PL)
(PL) se
se activan
activan aa
la vez, la entrada
entrada de ___ eliminará
eliminará aa las
las demás.
demás.
Res.
Res.
reset
reset (MR).
(MR).
10.89.
10.89. Acudir
Acudir a la
la Figura
Figura 10.34. ¿Cuál
¿Cuál es el
el modo
modo de
de operación
operación del
del contador
contador 74HC193
74HC193 durante
durante el
el
pulso
pulso de reloj
reloj a?
a?
Res.
Res. carga
carga en
en paralelo.
paralelo.
1
293
CONTADORES
Salida binaria
ada pulso
+5V
4
8
cendente)
ndente)
ndente)
2
vcc
Q3
Contador
Q2
Entrada de reloj
Q1
CP
Qo
(74HC393)
MR
GND
":'"
Figura 10.33.
10.90. Acudir a la Figura 10.34. ¿Cuál es el modo de operación
pulso de reloj b?
del contador
74HC193 durante el
10.91. Acudir a la Figura 10.34. ¿Cuál es el modo de operación del contador
pulso de reloj f?
74HC193 durante el
Res.
Of __
Res.
cuenta
descendente.
reset (o borrado).
Salida binaria
+5V
4
Entradas
Vcc
PL
(número
Q3
D3
D2
o
Q2
Contador
QI
DI
Do
Qo
CPD
ctivan a
(74HC193)
+5V -----1>
~L
_
CPu
MR
rante el
GND
':'
Figura 10.34.
2
294
294
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
10.92.
cada pulso
pulso de reloj del circuito
circuito
10.92. Acudir
Acudir a la Figura
Figura 10.34. Listar
Listar la salida
salida binaria
binaria después
después de cada
contador
contador 74HC193
74HC193. .
Res. pulso
pulso a = 1101
1101
pulso
pulso b = 1100
pulso e = 10
1011
pulso
11
pulso d =
= 10 10
pulso
pulso
pulso e =
= 100
10011
pulso
= 0000
pulso J
f=
0000
10.93.
MHz, la frecuencia
frecuencia en
10.93. Acudir
Acudir a la Figura
Figura 10.2. Si la frecuencia
frecuencia de la entrada
entrada de reloj fuese 1 MHz,
la salida
salida A del flip-flop
flip-flop 1 sería
sería ___ .
Res.
Res. 500 kHz
kHz o 0.5
0.5 MHz.
MHz.
10.94.
MHz, la frecuencia
frecuencia en
10.94. Acudir
Acudir a la Figura
Figura 10.2. Si la frecuencia
frecuencia de la entrada
entrada de reloj fuese 1 MHz,
la salida
salida e
e del flip-flop
flip-flop 3 sería
sería ___ .
Res.
125 kHz.
kHz.
10.95.
son utilizados
utilizados para
para impleimple10.95. Acudir
Acudir a la Figura
Figura 10.23. Los dispositivos
dispositivos digitales
digitales llamados
llamados _ __ son
mentar
mentar los circuitos
circuitos divide
divide por
por 60 en este reloj digital.
digital.
Res.
contadores,
contadores, o CI contadores.
contadores.
10.96.
dispositivos digitales
son utilizados
utilizados para
para impleimple10.96. Acudir
Acudir a la Figura
Figura 10.23. Los dispositivos
digitales llamados
llamados _ __ son
mentar
mentar los acumuladores
acumuladores de cuenta
cuenta en este reloj digital.
digital.
Res.
contadores,
contadores, o CI contadores.
contadores.
10.97.
600 kHz,
kHz, la frecuencia
frecuencia de salida
10.97. Acudir
Acudir a la Figura
Figura 1O.24a. Si la frecuencia
frecuencia de entrada
entrada fuese 600
salida
sería
sería _ __ .
Res.
10 kHz.
kHz.
•
del circuito
Capítulo
Capítulo 11
11
REGISTROS
REGISTROS DE DESPLAZAMIENTO
DESPLAZAMIENTO
cuencia en
cuencia en
ara imple-
ara imple-
de salida
11.1.
11.1.
INTRODUCCION
INTRODUCCION
El registro
uno de los dispositivos
registro de desplazamiento
desplazamiento es uno
dispositivos funcionales
funcionales más
más utilizados
utilizados en los
sistemas
bolsillo ilustra
sistemas digitales.
digitales. La
La sencilla
sencilla calculadora
calculadora de bolsillo
ilustra las características
características de un registro
registro
de desplazamiento.
número 246 en la calculadora,
pulsa y libera
desplazamiento. Para
Para introducir
introducir el número
calculadora, se pulsa
libera la
pulsa y libera
un 24.
tecla
tecla 2, se visualiza
visualiza un 2. A continuación
continuación se pulsa
libera la tecla
tecla 4, aparece
aparece un
Finalmente,
pulsa y libera
número 246.
una calculadora
Finalmente, se pulsa
libera la tecla
tecla 6, aparece
aparece el número
246. En una
calculadora común,
común,
el 2 aparece
visualizador. Cuando
pulsa la tecla
aparece a la derecha
derecha del visualizador.
Cuando se pulsa
tecla del 4, el 2 se desplaza
desplaza
a la izquierda
para hacer
sitio al 4. Los
números son
progresivamente hacia
izquierda para
hacer sitio
Los números
son desplazados
desplazados progresivamente
hacia la
izquierda
registro opera
un registro
izquierda del visualizador.
visualizador. Este
Este registro
opera como
como un
registro de desplazamiento
desplazamiento a la
izquierda.
izquierda.
una caracAdemás
Además de la característica
característica de desplazamiento,
desplazamiento, la calculadora
calculadora también
también tiene
tiene una
terística
pulsa y libera una
terística de memoria.
memoria. Cuando
Cuando se pulsa
una tecla
tecla determinada
determinada de la calculadora
calculadora
(como, por
ejemplo, la del 2), el número
visualizador. El registro
registro «recuerda»
«recuerda»
(como,
por ejemplo,
número permanece
permanece en el visualizador.
tecla que
que se pulsó.
Esta característica
característica de memoria
memoria temporal
temporal es vital
muchos circuitos
circuitos
la tecla
pulsó . Esta
vital en muchos
digitales.
digitales.
Los
registros de desplazamiento
Los registros
desplazamiento son
son circuitos
circuitos lógicos
lógicos secuenciales,
secuenciales, y se construyen
construyen con
con
flip-flops,
utilizan como
para desplazar
flip-flops, se utilizan
como memorias
memorias temporales
temporales y para
desplazar datos
datos a la izquierda
izquierda o a
la derecha;
utilizan para
para convertir
paralelo o viceversa.
derecha; también
también se utilizan
convertir datos
datos serie en paralelo
viceversa.
Un método
por la forma
Un
método de identificar
identificar los registros
registros de desplazamiento
desplazamiento es por
forma en que
que se
cargan
unidades de almacenamiento.
muestra cuatro
cargan y leen los datos
datos en las unidades
almacenamiento. La Figura
Figura 11.1 muestra
cuatro
categorías
categorías de registros
registros de desplazamiento.
desplazamiento. Cada
Cada dispositivo
dispositivo de memoria
memoria de la Figura
Figura 11.1 es
un
registro de 8 bits. Estos
Estos registros
registros se clasifican:
clasifican: .
un registro
l. Entrada
Entrada serie salida
salida serie (Fig. ll.la).
l1.1a).
1.
Entrada serie salida
salida paralelo
2. Entrada
paralelo (Fig. 11.1 b).
Entrada paralelo
salida serie (Fig. 11.1c).
3. Entrada
paralelo salida
l1.1c).
4. Entrada
paralelo salida
paralelo (Fig. ll.ld).
Entrada paralelo
salida paralelo
ll.ld).
Los diagramas
diagramas de la Figura
Figura 11.1 ilustran
ilustran la idea
idea de cada
cada tipo
tipo de registro.
registro.
11.2.
11.2.
REGISTRO
REGISTRO DE DESPLAZAMIENTO
DESPLAZAMIENTO DE CARGA
CARGA SERIE
SERIE
La
un sencillo
bits. Observar
La Figura
Figura 11.2 ilustra
ilustra un
sencillo registro
registro de desplazamiento
desplazamiento de 4 bits.
Observar el uso de
cuatro
bits de datos
cuatro flip-flops
flip-flops D.
D. Los bits
datos (O y 1) se conectan
conectan a la entrada
entrada D del FFl,
FF1, que
que está
rotulada
borrado pondrá
pondrá a O
rotulada como
como entrada
entrada de datos
datos serie. La
La entrada
entrada de borrado
O los cuatro
cuatro flip295
-------------------------------------------------------------~--------296
TEORIA
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
•
Salida paralelo
paralelo
Salida
MSB ,.-MSB lO
f O
Entrada
Entrada serie
serie
z /íZl
~7 Z Z
Salida serie
serie
_ Salida
• ••
01 •••.. ~l(lo¡llll~JO"·
...
ol·
10 • • •
Entrada serie
serie
Entrada
• •• \O
• ••
10
(a) Entrada
serie salida
salida serie
serie
(a)
Entrada serie
II
II
/'A~
, LSB
II A~O-I--~'
LSB
O J
--ddntkk11rrb
de u
bit;
des!
de (
tierr
(b) Entrada
Entrada serie
serie salida
salida paralelo
paralelo
(b)
ope
Entrada
Entrada paralelo
paralelo
MSBr
MSBr I
Entrada
Entrada paralelo
paralelo
_«11.
MSB
Á
f
'1I
1
I 0
O 0
O
10
I O
10
I O
~J~
~Ol
,LSB
\ LSB
Salida
Salida serie
serie
01 •••
•••
I
O O
O JI
O
IJ
I '\ LSB
LSB
«««ftb
I O
O O
O I
de 1
bon
bon
I
Salida paralelo
paralelo
Salida
(e)
(e) Entrada
Entrada paralelo
paralelo salida
salida serie
serie
Figura 11.1.
11 .1.
I
entr
pan
salir
de e
(h) Entrada
Entrada paralelo
paralelo salida
salida paralelo
paralelo
(h)
Tipos de
de registros de
de desplazamiento.
desplazamiento.
cuando se active
active por
por un
un nivel
nivel BAJO. Un
Un pulso
pulso en la entrada
entrada de reloj desplazará
desplazará
flops, cuando
dato de la entrada
entrada de datos
datos serie a la posición
posición A (Q de FF1).
FF 1). Los indicadores
indicadores (A, B,
el dato
D) de la parte
parte superior
superior de la Figura
Figura 11.2
11.2 muestran
muestran el contenido
contenido de cada
cada flip-flop
flip-flop o el
e, D)
contenido del registro.
registro. Este registro
registro se puede
puede considerar
considerar como
como una
una unidad
unidad de entrada
entrada serie
serie
contenido
salida
paralelo si los datos
paralelas (A, B, e, D) de la parte
salida paralelo
datos se pueden
pueden leer en las salidas
salidas paralelas
parte
superior (Fig.
(Fig. 11.2).
11.2).
superior
Suponer que
que todos
todos los flip-flops
flip-flops de la Figura
11.2 están
están en reset (Q == O).
O). La salida
salida es
Suponer
Figura 11.2
entonces
entonces 0000.
0000. Poner
Poner la entrada
entrada de borrado
borrado a 1 y colocar
colocar un
un 1 en la entrada
entrada de datos.
datos.
Pulsar
Pulsar la entrada
entrada de reloj una vez. En
En las salidas
salidas se lee entonces
entonces 1000
1000 (A == 1, B == O,
O, e == O,
O,
O). Colocar
Colocar un O
O en la entrada
entrada de datos
pulsar la entrada
entrada de reloj
reloj una
una segunda
segunda vez.
D == O).
datos y pulsar
salidas se lee ahora
ahora 0100.
0100. Después
Después de un tercer
tercer pulso,
pulso, la salida
salida será
será 0010.
0010. Después
Después
En las salidas
•
Indicadores
Indicadores de
de salida
salida de
de datos
datos paralelo
paralelo
Datos
Datos
---i D
serie
serie
Q~~-4D
Q
~--i D
Q~~-1
Q
~--i D
de 1
Qd
salir
de ~
la s
La:
El1
es a
sern
Q~~-1
Q
~--i
FFl
FFl
CLK
FF2
FF2
CLK
FF3
FF3
CLK
CLR
CLR
CLR
Entradas
Entradas
Borrado
Borrado
Reloj
Reloj
CLR
-+--- ...•...
---+--...•..
---f-------+----'
-+---.......
- - 4 - - -......
---+--........---+----'
- + - - - - - -......- - - - -........- - - - - - - '
Figura 11.2.
11.2.
Diagrama
Diagrama lógico de
de un
un registro de desplazamiento
desplazamiento a la
la derecha,
derecha,
de carga
carga serie
serie de
de 4 bits
bits..
de
regi
\Ii¡¡I
•
297
REGISTROS DE DESPLAZAMIENTO
DESPLAZAMIENTO
o
I I
lo
LSB
de un cuarto
cargado en el registro
registro
cuarto pulso,
pulso, la salida
salida será
será 0001.
000l. La
La palabra
palabra binaria
binaria 0001 se ha
ha cargado
bit a bit.
carga serie. Observar
reloj, el registro
registro
bit. A esto
esto se denomina
denomina carga
Observar que,
que, en cada
cada pulso
pulso de reloj,
desplaza
derecha,
desplaza el dato
dato a la derecha,
derecha, por
por ello se denomina
denomina registro
registro de desplazamiento
desplazamiento a la derecha,
de carga serie.
Igual que
onda (diagramas
(diagramas de
que en los demás
demás circuitos
circuitos lógicos
lógicos secuenciales,
secuenciales, las formas
formas de onda
tiempo) son una
una ayuda
ayuda para
para comprender
comprender la operación
operacióndeldel circuito.
circuito. La Figura
tiempo)
Figura 11.3 ilustra
ilustra la
operación del registro
tres
operación
registro de desplazamiento
desplazamiento a la derecha
derecha y carga
carga serie de 4 bits. Las tres
entradas
parte superior.
superior. Las salidas
salidas
entradas (datos
(datos serie, borrado
borrado y reloj) al registro
registro se muestran
muestran en la parte
paralelas
salidas se toman
toman de la
paralelas se muestran
muestran en las cuatro
cuatro líneas
líneas centrales.
centrales. Observar
Observar que
que las salidas
salida
funciones del registro
registro
salida normal
normal (Q)
(Q) de cada
cada flip-flop.
flip-flop. La línea
línea inferior
inferior describe
describe diversas
diversas funciones
de desplazamiento.
desplazamiento.
punto a
Suponer
Suponer que
que inicialmente
inicialmente todos
todos los flip-flops de la Figura
Figura 11.3 están
están en set. En el punto
de la forma
0000. La entrada
entrada de
forma de onda
onda de entrada
entrada de borrado,
borrado, todos
todos los flip-flops
flip-flops están
están a 0000.
borrado
que la entrada
entrada de
borrado opera
opera asíncronamente
asíncronamente y anula
anula las demás
demás entradas.
entradas. Observar
Observar que
borrado
borrado es una
una entrada
entrada activa
activa en el nivel
nivel BAJO.
BAJO.
b
c d
b
e
d
11-------- ti
i-I
ti
------
~::::do---4
rr--------------------~::::do--4
,
---------------------,
L..J
Entradas
{
I1
Reloj
Reloj
6
I1
I1
n
n
FF3 Q
I1
I
1
1
~
"
1
I
1
L.
--~
L
I ---'
1
1
I
I1
Borrado
11.3.
Figura 11.3.
n
n
n
11
11
FF4 Q
Q --,
--,
ti
11
~r_l-~_ __'~
I1
FFIQQ ~"__
~
FFI
_ _ _ ___'n~
I1
I1
I1
FF2Q -, ,
FF2Q
I1
FF3 Q --, ,
11
ti
I1
I
I! !
I1
Salidas
paralelo
paralelo
e
11
________.....
11
IIL....•
Il
Datos
Datos
Carga serie
serie de 000
0001I I1
I1
,--,
11
!
'L._ _- - '
L.I
__
~
I
1
I
nn""'. . .__
_---'n
.II1
.._._.
J
1
serie de 100
10011
Carga serie
I I
!
Diagrama de tiempos de un
un registro de desplazamiento
desplazamiento a la
Diagrama
la derecha,
derecha,
carga serie
serie de
de 4 bits.
de carga
punto b, en la entrada
entrada de datos
datos serie, se coloca
coloca un nivel
nivel ALTO
En el punto
ALTO en la entrada
entrada D
FFl. En el flanco
flanco anterior
anterior del pulso
pulso de reloj 1, el nivel ALTO
ALTO es transferido
de FFl.
transferido a la salida
salida
FF1. La salida
salida del registro
registro es ahora
ahora 1000. El pulso
pulso de reloj 2 transfiere
Q de FFl.
transfiere un
un OO a la
salida Q
Q de FFl,
FF1, al mismo
mismo tiempo,
tiempo, elide
el 1 de la entrada
entrada D de FF2
FF2 es transferido
transferido a la salida
salida
salida Q
Q
flip-flop. La
La salida
salida del registro
registro es ahora
ahora 0100. El pulso
pulso de reloj 3 transfiere
de este flip-flop.
transfiere un
un OO a
salida de FFI
FFl. . El l1 en la entrada
entrada D de FF3
FF3 es transferido
transferido a la salida
salida de este
este flip-flop.
flip-flop.
la salida
salida del registro
registro es ahora
ahora 0010. El pulso
pulso de reloj 4 transfiere
transfiere un
un OO a la salida
La salida
salida de FF1.
FFl.
entrada D
FF4 es transferido
transferido a la salida
salida de este
este flip-flop.
flip-flop. La
El l1 de la entrada
D de FF4
La salida
salida del registro
registro
ahora 0001.
0001. Se necesitan
necesitan cuatro
cuatro pulsos
pulsos de reloj (pulsos
(pulsos 1 a 4, Figura
Figura 11.3) para
es ahora
para cargar
cargar en
registro, la palabra
palabra de 4 bits
bits 0001.
000 l.
serie, en el registro,
Considerar el pulso
pulso de reloj
reloj 5 (Fig. 11.3). Justo
Justo antes
antes del pulso
pulso 5, el contenido
Considerar
contenido del
del
registro es 0001. El pulso
pulso de reloj 5 añade
añade un nuevo
nuevo O
O a la izquierda
izquierda (Q de FF1),
FFI), y él ¡¡ de
registro
298
298
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
derecha se desplaza
desplaza fuera
fuera del registro
registro y se pierde.
pierde. El resultado
la derecha
resultado es que
que el contenido
contenido del
registro es 0000 después
después del pulso
pulso de reloj 5.
registro
Considerar los pulsos
pulsos de reloj 6 a 9 (Fig. 11.3). Estos
Considerar
Estos cuatro
cuatro pulsos
pulsos son utilizados
utilizados para
para
cargar en serie
serie en el registro
registro la palabra
palabra binaria
binaria 1001. En
En el punto
punto e la entrada
entrada de datos
datos
cargar
pone a 1.
l. En la transición
transición L a H del pulso
pulso de reloj
serie se pone
reloj 6, este
este 1 es transferido
transferido de la
entrada D de FFl
FFl a su salida
salida Q. Después
Después del pulso
pulso 6 el contenido
entrada
contenido del registro
registro es 1000. La
La
entrada de datos
datos serie vuelve
vuelve a O en el punto
punto d. Los
Los pulsos
entrada
pulsos de reloj
reloj 7 y 8 desplazan
desplazan el 1 a
derecha. Después
Después del pulso
pulso de reloj 8 el contenido
contenido del registro
La entrada
entrada de
la derecha.
registro es 0010. La
datos serie vuelve
vuelve a 1 en el punto
punto e. En
En el flanco
flanco anterior
datos
anterior del pulso
pulso de reloj
reloj 9, este
este 1 es
llevado a la salida
salida Q de FFl
FFl y el otro
otro dato
dato es desplazado
desplazado un
un lugar
lugar a la derecha.
derecha. El
llevado
contenido del registro
registro después
después del pulso
pulso de reloj 9 es 1001. Se necesitan
necesitan cuatro
cuatro pulsos
pulsos de
contenido
para cargar
cargar en serie, en el registro,
registro, 1001.
reloj (de 6 a 9) para
Considerar los pulsos
pulsos de reloj 10 a 12 (Fig.
(Fig, 11.3). La entrada
entrada de datos
datos serie permanece
permanece
Considerar
durante estos pulsos.
pulsos. Antes
Antes del pulso
pulso 10 el contenido
contenido del registro
registro es 1001. En
En cada
cada pulso
pulso
a 1 durante
transfiere un
un 1 a la salida
salida Q de FF1,
FF1, Y los otros
otros 1 son desplazados
se transfiere
desplazados a la derecha.
derecha. Después
Después
pulso 12, el contenido
contenido del registro
registro es 1111.
del pulso
salida D de FF4
FF4 en la Figura
Figura 11.2 fuese la única
salida, esta
Si la salida
única salida,
esta unidad
unidad de memoria
memoria
podría clasificarse
clasificarse como
como un
un registro
registro de desplazamiento
desplazamiento de entrada
salida serie.
entrada serie, salida
podría
~.
o
11.6.
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
11.1.
registro de desplazamiento
desplazamiento de 4 bits descrito
descrito en esta
sección utiliza
El registro
esta sección
utiliza ___ (número
(número decimal)
decimal)
flip-flops _
__ _ (D, T).
flip-flops
t
Solución:
Solución:
utiliza cuatro
cuatro flip-flops
flip-flops D
D..
El registro
registro de 4 bits
bits utiliza
11.2.
flip-flops mostrados
mostrados en la Figura
Figura 11.2 son
son disparados
Los flip-flops
disparados por
por el flanco
flanco ___ (delantero,
(delantero,
trasero).
trasero).
Solución:
Solución:
flip-flops mostrados
mostrados en la Figura
Figura 11
11.2
disparados por
Los flip-flops
.2 son disparados
por el flanco
flanco delantero.
delantero.
11.3.
Figura 11.2, la operación
operación de desplazamiento
desplazamiento a la derecha
En la Figura
derecha significa
significa desplazar
desplazar los datos
datos
desde el _
__ _ (FFI,
(FF1, FF4)
FF4) al _
__ _ (FF1,
(FF1, FF4).
FF4).
desde
Solución:
Solución:
Por definición,
definición, desplazamiento
desplazamiento a la derecha
derecha significa
significa desplazar
Por
desplazar los datos
datos desde
desde el FFI
FFI al FF4
FF4 en
en la
Figura 11.2
11.2
Figura
11.4.
Acudir a la Figura
Figura ¡¡1.2.
Borrado es una
una entrada
entrada activa
Acudir
1.2. Borrado
activa en ___ (ALTA,
(ALTA, BAJA).
BAJA).
Solución:
Solución:
Borrado es una
una entrada
entrada activa
BAJA en la Figura
Figura 11.2,
11.2, como
-Borrado
activa en BAJA
como muestra
muestra los circulitos
circulitos en
en las entradas
entradas
cada flip-flop
flip-flop D.
D.
CLR de cada
11.5.
Acudir a la Figura
Figura 11.3. El borrado
borrado es una
una entrada
entrada ___ (asíncrona,
síncrona).
Acudir
(asíncrona, síncrona).
Solución:
Solución:
borrado es una
una entrada
entrada asíncrona
asíncrona al registro
registro (Fig. 11.3).
11.3).
El borrado
11.7.
299
REGISTROS
REGISTROS DE
DE DESPLAZAMIENTO
DESPLAZAMIENTO
nido del
dos para
de datos
do de la
1000. La
n ella
trada de
ste 1 es
echa. El
ulsos de
Indicadores
paralelo
Indicadores de salida
salida paralelo
O~~--~----~,-~-~
Datos
Datos
serie
__o__ ~--~--~~~~-~
__
W
W
D
Q
FFl
CLK
CLK
CLR
CLR
CLR
CLR
CLR
~~o_r_ra_d_01~o_r_ra_d_04-__
-+____+-__~
r-__~__~r~____
~__
__-+__~
-+__~
~
__ -+
__~
a~ Reloj
a~
Figura 11 .4.
rmanece
da pulso
Después
11.6.
11.6.
emoria
Problema
Problema del
del tren de pulsos del registro de desplazamiento.
desplazamiento.
Acudir
registro de desplaAcudir a la Figura
Figura 11.4. Listar
Listar los estados
estados de los indicadores
indicadores de salida
salida del registro
desplazamiento
pulso de reloj (bit A a la izquierda,
bit D a la derecha).
zamiento después
después de cada
cada pulso
izquierda, bit
derecha).
Solución:
Solución:
Las salidas
registro de la Figura
salidas del registro
Figura 11.4 son las siguientes:
siguientes:
pulso a = 0000
pulso
0000
pulso
pulso b = 1000
decimal)
pulso e = 0100
pulso
0100
elantero,
pulso
pulso d = 1010
los datos
FF4 en la
pulso e == 0000
pulso
0000
El modo
borrado pone
pone a O
modo de borrado
todos
todos los FF.
FF.
El modo
modo de desplazamiento
desplazamiento a
la derecha
bits
derecha desplaza
desplaza los bits
una posición
posición a la derecha,
una
derecha, en
el flanco
flanco anterior
pulso de
anterior del pulso
reloj. Observar
reloj.
Observar que
que el Il de la
entrada
entrada D de FFI
FFl es despladesplazado a la salida
zado
salida Q de FF
FF ll..
El modo
desplazamiento a
modo de desplazamiento
la derecha
bits
derecha desplaza
desplaza los bits
una posición
posición a la derecha.
una
derecha. ObObservar
servar que
que el O
O de la entrada
entrada
de FFI
FFI es desplazado
desplazado a la salisalida Q de FFI.
FFI.
da
modo de desplazamiento
desplazamiento a
El modo
la derecha
bits
derecha desplaza
desplaza los bits
una posición
posición a la derecha.
una
derecha. ObObservar
que el I de la entrada
servar que
entrada D
de FFI
FFI es desplazado
desplazado a la salisalida Q
Q de FFI.
FFI.
da
Temporalmente,
Temporalmente, la salida
salida va a
0101
O 101 en el flanco
flanco anterior
anterior del
pulso de reloj.
reloj. Entonces
pulso
Entonces se acborrado,
tiva
tiva la entrada
entrada de borrado,
poniendo a O
FF.
poniendo
O todos
todos los FF.
pulso
pulso
f ==
1000
pulso 9 = 1100
pulso
pulso h
pulso
h = 1110
pulso i = 0111
pulso
pulso jj = 0011
pulso
El modo
modo de desplazamiento
desplazamiento a
la derecha
bits
derecha desplaza
desplaza los bits
una posición
posición a la derecha.
una
derecha.
El modo
modo de desplazamiento
desplazamiento a
la derecha
bits
derecha desplaza
desplaza los bits
una posición
posición a la derecha.
una
derecha. ObObservar
servar que
que desde
desde la entrada
entrada D
de FFI
FFI se transfiere
transfiere un I a la
posición de más a la izquierda.
posición
izquierda.
El modo
modo de desplazamiento
desplazamiento a
la derecha
bits
derecha desplaza
desplaza los bits
una posición
posición a la derecha.
una
derecha.
Modo de desplazamiento
Modo
desplazamiento a la
carga
derecha.
derecha. Observar
Observar que
que se carga
un O
O en FFI.
FFI.
Modo
Modo de desplazamiento
desplazamiento a la
derecha. Observar
Observar que
que se carga
carga
derecha.
posición izquierda.
un O
O en la posición
izquierda.
entradas
11.7.
11.7.
Acudir a la Figura
Figura 11.4. Este es un
carga ___ (paralelo,
(paralelo, serie) y desplazamiento
desplazamiento
Acudir
un registro
registro de carga
a la ___ (izquierda,
(izquierda, derecha).
derecha).
Solución:
Solución:
dispositivo mostrado
mostrado en la Figura
Figura 11.4 es un
desplazamiento a la derecha
derecha y carga
carga serie.
El dispositivo
un registro
registro de desplazamiento
300
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
11.8.
Acudir a la Figura l1A. Después de borrar, se necesitan
una palabra de 4 bits en este registro.
pulso(s) de reloj para cargar
(
y el
que
Solución:
.E
Se necesitan cuatro pulsos de reloj para cargar en serie el registro mostrado en la Figura 11.4.
11.9.
•
Acudir a la Figura l1A. Las entradas CLK de los flip-flops están conectadas en
serie), y por tanto todos los desplazamientos tienen lugar al mismo tiempo.
(paralelo,
Solución:
carg.
las e
pone
partt
.E
Las entradas CLK a los flip-flops mostrados en la Figura 11.4 están conectadas en paralelo.
cada
el re
(
11.3.
REGISTRO DE DESPLAZAMIENTO
DE CARGA PARALELO
La desventaja del registro de desplazamiento de carga serie es que se necesitan muchos
pulsos de reloj para cargar la unidad. Un registro de desplazamiento de carga paralelo carga
todos los bits de información inmediatamente. Un sencillo registro de desplazamiento de
carga paralelo de 4 bit s se muestra en la Figura 11.5. Observar el uso de flip-flops JK con
las entradas CLR y PS (borrado y preset). Las entradas de la izquierda son las de borrado, reloj y cuatro entradas de datos en paralelo (carga paralelo). El reloj está conectado en paralelo a cada entrada CLK y al borrado a cada entrada CLR. La entrada PS de
cada flip-flop se utiliza para cargar los datos en paralelo. Los indicadores de salida de la
parte superior de la Figura 11.5 muestran el estado de la salida Q de cada flip-flop. Observar el cableado de los flip-flops JK, especialmente las dos líneas de realimentación
que van de la salida Q de FF4 a la entrada J de FFl y de la salida Q de FF4 a la entrada
K de FF 1. Estas son líneas recirculantes, y guardan los datos que normalmente se perderían
por el extremo derecho del registro, por ello se dice que los datos recirculan a través del
registro.
Indicadores de salida de datos paralelo
e
B
A
Q
D
(Carga)
datos
paralelo {
e
!
L
Entradas
~
r
,1.
,1.
J PS Q
J PS Q
FFl
>CLK
KCLRº
FF2
--< >CLK
J PS Q
FF3
,.-<:t>CLK
º
KCLR
KCLRº
J
PS
Q~
FF4
--<: t>CLK
KC~Rº
'l
Reloj
Borrado
Figura 11.5.
Diagrama lógico de un registro de desplazamiento a la derecha,
recirculante, de carga paralelo de 4 bits.
punt
mme
de TI
1
salid
las t:
1
de re
Entra!
301
REGISTROS DE DESPLAZAMIENTO
a cargar
(paralelo,
muchos
elo carga
iento de
JK con.
e borraconectaa PS de
'da de la
op. Ob-
Observar en los símbolos lógicos del flip-flop JK de la Figura 11.5 que las entradas PS
y CLR son activas en BAJA. También son asíncronas y anulan las demás entradas. Suponer
que estos flip-flops JK son unidades disparadas por pulsos.
El diagrama de ondas para un registro de desplazamiento a la derecha, recirculante y de
carga paralelo se muestra en la Figura 11.6. Las cuatro líneas superiores del diagrama son
las entradas de datos en paralelo, o entradas de carga. Normalmente están en ALTA y se
ponen en BAJA solamente durante la carga. Las entradas de borrado y reloj están en la
parte central del diagrama.
El sombreado de las cuatro formas de onda de la Figura 11.6 son las salidas en Q de
cada flip-flop JK. En la parte inferior del diagrama se indican las funciones realizadas por
el registro.
Considerar las salidas en la parte izquierda de la Figura 11.6. Estas son 1111 antes del
punto a, situado en la forma de onda de borrado. En el punto a, las salidas se ponen
inmediatamente a 0000. La entrada de borrado es asíncrona, por lo que no necesita pulso
de reloj para poner a O el registro.
En el punto b se activan las entradas A y B de datos en paralelo. Al ser asíncronas, las
salidas de FFl y FF2 van inmediatamente al nivel ALTO. En el punto c son desactivadas
las entradas A y B de datos en paralelo. El registro ahora está cargado con 1100.
En el flanco posterior del pulso de reloj 1, los dos 1 se desplazan una posición a la
derecha. El resultado es que en el registro aparece 0110 después del pulso de reloj 1. Otro
b
entacián
entrada
erderían
avés del
Entradas
Datos
paralelo
e
Ur---------------------------------------------U
A
B
1
o
1
()
e
1
o
D
1
o
a
Borrado
Reloj
L-J
I I
o
o
I I
L...--__
FFI Q ~
Salidas
FF2 Q
I
r----IL-
llL...
n
~r-----
1____
FF4 Q ---,L..
~
I
~
Borrado Carga paralelo
0000
1100
Figura 11.6.
r
1
Desplaza derecha
I
I
I
I
Desplaza derecha
I
~
Borrado
0000
!I
r-l _
r=L
FF3 Q
1
I
I
_
Carga
0001
Diagrama de tiempos para un registro de desplazamiento a la derecha,
recirculante y de carga paralelo de 4 bits.
302
302
TEORIA
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA DE PROBLEMAS
desplazamiento
produce en el flanco
posterior del pulso
pulso de reloj 2, siendo
desplazamiento a la derecha
derecha se produce
flanco posterior
siendo
entonces
registro 0011.
entonces la salida
salida del registro
Considerar
pulso de reloj 3 de la Figura
Figura 11.6. La salida
pulso 3; en
Considerar el pulso
salida era
era 0011 antes
antes del pulso
el flanco
posterior del pulso
pulso 3 tiene
tiene lugar
un desplazamiento
flanco posterior
lugar un
desplazamiento a la derecha.
derecha. Elide
El 1 de la salida
salida
Q de FF4
FF4 se perdería
perdería normalmente,
normalmente, pero
pero debido
Figura 11
.5)
debido a las líneas
líneas recirculantes
recirculantes (véase Figura
11.5)
vuelve otra
otra vez a la salida
salida Q
Q de FF1.
que el contenido
vuelve
FF1. El resultado
resultado es que
contenido del registro
registro es 1001
después
pulso de reloj 3. De
De igual
pulso de reloj 4 desplaza
después del pulso
igual forma,
forma, el pulso
desplaza el contenido
contenido del
registro
un lugar
FF4 es desplazado
FF1. El resultado
resultado es
registro un
lugar a la derecha.
derecha. El 1 en Q
Q de FF4
desplazado a Q
Q de FF1.
que,
pulso 4, el registro
registro contiene
mismo dato
que, después
después del pulso
contiene 1100. Este es el mismo
dato que
que se cargó
cargó en
el registro
registro antes
pulso de reloj l.
necesitan cuatro
pulsos para
para que
recircule el dato
antes del pulso
1. Se necesitan
cuatro pulsos
que recircule
dato a
original.
su posición
posición original.
punto d situado
borrado de la Figura
Figura 11
.6. Es una
una
Considerar
Considerar el punto
situado en la forma
forma de onda
onda de borrado
11.6.
entrada
por tanto,
tanto, tan
tan pronto
pronto como
nivel BAJO,
BAJO, todos
todos los flip-flops
entrada asíncrona;
asíncrona; por
como alcance
alcance el nivel
flip-flops se
pondrán en reset. El pulso
efecto porque
entrada de borrado
anula al
pondrán
pulso de reloj 5 no tiene
tiene efecto
porque la entrada
borrado anula
reloj
reloj..
Considerar
punto e situado
forma de onda
paralelo de la Figura
Figura 11.6.
Considerar el punto
situado en la forma
onda de carga
carga paralelo
Durante
un tiempo
tiempo muy
muy corto
paralelo y después
Durante un
corto se activa
activa la entrada
entrada D de datos
datos paralelo
después se desactiva;
desactiva;
se carga
registro. El pulso
pulso de reloj 6 hace
hace recircular
recircular elide
FF4 a
carga 0001 en el registro.
el 1 de la salida
salida Q
Q de FF4
la de FF
1. Después
contiene 1000. Los
desplazan
la
FF 1.
Después del pulso
pulso 6, el registro
registro contiene
Los pulsos
pulsos 7, 8 y 9 desplazan
ella
la derecha
tres posiciones.
posiciones. Después
Después de los cuatro
pulsos (6 a 9), el dato
mismo
ella
derecha tres
cuatro pulsos
dato es el mismo
que
que el original:
original: 000 l.
Una observación
Figuras 11.5 y 11.6 mostrará
mostrará que
Una
observación cuidadosa
cuidadosa de las Figuras
que los flip-flops JK
JK están
están
operando
modo de set o de reset. Antes
Antes del pulso
pulso 6 (Fig. 11.6), las salidas
operando siempre
siempre en
en el modo
salidas Q
Q
son 000l.
0001. Sin embargo,
embargo, recordar
que las salidas
salidas complementarias
complementarias Q, en el mismo
instante,
son
recordar que
mismo instante,
posterior del pulso
pulso de reloj 6, FFl
FFl va de la condición
reset a
son
son 1110. En el flanco
flanco posterior
condición de reset
la de set, ya que
tiene las entradas
y K == O. FF2
tiene las entradas
que tiene
entradas J == 1 Y
FF2 tiene
entradas J == O
O yY K == 1 y,
por
tanto, permanece
permanece en la condición
FF3 tiene
tiene las entradas
por
por tanto,
condición de reset.
reset. FF3
entradas J == O
O Y K == 1 y, por
tanto, permanece
condición de reset. FF4
entradas J = O
O y K = l.
1. FF4
cambia
tanto,
permanece en la condición
FF4 tiene
tiene las entradas
FF4 cambia
estado y va de la condición
condición de set a la de reset.
de estado
reset.
mostrado en la Figura
Figura 11.5 es uno
uno de los muchos
muchos registros
registros de desplazamiento
El circuito
circuito mostrado
desplazamiento
de carga
paralela. Como
registros son algo más
más complicados,
carga paralela.
Como estos
estos registros
complicados, se suelen
suelen comprar
comprar en
forma de CI.
forma
El registro
desplazamiento de la Figura
denominarse también
contador de
registro de desplazamiento
Figura 11.5 podría
podría denominarse
también contador
registro. Cuando
una serie continua
continua de pulsos
pulsos llegue
anillo si se carga
carga un 1 en el registro.
Cuando una
llegue a las
entradas
reloj, la única
única salida
salida en ALTA
recorrerá de forma
registro.
entradas de reloj,
ALTA recorrerá
forma circular
circular (anillo)
(anillo) el registro.
Cada
pone en ALTA,
ALTA, en secuencia,
Cada salida
salida (A,
(A, B, e y D)
D) se pone
secuencia, cuando
cuando se desplaza
desplaza el contador
contador
anillo.
de anillo.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
11.10. Acudir
cuatro flip-flops _ __
11.10.
Acudir a la Figura
Figura 11.5. El registro
registro recirculante
recirculante de carga paralelo
paralelo utiliza
utiliza cuatro
(D,
(D, JK)
JK) con
con entradas
entradas asíncronas
asíncronas de ___ y ___ .
Solución:
Solución:
registro mostrado
mostrado en la Figura
Figura 11.5 utiliza
utiliza cuatro
cuatro flip-flops
borrado
El registro
flip-flops JK con
con entradas
entradas asíncronas
asíncronas de borrado
(CLR)
(CLR) y preset
preset (PS).
(PS).
•
1]
11
11
11
11
11
1]
REGISTROS
REGISTROS DE
DE DESPLAZAMIENTO
DESPLAZAMIENTO
2, siendo
Iso 3; en
la salida
ura 11.5)
es 1001
nido del
ultado es
cargó en
el dato a
. Es una
-flops se
anula al
ra 11.6.
esactiva;
e FF4 a
esplazan
l mismo
JK están
salidas Q
instante,
e reset a
K = l y,
l y, por
4 cambia
amiento
prar en
tador de
ue a las
registro.
ontador
11.11.
flip-flop JK
11.11. Acudir
Acudir a la Figura
Figura 11.5. Las entradas
entradas asíncronas
asíncronas (PS y CLR)
CLR) al flip-flop
JK tienen
tienen las entradas
entradas
activas
activas en ___ (ALTA,
(ALTA, BAJA).
BAJA).
Solución:
Solución:
Las entradas
mostrados en la Figura
.5 tienen
entradas asíncronas
asíncronas a los flip-flops
flip-flops mostrados
Figura 11
11.5
tienen las entradas
entradas activas
activas en BAJA.
11.12. Acudir
Acudir a la Figura
Figura 11.5. Este registro
registro es un
un dispositivo
dispositivo de desplazamiento
desplazamiento a la ___ (izquierda,
(izquierda,
derecha)
FF4) a la de ___ (FF1,
derecha) porque
porque desplaza
desplaza los datos
datos de la salida
salida Q del ___ (FF1,
(FF1, FF4)
(FF1,
FF4).
FF4).
Solución:
Solución:
El registro
porque desplaza
registro mostrado
mostrado en la Figura
Figura 11.5 es un
un dispositivo
dispositivo de desplazamiento
desplazamiento a la derecha
derecha porque
desplaza
los datos
datos de FFI
FFI a FF4.
FF4 .
Acudir a la Figura
Figura 11.5. Se necesita(n)
necesita(n) ___ pulso(s)
para cargar
cargar un número
número de 4 bits
11.13. Acudir
pulso(s) de reloj para
en este registro
registro de desplazamiento.
desplazamiento.
Solución:
Solución:
No
necesita ningún
ningún pulso
pulso de reloj para
cargar el registro
mostrado en la Figura
Figura 11.5. Las entradas
entradas PS
PS
para cargar
registro mostrado
No se necesita
(carga
paralelo) son asíncronas
por tanto,
necesitan ningún
pulso de reloj para
para cargar
(carga paralelo)
asíncronas y, por
tanto, no necesitan
ningún pulso
cargar el registro.
registro.
11.14. Acudir
Acudir a la Figura
Figura 11.5. Los flip-flops
flip-flops JK
JK están
están siempre
siempre en el modo
modo ___ o ___ en
11.14.
en este
registro.
registro.
Solución:
Solución:
Los flip-flops
flip-flops JK
JK están
están siempre
siempre en el modo
modo set o reset
reset en el registro
registro mostrado
mostrado en la Figura
Figura 11.5
11.15.
JK está
11.15. El flip-flop
flip-flop JK
está en el modo
modo set cuando
cuando J
= __
_ _ (O,
_ _ (O,
(O, 1) Y K = __
(O, 1).
1).
Solución:
Solución:
flip-flop JK
JK está
está en su modo
modo set cuando
cuando J = l1 Y K = O.
El flip-flop
11.16.
JK está
11.16. El flip-flop
flip-flop JK
está en su modo
modo reset
reset cuando
cuando la entrada
entrada J == _ _ _ (0, 1) Y la entrada
entrada
K=
_ _ (0,1).
K= __
(0,1).
Solución:
Solución:
El flip-flop
reset cuando
flip-flop JK
JK está
está en su modo
modo reset
cuando J = O
O y K = ll..
11.17.
11.17. Listar
Listar el estado
estado de los indicadores
indicadores de salida,
salida, después
después de cada
cada pulso
pulso de reloj, en el registro
registro de
desplazamiento
desplazamiento a la derecha
derecha de la Figura
Figura 11.7.
Solución:
Solución:
Las salidas
salidas del registro
registro de la Figura
Figura 11.7, después
después de cada
cada pulso
pulso de reloj,
reloj, son las siguientes:
siguientes:
pulso a == 000
pulso
pulso b == O
pulso
O IIOO
ps __
pulso e = 00
pulso
001I
de borrado
303
El modo
borrado pone
pone a O
modo de borrado
O
todos
todos los FF.
FF.
El modo
paralelo
modo de carga
carga en paralelo
pone las salidas
pone
salidas a lOO.
100. En el
flanco
posterior del pulso,
pulso, el
flanco posterior
contenido
contenido del registro
registro se despladesplaza a la derecha
derecha una
una posición:
posición:
010.
El modo
modo de desplazamiento
desplazamiento a
la derecha
derecha desplaza
desplaza los bits
bits una
una
posición
derecha. El O
O de
posición a la derecha.
e vuelve
vuelve (recircula)
(recircula) a A.
pulso d
pulso
=
=
lOO
100
pulso e == 010
pulso
f
=
=
000
pulso 9
pulso
=
=
101
101
pulso
pulso
El modo
modo de desplazamiento
desplazamiento a
la derecha
derecha desplaza
desplaza los bits
bits una
una
posición a la derecha.
posición
derecha. El I de e
vuelve
A.
vuelve (recircula)
(recircula) a A.
El modo
modo de desplazamiento
desplazamiento a
la derecha
derecha desplaza
desplaza los bits
bits una
una
posición a la derecha.
posición
derecha.
El modo
borrado pone
pone todos
modo de borrado
todos
los FF
FF a O.
Temporalmente
Temporalmente las entradas
entradas de
carga
paralelo B y e cargan
carga en paralelo
cargan
011 en el registro.
registro. En el flanco
304
304
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
pulso
pulso h == 110
pulso
pulso ii == 011
posterior
posterior del pulso
pulso de reloj,
reloj, el
modo
modo de desplazamiento
desplazamiento a la
derecha
derecha hace
hace que
que los bits
bits se
desplacen
desplacen a la derecha
derecha una
una poposición.
sición. El I de C vuelve
vuelve (re(recircula)
circula) a la posición
posición A.
Modo
Modo de desplazamiento
desplazamiento a la
derecha.
derecha. El I de C recircula
recircula
a A.
Modo
Modo de desplazamiento
desplazamiento a la
derecha.
derecha.
El modo
modo de carga
carga en paralelo
paralelo
carga
carga todos
todos los FF
FF con
con ll..
pulso
pulso j == III
III
11.4.
Los fa
se ha:
para I
Figura
norma
Indicadores
Indicadores de salida
salida
(Carga)
(Carga) datos
datos
l.. paralelo
paralelo
A
e
B
e
B
A
L
J
I
~
PS Q
r-< >CLK
I[
a
KCLRQ- -
J
1
K
CLRQ
KCLR
º t-- r - KCLRQl
KCLRº
Reloj
L.. _R_e_lo_j
+----+---4---+-----'
~
~ ~
~ Borrado
Borrado
Figura
.7.
Figura 11
11.7.
PS
Q
PS QI---<>-J PS
PS Q
FF2
FF3
--c I>CLK
CLK '
,-c >CLK
CLK
->--
FFl
Los flip-flops JJ K son disparados
disparados por
por pulsos
Problema
Problema del tren de pulsos del
del registro de desplazamiento carga
carga en
en paralelo
paralelo..
11.18.
11.18. Acudir
Acudir a la Figura
Figura 11.7. ¿Cuál
¿Cuál es el modo
modo de operación
operación de cada
cada flip-flop
flip-flop mientras
mientras el pulso
pulso de
reloj e está
está en ALTA?
ALTA?
Solución:
Solución:
modos de operación
operación de los flip-flops
flip-flops mientras
mientras el pulso
pulso e está en ALTA
ALTA (Fig. 11.7) son:
son:
Los modos
Modo
Modo de FFI
FFl = reset
reset (J = O, K = 1)
Modo
Modo de FF2
FF2 = reset
reset (J = O, K = 1)
Modo
Modo de FF3
FF3 = set (J = 1, K = O)
11.19.
11.19. Acudir
Acudir a la Figura
Figura 11.7. ¿Cuál
¿Cuál es el modo
modo de operación
operación de cada
cada flip-flop
flip-flop cuando
cuando el pulso
pulso j está
está
en ALTA?
ALTA?
Solución:
Solución:
Las entradas
entradas asíncronas
asíncronas de preset
preset de todos
todos los flip-flops
flip-flops están
están activadas
activadas por
por las entradas
entradas de datos
datos en
paralelo. Todos
paralelo.
Todos los flip-flops
flip-flops están
están en el modo
modo set (J
(J = 1, K = O).
11.20. Acudir
Acudir a lq
la Figura
Figura 11.7. Este dispositivo
dispositivo digital
digital es un registro
registro de desplazamiento
desplazamiento a la _ __
11.20.
(izquierda,
(izquierda, derecha)
derecha) ___ (no
(no recirculante,
recirculante, recirculante)
recirculante) de ___ bits.
Solución:
Solución:
Figura 11.7 es un registro
registro de desplazamiento
desplazamiento a la derecha
derecha recirculante
recirculante de 3 bits.
El dispositivo
dispositivo digital de la Figura
C<
parale
en el
derecl
derecl
posici
dispar
un
III
modo
izquie
es un
conex
El
regisn
apare
mien1
O
Cuan,
la tal
identi
las er
-
~~-------------------------------------REGISTROS DE
DE DESPLAZAMIENTO
DESPLAZAMIENTO
REGISTROS
iento a la
n paralelo
con l.
11.4.
305
DESPLAZAMIENTO TTL
REGISTROS DE DESPLAZAMIENTO
Los fabricantes
muchos registros
registros de desplazamiento.
fabricantes de circuitos
circuitos integrados
integrados ofertan
ofertan muchos
desplazamiento. El que
que
seleccionado es un
un registro
registro de desplazamiento
desplazamiento universal.
símbolo lógico,
lógico, de bloques,
se ha
ha seleccionado
universal. El símbolo
bloques,
universal de 4 bits,
bits, TTL
muestra en la
para
para el registro
registro de desplazamiento
desplazamiento universal
TTL 74194,
74194, se muestra
Figura
.8. Este registro
Figura 11
11.8.
registro tiene
tiene diez entradas
entradas y cuatro
cuatro salidas,
salidas, conectadas
conectadas a las salidas
salidas
normales
(Q) de cada
cada flip-flop
flip-flop en el CI.
normales (Q)
Indicadores de salida
Indicadores
salida
lida
A
Carga {
paralelo
p;:~~~o {
Entradas
Entradas
Entrada
Entrada serie
desplazamiento
desplazamiento derecha
derecha
Entrada serie
Entrada
desplazamiento
desplazamiento izquierda
izquierda
Reloj
Borrado
Borrado
Control
Control
modo
de modo
pulsos
Figura
Figura 11.8.
11.8.
B
e
D
R
Q.
R' '
eglstro
egistro
de desplaQ" I - - - - - '
des pi a- QII!-----'
zamiento
zamiento
universal Qt'
Q(' 1
-------'
universal
1------'
Qnl------~
QDI-----~
{So
SI _ _ _ _ _---.J
---1
Símbolo lógico del
del registro de desplazamiento universal
universal el 74194
74194. .
paralelo.
pulso de
Iso j está
datos en
la __
de 3 bits.
Considerar las entradas
entradas al registro
registro 74194
74194 de la Figura
entradas de carga
Considerar
Figura 11.8. Las entradas
carga en
introducen datos
datos
paralelo
paralelo (A, B
B,, e,
C, D)
D) son las cuatro
cuatro entradas
entradas superiores,
superiores, las dos
dos siguientes
siguientes introducen
en el registro
un bit).
bit). La entrada
registro en forma
forma serie (cada
(cada vez un
entrada serie de desplazamiento
desplazamiento a la
derecha
porla posición
posición A (QA)
cuando el registro
registro se desplaza
derecha (DSR
introduce los bits
bits parla
(QA) cuando
desplaza a la
SR)) introduce
derecha. La entrada
entrada serie de desplazamiento
desplazamiento a la izquierda
izquierda (DSL
introduce los bits
derecha.
bits or la
S L)) introduce
posición
posición D (QD)
(QD) cuando
cuando el registro
registro se desplaza
desplaza a la izquierda.
izquierda. La entrada
entrada de reloj (CLK)
(CLK)
dispara
transición L a H del pulso
pulso de reloj.
reloj . Cuando
dispara los cuatro
cuatro flip-flops
flip-flops en la transición
Cuando se activa
activa con
con
un
pone todos
todos los flip-flops
Los controles
un nivel
nivel BAJO,
BAJO, la entrada
entrada de borrado
borrado (CLR)
(CLR) pone
flip-flops a O. Los
controles de
modo
puertas, que
modo indican
indican al registro,
registro, a través
través de una
una red de puertas,
que desplace
desplace a la derecha,
derecha, a la
haga nada
nada (mantenimiento).
Por supuesto,
izquierda,
izquierda, cargue
cargue en paralelo
paralelo o no
no haga
(mantenimiento). Por
supuesto, el 74194,
74194, que
que
es un CI TTL,
Habitualmente las
TTL, tiene
tiene las conexiones
conexiones de alimentación,
alimentación, + 5 V Y GND.
GND. Habitualmente
conexiones
lógico.
conexiones de alimentación
alimentación no se indican
indican en el símbolo
símbolo lógico.
Figura 11
11.9
muestra una
una tabla
funcionamiento de los modos
selección del
En la Figura
.9 se muestra
tabla de funcionamiento
modos de selección
registro de desplazamiento
desplazamiento 74194.
74194. Los
operación del registro
desplazamiento
registro
Los modos
modos de operación
registro de desplazamiento
aparecen en
en la sección
sección izquierda
izquierda de la tabla,
éstos son
desplazaaparecen
tabla, éstos
son reset,
reset, mantenimiento,
mantenimiento, desplazamiento a la izquierda,
izquierda, desplazamiento
desplazamiento a la derecha
derecha y carga
carga en
en paralelo.
paralelo.
miento
Considerar el modo
modo reset (borrado)
(borrado) del registro
desplazamiento de la Figura
Considerar
registro de desplazamiento
Figura 11.9.
Cuando la entrada
entrada CLR
CLR está BAJA
BAJA (L)
(L),, anula
anula a las demás
demás (que
(que están
están marcadas
con X en
Cuando
marcadas con
tabla) y pone
pone las salidas
salidas a 0000
0000 (LLLL
(LLLL en la tabla).
Observar que
que las salidas
salidas están
están
la tabla)
tabla). Observar
identificadas por
por Qo en vez de por
por QA, Q¡ en
en vez de por
QB, etc. La forma
forma de identificar
identificar
identificadas
por QB,
entradas y salidas
salidas varía
varía de unos
unos fabricantes
fabricantes a otros.
otros.
las entradas
...•
306
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIl.\l.cS
(bl
Los cuatro modos restantes de operación de la Figura 11.9 están gobernados por los
controles de modo (So Y SI). Cuando ambos modos de control están en el nivel BAJO
(So = 0, SI = O), el registro de desplazamiento está en modo de mantenimiento y no hará
nada. Sin embargo, la tabla visual iza las salidas (Qo a Q3).
Considerar la línea de desplazamiento a la izquierda de la Figura 11.9. Los dos controles
de modo son adecuados (So = 0, SI = 1), Y el dato se introduce por la entrada serie de
desplazamiento a la izquierda (Dsd. Observar que los 1 y 0, de la entrada serie de
desplazamiento a la izquierda, son transferidos a la posición Q3 (D) cuando el registro se
desplaza una posición a la izquierda. El desplazamiento tiene lugar en la transición L a H
del pulso de reloj, como indica la flecha ascendente de la tabla.
Observar la línea de desplazamiento a la derecha de la Figura 11.9. Los controles de
modo están en el set (So = 1, SI = O). Los datos se colocan en la entrada serie de desplazamiento a la derecha (DSR). En la transición L a H del pulso de reloj, el bit de la entrada
DSR es transferido a la salida Qo (A) cuando el registro se desplaza una posición a la
derecha.
El modo final de operación, del registro de desplazamiento universal, se muestra en la
línea inferior de la Figura 11.9. Para carga en paralelo [también llamada carga en andanada
tra
tra
así
cal
pa
El
Es
ma
par
zar
de
11
Entradas
Modo de
operación
CLK CLR
Salidas
SI
So
DSR
DSL
Dn
Qo
Ql
Qz
Q3
Reset (borrado)
X
L
X
X
X
X
X
L
L
L
L
Mantenimiento
(no hace nada)
X
H
1*
1*
X
X
X
qo
ql
qz
q3
Desplazamiento
a la izquierda
i
i
H
H
h
h
1*
1*
X
X
I
h
X
X
ql
ql
qz
qz
q3
q3
H
Desplazamiento
a la derecha
i
i
H
H
1*
1*
h
h
h
X
X
X
X
L
H
qo
qo
ql
ql
qz
qz
Carga paralelo
i
H
h
h
X
X
dn
do
di
dz
d3
I
11
11
L
11
H = nivel de tensión ALTO
h = nivel de tensión ALTO un instante anterior a la transición L a H del reloj
L = nivel de tensión BAJO
l = nivel de tensión BAJO un instante anterior a la transición La H del reloj
d,,(q,,) = (Las letras minúsculas indican el estado de la entrada [o salida] referenciada un instante
antes de la transición La H del reloj.)
X = irrelevante
i = transición de reloj L a H
11
* La transición Ha L de las entradas So y S, del 74194 sólo deben tener lugar mientras CLK esté
11
en el nivel ALTO para operación convencional.
Figura 11.9.
Tabla de funcionamiento de los modos de operación del registro
de desplazamiento universal el 741 94.
•
REGISTROS
REGISTROS DE
DE DESPLAZAMIENTO
DESPLAZAMIENTO
307
troles de
desplazaentrada
ión a la
(broadside)]
el registro
pone los dos
(broadside)]
registro 74194
74194 pone
dos controles
controles de II)odo
modo a 1l (So
(So = 1,
1, SI
S1 = 1). En la
transición
pulso de reloj,
paralelo se
transición L a H
H del pulso
reloj, los datos
datos de las entradas
entradas de carga
carga en paralelo
transfieren
paralelo no
transfieren a las salidas
salidas adecuadas.
adecuadas. Observar
Observar que
que las entradas
entradas de carga
carga en paralelo
no son
son
asíncronas,
paralelo. La
asíncronas, como
como lo eran
eran en los anteriores
anteriores registros
registros de carga
carga en paralelo.
La operación
operación de
carga en paralelo
paralelo se realiza
paso, con
un simple
pulso de reloj.
carga
realiza en un paso,
con un
simple pulso
reloj.
El registro
universal. Los datos
pueden cargarse
paralelo y leerse en
registro 74194
74194 es universal.
datos pueden
cargarse en serie o paralelo
paralelo o en serie
puede realizarse
por un
un punto
punto como,
por ejemplo,
paralelo
serie [la salida
salida puede
realizarse por
como, por
ejemplo, QD (Q3)).
(Q3)).
El registro
puede no
no hacer
registro puede
hacer nada,
nada, desplazar
desplazar a la derecha
derecha o a la izquierda
izquierda según se le indique.
indique.
Este registro
bits es una
una de las muchas
unidades fabricadas
registro de 4 bits
muchas unidades
fabricadas en forma
forma de el.
Otros
bits y el 7496 de 5 bits.
bits. En los
Otros registros
registros de desplazamiento
desplazamiento TTL
TTL son el 7494
7494 de 4 bits
manuales
manuales de datos
datos también
también aparecen
aparecen listados
listados el 74164
74164 de 8 bits, de entrada
entrada serie y salida
salida
paralelo; el 74165
paralelo;
74165 de 8 bits, de entrada
entrada serie/paralelo,
serie/paralelo, salida
salida serie. Otros
Otros registros
registros de desplapor ejemplo,
zamiento
zamiento disponibles
disponibles se encuentran
encuentran en diversas
diversas subfamilias
subfamilias TTL
TTL como,
como, por
ejemplo, el registro
de desplazamiento
desplazamiento 74LS395A
74LS395A de 4 bits, conectable
conectable en cascada
cascada y con
con salidas de tres estados.
estados.
tra en la
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
s por los
el BAJO
no hará
controles
serie de
serie de
egistro se
in L a H
ndanada
11.21. Listar
Listar los cinco
cinco modos
modos de operación
operación del registro
registro de desplazamiento
desplazamiento 74194.
11.21.
74194.
Solución:
Solución:
Los cinco
cinco modos
registro 74194
modos de operación
operación del registro
74194 son
son los siguientes:
siguientes:
(a)
reset (borrado)
(e)
(e) carga
paralelo
(a)
reset
(borrado)
(e) desplazamiento
desplazamiento izquierda
izquierda
carga paralelo
(b)
(d)
(b) mantenimiento
mantenimiento
(d) desplazamiento
desplazamiento derecha
derecha
11.22.
registro 74194
11.22. Acudir
Acudir a la Figura
Figura 11.9. La entrada
entrada asíncrona
asíncrona al registro
74194 que
que controla
controla las demás
demás entradas
entradas
es la entrada
entrada de _ __ .
Solución:
Solución:
La entrada
borrado es la única
única entrada
registro 74194.
entrada de borrado
entrada asíncrona
asíncrona en el registro
74194.
1l.23.
un pulso
pulso de reloj cuando
registro 74194
1l.23. Acudir
Acudir a la Figura
Figura 11.9. ¿Qué
¿Qué efecto
efecto tiene
tiene un
cuando el registro
74194 está
está en
modo
modo de mantenimiento?
mantenimiento?
Solución:
Solución:
El registro
registro 74194
pulso de reloj cuando
74194 no hace
hace nada
nada con
con ningún
ningún pulso
cuando está
está en el modo
modo de mantenimiento.
mantenimiento.
1l.24.
necesita(n) _ __ pulso(s)
para cargar
paralelo cuatro
11.24. Acudir
Acudir a la Figura
Figura 11.9. Se necesita(n)
pulso(s) de reloj para
cargar en paralelo
cuatro
registro 74194.
bits en el registro
bits
74194.
Solución:
Solución:
cargar en paralelo
desplazamiento 74194.
74194.
Se necesita
necesita un
un pulso
pulso de reloj para
para cargar
paralelo el registro
registro de desplazamiento
e
11.25. La entrada
entrada rotulada
DSR se utiliza
cuando So
So
1l.2S.
rotulada D
utiliza cuando
(O, 1).
= ___ (0, 1) Y SI = _ __ (O,
Solución:
Solución:
entrada D SR
(entrada serie
serie desplazamiento
desplazamiento a la derecha)
derecha) se utiliza
desplazamiento a la
La entrada
utiliza en el modo
modo de desplazamiento
SR (entrada
derecha, y por
tanto So = I1 Y SI = O.
O.
derecha,
por tanto
é
1l.26. El registro
registro 74194
74194 utiliza
disparos de _ __ (flancos
(flancos positivos,
11.26.
utiliza disparos
positivos, pulsos).
pulsos).
Solución:
Solución:
74194 utiliza
disparos de flancos
flancos positivos.
El registro
registro 74194
utiliza disparos
positivos.
308
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
Indicadores de salida
A
B
e
D
Carga
paralelo
O
O
1
1
O
A
B
e
D
Registro
desplazamiento
QA
O
-
QB
O
~ntrad~
serie
~
DSR
Qc
derecha
Entrada serie
DSL
izquierda
Reloj
CLK
LO
O
llL-
O
L-
Borrado
--c-
So
Figura 11 .10.
(74194)
CLRSo
•
_
Qo
S,
S,
I
Modo de control
Problema del tren de pulsos del registro de desplazamiento.
11
Lo
mi
sal
m2
11.27. Listar el modo de operación del registro de desplazamiento
de la Figura 11.10.
(74194) para cada uno de los pulsos
Solución:
Acudir a las columnas SI y So de la tabla de selección modos de la Figura 11.9. El modo de operación
del registro para cada pulso' mostrado en la Figura 11.10 es como sigue:
pulso
pulso
pulso
pulso
pulso
a
= reset (borrado)
b
e
d
e
=
=
=
=
carga paralelo
desplazamiento
desplazamiento
desplazamiento
izquierda
izquierda
izquierda
pulso
pulso
pulso
pulso
pulso
J=
g
h
i
j
=
=
=
=
desplazamiento
desplazamiento
reset (borrado)
mantenimiento
desplazamiento
derecha
derecha
per
ha:
dis
de
dat
em
pw
qw
izquierda
11.28. Listar el estado de los indicadores de salida, después de cada pulso, para el registro de
desplazamiento 74194 mostrado en la Figura 11.1O.
Solución:
Los indicadores de salida leen los siguientes registros en la Figura 11.10 (A a la izquierda, D a la derecha):
pulso a = 0000
El modo reset pone todas las
pulso d = 1100 El modo de desplazamiento a
salidas a O.
la izquierda desplaza los bits
pulso b = 0011
El modo carga en paralelo
una posición a la izquierda.
carga cuatro entradas en el reObservar que se está cargando
gistro.
un O en serie en la posición D
pulso e = O 110 El modo de desplazamiento a
de la entrada serie de la izla izquierda desplaza los bits
quierda.
una posición a la izquierda.
pulso e = 1000 El modo de desplazamiento a
Observar que se está cargando
la izquierda desplaza los bits
un O en serie en la posición D
una posición a la izquierda.
de la entrada serie de la izObservar que se está cargando
quierda.
un O en serie en la posición D
de
em
un
de
los
qu
en
los
op
reg
El
ser
de!
pa:
en'
REGISTROS DE
DE DESPLAZAMIENTO
DESPLAZAMIENTO
REGISTROS
salida
D
pulso
pulso
f = 1100
pulso 9g
pulso
11.5.
11.5.
pulsos
ración
o de
recha):
ento a
s bits
ierda.
gando
ión D
la iz-
=
=
0110
0110
de la entrada
entrada serie
serie de la izquierda.
quierda.
modo de desplazamiento
desplazamiento a
El modo
derecha desplaza
desplaza los bits
bits
la derecha
una posición
posición a la derecha.
derecha . ObObuna
servar
que se está
cargando
servar que
está cargando
posición A
un 1I en serie
serie en la posición
de la entrada
entrada serie
serie de la derecha.
recha.
modo de desplazamiento
desplazamiento a
El modo
bits
la derecha
derecha desplaza
desplaza los bits
una posición
posición a la derecha.
una
derecha. ObObservar
que se está
cargando
servar que
está cargando
posición A
un OO en serie
serie en la posición
pulso h == 0000
pulso
0000
pulso i =
= 0000
pulso
0000
pulso j == 0001
pulso
309
dede la entrada
entrada serie
serie de la derecha .
recha.
La entrada
borrado anula
La
entrada de borrado
anula
demás entradas
entradas yy reiniciareinicialas demás
liza todas
todas las salidas
liza
salidas a O.
O.
En el modo
modo de mantenimiento
mantenimiento
al registro
registro no
no hace
hace nada.
nada.
modo de desplazamiento
desplazamiento a
El modo
izquierda desplaza
desplaza los bits
bits
la izquierda
una posición
posición a la izquierda.
izquierda.
una
Observar
carga un l en
Observar que
que se carga
serie
posición D de la
serie en la posición
entrada
izquierda.
entrada serie
serie de la izquierda.
REGISTROS DE DESPLAZAMIENTO
DESPLAZAMIENTO CMOS
REGISTROS
CMOS
variedad de registros
registros de desplazaLos fabricantes
fabricantes de circuitos
circuitos integrados
integrados disponen
disponen de gran
gran variedad
desplazamiento eMOS.
74HC164, que
registro de desplazamiento
desplazamiento de 8 bits
bits entrada
serie
miento
CMOS. El C1
C174HC164,
que es registro
entrada serie
salida paralelo,
paralelo, se estudia
En la Figura
reproduce información
salida
estudia en esta
esta sección.
sección. En
Figura 11.11 se reproduce
información del
manual de datos
manual
datos del fabricante.
fabricante.
un registro
registro de desplazamiento
por flanco,
El el
CI eMOS
CMOS 74He164
74HCI64 es un
desplazamiento disparado
disparado por
flanco, que
que sólo
permite entrada
Procedentes de cada
uno de los ocho
internos
permite
entrada de datos
datos en serie. Procedentes
cada uno
ocho flip-flops
flip-flops internos
hay disponible
salida (Qo a Q7) (Fig.
(Fig. ll.lle).
1l.lle). La entrada
entrada de reloj (CP) al 74He164
74HCI64 es
disponible una
una salida
disparada por
flanco y desplaza
desplaza datos
datos en la transición
disparada
por flanco
transición del nivel BAJO
BAJO al ALTO
ALTO del pulso
pulso
datos se introducen
introducen bit
dos entradas
entradas de
de reloj. Los datos
bit a bit
bit (en serie) a través
través de una
una de las dos
datos (D,a
(D,a o DI"
D,,,).). El diagrama
diagrama lógico
lógico simplificado
simplificado de la Figura
1l.1la muestra
que las
datos
Figura 1l.11a
muestra que
D
realizan
operación
AND.
Esto
significa
que
una
entrada
)
entradas
entradas de datos
datos (D
(Dsa
Y
)
realizan
la
operación
AND.
Esto
significa
que
una
entrada
sb
sa
sb
puede utilizarse
utilizarse como
una entrada
habilitación de datos
datos activa
nivel ALTO
ALTO mientras
mientras
puede
como una
entrada de habilitación
activa en el nivel
que
por la segunda
necesita la habilitación
habilitación
que el dato
dato serie se introduce
introduce por
segunda entrada
entrada de datos.
datos. Si no se necesita
de la entrada
unen y se utilizan
utilizan como
entrada de datos,
datos, ambas
ambas entradas
entradas de datos
datos (D
(Dsa
como
sa Y Dsb
sb) ) se unen
e, cada
pulso de reloj desplaza
entrada
única de datos
Figura 11.11
entrada única
datos en serie. En la Figura
11.11e,
cada pulso
desplaza los datos
datos
una posición
posición a la derecha
derecha (desde
hasta Q7) en el registro
registro de desplazamiento.
patilla
una
(desde Qo hasta
desplazamiento. La patilla
de reset
reset maestro
maestro (MR)
nivel BAJO
BAJO que
reinicializa
(MR) en el 74He164
74HCI64 es una
una entrada
entrada activa
activa en el nivel
que reinicializa
pone las salidas
reset maestro
maestro (MR)
una entrada
los ocho
ocho flip-flops
flip-flops y pone
salidas a O.
O. El reset
(MR) es una
entrada asíncrona
asíncrona
registro de desplazamiento
que
que elimina
elimina las demás
demás entradas.
entradas. El registro
desplazamiento 74He164
74HCI64 está
está encapsulado
encapsulado
en un el
DIP de 14 patillas,
patillas, como
indica la Figura
Figura 11l.1
l.1 lb. Una
Una tabla
tabla de verdad
verdad que
CI DIP
como indica
que detalla
detalla
los modos
modos de operación
reproduce en la Figura
Figura 1l.11d.
operación del el
CI 74He164
74HCI64 se reproduce
1l.1 Id. El el74He164
CI74HCI64
opera
una fuente
opera con
con una
fuente de alimentación
alimentación de 5 V dc.
de.
producen diversos
registros de desplazamientos
Los fabricantes
fabricantes producen
diversos registros
desplazamientos eMOS.
CMOS. Si se conectan
conectan
registros de desplazamiento
tengan flip-flops
pueden utilizar
utilizar los el
4076 y 40174.
40174.
registros
desplazamiento que
que tengan
flip-flops D
D,, se pueden
CI4076
registro de desplazamiento
un dispositivo
El el
CI 4014
4014 registro
desplazamiento estático
estático de ocho
ocho etapas
etapas es un
dispositivo de entrada
entrada
registro de desplazamiento
registro de
serie salida
paralelo. El 4031 registro
salida paralelo.
desplazamiento estático
estático de 64 etapas.
etapas. El registro
desplazamiento
bits 4035
4035 es una
una unidad
unidad de almacenamiento
desplazamiento de 4 bits
almacenamiento de entrada
entrada serie salida
salida en
paralelo.
desplazamiento estático
estático de 8 pÍts
bits 4034
paralelo. El registro
registro de desplazamiento
4034 es una
una unidad
unidad universal
universal de
entrada/salida-serie/paralelo
bidireccional
estados, con
con la que
que se puede
entrar y salir
salir
entrada/salida-serie/paralelo
bidireccional de tres
tres estados,
puede entrar
310
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
1.
Qo
2
8---~1> CP
9-~--a
MR
o.;
3
QI
4
Q2
5
Q3
6
Q4
10
a las
las SI
Vcc
Dsb
2
13
Q7
Qo
3
12
Q6
QI
4
11
Qs
5
10
Q4
164
Qs
11
Q2
Q6
12
Q3
6
9
MR
Q7
13
GND
7
8
CP
11.29
I1.3U
(a)
Símbolo lógico simplificado
Diagrama
(h)
de patillas
D",
Q
D
D
Q
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
o,
CP
CP
CP
CP
FF3
FFI
CP
FF4
CP
CP
11.3]
CP
FF5
FF6
FF7
FF8
RD
Ru
Ru
Rn
CP
MR
Q,
(e)
Q,
Q,
Q2
Diagrama
Q7
Entradas
Modos de operación
Salidas
11.32
MR
CP
o;
o.;
Qo
QI-Q7
reset (borrado)
L
X
X
X
L
L-L
i
i
i
i
l
l
h
h
l
h
l
h
L
L
L
H
qO-q6
desplazamiento
H
H
H
H
QO-q6
QO-Q6
QO-Q6
H = nivel de tensión ALTO
h = nivel de tensión ALTO anterior
al tiempo de establecimiento
de la transición
BAJA a ALTA del reloj
al tiempo de establecimiento
de la transición
BAJA a ALTA del reloj
L = nivel de tensión BAJO
l
= nivel de tensión
BAJO anterior
q = las letras minúsculas indican el estado de la entrada
de la transición BAJA a ALTA del reloj
t
= transición
referenciada
anterior
al tiempo de establecimiento
del reloj de BAJA a ALTA
(d)
Figura 11 .11.
11.32
lógico detallado
Tabla de verdad
El registro de desplazamiento CI 74HC 164 de 8 bits.
11.3
REGISTROS
311
DE DESPLAZAMIENTO
a las líneas del bus. También hay disponibles otros muchos registros de desplazamiento
las series 74HC y 74HCT de CI CMOS.
14 Vcc
en
13 Q7
PROBLEMAS
12 Q6
11 Qs
RESUELTOS
11.29. Acudir a la Figura 11.11. La entrada
al registro de desplazamiento
las demás cuando se activa con un nivel BAJO.
10 Q4
74HCI64
Solución:
La entrada de reset maestro (MR), activa en el nivel BAJO, del registro de desplazamiento
elimina a las demás.
9 MR
8 CP
11.30. La entrada
síncrona).
atillas
de reset maestro
(MR)
en el Cl74HCI64
es una entrada
elimina a
74HCl64
(asíncrona,
Solución:
La entrada de reset maestro (MR) en el 74HCl64
es una entrada asíncrona.
Q
D
11.31. Acudir a la Figura 11.11. La entrada de reloj (CP) al Cl74HCI64
es disparada por __
(pulso, flanco) y desplaza datos en la transición (ALTA a BAJA, BAJA a ALTA)
del
pulso de reloj.
CP
FF8
RD
Solución:
La entrada de reloj (CP) al CI 74HCl64
a ALTA del pulso de reloj.
es disparada por flanco y desplaza datos en la transición BAJA
Q,
11.32. El 74HCI64
paralela.
es un registro de desplazamiento
de entrada
(paralela,
serie) y salida
Solución:
El 74HCl64
es un registro de desplazamiento
de 8 bits de entrada serie y salida paralela.
11.33. Acudir a la Figura 11.11. ¿Por qué el Cl 74HCI64 tiene dos entradas de datos serie (véase Dsa
y D,h)?
Solución:
El CI 74HCl64 tiene dos entradas de datos serie que realizan la operación AND (Dsa Y Dsb)' Las dos
entradas de datos serie permiten que una se utilice como entrada de habilitación de datos serie, activa en el
nivel ALTO, para activar y desactivar la entrada de datos.
11.34. Acudir a la Figura 11.12. El registro de desplazamiento 74HCI64 está en el modo de operación
___
(reset, desplazamiento) durante el pulso de reloj a.
Solución:
La entrada de reset maestro (MR) se activa con un nivel BAJO durante el pulso a para que el registro
de desplazamiento esté en el modo de reset. Recordar que la entrada de reset (MR) elimina las demás.
to
11.35. Acudir a la Figura 11.12. El registro de desplazamiento 74HCI64 está en el modo de operación
___
(reset, desplazamiento) durante el pulso de reloj b.
Solución:
El reset (MR) se desactiva para que el CI 74HCI64 desplace su contenido a la derecha una posición
cargando un bit 1 de la entrada de datos (Dsb) en la posición Qo. El resultado después del pulso b
es 10000000.
312
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
11.36. Acudir a la Figura 11.12. Las entradas de datos en serie son
durante el pulso de reloj c.
(activadas, desactivadas)
Solución:
Véase Figura 11.12. La entrada superior a la puerta AND de datos en serie está en el nivel BAJO durante
el pulso de reloj e, que desactiva la entrada de datos serie completa.
11.37. Listar el estado de los indicadores de salida después de cada pulso de reloj para el registro de
desplazamiento 74HC164 de la Figura 1l.l2.
Solución:
Los indicadores de salida muestran lo que sigue para el registro de desplazamiento
Figura 11.12 (Qo a la izquierda, Q7 a la derecha):
pulso
pulso
pulso
pulso
pulso
pulso
pulso
pulso
pulso
pulso
a = 0000 0000
b = 1000 0000
e = 0100 0000
d = 00 l O 0000
e = 000 l 0000
= 0000 1000
g = 0000 0100
h = 0000 00 10
i = 0000 0001
j = 00000000
Modo reset
Desplazamiento
Desplazamiento
Desplazamiento
Desplazamiento
Desplazamiento
Desplazamiento
Desplazamiento
Desplazamiento
Desplazamiento
.r
a
a
a
a
a
a
a
a
a
la
la
la
la
la
la
la
la
la
mostrado
en la
derecha-carga
serie de un l en Qo
derecha-carga
serie de un O en Qo
derecha-entrada
serie inhabilitada
derecha-entrada
serie inhabilitada
derecha-entrada
serie in habilitada
derecha-entrada
serie inhabilitada
derecha-entrada
serie inhabilitada
derecha-entrada
serie inhabilitada
derecha-entrada
serie inhabilitada
11.
11
+5V
Habilitación
de datos
-L--
1
Vcc
D••
Qo
Q
Registro de Q
desplazamiento Q3
Q
Reset
Q5
CP
Q6
(74HC164) Q7
MR
O
GND
":-
Figura 11.12.
Problema del tren de pulsos del registro de desplazamiento.
F
11.
PROBLEMAS
SUPLEMENTARIOS
11.,
11.38. Dibujar el diagrama lógico de un registro de desplazamiento a la derecha y carga serie de
5 bits. Utilizar cinco flip-flops D. Rotular las entradas como reloj, borrado y datos serie, y las
salidas como A, B, e, D y E.
Res.
Véase Figura 11.13.
11.,
REGISTROS DE DESPLAZAMIENTO
Salidas
ivadas)
durante
313
Datos serie ---1
D
FFl
º
CLK
tro de
Entradas
Borrado
en la
CLR
CLR
Reloj
CLR
CLR
CLR
--+-- ....•..
--+--~~--+--...•..
--+-----<O------+---'
+--
----4
Figura 11.13.
11.39. Se necesitan
---4
.•.....
--'
Diagrama lógico de un registro de desplazamiento a la derecha
y carga serie de 5 bits.
pulso(s) de reloj para cargar un registro de desplazamiento
de carga serie
de 5 bits.
Res.
cinco.
11.40. Acudir a la Figura 11.14. La entrada de datos es una entrada de datos ~
a este registro de desplazamiento a la
(izquierda, derecha) y de ~
Res. (a) serie,
(b) derecha,
(e) 3.
-.J!!L
(paralelo, serie)
bits.
Indicadores de salida
Datos
D
FFl
CLK
º
CLR
121
~
CLR
CLR
-U0rrado
Reloj
Figura 11.14.
Problema del tren de pulsos del registro de desplazamiento de carga serie.
11.41. Listar
las salidas, después de cada pulso de reloj, del registro de desplazamiento
Figura 11.14 (A a la izquierda, e a la derecha).
Res.
rie de
, y las
pulso a = 000
pulso b = 100
pulso e
pulso d
=
=
010
101
pulso e = ola
pulso f = l Oí)
de la
pulso 9 = 110
pulso h = 011
11.42. Acudir a la Figura 11.14. Listar las dos entradas síncronas en este registro.
Res. dato (serie), reloj.
11.43. Acudir a la Figura 11.14. Se necesitan
Res.
tres.
pulsoís) de reloj para cargar este registro con 011.
314
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
11.44. Acudir
Acudir a la Figura
Figura 11.7. Este registro
desplazamiento de 3 bits de carga
11.44.
registro de desplazamiento
carga paralelo
paralelo utiliza
utiliza flip~
una unidad
unidad ~
~
(no recirculante,
recirculante, recirculante).
recirculante).
flops ~
(D, JK) Y es una
(no
Res.
(a) lK,
lK,
(b) recirculante.
recirculante.
Res. (a)
(b)
11.45. Acudir
Acudir a la Figura
Figura 11.7. ¿Cuál
¿Cuál es el modo
modo de operación
operación de cada
cada flip-flop
flip-flop JK mientras
ll.45.
mientras el pulso
pulso
ALTA?
de reloj d está en ALTA?
Res. modo
modo F
FFI
se! (l
(l = 1, K = O)
O)
Res.
F I = set
modoo FF2
FF2 = reset
reset (l
(l = O,
O, K = 1)
1)
mod
modo FF3
FF3 = reset
reset (l
(l = O,
O, K = 1)
1)
modo
11.46. Acudir
Acudir a la Figura
Figura 11.7. El estado
estado activo
activo para
para la entrada
entrada de borrado
borrado es ___ (0, 1).
11.46.
Res.
R
es. O.
11.47. Acudir
Figura 11.7. Los indicadores
indicadores de salida
salida en este registro leen A = ~,
11.47.
Acudir a la Figura
~, B = ~
~
y
= ~
~
cuando el pulso
pulso g está en ALTA.
ALTA.
=
cuando
Res.
(a) O,
(b) 1,
(e) 1.
R
es. (a)
(b)
(e)
e
o
11.48. Acudir
Acudir a la Figura
Figura 11.7. ¿Cuál
¿Cuál es el modo
modo de operación
operación de cada
cada flip-flop
flip-flop JK mientras
ll.48.
mientras el pulso
pulso
ALTA?
de reloj h está en ALTA?
Res. modo
modo FFI
FFI = set
se! (J
(l = 1, K = O)
O)
Res.
modo F
FF2
se! (l
(l = 1, K = O)
O)
modo
F 2 = set
modo FF3
FF3 = reset
reset (l
(l = O,
O, K = 1)
1)
modo
11.49. Acudir
Acudir a la Figura
Figura 11.7. Las dos líneas
líneas con
con flechas que
que van del FF3 al FFl
11.49.
FFl se denominan
denominan
líneas ___ (recirculantes,
(recirculantes, de reset).
reset).
líneas
Res.
recirculantes.
R
es. recirculantes.
11.50. Acudir
Acudir a la Figura
Figura 11.7. Los flip-flops
flip-flops JK son disparados
disparados por
por la transición
11.50.
transición ~~ (ALTA,
(ALTA,
BAJA) a ~
~
(ALTA, BAJA)
BAJA) del pulso
pulso de reloj.
BAJA)
(ALTA,
Res.
(a) ALTA,
(b)) BAJA.
BAJA.
R
es. (a)
(b
11
11
11.51. Acudir
Acudir a la Figura
Figura 11.7. Listar
Listar las salidas
salidas del registro
registro mientras
mientras cada
11.51.
cada pulso
pulso de reloj está
está en
ALTA (justo
(justo antes
antes de la transición
transición de reloj H aL).
aL).
ALTA
Res.
pulso
pulso a == 000
pulso
pulso b == 100
IDO
pulso
pulso e == 010
DIO
pulso
pulso d == 001
pulso
pulso e == 100
IDO
pulso ff=
= 000
pulso
pulso 9 = 011
pulso
pulso h == 101
101
pulso
pulso ii == 110
pulso
pulso j == 111
III
pulso
11.52. Acudir
Acudir a la Figura
11.15. La entrada
entrada de reloj dispara
dispara el registro
registro de desplazamiento
11.52.
Figura 11.15.
desplazamiento en la
transición ~
~
(ALTA, BAJA)
BAJA) a ~
~
(ALTA, BAJA)
BAJA) del pulso
transición
(ALTA,
(ALTA,
pulso de reloj.
(a) BAJA,
BAJA, (b)
(b) ALTA.
ALTA.
Res. (a)
11
11
11
11.53. Acudir
Acudir a la Figura
Figura 11.15. La conexión
conexión de borrado
borrado al registro
registro 74194
74194 es una
11.53.
una entrada
entrada activa
activa
(ALTA, BAJA)
BAJA) Y anula
anula a las demás.
demás.
en ___ (ALTA,
Res.
BAJA.
R
es. BAJA.
11
11.54. Listar
Listar el modo
modo de operación
operación del registro
registro de desplazamiento
desplazamiento 74194
74194 para
11.54.
para cada
cada pulso
pulso de reloj
mostrado en la Figura
Figura 11.15.
11.15.
mostrado
Res.
R es.
pulso a
pulso
pulso b
pulso
pulso e
pulso
pulso d
pulso
=
paralelo
= carga
carga paralelo
= desplazamiento
desplazamiento derecha
derecha
=
= desplazamiento
desplazamiento derecha
derecha
=
carga paralelo
paralelo
= carga
pulso e
pulso
pulso f
pulso
pulso g
pulso
pulso h
pulso
mantenimiento
= mantenimiento
desplazamiento derecha
derecha
= desplazamiento
desplazamiento derecha
derecha
= desplazamiento
desplazamiento izquierda
izquierda
= desplazamiento
11
REGISTROS
'liza flip~
_fl
1.....--0
el pulso
-
O
_________
O
A
B
1
e
:
D
(l~r
~
Indicadores de salida
Carga
paralelo
~fll ~
O
1
~
BAJO
E ntrada serie
A
SI
O
Figura 11.15.
nomman
(ALTA,
QD
(74194)
SI
I
Controles de modo
Problema del tren de pulsos del registro de desplazamiento universal.
11.55. Listar los estados de los indicadores
pulso de reloj está en ALTA.
Res.
D
Qc
CLRSo
So
el pulso
e
QB
DSR
Borrado
~
B
Registro
de desplazamiento
r-universal QA
derecha
Entrada serie
BAJO
DSL
izquierda
Reloj
CLK
~
315
DE DESPLAZAMIENTO
pulso a = IIll
pulso b = O111
de salida del registro de la Figura 11.15 mientras cada
pulso e = 0011
pulso d = OII O
pulso e = OlIO
pulso f = 0011
pulso 9
pulso h
=
=
000 l
0010
11.56. Acudir a la Figura 11.15. Justo antes de pulso de reloj d, los indicadores de salida leen
¿Por qué?
está en
Res.
Al contar el pulso de borrado, los indicadores de salida leen 0000 justo antes del pulso de reloj d
(Fig. 11.15).
11.57. Acudir a la Figura 11.15. Durante
(paralelo, serie).
Res.
to en la
a activa
_
paralelo.
.
andanada.
11.59. El registro de desplazamiento
cial).
Res.
de reloj
el pulso a, este registro es inicializado para carga
11.58. Otro término para carga paralelo es carga en
Res.
.
se clasifica como circuito lógico
(combinacional,
secuen-
secuencia!.
11.60. La unidad de memoria mostrada en la Figura 11.4 podría clasificarse como un registro entrada
serie salida
.
Res.
paralelo.
11.61. Acudir
a la Figura 11.5. El registro de desplazamiento
contador de
.
Res.
anillo.
recirculante
también
puede llamarse
I!!'f'
316
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
o
10 •••
I
I
O
I
I
I
••• 10--~~~~~I~O~I~I~I~
(b)
1
1
O
O
I O
I
I O
I
I
O
O
I
I
01 •••
(e)
O O
12.1.
(d)
Figura 11.16.
En un
analógi
Tipos de registros.
elecciói
prograi
hacien:
disposi
La
de alrr
11.62. Acudir a la Figura 11.16. ¿Qué parte de la figura ilustra la idea de registro de entrada serie
salida paralelo?
Res.
parte b.
11.63. Acudir a la Figura 11.16. ¿Qué parte de la figura ilustra la idea de registro entrada paralelo
salida serie?
Res.
sistema
~
parte c.
ti va de
(CPU)
11.64. El el 74Hel64
Res.
¿por qué tipo de registro dibujado en la Figura 11.16 está mejor representado?
interna
memor
b (entrada serie salida paralelo).
como.
11.65. Acudir a la Figura 11.12. Este registro de desplazamiento
es un ejemplo de el
(eMOS,
TTL).
Res.
Los
CMOS.
magnéi
11.66. Acudir a la Figura 11.12. La patilla de reset maestro (MR) en el 74Hel64
activa en el nivel
(ALTO, BAJO) Y anula todas las demás.
Res. BAJO.
es una entrada
11.67. Acudir a la Figura 11.12. La entrada de habilitación de datos (Dsa) es una entrada activa en el
nivel
(ALTO, BAJO) en este ejemplo.
Res.
aparect
unidad
cada d
tienen
la forn
ducton
Los
montar
ALTO.
rmcroc
11.68. Acudir a la Figura 11.12. Suponiendo que la entrada de habilitación de datos (Dsa) está en el
nivel ALTO todo el tiempo (pulsos a a i), listar los estados de los indicadores de salida del
registro de desplazamiento después de cada pulso de reloj (Qo a la izquierda, Q7 a la derecha).
Res.
Suponiendo
en el nivel ALTO la entrada Dsa, entonces
pulso a = 0000 0000
pulso b = 10000000
pulso e = 0100 0000
pulso d = 10100000
pulso e = 01010000
pulso f = 10 10 1000
pulso g = 11010100
pulso h = 0110 10 10
pulso i = 0011 0101
pulso j = 1001 1010
12.2.
Las me
es la q
acceso
microc
~--------~--------------------------------------------------------------------------------------~
Capítulo
Capítulo 12
MEMORIAS
DE
MEMORIAS
DE
LA
lA MICROCOMPUTADORA
MICROCOMPUTADORA
12.1.
serie
alelo
tado?
en el
en el
a del
cha).
INTRODUCCION
INTRODUCCION
En un nuevo
nuevo producto
producto electrónico,
utilizar dispositivos
En
electrónico, los diseñadores
diseñado res deben
deben elegir
elegir entre
entre utilizar
dispositivos
analógicos
unidad debe
procesar o sacar
analógicos o digitales.
digitales. Si la unidad
debe entrar,
entrar, procesar
sacar datos
datos alfanuméricos,la
alfanuméricos,la
elección es claramente
claramente digital.
digital. También,
También, si la unidad
cualquier tipo
elección
unidad tiene
tiene cualquier
tipo de memoria
memoria o
La circuitería
programa almacenado,
elección es claramente
programa
almacenado, la elección
claramente digital.
digital. La
circuitería digital
digital se está
está
haciendo muy
muy popular.
más complejos
haciendo
popular. Sin embargo,
embargo, los sistemas
sistemas electrónicos
electrónicos más
complejos contienen
contienen
dispositivos
dispositivos analógicos
analógicos y digitales.
digitales.
memoria de las microcomputadoras
microcomputadoras es un
La memoria
un ejemplo
ejemplo de aplicación
aplicación de los dispositivos
dispositivos
de almacenamiento
de datos
memorias. En la Figura
Figura 12.1 se muestra
muestra un
un
almacenamiento
datos denominados
denominados memorias.
sistema
microcomputador simplificado.
teclado es el dispositivo
sistema microcomputador
simplificado. El teclado
dispositivo de entrada,
entrada, y el disposidispositivo de salida
monitor o receptor
receptor de televisión.
televisión. La unidad
unidad central
procesamiento
tivo
salida es el monitor
central de procesamiento
(CPU)
microcomputadora y procesa
procesa los datos.
memoria
(Cf'U) controla
controla la operación
operación de la microcomputadora
datos. La memoria
un sistema
microcomputador convencional
tres tipos
tipos de
interna
interna de un
sistema microcomputador
convencional está
está compuesta
compuesta de tres
memorias semiconductoras.
memoria semiconductora
volátil aparece
Figura 12.1
memorias
semiconductoras. La memoria
semiconductora no volátil
aparece en la Figura
como ROM
(memoria de sólo lectura)
lectura) y NVRAM
(RAM no volátil).
como
ROM (memoria
NVRAM (RAM
volátil). La memoria
memoria volátil
volátil
aparece
nombre de RAM
RAM (memoria
acceso aleatorio).
aleatorio).
aparece con
con el nombre
(memoria de acceso
mayoría de los programas
programas se almacenan
normalmente en dispositivos
Los datos
datos y la mayoría
almacenan normalmente
dispositivos
magnéticos de almacenamiento
almacenamiento masivo
discos flexibles
flexibles o discos
discos rígidos. La
La
magnéticos
masivo denominados
denominados discos
unidad de disco
unidad que
Estrictamente hablando,
hablando,
unidad
disco es la unidad
que lee y escribe
escribe en el disco
disco flexible. Estrictamente
cada
por ejemplo,
teclado, monitor
monitor de vídeo,
vídeo, unidad
unidad de disco
disco y CPU,
cada dispositivo,
dispositivo, como,
como, por
ejemplo, el teclado,
Cl'U,
tienen
dispositivos minúsculos
dispositivos de memoria
tienen dispositivos
minúsculos de memoria.
memoria. Estos
Estos pequeños
pequeños dispositivos
memoria toman
toman
registros y cerrojos,
pero pueden
pueden contener
memorias semiconla forma
forma de registros
cerrojos, pero
contener dispositivos
dispositivos de memorias
semiconductoras ROM
ROM y RAM
RAM más
más pequeños.
pequeños.
ductoras
Los dispositivos
dispositivos de almacenamiento
RAM y ROM
ROM vienen
vienen en forma
Los
almacenamiento
RAM
forma de CI
el y están
están
montados
circuitos impresos,
impresos, como
como se indica
indica en la Figura
Figura 12.1. En
En una
una
montados en tarjetas
tarjetas de circuitos
microcomputadora es usual
usual tener
tener al menos
menos un
un CI
ROM y muchos
muchos CI
RAM.
microcomputadora
el ROM
el RAM.
12.2.
12.2.
MEMORIA DE
DE ACCESO
ACCESO ALEATORIO
ALEATORIO (RAM)
MEMORIA
(RAM)
memorias semiconductoras
volátiles y no
no volátiles.
volátiles. Una
Una memoria
memoria volátil
volátil
Las memorias
semiconductoras se clasifican
clasifican en volátiles
es la que
pierde sus datos
RAM (memoria
que pierde
datos cuando
cuando se desconecta
desconecta de la alimentación
alimentación la RAM
(memoria de
una memoria
memoria semiconductora
volátil muy
muy utilizada
utilizada en
modernas
acceso aleatorio)
aleatorio) es una
acceso
semiconductora volátil
en las modernas
microcomputadoras
datos y programas.
microcomputadoras para
para almacenar
almacenar temporalmente
temporalmente datos
programas. La RAM
RAM también
también
317
317
~,~---------------------------------------------------~--------------------------------~---------318
PRINCIPIOS DIGITALES
TEORIA DE PROBLEMAS DE PRINCIPIOS
Unidad de
Unidad
disco
di
sco flexible
Oexi ble
Memoria
externa
Memoria externa
de almacenamiento
almacenamiento
~
- masivo
masivo
Disco flexible
Oexible
Figura 12.1 .
Figura
se denomina
denomina memoria
memoria de lectura/escritura.
lectura/escritura. Almacenar
Almacenar datos
datos en RAM
RAM se denomina
denomina operación
operación
de escribir
escribir o de escritura.
escritura. Detectar
Detectar o volver
volver a llamar
llamar datos
datos en la RAM
RAM se denomina
denomina operación
operación
de leer o de lectura.
lectura. Cuando
Cuando el dato
dato es leído
leído de la memoria,
memoria, los contenidos
contenidos de la RAM
RAM no
no
se destruyen.
destruyen .
Considerar
una representación
representación de
de la parte
parte interior
interior de
de una
una
Considerar la tabla
tabla de
de la Figura
Figura 12.2;
12.2; es una
memoria
memoria de
de 64
64 bits.
bits. Los
Los 64
64 cuadrados
cuadrados (la mayoría
mayoría en blanco)
blanco) representan
representan las
las 64
64 celdas
celdas de
memoria
memoria en
en el interior
interior de la memoria
memoria de 64
64 bits.
bits. La
La memoria
memoria está
está organizada
organizada en 16 grupos
grupos
una palabra.
palabra. Esta
Esta memoria
memoria está
está organizada
organizada como
como una
una
bits y cada
cada grupo
grupo de 44 bits
bits es una
de 44 bits
memoria
memoria 16 x 4;
4; es decir,
decir, de 16 palabras
palabras de
de 44 bits
bits cada
cada una.
una. La
La representación
representación de
de la
memoria
12.2 es la forma
memoria de 64
64 bits
bits de
de la Figura
Figura 12.2
forma en que
que un
un programador
programador ve esta
esta unidad.
unidad.
Electrónicamente
Electrónicamente está
está organizada
organizada de
de forma
forma bastante
bastante diferente.
diferente.
Considerar
12.2 como
una RAM.
RAM. Si la RAM
RAM (memoria
(memoria de
Considerar la memoria
memoria de
de la Figura
Figura 12.2
como una
lectura/escritura)
modo de escribir,
escribir, el dato
dato (por
(por ejemplo,
ejemplo, 1101)
1101) puede
puede grabarse
grabarse
lectura/escritura) estuviese
estuviese en el modo
(escribirse)
(escribirse) en la
la memoria
memoria como
como se muestra
muestra en la
la palabra
palabra 5. El proceso
proceso de
de escritura
escritura es
similar
similar a escribir
escribir en un
un borrador.
borrador. Si la
la RAM
RAM estuviese
estuviese en
en el modo
modo de leer,
leer , el dato
dato (por
(por
ejemplo,
ejemplo, 110
110 1) puede
puede leerse
leerse de
de memoria.
memoria. El proceso
proceso es similar
similar a leer
leer el 110
110 11 en
en la
la palabra
palabra
de posición
posición 5 en
en la Figura
Figura 12.2.
12.2. Una
Una memoria
memoria RAM
RAM de
de este
este tipo
tipo se denomina
denomina a veces
veces
memú
de la
la Fi:
la pa
El
74Fl
está r
una (
Su or
una (
L(
La pi
amba
escrit
palab
1101
deber
A2 =
estar
BAJC
Se ob
duran
L,
RAM
WE=
.~---------------------------------------------------------------------------MEMORIAS
Bit
D
Dirección
Bit
C
ia de
barse
ra es
(por
labra
veces
B
Bit
A
Bit
D
Dirección
Palabra
O
Palabra
8
Palabra
I
Palabra
9
Palabra
2
Palabra
10
Palabra
3
Palabra
II
Palabra
4
Palabra
12
Palabra
5
Palabra
13
Palabra
6
Palabra
14
Palabra
7
Palabra
15
I
Figura 12.2.
ración
ración
M no
Bit
DE LA MICROCOMPUTADORA
I
O
I
Bit
Bit
e
B
~
319
Bit
A
Organización de una memoria de 64 bits.
memoria borrador (scratch-pad). La lectura de la palabra 5 (1101) no destruye el contenido
de la memoria; por ello, se dice que el proceso de lectura es no destructivo. La memoria de
la Figura 12.2 es una memoria de acceso aleatorio porque se puede saltar con facilidad de
la palabra 5 a cualquier otra.
El diagrama lógico de un sencillo el RAM se muestra en la Figura 12.3a. El el RAM
74Fl89 TTL es una memoria de acceso aleatorio de lectura/escritura de 64 bits. El el 74F189
está realizado con tecnología Schottky TTL más moderna, FAST, una subfamilia que exhibe
una combinación de rendimiento y eficiencia no alcanzada por ninguna otra familia TTL.
Su organización interna es similar a la mostrada en la Figura 12.2. Tienen 16 palabras, cada
una de las cuales es de 4 bits, para un total de 64 posiciones de memoria.
Los modos de operación del el TTL RAM 74Fl89 están detallados en la Figura 12.3b.
La primera línea del diagrama ilustra el modo escritura. Observar que en la Figura 12.3b
ambas líneas de control (eS y WE) están en el nivel BAJO. Durante la operación de
escritura, los 4 bits de entrada de datos (D3, D2, D¡, Do) se escriben en la posición de la
palabra de memoria especificada por las entradas de dirección. Por ejemplo, para escribir
1101 en la posición de la palabra 5 como muestra la Figura 12.2, las entradas de datos
deben ser D3 = 1, D2 = 1, D¡ = O. y Do = 1 Y las entradas de dirección deben ser A3 = O,
A2 = 1, A¡ = O Y Ao = 1. A continuación, la entrada de habilitación de escritura (WE) debe
estar en el nivel BAJO. Finalmente, la entrada de selección de pastilla (eS) debe ir al nivel
BAJO. La posición de la dirección de memoria 5 (palabra 5) ahora contiene el dato 1101.
Se observará que las salidas de la RAM 74F189 permanecen en su estado de alta impedancia
durante la operación de escritura.
La segunda línea de la tabla de la Figura 12.3b muestra el modo lectura para la
RAM 74F 189. Los controles de entrada deben inicializarse para que es = BAJO Y
WE = ALTO. El contenido de la posición de memoria direccionada aparecerá en las sali-
320
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Indicadores de salida
de datos invertidos
+5V
D
I
e
B
A
Vcc
1
Ao
2
E., radas de d irección
{
Al
4
RAM de
64 bits
A2
8
A3
Entradas de
control
es
Selección
de pastilla
Habilitación
de escritura
{
L = escritura, H = lec tura
-
wc:
03
D3
O2
D2
DI
(74F189)
Do
01
00
GND
....L
Símbolo lógico
(a)
Entradas
Modo
de operación
Escritura
Lectura
Almacenamiento
(inhibición)
Condición
es
WE
L
L
L
H
H
X
de salidas
Alta impedancia
Complemento
del dato almacenado
Alta impedancia
H ~ Nivel de tensión ALTO
L ~ Nivel de tensión BAJO
X = Irrelevante
(b)
Figura 12.3.
Modos de operación
RAM estática de 64 bits 74F189.
das (03, O2, 01, 00) en forma complementaria. Observar las burbujas inversoras a las salidas
del símbolo lógico de la Figura 12.3a. Por ejemplo, para leer el contenido de la palabra 5
(posición de dirección 5) en la memoria de la Figura 12.2, la selección de pastilla (eS) debe
activarse con un nivel BAJO y la habilitación de escritura (WE) debe desactivarse con un
nivel ALTO. Las entradas de dirección deben ser A3 = 0, A2 = 1, Al =
y Ao = 1. Las
salidas indican 0010, que es el complemento del valor verdadero del dato 1101 localizado
en la posición de dirección 5 de la RAM. Debe comprenderse que la operación de lectura
°
______~--------------------------------------------------------------------------sm----~----~
MICROCOMPUTADORA
MEMORIAS DE LA MICROCOMPUT
ADORA
321
destruye el dato
dato almacenado
almacenado en la posición
sino que
que saca
saca una
no destruye
posición 5 de memoria,
memoria, sino
una copia
invertida de ese dato.
dato.
invertida
línea inferior
inferior de la tabla
tabla de la Figura
Figura 12.3b
12.3b ilustra
modo de almacenamiento
almacenamiento
La línea
ilustra el modo
(store) o de inhibición
inhibición (inhibit)
(inhibit). . Cuando
Cuando la entrada
entrada de selección
selección de pastilla
(eS) se desactiva
desactiva
(store)
pastilla (eS)
con un
salidas van
'un estado
estado de alta
alta impedancia
impedancia (flotan)
(flotan) y las operaciooperaciocon
un nivel
nivel ALTO,
ALTO, las salidas
van a 'un
lectura y escritura
escritura se inhiben.
inhiben. Puede
Puede decirse
decirse que
que la memoria
está «almacenando»
«almacenando»
nes de lectura
memoria está
datos.
datos.
CI74F189 es un
ejemplo de RAM
RAM estática.
estática. Una
RAM estática
estática puede
fabricarse
El CI74F189
un ejemplo
Una RAM
puede fabricarse
utilizando tecnología
tecnología bipolar
MOS. La RAM
RAM estática
estática utilizaflip-flops
utilizaflip-flops (o circuitos
circuitos similares)
similares)
utilizando
bipolar o MOS.
como celdas
celdas de memoria
memoria y conserva
conserva sus datos
datos siempre
siempre que
que la alimentación
alimentación esté conectada
conectada
como
Como unidades
capacidad de memoria
memoria se utilizan
habitualmente las
utilizan habitualmente
a la pastilla.
pastilla. Como
unidades de gran
gran capacidad
RAM dinámicas.
dinámicas. Una
celda de memoria
RAM dinámica
dinámica está basada
un dispositivo
dispositivo MOS
RAM
Una celda
memoria RAM
basada en un
MOS
que almacena
almacena una
carga como
como lo hace
dificultad con
con las RAM
RAM
que
una carga
hace un
un pequeño
pequeño capacitor.
capacitor. La
La dificultad
dinámicas (DRAM)
(DRAM) es que
que todas
todas las celdas
celdas de memoria
deben ser refrescadas
cada pocos
memoria deben
refrescadas cada
pocos
dinámicas
milisegundos
que no se pierdan
datos.
milisegundos para
para que
pierdan los datos.
RAM estática
estática 2114
2114 es un
MOS de memoria.
4096 bits, que
que
La RAM
un popular
popular CI MOS
memoria. Almacena
Almacena 4096
están organizados
organizados en 1024 palabras
cada una.
diagrama lógico
lógico de la RAM
RAM 2114
2114
están
palabras de 4 bits
bits cada
una. El diagrama
Figura 12.4a. Observar
Observar que
que la RAM
RAM 2114
2114 tiene
tiene diez
diez líneas
líneas de dirección
dirección que
que
se da en la Figura
pueden
acceder a 1024 (210)
(210) palabras.
Tiene las familiares
familiares entradas
entradas de control
control de selección
selección
palabras. Tiene
pueden acceder
(eS) y habilitación
escritura (WE).
(WE). l/O
l/O 1,1, 1/02,, 1/03 e 1/04 son entradas
entradas
de pastilla
pastilla (eS)
habilitación de escritura
cuando la RAM
RAM está
está en el modo
escritura y salidas
salidas cuando
cuando el CI está
está en el modo
modo de escritura
modo de
cuando
lectura. La RAM
RAM 2114
2114 se conecta
conecta a una
fuente de alimentación
alimentación de + 5 V.
lectura.
una fuente
diagrama de bloques
RAM 2114
2114 se muestra
Figura 12.4b.
12.4b. Observar,
Observar,
El diagrama
bloques de la RAM
muestra en la Figura
especialmente, los buffers
tres estados
estados utilizados
aislar el bus
datos de las patillas
especialmente,
buffers de tres
utilizados para
para aislar
bus de datos
patillas
entrada-salida (ljO).
(ljO). Observar
Observar que
que las líneas
líneas de dirección
dirección también
también tienen
tienen buffers.
La
de entrada-salida
buffers. La
RAM 2114 viene
forma de CI DIP
RAM
viene en forma
DIP de 18 patillas.
patillas.
sistemas basados
(como, por
ejemplo, las microcomputadoras)
Los sistemas
basados en microprocesador
microprocesador (como,
por ejemplo,
microcomputadoras)
comúnmente almacenan
almacenan y transfieren
datos en grupos
grupos de 8 bits
llamados palabras.
comúnmente
transfieren datos
bits llamados
palabras. En la
Figura 12.5 se han
conectado dos RAM
RAM 2114
2114 para
formar una
memoria RAM
RAM de 1024
han conectado
para formar
una memoria
Figura
palabras
Esto se denomina
denomina 1 K de memoria
mayoría de las
palabras de 8 bits
bits por
por palabra.
palabra. Esto
memoria en la mayoría
microcomputadoras,
decir, 1024 bytes
bytes (grupos
(grupos de 8 bits) de memoria.
Observar que
que la
microcomputadoras,
es decir,
memoria. Observar
RAM 2114
2114 de la izquierda
izquierda proporciona
significativos de una
una palabra
palabra y la
RAM
proporciona los 4 bits
bits menos
menos significativos
derecha los cuatro
cuatro más
más significativos.
significativos. La RAM
RAM 2114
2114 tiene
tiene los buffers
adecuados para
de la derecha
buffers adecuados
para
conectarse
buses qe
conectarse con
con los buses
de dirección
dirección y de datos
datos del sistema.
sistema.
Características mencionadas
mencionadas con
con frecuencia
frecuencia de las RAM
RAM son tamaño
tamaño (en bits)
organiCaracterísticas
bits) y organización (palabras
(palabras x bit
Para la RAM
RAM 2114
2114 éste sería
sería de 4096
4096 bits,
zación
bit por
por palabra).
palabra). Para
bits, o 1024 x 4.
Para la RAM
RAM 74F189
74F189 éste sería
sería 64 bits, o 16 x 4. Una
segunda característica
característica puede
Para
Una segunda
puede ser la
tecnología utilizada
fabricar el chip.
chip. Esta
Esta sería
sería NMOS
(canal-N metal
metal óxido
óxido semicontecnología
utilizada para
para fabricar
NMOS (canal-N
semiconductor) para
RAM 2114.
2114. LA 74F189
74F189 utiliza
Schottky TTL
TTL de
ductor)
para la RAM
utiliza la moderna
moderna tecnología
tecnología Schottky
Fairchild. Una
tercera característica
característica puede
tipo de salida.
salida. Ambas
Ambas RAM,
RAM, la 2114
2114 y la
Fairchild.
Una tercera
puede ser el tipo
74F189,
tienen salidas
salidas de tres estados.
estados.
74
F 189, tienen
Una
cuarta característica
característica puede
tiempo de acceso
acceso (velocidad)
(velocidad) de la pastilla
Una cuarta
puede ser el tiempo
pastilla de
memoria.
tiempo de acceso es el tiempo
tiempo que
que se necesita
localizar y leer un
dato de
memoria. El tiempo
necesita para
para localizar
un dato
RAM. El tiempo
tiempo de acceso
acceso de la RAM
RAM 2114
2114 puede
dependiendo
la RAM.
puede ser de 50 a 450 ns, dependiendo
que se especifique.
especifique. El tiempo
tiempo de acceso
acceso de la RAM
RAM 74F189
74F189 es sólo de 10 ns.
de la versión
versión que
dice que
que es una
rápidas son más
más
La 774F
4F 189 se dice
una memoria
memoria más
más rápida.
rápida. Las memorias
memorias más
más rápidas
caras que
que sus correspondientes
correspondientes más
más lentas.
lentas.
caras
322
322
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
TEORIA DE PROBLEMAS
+5 V
AO
RAM 1/°
1/°44
RAM
Al
A¡
A22 (1024
(1024 X 4)1/0
4)1/0
A
A3
33
3
Entradas de
Entradas
dirección
dirección
A4
As
As
A6
A6
A7
A7
As
A9
A9
ES
Entradas
Entradas
{
control
de control
(2114)
(21
14 )
WE
GND
GND
(al Diagrama
Diagrama lógico
lógico
(a)
o
@
A3
3---'----i
-=:""----
t----=:...V
t-----"'- V cc
cc
A 4-----"""
4-=-----1
A
t----GND
1"4----GND
o
o
As..;;;::.----i
As-----I
CD
A6..;;;::.-----1
-'------1
A6
@
®
Selección
Selección
de
fila
Array de memoria
memoria
Array
64 filas
64 columnas
columnas
UI
(DRA
alime
encap
DIP (
con u
A7-=---A 7 -----.....,
@
As----~
As~-----1
@
I/Ol---t-I/O¡---_--1
'Í3'
fí3\
1/°22 -~--+-+-+--I
-~=----<P4--+1/°
@2 2
....:...~+I-+--1
1/°33 -=---1++-+--1
1/°
12.1.
Control
Control
de
entradas
entradas
de
datos
datos
Circuitos de E/
E/SS
Circuitos
columnas
de columnas
Selección de columna
columna
Selección
12.2.
Í¡\I
l/O 4 \!.Y
-=--'++++-l
A' 2
_GDL-----~--------------------~
_GD~-----r--------------------~
es
-=--__
<:1----,
es
-........q---.,
@)
@
wE--~-I
WE----.....,
o
Números de patillas
patillas
= Números
(i» Diagrama
Diagrama de bloques
bloques (Cor!esia
iConcsio de ¡me!
Intel Corpor({tiOI1)
Corporation¡
(1))
12.4.
Figura 12.4.
12.3.
estática MOS (1024
(1024 x 4).
RAM estática
12.4.
323
MEMORIAS DE LA MICROCOMPUT ADORA
A
.
.
10
Ao
Bus de direcciones
--.
1J
Ao •••
I
Controles
T
I
~CS
t_
Ao ••
10
RAM
Ik X 4
(2114)
r
r?CS
WE 1/°1' . '1/°4
_
•••••••
'.A
10
RAM
IkX 4
(2114)
WE 1/°1' . '1/°4
f
t
Bus de datos
Figura 12.5.
A
Combinación de dos RAM 4 x 1 K para formar una RAM 8 x 1 K.
Una quinta característica puede ser el tipo de memoria: estática (SRAM) o dinámica
(DRAM). Los el 2114 y 74F189 son RAM estáticas. El encapsulamiento y la tensión de
alimentación son otras dos especificaciones comunes de las RAM. La RAM 2114 está
encapsulada en un DIP de 18 patillas. El el 74F189 está ubicado en un encapsulamiento
DIP de 16 patillas Lee (leadless chip carrier). Ambas RAM, la 2114 y la 74F189, operan
con una fuente de alimentación de 5 V de.
PROBLEMAS
12.1.
RESUELTOS
En electrónica digital las letras ROM significan
.
Solución:
Las letras ROM significan memoria de sólo lectura.
12.2.
Las letras RAM literalmente
designan una memoria de
significan
/
memoria
.
de
, pero en la práctica
Solución:
Las letras RAM literalmente
memoria de lectura/escritura.
12.3.
La ROM es
significan memoria de acceso aleatorio, pero en la práctica designan una
(no volátil, volátil), mientras que la RAM es una memoria
.
Solución:
La ROM es no volátil, mientras la RAM es una memoria volátil.
12.4.
El proceso de
(lectura, escritura) en una RAM consiste en poner datos en la memoria,
mientras que el proceso de
(lectura, escritura) consiste en revelar el contenido almacenado en una posición de memoria.
324
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
Solución:
El proceso de escritura en una RAM consiste en poner datos en memoria, mientras que el proceso de
lectura consiste en revelar el contenido almacenado en una posición de memoria.
12.5.
La
(RAM, ROM) es fácilmente borrable.
Solución:
La RAM es fácilmente borrable.
12.6.
Una memoria de 32 x 8 contendrá
cidad total de
bits.
palabras, de
bits cada una, con una capa-
Solución:
Una memoria de 32 x 8 contendrá 32 palabras, de 8 bits cada una, con una capacidad total de 256 bits.
12.7.
Listar el modo de operación de la RAM 74F189 para cada pulso de entrada mostrado en la
Figura 12.6.
Solución:
Las entradas WE y es de la memoria controlan la operación de la RAM. Los modos de operación de
la RAM de la Figura 12.6 son los siguientes:
pulsos a a
pulso j =
pulso k =
pulso I =
i = escritura
almacenamiento
lectura
lectura
12.
(inhibición de lectura y escritura)
12.
Indicadores
de salida
+5V
O
O
Ao
O
~
~
Al
~
es
.r:
WE
J
D3
D2
~:f
DI
Do
--
k
j
h
g
e
f
1
e
b
a
O
O
11
d
J:
O
O
O
A2
A3
RAM
12.
12.
(74F189)
01
GND
12.
1
Figura 12.6.
12.8.
Listar el contenido
Figura 12.6.
Problema del tren de pulsos de la RAM estática.
de memoria en las palabras de las posiciones O a 8 después del pulso 1,
Solución:
El contenido de memoria de la RAM 74F189 (Fig. 12.6) después del pulso 1 es el siguiente:
12.
MEMORIAS DE
DE LA
LA MICROCOMPUT
MICROCOMPUT ADORA
ADORA
MEMORIAS
palabra
O == 000
000 I
palabra O
de
palabra
00 I O
palabra II = 0010
palabra
= 0011
00 II
palabra 2 =
palabra
0100
palabra 3 = 0100
palabra
palabra 4 = 0101
papalabra
= 0110
0110
palabra 5 =
palabra
palabra 6 == 0111
bits.
palabra
= 1000
palabra 7 =
la
palabra
palabra 8 == 100 I
de
12.9.
12.9.
325
Escrita en la posición
Escrita
posición de
memoria O
O durante
durante el pulso
pulso a
memoria
Escrita
Escrita en la posición
posición de
memoria I durante
durante el pulso
memoria
pulso b
Escrita en la posición
Escrita
posición de
memoria 2 durante
durante el pulso
pulso e
memoria
Escrita en la posición
Escrita
posición de
memoria 3 durante
durante el pulso
memoria
pulso d
Escrita en la posición
Escrita
posición de
memoria 4 durante
durante el pulso
pulso e
memoria
Escrita en la posición
Escrita
posición de
memoria 5 durante
durante el pulso
memoria
pulso ff
Escrita en la posición
Escrita
posición de
memoria 6 durante
durante el pulso
memoria
pulso gg
Escrita en la posición
Escrita
posición de
memoria 7 durante
durante el pulso
memoria
pulso h
Escrita en la posición
Escrita
posición de
memoria 8 durante
durante el pulso
memoria
pulso ii
¿Cuál es el estado
estado de los indicadores
indicadores de salida
salida durante
durante el pulso
entrada k en la Figura
Figura 12.6?
¿Cuál
pulso de entrada
Solución:
Solución:
indicadores de salida
salida muestran
muestran 100
1001I durante
durante el pulso
que es una
copia del contenido
contenido de la
Los indicadores
pulso k, que
una copia
posición
memoria 8.
posición de memoria
lida
12.10.
12.10.
¿Cuál es el estado
estado de los indicadores
indicadores de salida
durante el pulso
entrada 1
1 en la Figura
Figura 12.6?
¿Cuál
salida durante
pulso de entrada
Solución:
Solución:
indicadores de salida
salida muestran
muestran 1000 durante
durante el pulso
que es una
una copia
copia del contenido
contenido de la
Los indicadores
pulso 1, que
posición
memoria 7.
posición de memoria
D
12.11.
12.11.
tiempo de acceso
acceso para
RAM ___ (2114,
(2114, 74F189)
74F189) es más
más corto,
corto, y además
además se considera
considera
El tiempo
para la RAM
chip más
más rápido.
un chip
rápido.
Solución:
Solución:
tiempo de acceso
acceso para
74FI89 es más
más corto.
corto.
El tiempo
para la 74FI89
12.12.
12.12.
Cada celda
celda de memoria
memoria de esta
esta RAM
RAM estática
estática es similar
similar a un
(capacitar, flip-flop).
flip-flop),
Cada
un ___ (capacitor,
Solución:
Solución:
Cada celda
celda de memoria
memoria de una
una RAM
RAM estática
estática es similar
similar a un
flip-flop..
Cada
un flip-flop
12.13.
12.13.
Acudir a la Figura
Figura 12.4. Las diez
diez líneas
líneas de dirección
dirección que
que entran
entran en la RAM
RAM 2114
2114 pueden
Acudir
pueden
direccionar _ __ diferentes
diferentes palabras.
palabras.
direccionar
Solución:
Solución:
líneas de dirección
dirección de la RAM
RAM 2114,
2114, mostrada
mostrada en la Figura
Figura 12.4, pueden
direccionar un total
total
Las diez líneas
pueden direccionar
(210) palabras
RAM.
palabras de la RAM.
de 1024 (210)
1,
12.14.
12.14.
¿Qué significa
significa que
que una
microcomputadora tiene
tiene 16 K de memoria?
memoria?
¿Qué
una microcomputadora
Solución:
Solución:
dice que
que una
una computadora
computadora tiene
tiene 16 K de memoria
memoria cuando
cuando tiene
tiene aproximadamente
aproximadamente una
memoria de
Se dice
una memoria
16 384 bytes.
Dicha memoria
memoria tendría
tendría una
capacidad total
total de 131
131 072 bits
131 072).
072).
16
bytes. Dicha
una capacidad
bits (16 384 x 8 = 131
326
TEORIA DE
PROBLEMAS DE
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
12.15.
Acudir
¿Por qué
qué las patillas
conectarse directadirectaAcudir a la Figura
Figura 12.5. ¿Por
patillas de ES de las RAM pueden
pueden conectarse
mente
datos?
mente al bus
bus de datos?
Solución:
Solución:
Las RAM
con buffers
estados.
RAM 2114
2114 mostradas
mostradas en la Figura
Figura 12.5 tienen
tienen los terminales
terminales de E/S
E/S con
buffers de tres estados.
12.16.
El tiempo
que se tarda
localizar y leer un
dato en una
denomina tiempo
tiempo que
tarda en localizar
un dato
una RAM se denomina
tiempo de _ __
(acceso, interfaz).
interfaz).
(acceso,
Solución:
Solución:
El tiempo
que se tarda
dato en una
denomina tiempo
acceso.
tiempo que
tarda en localizar
localizar y leer un dato
una RAM
RAM se denomina
tiempo de acceso.
12.17.
El CI
el 2114,
una RAM ___ (dinámica,
(dinámica, estática).
estática).
2114, mostrado
mostrado en la Figura
Figura 12.4, es una
Solución:
Solución:
El CI 2114,
estática.
2114, mostrado
mostrado en la Figura
Figura 12.4, es una
una RAM
RAM estática.
SOLO LECTURA
LECTURA (ROM)
(ROM)
12.3. MEMORIA
MEMORIA DE SOLO
Las microcomputadoras
deben almacenar
almacenar información
información permanente
permanente en forma
forma de un
microcomputadoras deben
un programa
programa
sistema o monitor,
(ROM). La ROM
del sistema
monitor, en una
una memoria
memoria de sólo
sólo lectura
lectura (ROM).
ROM la programa
programa el
fabricante con
con las especificaciones
especificaciones del usuario.
fabricante
usuario. Pueden
Pueden utilizarse
utilizarse ROM
ROM más
más pequeñas
pequeñas para
para
resolver
combinacionales (para
(para implementar
implementar tablas
resolver problemas
problemas lógicos combinacionales
tablas de verdad).
verdad).
Las ROM
son dispositivos
dispositivos de almacenamiento
almacenamiento no volátiles
datos
ROM son
volátiles porque
porque no pierden
pierden sus datos
cuando se desconecta
desconecta la alimentación.
alimentación. La memoria
lectura también
también se denomina
denomina
cuando
memoria de sólo lectura
ROM
aplicaciones de alto
alto volumen
ROM de máscara
máscara programada,
programada, y se utiliza
utiliza sólo en aplicaciones
volumen de
producción
costes iniciales
iniciales son altos. Para
Para aplicaciones
aplicaciones de bajo
producción porque
porque los costes
bajo volumen
volumen pueden
pueden
utilizarse
diversas memorias
(PROM).
utilizarse diversas
memorias de sólo lectura
lectura programables
programables (PROM).
Considerar el problema
conversión de decimal
decimal a código
código Gray
Gray (véase Sección
Sección 2.3). La
Considerar
problema de conversión
tabla
conversión puede
tabla de verdad
verdad para
para este problema
problema está en la Figura
Figura 12.7a. Esta
Esta conversión
puede hacerse
hacerse
utilizando
sencillo circuito
circuito ROM
diodos como
como el de la Figura
conmutador
utilizando un
un sencillo
ROM de diodos
Figura 12.7b. Si el conmutador
giratorio ha
seleccionado la posición
decimal 2,
2, ¿qué
¿qué se verá
indicadores de salida
salida
ha seleccionado
posición decimal
verá en los indicadores
giratorio
salidas (D,
(D, e, B,
B, A)
A) indicarán
indicarán LLHH
001l. Las
salidas D y e están
están
de la ROM?
ROM? Las
Las salidas
LLHH o 0011.
Las salidas
conectadas directamente
directamente a tierra
están en el nivel
salidas
nivel BAJO.
BAJO. Las
Las salidas
conectadas
tierra a través
través del resistor
resistor y están
están conectadas
conectadas a + 5 V
dos diodos
diodos directamente
directamente polarizados,
B y A están
V a través
través de dos
polarizados, y la tensión
tensión
salida será
será de unos
2-3 V, que
que corresponde
corresponde a un nivel
lógico ALTO.
nivel lógico
ALTO.
de salida
unos + 2-3
Observar que
que el patrón
diodos en la matriz
diodo s (Fig.
(Fig. 12.7b)
12.7b) es similar
similar
patrón de diodos
matriz ROM
ROM de diodos
Observar
circuito de la Figura
12.7bb se considera
considera
al patrón
patrón 1 en la tabla
tabla de verdad
verdad (Fig. 12.7 a). El circuito
Figura 12.7
una
que está permanentemente
como decodificador
decodificador de decimal
decimal a código
código
una ROM
ROM que
permanentemente programada
programada como
Gray. Cada
Cada nueva
conmutador giratorio
giratorio dará
dará a la salida
salida el código
código Gray
Gray correcto,
correcto,
Gray.
nueva posición
posición del conmutador
tal como
como se define
define en la tabla
como la de la Figura
cada
tabla de verdad.
verdad. En una
una memoria,
memoria, como
Figura 12.7, cada
posición
conmutador giratorio
giratorio es una
posición del conmutador
una dirección.
dirección.
Un
ligero refinamiento
diodos se muestra
Un ligero
refinamiento de la ROM
ROM de diodos
muestra en la Figura
Figura 12.8. La
La
Figura 12.8a
12.8a es la tabla
conversor de binario
código Gray.
Gray. Al circuito
circuito
Figura
tabla de verdad
verdad de un
un conversor
binario a código
ROM
diodos de la Figura
añadido un
decodificador 1 de 10 (CI TTL
TTL 7442)
7442)
ROM de diodos
Figura 12.8b se le han
han añadido
un decodificador
inversores usados
activar sólo una
una de las diez
diodos. El ejemplo
ejemplo
e inversores
usados para
para activar
diez filas
filas de la ROM
ROM de diodos.
Figura 12.8b muestra
entrada binaria
(decimal 5),
5), que
que activa
activa la salida
salida 5 del
de la Figura
muestra la entrada
binaria 0101 (decimal
7442 con
con un
BAJO; y hace
que el inversor
inversor correspondiente
correspondiente presente
salida en
7442
un nivel
nivel BAJO;
hace que
presente una
una salida
D
AL
sali
ma
y s
din
var
estr
util
La
MEMORIAS
DE LA MICROCOMPUT
ADORA
327
directa-
tados.
o
2
-..
o.
3
\
4
Entrada
decimal
+5 V
5
6
7
9
Código
8
Gray
Decimal
ograma
ama el
as para
D
e
o o o
o o 1
o 1 1
o 1 o
1
1 o
7
o
o
o
o
o
o
o
o
8
1
9
1
o
1
2
s datos
omma
en de
pueden
.3). La
hacerse
utador
e salida
e están
salidas
tensión
similar
nsidera
código
orrecto,
.7, cada
.8. La
ircuito
7442)
jemplo
a 5 del
!ida en
3
4
5
6
(a)
B
A
1
1
1
1
o 1
o o
o o
1
o
1
Salida
1
o
Indicadores de salida,
código Gray
1
Tabla de verdad
(h)
Figura 12.7.
ROM de diodos
Conversión decimal a Gray.
ALT A, que polariza directamente los tres diodos conectados a la línea de la fila 5. Las
salidas serán LHHH o O111. Esto también se especifica en la tabla de verdad.
Las primitivas ROM de diodos tenían muchos inconvenientes. Sus niveles lógicos eran
marginales, y tenían una capacidad de conexión muy limitada. No tenían buffers de entrada
y salida, que son necesarios para trabajar con sistemas que contengan buses de datos y
direcciones.
ROM prácticas de máscaras programables pueden conseguirse de los fabricantes. Pueden
variar desde muy pequeñas unidades hasta ROM de capacidad bastante grande. Algunas de
estas ROM comerciales pueden comprarse en la familiar forma DIP. Las ROM se fabrican
utilizando tecnologías de procesos TTL, CMOS, NMOS, PMOS y GaAs (arsenuro de galio).
La tecnología GaAs consigue CI digitales muy rápidos. Actualmente las ROM que utilizan
328
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Binario
8
4
2
Código
1
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 o
o 1 1
1 o
o
1 o
1
1
1 o
1
o o o
o o 1
1
1
1
(a)
1
Tabla
e
tecn
Gray
B
NM
A
uruc
o
o
o
o
o
o
o
o
o o o
o o 1
o 1 1
o 1 o
1 1 o
ducl
de L
1
1
1
1
D
1
1
1
o 1
o o
o o
o 1
1
1
pro¡
don
pan
1
gene
com
peql
300
de verdad
la F
es lo
+5 V
O 1 O
8 4
8 bi
vcc
Entrada
la
1
2
I
está
apli
A
L-----1B
L------1C
'-------1D
n
RO
dist
me!
Decodificador
1 de 10
32 ~
pati
que
seCl
BA~
pot:
el e
(7442)
se 1
GND
de 1
deb
las
fue!
(tier
de
mlr
Indicadores
código
(b)
Figura 12.8.
Decodificador
ROM
de salida,
Gray
de diodos
Conversión de binario a código Gray.
I
~~---------------,r--------'
\,
MEMORIAS
MICROCOMPUT ADORA
ADORA
MEMORIAS DE
DE LA MICROCOMPUT
329
tecnología
NMOS son
muy populares.
populares. Como
puede citar
tecnología CMOS
CMOS o NMOS
son muy
Como ejemplo
ejemplo se puede
citar la ROM
ROM
NMOS
un tiempo
tiempo de acceso
menos de 70 ns. Una
Una
NMOS 512 x 8 82HM141C
82HM141C de Harris
Harris con
con un
acceso de menos
unidad similar,
ROM muy
muy rápida
rápida de GaAs
por Tri
unidad
similar, la ROM
GaAs 14GM048
14GM048 fabricada
fabricada por
Tri Quint
Quint SemiconSemi conductor, tiene
tiene tiempos
acceso de menos
grande es la ROM
ROM CMOS
CMOS
ductor,
tiempos de acceso
menos de 1.5 ns. Una
Una unidad
unidad grande
de 2M x 16 LH5316000
LH5316000 de Sharp,
tiempo de acceso
menos de 200 ns.
Sharp, con
con un
un tiempo
acceso de menos
Las ROM
utilizadas para
para almacenar
programas de forma
permanente. Los
ROM son
son utilizadas
almacenar datos
datos y programas
forma permanente.
Los
programas
tablas de «look-up»,
programas del sistema
sistema de la computadora,
computadora, tablas
«look-up», decodificadores
decodificadores y generagenerausan las ROM.'
utilizarse también
también
dores
que se usan
dores de caracteres
caracteres son
son aplicaciones
aplicaciones en las que
ROM.' Pueden
Pueden utilizarse
para resolver
resolver problemas
lógicos combinacionales.
combinacionales.
Las microcomputadoras
para
problemas lógicos
Las
microcomputadoras de propósito
propósito
general
una proporción
proporción mayor
mayor de RAM
memoria interna.
general contienen
contienen una
RAM en su memoria
interna. Sin embargo,
embargo, las
computadoras
para la ROM
habitualmente sólo
tienen
computadoras dedicadas
dedicadas asignan
asignan más
más direcciones
direcciones para
ROM y habitualmente
sólo tienen
pequeñas
reciente listado,
pequeñas cantidades
cantidades de RAM
RAM. . De acuerdo
acuerdo con
con un reciente
listado, se dispone
dispone de unas
unas
300 ROM
ROM diferentes.
diferentes.
Como
un diagrama
patillas de la ROM
muestra en
Como ejemplo,
ejemplo, un
diagrama de patillas
ROM comercial
comercial TMS47256
TMS47256 se muestra
la Figura
Un diagrama
para la ROM
Figura 12.9a. Un
diagrama lógico para
ROM se da en la Figura
Figura 12.9b. La TMS47256
TMS47256
memoria de sólo lectura
lectura NMOS
organizada como
como 32.768
32.768 palabras
es la memoria
NMOS 262 de 144 bits
bits organizada
palabras de
Desde un
denomina ROM
ROM de 32 K x 8, o en
8 bits de longitud.
longitud. Desde
un punto
punto de vista
vista práctico,
práctico, se denomina
mayoría de los sistemas
sistemas basados
serían 32 K de ROM
ROM (32 Kbytes
Kbytes de
la mayoría
basados en microprocesador
microprocesador serían
ROM). Aunque
Aunque en la Figura
Figura 12.9a se representa
representa un CI DIP de 28 patillas,
ROM también
ROM).
patillas, la ROM
también
disponible en encapsulamientos
encapsulamientos
conectores LCC
LCC diseñados
está disponible
de plástico
plástico de 32 conectores
diseñados para
para
aplicaciones de soportes
soportes de superficies.
superficies. La TMS47256
TMS47256 es compatible
compatible con
con la mayoría
aplicaciones
mayoría de los
dispositivos lógicos
lógicos CMOS
CMOS y TTL.
TTL. Los tiempos
tiempos de acceso
acceso de la ROM
ROM TMS47256
TMS47256 son
dispositivos
menores de 200 ns.
menores
ROM TMS47256
TMS47256 tiene
tiene 15 entradas
entradas de dirección
dirección (A
(Aoo a A
que pueden
direccionar
La ROM
AI4I4), ), que
pueden direccionar
32 768 (21515) ) palabras.
entrada Ao
dirección, mientras
14 es el MSB. La
32768
palabras. La entrada
Ao es el LSB de la dirección,
mientras A I4
patilla 22 (véase Figura
Figura 12.9a) puede
puede programarse
durante la fabricación
fabricación de máscaras
patilla
programarse durante
máscaras para
para
que sea una
una entrada
entrada de habilitación
habilitación de pastilla/desconexión
E) o una
que
pastilla/desconexión de potencia
potencia (E o E)
una patilla
patilla
secundaria de selección
selección de pastilla
Cada opción
opción puede
activa en el nivel
secundaria
pastilla (S2 o S2). Cada
puede ser activa
BAJO o en el nivel ALTO.
Cuando la patilla
ALTO. Cuando
patilla de habilitación
habilitación de pastilla/desconexión
pastilla/desconexión de
BAJO
potencia está
está inactiva,
inactiva, la pastilla
pone en el modo
modo preparado
(standby). Este modo
potencia
pastilla se pone
preparado (standby).
modo reduce
reduce
consumo de potencia.
potencia.
el consumo
ocho salidas
salidas (QI
(Q1 a Qs)
Q8) están
están en el estado
estado de alta
alta impedancia
impedancia de tres estados
estados cuando
cuando
Las ocho
inhabilitan. Para
Para leer el dato
dato de una
dirección dada,
dada, las entradas
entradas de control
control de selección
selección
se inhabilitan.
una dirección
pastilla (patilla
(patilla 22) y la de habilitación
habilitación de pastilla/desconexión
potencia (patilla
(patilla 20)
de pastilla
pastilla/desconexión de potencia
deben habilitarse.
habilitarse. La palabra
salida de 8 bits
dada puede
leída en
una dirección
dirección dada
puede ser leída
deben
palabra de salida
bits de una
salidas. La salida
salida Q¡
considera el LSB, mientras
que Qs es el MSB.
MSB. Se utiliza
las salidas.
QI se considera
mientras que
utiliza una
una
fuente de alimentación
alimentación de 5 V dc
de con
con + 5 V conectados
conectados a V cc (patilla
(patilla 28) y el negativo
fuente
negativo
(tierra) conectado
conectado a Vss (patilla
(patilla 14).
(tierra)
U n programa
programa de computadora
computadora normalmente
denomina software.
Cuando un
Un
normalmente se denomina
software. Cuando
un programa
programa
computadora está
está almacenado
almacenado permanentemente
una ROM,
ROM, normalmente
denode computadora
permanentemente en una
normalmente se denomina firmware
debido a la dificultad
dificultad de hacer
cambios en el código.
código.
mina
firmware debido
hacer cambios
330
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
NC
DIGIT ALES
28
Vcc
AI2
2
27
Al,
A7
3
26
Al)
A6
4
25
As
As
5
24
A9
A.
6
23
AII
A)
7
22
SI/SI
A2
8
21
AIQ
Al
9
20
E / E/ S2 / S2
Aa
10
19
Qs
QI
11
18
Q7
Q2
12
17
Q6
Q3
13
16
Qs
Vss
14
15
Q4
(a) Diagrama de patillas tReimpreso con permiso de Texas Instrumentsv
LSB
Aa
QI
Al
Az
A)
A4
As
A6
A7
As
A9
Entradas de
dirección
ROM
32 K x 8
LSB
Q2
Q)
12.
Q4
Salidas de datos
Qs
Q6
Q7
Qs
MSB
AlO
12.
All
AIZ
A13
Entradas [ Habilitación de pastilla/
de control
desconexión de potencia
Selección
de pastilla
MSB
(TMS47256)
Eo S2
SI
(b)
Figura 12.9.
Al4
Diagrama lógico
ROM 32 K x 8 TMS47256.
12.
MEMORIAS DE
DE LA MICROCOMPUTADORA
MICROCOMPUTADORA
MEMORIAS
331
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
12.18.
Una ___ (RAM,
ROM) es un
un dispositivo
volátil.
Una
(RAM, ROM)
dispositivo de almacenamiento
almacenamiento no volátil.
Solución:
Solución:
Una ROM
ROM es un dispositivo
volátil, ya que
pierde sus datos
Una
dispositivo de almacenamiento
almacenamiento no volátil,
que no pierde
datos cuando
cuando se
desconecta
desconecta la alimentación.
alimentación.
12.19.
Una ___ (RAM,
ROM) la programa
programa el operador
Una
(RAM, ROM)
operador de la computadora.
computadora.
Solución:
Solución:
Una
operador de la computadora.
computadora.
Una RAM
RAM la programa
programa el operador
12.20.
Acudir a la Figura
Figura 12.8b. ¿Cuál
ROM de diodos?
Acudir
¿Cuál es la función
función de la ROM
diodos?
Solución:
Solución:
La función
mostrada en la Figura
Figura 12.8b, es la de un
un simple
binario a código
función de la ROM,
ROM, mostrada
simple conversor
conversor de binario
código
Gray.
Gray.
12.21.
Acudir a la Figura
Figura 12.8b.
para cada
binaria de 0000
Acudir
12.8b. Listar
Listar el estado
estado de la salida
salida para
cada entrada
entrada binaria
0000
a 1001.
Solución:
Solución:
código Gray
para cada
Figura 12.8a.
Véase la salida
salida de código
Gray para
cada cuenta
cuenta binaria
binaria de la Figura
12.22.
Acudir a la Figura
Figura 12.8b. Cuando
binaria es 0001,
Acudir
Cuando la entrada
entrada binaria
0001, se activa
activa la salida
salida 1 y la salida
salida
nivel ___ (ALTO,
BAJO), polarizando
polarizando así directamente
de su inversor
inversor va al nivel
(ALTO, BAJO),
directamente un diodo
diodo de
la columna
_ _ (A
columna __
(A,, B, e, D).
Solución:
Solución:
El binario
binario 0001 activa
hace que
activa la salida
salida 1, Figura
Figura 12.8b.
12.8b. Esto hace
que la salida
salida del inversor
inversor alcance
alcance el nivel
ROM es 0001.
ALTO, que
polariza directamente
ALTO,
que polariza
directamente el diodo
diodo de la columna
columna A. La salida
salida de la ROM
0001.
12.23.
Acudir a la Figura
Figura 12.10. Listar
ROM durante
pulso.
Acudir
Listar el estado
estado de las salidas
salidas de la ROM
durante cada
cada pulso.
Solución:
Solución:
Las salidas
ROM
salidas de la ROM
pulso
11 (dirección
(dirección
pulso a = 00 11
pulso
0110 (dirección
(dirección
pulso b = 0110
pulso e = 11100
l 00 (dirección
pulso
(dirección
pulso d = 10 11OO (dirección
pulso
(dirección
12.24.
durante
pulso son como
durante cada
cada pulso
como sigue:
pulso
pulso e = 100 1 (dirección
(dirección =
pulso
0100 (dirección
(dirección =
pulso ff = 0100
pulso gg = 10
11 (dirección
pulso
1011
(dirección =
pulso h = O
pulso
O 101
101 (dirección
(dirección =
= O)
= 3)
= 9)
= 7)
6)
1)
1)
8)
2)
pulso i = 0111 (dirección
pulso
(dirección = 4)
pulso j == 1000 (dirección
pulso
(dirección =
= 5)
La RAM
RAM TMS47256
mostrada en la Figura
Figura 12.9 puede
puede direccionar
palabras. Cada
TMS47256 mostrada
direccionar ___ palabras.
Cada
palabra es de ___ bits.
bits.
palabra
Solución:
Solución:
La RAM
RAM TMS47256
puede direccionar
palabras cada
una de 8 bits.
TMS47256 puede
direccionar 32768
32768 palabras
cada una
12.25.
El CI TMS47256
memoria de sólo lectura
programable por
por ___ (campo,
máscara).
TMS47256 es memoria
lectura programable
(campo, máscara).
Solución:
Solución:
El el
CI TMS47256
TMS47256 es una
ROM programable
que es programada
fabricante de
una ROM
programable por
por máscaras
máscaras que
programada por
por el fabricante
acuerdo con
con las especificaciones
especificaciones del usuario.
acuerdo
usuario.
332
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
12.26.
12.27.
~
12.28.
O
a:
.!!:!
al
"O
V)
>
V)
+
. .!.
;:,.~
1-0
"000"0
~~"O
C>
<U
0>..::-
en
o
.!!2
:J
o,
oo
N
V
O
t:-
O
v
z
l'
al
"O
e
~
•....
12.4.
(ii
Las F
fotogr
mable:
se der
Ta
y los
actual
usuan
es qu:
labore
"O
'"'"'" '"'"•...
•... '"
"O ._
-".-"
U-l.D
co
!{ \\
E
al
:oo
a::
<3
ci
•...
N
•...
ea
"-:::1
.21
LL
UI
mada
reutili
del e
EPRC
Enton
de 24
de cu:
bles-[
UI
0·-
o
denon
eléctri
no es
reproj
MEMORIAS DE
DE LA MICROCOMPUT
MICROCOMPUTADORA
MEMORIAS
ADORA
12.26.
333
ROM TMS47256
TMS47256 tiene ___ (número) líneas de dirección que pueden direccionar _ __
La ROM
memoria.
(16, 32) Kbytes de memoria.
Solución:
Solución:
Véase
Figura 12.9a. La ROM
ROM TMS47256
TMS47256 tiene
tiene 15
15 líneas
líneas de dirección
dirección (Aa a A1414) ) que
que pueden
direccionar
Véase Figura
pueden direccionar
Kbytes de memoria.
32 Kbytes
memoria.
12.27.
Con la patilla
«habilitación de pastilla/desconexión
ROM TMS47256
TMS47256
Con
patilla «habilitación
pastilla/desconexión de potencia»
potencia)) de la ROM
___
(habilitada, inhabilitada),
inhabilitada), la pastilla va al modo
modo preparado
___ (habilitada,
preparado (standby), que reduce el
consumo de potencia.
consumo
potencia.
Solución:
Solución:
Con la entrada
entrada habilitación
(patilla 20) inhabilitada,
in habilitada, la pastilla
Con
habilitación de pastilla/desconexión
pastilla/desconexión de potencia
potencia (patilla
pastilla va
(standby), que
que reduce
consumo de potencia.
potencia.
al modo
modo preparado
preparado (standby),
reduce el consumo
12.28.
Acudir a la Figura 12.9. ¿Qué dos entradas
entradas de control
control de la ROM
ROM TMS47256
TMS47256 deben ser
Acudir
habilitadas
almacenar los datos que van a ser leídos de las salidas?
habilitadas para
para almacenar
.
Solución:
Solución:
entradas de control
control selección
selección de pastilla
(patilla 22) y habilitación
Las entradas
pastilla (patilla
habilitación de pastilla/desconexión
pastilla/desconexión de potenpoten(patilla 20) deben
deben ser habilitadas
almacenar datos
datos que
que se van
salidas.
van a leer en las salidas.
cia (patilla
habilitadas para
para almacenar
12.4.
MEMORIA PROGRAMABLE
PROGRAMABLE DE
DE SOLO
SOLO LECTURA
LECTURA
MEMORIA
Las ROM
ROM de máscaras
máscaras programables
fabricante utilizando
Las
programables las programa
programa el fabricante
utilizando máscaras
máscaras
fotográficas para
exponer la oblea
oblea de silicio
silicio a radiaciones.
Las ROM
máscaras prografotográficas
para exponer
radiaciones. Las
ROM de máscaras
programables tienen
tienen grandes
grandes tiempos
tiempos de desarrollo,
desarrollo, y sus CDstes
costes iniciales
iniciales son
son altos.
altos. Habitualmente
Habitualmente
mables
denominan ROM.
ROM.
se denominan
También se dispone
dispone de ROM
(PROM). . Acortan
tiempo de desarrollo
desarrollo
También
ROM programables
programables (PROM)
Acortan el tiempo
y los costes
costes son
son más
más bajos.
También es mucho
corregir errores
errores de programa
bajos. También
mucho más
más fácil corregir
programa y
actualizar los productos
cuando las PROM
PRO M pueden
(quemadas) por
actualizar
productos cuando
pueden ser programadas
programadas (quemadas)
por el
usuario.
La PROM
PROM común
común puede
como una
ROM, pero
usuario. La
puede ser programada
programada una
una vez como
una ROM,
pero su ventaja
ventaja
que puede
cantidades limitadas
limitadas y pueden
tienda o
es que
puede hacerse
hacerse en cantidades
pueden ser programadas
programadas en la tienda
laboratorio local.
local.
laboratorio
Una
PROM es la PROM
borrable (EPROM)
(EPROM). . La
La EPROM
EPROM es prograUna variedad
variedad de la PROM
PROM borrable
programada
quemada a nivel
local utilizando
quemador de PROM.
EPROM debe
debe ser
mada o quemada
nivel local
utilizando un
un quemador
PROM. Si la EPROM
reutilizada
cuarzo especial
especial en la parte
superior
reutilizada o reprogramada,
reprogramada, se utiliza
utiliza una
una ventana
ventana de cuarzo
parte superior
La luz ultravioleta
(UV) se dirige
dirige durante
durante una
del el. La
ultravioleta (UV)
una hora
hora a la ventana
ventana de la pastilla
pastilla
EPROM. La
La luz UV
EPROM poniendo
todas las celdas
celdas de memoria
memoria a 1 lógico.
lógico.
EPROM.
UV borra
borra la EPROM
poniendo todas
Entonces puede
EPROM. La Figura
Figura 12.11 ilustra
ilustra un
el DIP
DIP EPROM
EPROM
Entonces
puede ser reprogramada
reprogramada la EPROM.
un el
Observar la pastilla
EPROM visible
través de la ventana
visible a través
ventana
de 24 patillas
patillas típico.
típico. Observar
pastilla rectangular
rectangular EPROM
cuarzo en la parte
superior del el.
el. Estas
Estas unidades
veces se denominan
denominan PROM
de cuarzo
parte superior
unidades a veces
PROM borrables-UV.
bles-UV.
Una
tercera variedad
PROM es la PROM
eléctricamente borrable,
borrable, también
también
Una tercera
variedad de la PROM
PROM eléctricamente
denominada EEPROM
EEPROM o E22PROM.
Debido a que
que las EEPROM
EEPROM pueden
denominada
PROM. Debido
pueden ser borradas
borradas
eléctricamente, es posible
circuito. Esto
posible borrarlas
borrarlas y reprogramarlas
reprogramarIas mientras
mientras permanece
permanece en el circuito.
eléctricamente,
no es posible
con la PROM
PROM o la PROM
PROM borrable-UV.
La EEPROM
EEPROM también
también puede
posible con
borrable-UV. La
puede
reprogramar
código en el chip
chip 1 byte
cada vez.
reprogramar partes
partes del código
byte cada
334
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
Figura
Figura 12.11.
12.11.
PROM borrable
borrable por
por UV.
Una
EPROM flash.
flash. La EPROM
Una cuarta
cuarta variación
variación de la PROM
PROM es la EPROM
EPROM flash es muy
muy similar
similar
a la EEPROM,
EEPROM, ya que
que puede
puede ser reprogramada
reprogramada incluso
incluso en el circuito
circuito impreso.
impreso. La EPROM
EPROM
flash es diferente
diferente de la EEPROM,
EEPROM, ya que
que el chip
chip completo
completo se borra
borra y después
después se reprograma.
reprograma.
ventaja de la EPROM
EPROM sobre
sobre la EEPROM
EEPROM más
más antigua
antigua es que
que tiene
tiene una
una unidad
La ventaja
unidad de
almacenamiento
almacenamiento más
más sencilla,
sencilla, por
por lo que
que se pueden
pueden almacenar
almacenar más
más bits en un
un solo chip.
chip.
También
borrarse y reprogramarse
También las EPROM
EPROM flash pueden
pueden borrarse
reprogramarse mucho
mucho más
más rápidamente
rápidamente que
que
las EPROM.
EPROM. Las desventajas
desventajas de las EPROM
EPROM flash son que
que se requieren
requieren 12 ó 12.75 V
y para
para
la reprogramación
reprogramación y que
que en una
una EEPROM
EEPROM no puede
puede reprogramarse
reprogramarse sólo un byte.
byte.
La idea
PROM programable
programable (PROM)
idea básica
básica de la
la PROM
(PROM) se ilustra
ilustra en la Figura
Figura 12.12a.
12.12a. Es
una
una sencilla
sencilla PROM
PROM de 16 bits
bits (4 x 4), similar
similar a la ROM
ROM de diodos
diodo s estudiada
estudiada en la sección
sección
precedente.
precedente. Observar
Observar que
que cada
cada una
una de las celdas
celdas de memoria
memoria contiene
contiene un diodo
diodo y un fusible.
fusible.
Esto significa
significa que
que cada
cada una
una de las celdas
celdas de memoria
memoria de la Figura
Figura 12.12a
12.12a contiene
contiene un
un
1 lógico,
programación.
lógico, que
que es como
como aparece
aparece la PROM
PROM antes
antes de la programación.
La PROM
PROM de la Figura
Figura 12.12b
12.12b ha sido programada
programada con
con siete O. Para
Para programar
programar o
quemar
PROM, los diminutos
quemar la PROM,
diminutos fusibles deben
deben ser abiertos
abiertos como
como muestra
muestra la Figura
Figura 12.12b.
Un
Un fusible abierto,
abierto, en este caso,
caso, desconecta
desconecta el diodo
diodo y significa
significa que
que un O
O lógico
lógico se almacena
almacena
permanentemente
permanentemente en la celda
celda de memoria.
memoria. Debido
Debido a la naturaleza
naturaleza permanente
permanente de la prograprograUna
mación
mación de una
una PROM,
PROM, la unidad
unidad no puede
puede ser reprogramada.
reprogramada.
Una PROM
PROM del tipo
tipo
mostrado
Figura 12.12 puede
mostrado en la Figura
puede ser programada
programada solamente
solamente una
una vez.
Una
Una popular
popular familia
familia de EPROM
EPROM es la serie 27XX. La tienen
tienen muchos
muchos fabricantes
fabricantes como,
como,
por
por ejemplo,
ejemplo, Intel,
Intel, Advanced
Advanced Micro
Micro Devices
Devices y Fujitsu
Fujitsu Microelectronics,
Microelectronics, Inc.
Inc. En la FiguFigura 12.13 se muestra
un breve
muestra un
breve resumen
resumen de algunos
algunos modelos
modelos de la serie 27XX.
27XX. Observar
Observar que
que
todos
Existen muchas
todos los modelos
modelos están
están organizados
organizados con
con las salidas
salidas en bytes
bytes (8 bits).
bits). Existen
muchas
versiones
versiones de cada
cada uno
uno de estos
estos números
números básicos.
básicos. Ejemplos
Ejemplos son
son unidades
unidades CMOS
CM OS de baja
baja
potencia,
potencia, EPROM
EPROM con
con diferentes
diferentes tiempos
tiempos de acceso
acceso e incluso
incluso PROM,
PROM, EEPROM
EEPROM y ROM
ROM
con
con patillas
patillas compatibles.
compatibles.
Un
muestra en la Figura
Figura 12.14.
Un ejemplo
ejemplo de CI de la serie 27XX
27XX de la familia
familia EPROM
EPROM se muestra
diagrama de patillas
patillas de la Figura
Figura 12.14a
12.14a es para
para la PROM
Ultravioleta de 32 K
El diagrama
PROM Borrable
Borrable Ultravioleta
2732A. La EPROM
EPROM 2732A
2732A tiene
tiene 12 patillas
patillas de dirección
dirección (Aa-All)
(Aa-AII)
que pueden
pueden
(4 K x 8) 2732A.
que
12
acceder
acceder a las 4096
4096 (212
)) palabras
palabras bytes
bytes de memoria.
memoria. La EPROM
EPROM 2732A
2732A utiliza
utiliza una
una fuente
fuente
de alimentación
alimentación de 5 V
Y y puede
puede ser borrada
borrada utilizando
utilizando luz ultravioleta
ultravioleta (UV).
(UY). La entrada
entrada de
MEMORIAS
MICROCOMPUTADORA
MEMORIAS DE
DE LA MICROCOMPUT
ADORA
Fusible
Fusible cerrado
cerrado significa
significa
l lógico
lógico almacenado
almacenado
Entrada
Entrada
binaria
binaria
oo
2
DecodiDecodificador
ficador
de
de filas
l de
de 4
2
3
similar
EPROM
ograma.
idad de
lo chip.
nte que
V para
(a) Antes
de la programación
(todos Ilógicos)
Ilógicos)
(a)
Antes de
programación (todos
.l2a. Es
sección
fusible.
ene un
amar o
12.12b.
macena
prograel tipo
Fusible abierto
abierto significa
significa
Fusible
O lógico
lógico almacenado
almacenado
O
Entrada
Entrada
binaria
binaria r---------, O
o
2
DecodiDecodificador
ficador
de filas
de
de 4
ll de
r-----r---rr~~~--rr--,
2
3
s como,
a Figuar que
muchas
de baja
y ROM
a 12.14.
de 32 K
pueden
fuente
rada de
(b) Después
Después de
(las direcciones
direcciones seleccionadas
seleccionadas se cambian
cambian a O)
O)
(b)
de la programación
programación (las
Figura 12.12.
12.12.
Figura
PROM de diodos.
PROM
335
/
/
336
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
EPROM
27XX
2708
2716
2732
2764
27128
27256
27512
Figura 12.13.
Organización
¡024
2048
4096
8192
16384
32768
65536
x 8
x 8
x 8
x 8
x 8
x 8
x 8
Número
de bits
8192
16384
32768
65536
131072
262144
524288
Miembros seleccionados de la familia EPROM
de la serie 27XX.
habilitación de pastilla (CE) es igual que las entradas de selección de pastilla (CS) vistas en
otras pastillas de memoria. Se activa con un nivel BAJO.
La patilla OEjVpp tiene un doble propósito; uno durante la lectura y otro durante la
escritura. l!&o uso normal la EPROM se lee. Un nivel BAYO en la patilla de habilitación
de salida (O E) durante una lectura de memoria activa los buffers de salida de tres estados,
A7
A6
2
As
3
4
A4
A3
A2
24
Vcc
23
22
As
21
20
All
19
AIO
CE
A9
Al
5
6
7
Ao
8
18
17
°0
°1
°2
9
16
10
11
15
14
Os
04
12
13
°3
GND
2732A
OE/Vpp
°7
°6
Salidas de datos
Vcc~
GND~
00-07
A
Programa
OE Y
CE lógica
BulTers
de salida
Decodificador
y
Puertas Y
Decodificador
Matriz
de celdas
Nombres de patillas
Direcciones
Habilitación de pastilla
Habilitación de salidajVpp
Salidas
Ao-A!!
CE
OEjVpp
00-07
(a)
Diagrama de patillas
Figura 12.14.
Entradas
de dirección
Ao-All
X
(b)
32768 bits
Diagrama de bloques
La PROM borrable UV de 32 K 2732A (Cortesía de Intel Corporation).
conectandc
EPROM ~
muestra la
Cuandc
Los datos:
en el modo
doble está
patillas de
direcciona
55 ms) de
Borrar
de PROM.
(véase Figt
de las lám
te por la II
ción.
Una di
alimentacic
las RAM r
mentan (lj
ductor más
Las RA
Una soluci
para la SR
potencia. I
datos en la
operación
Cuando de
SRAM a Sl
tienen exp:
Tambié
RAM no"
tiene la ve
de ser una
En la J
nombres d
lógico que
es una RA
almacenarr
ción norm
Cuando ea
de de alim
volátil se ,
flecha que
Con la alin
del último
NVSRAM
r
MEMORIAS
MEMORIAS DE
DE LA MICROCOMPUT
MICROCOMPUT ADORA
ADORA
istas en
rante la
ilitación
estados,
ers
lida
as Y
riz
Idas
bit s
tion).
337
conectando
conectando el bus
bus de datos
datos del sistema
sistema de computadora.
computadora. Las
Las ocho
ocho patillas
patillas de salida
salida de la
EPROM
EPROM 27 32A están
están etiquetadas
etiquetadas 00
00 -- 077. . El diagrama
diagrama de bloques
bloques de la Figura
Figura 12.14b
12.14b
muestra
EPROM 2732A.
muestra la organización
organización del CI EPROM
2732A.
Cuando
Cuando se borra
borra la EPROM
EPROM 2732A,
2732A, todas
todas las celdas
celdas de memoria
memoria vuelven
vuelven al 1 lógico.
lógico.
Los
Los datos
datos se introducen
introducen cambiando
cambiando a O
O las celdas
celdas de memoria
memoria seleccionadas.
seleccionadas. La
La 2732A
2732A está
está
en el modo de programación
programación (escribir
(escribir en EPROM)
EPROM) cuando
cuando la entrada
entrada OEjV
OE/Vpppp de propósito
propósito
doble
doble está
está a 21
21 V. Durante
Durante la programación
programación (escritura),
(escritura), el dato
dato de entrada
entrada se aplica
aplica a las
patillas
- 07),7 ) . La palabra
patillas de salida
salida de datos
datos (0 00-0
palabra que
que se va a programar
programar en la EPROM
EPROM se
direcciona
direcciona utilizando
utilizando las doce
doce líneas
líneas de dirección.
dirección. Un
Un pulso
pulso de poca
poca duración
duración (menos
(menos de
55 ms) de nivel
nivel TTL
TTL BAJO
BAJO se aplica
aplica entonces
entonces a la entrada
entrada CE.
CEo
Borrar
Borrar y programar
programar la EPROM
EPROM se realiza
realiza con
con un
un equipo
equipo especial
especial llamado
llamado quemador
quemador
de PROM.
PROM. Después
Después de borrar
borrar y reprogramar,
reprogramar, es común
común cubrir
cubrir la ventana
ventana de la EPROM
EPROM
(véase
Figura 12.11)
(véase Figura
12.11) con
con una
una etiqueta
etiqueta opaca.
opaca. La etiqueta
etiqueta protege
protege a la pastilla
pastilla de la luz UV
UV
de las lámparas
borrarse directamenlámparas fluorescentes
fluorescentes y de la luz del sol. La EPROM
EPROM puede
puede borrarse
directamenpor la luz del sol en una
una semana
semana o en tres
tres años
años por
por la luz fluorescente
fluorescente de una
una habitahabitate por
ción.
ción.
Una de las desventajas
desventajas de una
una RAM
RAM es que
que es volátil.
volátil. Cuando
Cuando se desconecta
desconecta la
Una
alimentación, se pierden
pierden todos
todos los datos.
datos. Para
Para resolver
resolver este problema,
problema, se han
han desarrollado
desarrollado
alimentación,
RAM no volátiles.
volátiles. Actualmente
Actualmente las memorias
memorias no volátiles
volátiles de lectura/escritura
lectura/escritura se impleimplelas RAM
mentan (1) usando
usando una
una SRAM
SRAM CMOS
CMOS con
con batería
batería de seguridad,
seguridad, o (2) usando
usando un
un semiconsemiconmentan
ductor
más moderno
moderno NVSRAM
(RAM estática
estática no volátil).
volátil).
ductor más
NVSRAM (RAM
Las RAM
RAM estáticas
estáticas tienen
tienen capacidades
capacidades de lectura
lectura y escritura,
escritura, pero
son memorias
memorias volátiles.
volátiles.
pero son
Una
solución correcta
correcta al problema
volatilidad es suministrar
suministrar una
una batería
batería de seguridad
Una solución
problema de la volatilidad
seguridad
para
SRAM. Las RAM
RAM CMOS
CMOS se usan
usan con
con baterías
baterías de seguridad
seguridad porque
porque consumen
consumen poca
poca
para la SRAM.
potencia. Una
Una batería
batería de larga
larga vida
vida (como
(como una
una batería
batería de litio) se utiliza
utiliza para
para asegurar
asegurar los
potencia.
datos en las normalmente
normalmente volátiles
volátiles SRAM
SRAM CMOS
CMOS cuando
cuando falla la alimentación.
alimentación. Durante
Durante la
datos
operación normal
normal la fuente
fuente de alimentación
alimentación dc
de regular
regular suministra
suministra potencia
potencia a la SRAM.
SRAM.
operación
Cuando desaparece
desaparece la potencia,
un circuito
circuito especial
especial siente
siente la caída
caída de tensión
tensión y cambia
cambia a la
Cuando
potencia, un
SRAM a su batería
batería de alimentación
alimentación de modo
modo preparado
preparado (standby).
(standby). Las baterías
baterías de seguridad
seguridad
SRAM
tienen expectativas
expectativas de vida
vida de unos
unos diez años.
años.
tienen
También se puede
puede utilizar
utilizar un producto
producto más
más moderno
moderno denominado
denominado RAM
También
RAM no volátil. La
RAM no volátil
normalmente se denomina
denomina NVRAM,
RAM
volátil normalmente
N VRAM, NOVRAM
NOVRAM o NVSRAM.
N VSRAM. La NVRAM
NVRAM
tiene la ventaja
ventaja de tener
tener las capacidades
capacidades de lectura
lectura y escritura,
escritura, pero
pero no
tiene la desventaja
desventaja
tiene
no tiene
una memoria
memoria volátil
volátil o de tener
tener una
una batería
batería de seguridad.
seguridad.
de ser una
.
Figura 12.15a
12.15a se muestra
muestra el diagrama
diagrama lógico de una
una NVSRAM
comercial. Los
En la Figura
NVSRAM comercial.
nombres de las patillas
dan en el diagrama
diagrama de la Figura
Figura 12.15b. Observar
Observar en el diagrama
diagrama
nombres
patillas se dan
que la NVSRAM
tiene dos arrays
arrays de memoria
memoria paralelos.
paralelos. El array
array de memoria
memoria frontal
frontal
lógico que
NVSRAM tiene
una RAM
RAM estática
estática normal,
normal, mientras
mientras que
que la posterior
posterior es una
una EEPROM.
EEPROM. Cada
Cada posición
posición de
es una
almacenamiento SRAM
SRAM tiene
tiene una
una celda
celda de memoria
memoria paralela
EEPROM. Durante
Durante la operaoperaalmacenamiento
paralela EEPROM.
ción normal
normal en el array
array SRAM
SRAM se escribe
escribe y lee exactamente
exactamente como
como en cualquier
cualquier SRAM.
SRAM.
ción
Cuando cae la alimentación
alimentación dc,
de, un circuito
circuito siente
siente automáticamente
caída de la tensión
Cuando
automáticamente la caída
tensión
alimentación y realiza
realiza la operación
operación de almacenar,
almacenar, y todos
todos los datos
array SRAM
SRAM
datos del array
dc de alimentación
volátil se almacenan
almacenan en el array
array EEPROM
EEPROM no volátil.
volátil. Esta
Esta operación
operación se muestra
muestra con una
volátil
una
flecha que
que apunta
apunta de la SRAM
SRAM a la EEPROM
EEPROM en el diagrama
diagrama lógico de la Figura
Figura 12.15a.
flecha
Con la alimentación
alimentación desconectada,
desconectada, el array
array EEPROM
EEPROM en la NVSRAM
conserva un
un duplicado
duplicado
Con
NVSRAM conserva
último dato
dato en el array
array SRAM.
SRAM. Cuando
Cuando la alimentación
alimentación a la pastilla
pastilla se activa,
activa, la
del último
NVSRAM
automáticamente
realiza la operación
operación de llamar
llamar mostrada
mostrada con una
una flecha que
que
NVSRAM automáticamente
realiza
----------------------------------------------------------------------------------------------~----------338
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
apun
todo:
Array EEPROM
256
x
256
L
A 3 ---------1
prod
/
8K
las 8
es de
que.
del a
Almacena
A 4 ---------1
/
A 5 ---------1
/
Llama
A 6 ---------l
Array de RAM
estática
A 7 ---------1
256
x
/
(oper
256
más,
de 11
enea]
A 8 ---------1
A 12 ---------1
DQo ...._---4
DQI
Control de
almacenamiento/
llamada
-ff---H
DQ2 -++~--+-I
12.29
DQ3 -t+t.---+-I
DQ4 -t+H.---+-I
12.30
DQ5 -t+1+I1>--+-I
,-------b-4-l--l--l-(J
DQ6
I--++-+---
NE
DQ7
12.31
'--_..P-----w
lógico
12.32.
Ao-A'2
Entradas de dirección
12.33,
W
Habilitación
DQo-DQ,
Entrada/salida
E
Habilitación
de pastilla
G
Habilitación
de salida
NE
Habilitación
no volátil
Vcc
Alimentación
( + 5 V)
Vss
Tierra
(a)
(b)
Figura 12.15.
Diagrama
Nombres
de escritura
de datos
de patillas
SHAM CMOS no volátil STK1OC68 (Cortesía de Simtek Corporation).
12.34.
~----------~--------------------------------------------------------------------------------------------~
MICROCOMPUT ADORA
MEMORIAS DE LA MICROCOMPUT
339
apunta de la EEPROM
EEPROM a la SRAM
SRAM en la Figura
12.15a. La operación
operación de llamada
llamada copia
copia
apunta
Figura 12.15a.
todos
datos del array
array EEPROM
EEPROM de la NVSRAM
NVSRAM en el array
array SRAM.
SRAM.
todos los datos
NVSRAM detallada
detallada en la Figura
Figura 12.15a
12.15a es para
para la NVSRAM
NVSRAM CMOS
CMOS STKlOC68
STKlOC68
La NVSRAM
producida por
por Simtek.
Simtek. La NVSRAM
NVSRAM STKlOC68
STKlOC68 está organizada
organizada como
como una
una memoria
memoria de
producida
NVSRAM STKI0C68
STKI0C68 usa trece
trece líneas
líneas de dirección
dirección (Aa a A1212) ) para
para acceder
acceder a
8 K x 8. La NVSRAM
palabras, cada
cada una
una de 8 bits. El tiempo
tiempo de acceso
acceso de la NVSRAM
NVSRAM STKlOC68
STKlOC68
las 8192 (2 1515) ) palabras,
unos 25 ns. La SRAM
SRAM puede
puede ser leída
leída o escrita
escrita un número
número ilimitado
ilimitado de veces, mientras
mientras
es de unos
que los datos
datos no volátiles
volátiles residen
residen en el array
array EEPROM.
EEPROM. Los datos
datos pueden
pueden ser transferidos
transferidos
que
arrayy SRAM
SRAM al EEPROM
EEPROM (operación
(operación de almacenar)
almacenar) o del array
array EEPROM
EEPROM al SRAM
SRAM
del arra
(operación de llamar),
llamar), utilizando
utilizando la patilla
patilla NE. La NVSRAM
NVSRAM STKlOC68
STKlOC68 puede
puede manejar
manejar
(operación
más de 10 000
000 operaciones
operaciones de almacenar
almacenar a EEPROM
EEPROM y un
un número
número ilimitado
ilimitado de operaciones
operaciones
más
llamar desde
desde EEPROM.
EEPROM. La STKlOC68
STKlOC68 opera
opera con
con una
una alimentación
alimentación de 5 V dc
de y está
de llamar
encapsulada en diversas
diversas formas
formas estándares
estándares de 28 patillas.
patillas.
encapsulada
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
1 de
nao
to/
ada
12.29.
12.29.
letras PROM
PROM significan
significan ___ .
Las letras
Solución:
Solución:
significan memoria
memoria de sólo lectura
lectura programable.
programable.
Las letras
letras PROM significan
12.30.
12.30.
letras EPROM
EPROM significan
significan ___ .
Las letras
Solución:
Solución:
letras EPROM significan
significan memoria
memoria de sólo lectura
lectura programable
programable borrable.
borrable,
Las letras
12.31.
12.31.
NVRAM significan
significan ___ .
Las letras
letras NVRAM
Solución:
Solución:
letras NVRAM significan
significan memoria
memoria de acceso
aleatorio no volátil
volátil (RAM
(RAM no volátil).
volátil).
Las letras
acceso aleatorio
W
12.32.
12.32.
Una PRO
M puede
puede ser programada
programada ___ (muchas
(muchas veces, sólo una
una vez).
Una
PROM
Solución:
Solución:
Una PROM puede
puede ser programada
programada solamente
solamente una
una vez.
Una
12.33.
12.33.
Acudir
Figura 12.12b.
12.12b. Un
Un fusible abierto
abierto en esta
esta PROM
PROM significa
significa que
que la celda
celda de memoria
memoria
Acudir a la Figura
almacena un
un ___ (O,
(O, 1) lógico.
almacena
Solución:
Solución:
Un fusible
fusible abierto
abierto en la PROM de la Figura
Figura 12.12b
l2.12b significa
significa que
que la celda
celda de memoria
memoria almacena
almacena un O
Un
lógico.
12.34.
12.34.
Acudir a la Figura
Figura 12.12b.
12.12b. Listar
salidas de la PROM
PROM para
para las entradas
entradas binarias
binarias 00, 01
01,, 10
Acudir
Listar las salidas
Y 11.
11.
Y
Solución:
Solución:
salidas de la PROM de la Figura
Figura 12.12b para
para cada
cada dirección
dirección son las que
que se indican:
Las salidas
indican:
atian).
salida de dirección
dirección 00 =
= 100
1001I (fila O)
O)
salida
salida de dirección
dirección 01 = O
OIII
1)
salida
III (fila 1)
salida de dirección
dirección 10 =
= 1110 (fila 2)
salida
salida de dirección
dirección II =
= 1000 (fila 3)
salida
340
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
12.35.
12.35.
Acudir
Acudir a la Figura
Figura 12.11. ¿Cuál
¿Cuál es el propósito
propósito de la ventana
ventana de la EPROM?
EPROM?
12.,
Solución:
Solución:
Una
Una fuerte
fuerte luz ultravioleta
ultravioleta (UV)
(UV) dirigida
dirigida a través
través de la ventana
ventana del Cl
CI en la Figura
Figura 12.11 borrará
borrará la
pastilla EPROM.
EPROM.
pastilla
12.36.
12.36.
¿Cuál
¿Cuál es la ventaja
ventaja de una
una EPROM
EPROM sobre
sobre una
una PROM?
PROM?
12.,
Solución:
Solución:
La EPROM
EPROM puede
puede ser borrada
borrada y utilizada
utilizada posteriormente,
posteriormente, mientras
mientras que
que la PROM
PRO M puede
puede ser prograprogramada
mada solamente
solamente una
una vez.
12.37.
12.37.
El CI
Cl 2732A
2732A mostrado
mostrado en la Figura
Figura 12.14 es una
una unidad
unidad de memoria
memoria ___ (EPROM,
(EPROM, RAM).
RAM).
Solución:
Solución:
El CI 2732A
2732A mostrado
mostrado en la Figura
Figura 12.1
12.144 es una
una unidad
unidad de memoria
memoria EPROM.
EPROM.
12.38.
12.38.
Acudir a la Figura
Figura 12.11. ¿Por
¿Por qué
qué debe
debe colocarse
colocarse una
una etiqueta
etiqueta opaca
opaca sobre
sobre la ventana
ventana de la
Acudir
EPROM
EPROM después
después de programarla?
programarla?
Solución:
Solución:
opaca sobre
ventana de una
Normalmente
Normalmente se coloca
coloca una
una etiqueta
etiqueta opaca
sobre la ventana
una EPROM
EPROM (véase Figura
Figura 12.11) para
para
evitar
fluorescente borren
memoria.
evitar que
que la luz del sol y la fluorescente
borren la unidad
unidad de memoria.
12.39.
12.39.
12.,
Acudir
patilla de entrada
Acudir a la Figura
Figura 12.14. ¿Cuál
¿Cuál es el propósito
propósito de la patilla
entrada OE/V
OE/Vpp
pp en la
EPROM
EPROM 2732A?
2732A?
Solución:
Solución:
tiene un doble
La patilla
patilla OEj
OEjVVpppp en la EPROM
EPROM 2732A
2732A de la Figura
Figura 12.14 tiene
doble propósito.
propósito. En el modo
modo
de lectura,
lectura, la patilla
patilla OE
OE es la habilitación
habilitación de salida
salida que
que pone
pone en «on»
«on» los buffers
buffers tres
tres estados
estados para
para que
que
puedan
puedan conectarse
conectarse al bus de datos.
datos. En el modo
modo de programación
programación la patilla
patilla Vpp
mantenida a 21 V, lo
pp es mantenida
cual
-07.7 •
cual permite
permite escribir
escribir en la EPROM
EPROM a través
través de las patillas
patillas 0
000-0
12.40.
12.40.
12.,
12.•
letras SRAM
SRAM significan
significan ___ .
Las letras
Solución:
Solución:
letras SRAM
SRAM significan
significan RAM
RAM estática,
estática, o memoria
memoria estática
estática de acceso
acceso aleatorio.
aleatorio.
Las letras
12.41.
12.41.
letras NVSRAM
NVSRAM significan
Las letras
significan ___ .
Solución:
Solución:
letras NVSRAM
NVSRAM significan
significan memoria
memoria estática
estática de acceso
acceso aleatorio
aleatorio no volátil.
volátil.
Las letras
12.42.
12.42.
¿Qué dos métodos
métodos se usan
usan actualmente
actualmente para
para formar
formar RAM
RAM estáticas
estáticas no volátiles?
volátiles?
¿Qué
Solución:
Solución:
Actualmente las memorias
memorias SRAM
producen (1) usando
usando una
SRAM CMOS
con batería
batería
una SRAM
CMOS con
Actualmente
SRAM no volátiles
volátiles se producen
seguridad y (2) usando
usando una
una NVSRAM
NVSRAM (véase
(véase Figura
Figura 12.15a).
12.15a).
de seguridad
12.43.
12.43.
SRAM con
con batería
batería de seguridad
seguridad generalmente
generalmente usan
usan una
una batería
batería de larga
larga vida
vida tal como
como
Las SRAM
una batería
batería de ___ (carbono-cinc,
(carbono-cinc, litio)
litio) para
para suministrar
suministrar alimentación
alimentación de mantenimiento
mantenimiento
una
cuando la fuente
fuente de alimentación
alimentación de se desconecta.
desconecta.
cuando
Solución:
Solución:
con batería
batería de seguridad
seguridad generalmente
generalmente usan
usan una
una batería
batería de litio
Iitio para
para suministrar
suministrar alimentaalimentaLas SRA M con
ción
mantenimiento cuando
cuando la fuente
fuente de alimentación
alimentación dc-se
de-se desconecta.
desconecta.
ción de mantenimiento
]2,
Lo;
in u
sor
fon
Lo:
util
util
tan
ma
gra
PO]
de
cor
MEMORIAS DE
DE LA MICROCOMPUTADORA
MICROCOMPUTADORA
MEMORIAS
12.44.
12.44.
341
NVSRAM de la Figura
Figura 12.15 también
también puede
puede llamarse
llamarse NVSRAM
NVSRAM o ___ (DRAM,
(DRAM,
La NVSRAM
NOVRAM).
NOVRAM).
Solución:
Solución:
NVSRAM de la Figura
Figura 12.15 también
también puede
puede llamarse
llamarse NVSRAM
NVSRAM o NOVRAM.
NOVRAM.
La NVSRAM
12.45.
12.45.
NVSRAM contiene
contiene una
una RAM
RAM estática
estática y una
una ___ (EEPROM,
(EEPROM, ROM)
ROM) no volátil
volátil del
La NVSRAM
mismo tamaño.
tamaño.
mismo
Solución:
Solución:
Según la Figura
Figura 12.
12.15a,
NVSRAM contiene
contiene una
una RAM
RAM estática
estática y una
EEPROM no volátil
volátil del mismo
mismo
Según
15a, la NVSRAM
una EEPROM
tamaño.
tamaño.
,RAM).
12.46.
12.46.
Acudir a la Figura
Figura 12.15. Cuando
Cuando se desconecta
desconecta la fuente
fuente de alimentación,
alimentación, la NVSRAM
NVSRAM
Acudir
STK IOC68 ___ (llama,
(llama, almacena)
almacena) automáticamente
automáticamente los datos
datos de la SRAM
SRAM a la EEPROM.
EEPROM.
STK
Solución:
Solución:
na de la
.11) para
pp
Cuando se desconecta
desconecta la fuente
fuente de alimentación,
alimentación, la NVSRAM
NVSRAM STKIOC68
STKIOC68 almacena
almacena (copia)
(copia) automátiautomátiCuando
camente los datos
datos de la SRAM
SRAM a la EEPROM.
EEPROM.
camente
12.47.
12.47.
en la
el modo
para que
21 V, lo
Acudir a la Figura
Figura 12.15. Cuando
Cuando por
por primera
primera vez se conecta
conecta la fuente
alimentación, la
Acudir
fuente de alimentación,
NVSRAM STKI0C68
STKIOC68 _ __ (llama,
(llama, almacena)
almacena) automáticamente
automáticamente los datos
datos de la EEPROM
EEPROM a
NVSRAM
SRAM.
la SRAM.
Solución:
Solución:
Cuando se conecta
conecta por
por primera
primera vez la fuente
fuente de alimentación,
alimentación, la NVSRAM
NVSRAM STKIOC68
STKIOC68 llama
llama (copia)
(copia)
Cuando
automáticamente los datos
datos de la EEPROM
EEPROM a la SRAM.
SRAM.
automáticamente
12.48.
12.48.
Acudir a la Figura
Figura 12.15. ¿Cuál
¿Cuál es el propósito
propósito de las ocho
ocho patillas
DQ en la NVSRAM
NVSRAM
Acudir
patillas DQ
STKIOC68?
STKIOC68?
Solución:
Solución:
Las patillas
patillas DQ
DQ sirven
sirven como
como ocho
ocho salidas
salidas de datos
datos paralelos
paralelos durante
durante las operaciones
operaciones de lectura
lectura de
memoria o entrada
entrada de datos
datos durante
durante una
una operación
operación de escritura
escritura de memoria.
memoria.
memoria
MEMORIAS MASIVAS DE LA MICROCOMPUTADORA
MICROCOMPUTADORA
12.5. MEMORIAS
on batería
l como
imiento
alimenta-
Los programas
programas y datos
datos almacenados
almacenados en una
una cOl1!putadora
computadora
veces se clasifican
clasifican como
como
Los
a veces
internos
externos. En una
una microcomputadora,
microcomputadora,
dispositivos de almacenamiento
almacenamiento interno
interno
internos o externos.
los dispositivos
RAM, ROM
ROM (o EPROM)
EPROM) semiconductoras,
semiconductoras, y diversos
diversos registros.
registros. Actualmente,
Actualmente, la
son las RAM,
forma común
común de almacenamiento
almacenamiento externo
externo en las microcomputadoras
microcomputadoras
disco magnético
magnético. .
es el disco
forma
Los discos
discos magnéticos
magnéticos se subdividen
subdividen en discos
discos duros
duros y flotantes
flotantes. . El disco
disco magnético
magnético más
más
Los
utilizado en las microcomputadoras
Los tipos
tipos de dispositivos
dispositivos de memoria
memoria
microcomputadoras es el disco flexible.
flexible. Los
utilizado
utilizados en las microcomputadoras
microcomputadoras
resumen en la Figura
Figura 12.1. La
La memoria
memoria externa
externa
se resumen
utilizados
también
denomina memoria
memoria secundaria.
secundaria.
también se denomina
Los datos
datos se almacenan
almacenan en los discos
discos flotantes,
flotantes, de la misma
misma forma
forma que
que en las cintas
cintas
Los
magnéticas. La unidad
unidad de disco
disco lee y escribe
escribe en el disco
disco flotante.
flotante. Esto
Esto es como
como escuchar
escuchar y
magnéticas.
grabar en un grabador
cinta. Leer
Leer de un disco
disco tiene
tiene una
una ventaja
ventaja sobre
sobre leer de una
una cinta
cinta
grabar
grabador de cinta.
porque el disco
disco es un dispositivo
dispositivo de acceso aleatorio
aleatorio y no de acceso
acceso secuencial.
secuencia!' La unidad
unidad
porque
disco puede
puede acceder
acceder a cualquier
cualquier punto
punto del disco
disco flotante
flotante en un tiempo
tiempo muy
muy corto.
corto. En
de disco
contraste, el acceso
acceso a la información
información de una
una cinta
cinta es muy
muy lento.
lento.
contraste,
Wf •••••
,
342
342
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
----.... "0
____
1/1
LL---J
LL---J
Etiq ueta
Etiqueta
~
//
C ubierta --- -Cubierta
I/
II
Agujero para
para la
la cabeza
cabeza
Agujero
de lectura/escritura
lectura/escritura
de
de la
la unidad
unidad de
de disco
disco
de
'\
\
0--'\
\
\
,
Disco
Disco flexible
flexible de
de plástico
plástico
cubierto
cubierto con
con material
material magnético
magnético
"Muesca Muesca de
de protección
protección
\\
<,
........ de
de escritura
escritura
\\
\\
I
El centro
centro de
de la
la unidad
unidad
El
se afianza
afianza al
al disco
disco
se
en este
este área
área
en
-~
---"'-"
Agujero
Agujero índice
índice en
en
. la
la cubierta
cubierta
\''-__
/// r"
, 0__
\
\
-/-- _ Agujero
Agujero índice
índice en
en
el disco de plástico
disco do plástico
\.
.......
L-_____________________~
~------------------------~
(a)
(a) Características
Características del disco
disco
Pista interior
interior
Pista
(pista 34)
(pista
Pista
Pista exterior
exterior
(pista
(pista 00)
~
v:::y
~
@
AgU-
(b) Posición
el disco
(b)
Posición de las pistas invisibles en el
Sector
Sector
(uno
(uno de
de 16)
16)
Pista 2,
2, sector
sector lI
Pista
Pista O,
O, sector
sector lI
Pista
256 bytes
bytes de
de datos
datos
256
(e) Posición
Posición de
de sectores
sectores invisibles
invisibles en
en elel disco
disco
(e)
Figura 12.16.
12.16.
Figura
Disco flexible
flexible (5
(511/4/4 pulgadas).
pulgadas).
Disco
Los
rmcroco:
8 pulgad
51/4 pulgt
está perr
con un]
muestra!
El aÉ
disco se
600 rpm
expone I
toca el <
recupera
índice p
protecci:
en el d
Figura 1
Los
cómo U]
disco est
Cada pi:
tiene 35
formato,
Cuar
contener
un senci
formates
para que
El di
utilizadc
cuidado
cuando ~
un rotul
pueden I
de la su
cubierta
Un o
se hace I
El dibuj:
la unida
extremo
de metal
rectangu
accesible
de la un
la cubie
Figura 1
MEMORIAS
MEMORIAS DE
DE LA MICROCOMPUT
MICROCOMPUT ADORA
ADORA
eo
343
Los discos
discos flexibles, o disquetes,
vienen en varios
varios tamaños.
más utilizados
utilizados en las
disquetes, vienen
tamaños. Los más
pulgadas de diámetro.
Hay una
una versión
versión de
microcomputadoras
son
tamaño de 511//44 pulgadas
microcomputadoras
son del tamaño
diámetro. Hay
8 pulgadas
una más
más moderna
moderna de 3.5 pulgadas.
pulgadas. El diagrama
un disco
pulgadas y una
diagrama de un
disco flexible de
51/4
muestra en la Figura
Figura 12
.16a. El disco
plástico circular
5114 pulgadas
pulgadas se muestra
12.16a.
disco flexible de plástico
circular delgado
delgado
está permanentemente
una funda
plástico. El disco
plástico está
permanentemente encerrado
encerrado en
en una
funda de plástico.
disco de plástico
está cubierto
cubierto
con
magnético. Algunos
Algunos agujeros
Estos se
con un material
material magnético.
agujeros aparecen
aparecen en ambas
ambas caras
caras de la funda.
funda. Estos
muestran
muestran en la Figura
Figura 12.16a.
El agujero
proporciona acceso
unidad del
agujero central
central proporciona
acceso al área
área central
central del disco. El eje de la unidad
disco se abraza
para hacer
hacer girar
una velocidad
velocidad constante
abraza a este área
área para
girar al disco
disco a una
constante (300 a
mayor de la cubierta,
parte inferior
Figura 12.16a,
600 rpm).
rpm). El agujero
agujero mayor
cubierta, cercano
cercano a la parte
inferior del disco,
disco, Figura
12.16a,
expone
parte del disco
unidad del disco.
Esta cabeza
expone parte
disco a la cabeza
cabeza de lectura/escritura
lectura/escritura de la unidad
disco. Esta
cabeza
toca
para almacenar
para
toca el disco
disco flotante
flotante cuando
cuando gira para
almacenar datos
datos en el disco
disco (para
(para escribir)
escribir) o para
recuperarlos
pequeño agujero
utiliza como
recuperarlos (para
(para leer). El pequeño
agujero en la cubierta
cubierta y el disco se utiliza
como agujero
agujero
índice
unidades de disco
muesca de
índice por
por unidades
disco en algunas
algunas computadoras.
computadoras. Si está
está cubierto,
cubierto, la muesca
pulgadas evita
protección de escritura
protección
escritura en el disco flexible de 5.25 pulgadas
evita que
que los datos
datos se escriban
escriban
en el disco.
muesca de protección
protección de escritura
disco. Cuando
Cuando la muesca
escritura está
está abierta,
abierta, como
como en la
unidad de disco
puede escribir
Figura
Figura 12.16a,
12.16a, la unidad
disco puede
escribir y leer
leer en el disco.
disco.
Los discos
pistas y sectores.
sectores. La Figura
Figura 12.16b
muestra
discos flexibles están
están organizados
organizados en pistas
12.16b muestra
cómo un
microcomputadoras formatea
pulgadas. El
cómo
un fabricante
fabricante de microcomputadoras
formatea el disco
disco flexible de 5.25 pulgadas.
disco está
pistas circulares
numeradas de 00 a 34 (00 a 22 en hexadecimal).
hexadecimal).
está organizado
organizado en 35 pistas
circulares numeradas
muestran en la Figura
Figura 12.16c. Cada
Cada
Cada pista
pista está
está dividida
dividida en 16 sectores,
sectores, que
que se muestran
Cada sector
sector
tiene
pistas cortas,
Figura 12.16c. Al utilizar
utilizar este
tiene 35 pistas
cortas, como
como indica
indica el extremo
extremo inferior
inferior de la Figura
formato,
pista corta
puede almacenar
palabras de ocho
bits, o 256 bytes.
formato, cada
cada pista
corta puede
almacenar 256 palabras
ocho bits,
Cuando
muestra en la Figura
Figura 12.16c, un
puede
Cuando se formatea
formatea como
como se muestra
un disco flexible puede
contener
unos 140 Kbytes
Kbytes de datos.
un millón
millón de bits
bits de datos
contener unos
datos. Esto
Esto es aproximadamente
aproximadamente un
datos en
pulgadas. Debe
Debe observarse
método estándar
un sencillo
sencillo disco
disco flexible de 511//44 pulgadas.
observarse que
que no hay método
están dar de
formatear
Muchos fabricantes
microcomputadoras formatean
formatear discos
discos flexibles. Muchos
fabricantes de microcomputadoras
formatean sus discos
discos
para
muchos más
más datos.
Esto incluye
para que
que contengan
contengan muchos
datos. Esto
incluye leer y escribir
escribir en ambas
ambas caras
caras del disco.
disco.
El disco
un dispositivo
memoria masiva
masiva de acceso
muy
disco flexible es un
dispositivo de memoria
acceso aleatorio
aleatorio que
que es muy
utilizado
microcomputadoras domésticas,
Debe tenerse
tenerse
utilizado en las microcomputadoras
domésticas, de la escuela
escuela yy de la oficina.
oficina. Debe
No tocar
tocar el disco
cuidado
manipular los discos
cuidado al manipular
discos flexibles
flexibles.. No
disco magnético,
magnético, y
y no apretar
apretar fuerte
fuerte
cuando
plástico; para
para rotular
rotular los discos
recomienda
cuando se escriba
escriba sobre
sobre la funda
funda de plástico;
discos flexibles
flexibles se recomienda
punta suave.
Los campos
magnéticos y las altas
temperaturas también
también
un rotulador
rotulador de punta
suave. Los
campos magnéticos
altas temperaturas
pueden
peligro de abrasión
pueden dañar
dañar los datos
datos almacenados
almacenados en los discos
discos flexibles. A causa
causa del peligro
abrasión
de la superficie,
mantener los discos
proteger de arañazos
superficie, mantener
discos en un área
área limpia
limpia y proteger
arañazos la delgada
delgada
cubierta
magnética.
cubierta magnética.
Un
pulgadas se muestra
muestra en la Figura
Figura 12.17.
La funda
Un diagrama
diagrama del disco
disco flexible de 3.5 pulgadas
12.17. La
funda
hace de plástico
disco flexible ubicado
en su interior.
interior.
se hace
plástico rígido
rígido para
para máxima
máxima protección
protección del disco
ubicado en
El dibujo
pulgadas de la Figura
Figura 12.1
dibujo del disco
disco de 3.5
3.5 pulgadas
12.177 es el aspecto
aspecto desde
desde la cara inferior
inferior de
plástico está
la unidad
unidad de almacenamiento.
almacenamiento. El centro
centro de la funda
funda de plástico
está cortado
cortado (sólo en el
extremo
un círculo
metálico conectado
Una cubierta
extremo inferior),
inferior), descubriendo
descubriendo un
círculo metálico
conectado al disco
disco flexible.
flexible. Una
cubierta
de metal
muestra en la Figura
Figura 12.1
revelando un
un corte
metal corrediza
corrediza se muestra
12.177 desplazada
desplazada a la derecha,
derecha, revelando
corte
rectangular en la rígida
rígida funda
funda de plástico
exponiendo el disco
disco flexible. El disco
disco flexible es
rectangular
plástico exponiendo
accesible desde
desde las caras
caras inferior
inferior y superior
superior del disco
disco para
que las cabezas
cabezas de lectura/escritura
lectura/escritura
accesible
para que
de la unidad
puedan recuperar/almacenar
recuperar/almacenar datos
unidad de disco
disco puedan
datos en ambas
ambas caras.
caras. Cuando
Cuando se libera,
libera,
un resorte
resorte cargado,
la cubierta
metal deslizante,
cubierta de metal
deslizante, que
que es un
cargado, salta
salta a la izquierda
izquierda (en la
Figura
para proteger
proteger la superficie
En la parte
parte inferior
Figura 12.17) para
superficie del disco
disco flexible. En
inferior derecha
derecha se
344
TEORIA DE PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
o
Disco
exible
Disco flflexible
Cubierta
Cubierta metal
metal deslizante
deslizante
1
1
I
1
I
o
o
I
1
o
1
I
I
f1_ _ _ _ _ _ _ _ _ ""-
~_======_
Cubierta de
de
Cubierta
plástico rígida
rígida
plástico
________
~
---'
. - - - - - - - - I - -·Cír·culo de metal
metal
- .
.•.., ----------+-Círculo
(conectado
(conectado al disco)
disco)
Agujero índice
Agujero
índice
Muesca de
protección
Muesca
de protección
de escritura
escritura
de
(Ca ra inferior
in fe rior del
del disco
disco de
de 3.5 pulgadas)
pulgadas)
(Cara
Figura 12.17.
12.17.
Figura
3.5 pulgadas.
pulgadas.
Disco flexible de 3.5
muestra
muestra la muesca
muesca de protección
protección de escritura
escritura (Fig. 12.17). Si el hueco
hueco de protección
protección
de escritura
escritura se cierra
cierra al desplazar
desplazar hacia
hacia arriba
arriba la cubierta
cubierta permanente
permanente (como
(como muestra
muestra la
Figura
Figura 12.17), la unidad
unidad de disco
disco puede
puede escribir
escribir y leer
leer en
en el disco. Esto
Esto a veces se denomina
denomina
posición
hueco se abre
abre (se desplaza
desplaza la cubierta
cubierta hacia
hacia abajo
abajo en
en la
posición desbloqueada.
desbloqueada. Si el hueco
Figura 12.17), la unidad
unidad de disco
disco sólo
sólo puede
puede leer
leer del disco.
disco. Esto
Esto se denomina
denomina a veces
veces posición
posición
Figura
bloqueada.
bloqueada. En
En el centro
centro del
del metal
metal se corta
corta un
un hueco
hueco índice
índice para
para propósitos
propósitos de temporización.
temporización.
El disco
disco de
de 3.5 pulgadas
pulgadas mostrado
mostrado en
en la
la Figura
Figura 12.17 es un
un desarrollo
desarrollo más
más moderno,
moderno,
comparado
comparado con
con los discos
discos flexibles
flexibles de
de 5.25
5.25 y 8 pulgadas.
pulgadas. Las
Las unidades
unidades de
de disco
disco de
de precisión
precisión
normalmente
normalmente acceden
acceden a 80 pistas
pistas en
en ambas
ambas caras
caras del
del disco.
disco. Formatos
Formatos comunes
comunes en
en el disco
disco
de
de 3.5 pulgadas
pulgadas permiten
permiten almacenar
almacenar 400
400 K, 720
720 K
K uu 800
800 Kbytes.
Kbytes. Disponibles
Disponibles con
con las
unidades
unidades de
de disco
disco hay
hay discos
discos de
de alta
alta densidad
densidad de
de 3.5 pulgadas
pulgadas (FDHD-disco
(FDHD-disco flexible
flexible de
de alta
alta
densidad)
densidad) que
que tienen
tienen capacidad
capacidad de
de almacenamiento
almacenamiento de
de 1.44 Mbytes.
Mbytes. Las
Las microcomputadoras
microcomputadoras
más
una unidad
unidad de
de disco
disco usada
usada para
para leer
leer yy escribir
escribir en
en
más modernas
modernas vienen
vienen como
como mínimo
mínimo con
con una
discos
discos flexibles
flexibles de
de 3.5 pulgadas.
pulgadas.
así e(
metal
la Fi¡
la su
3000
flexit
perm
impe
unid,
del h
80M
Dos
infor
L
putar
una
pued
e
El di
tres 1
El d
encic
veces
1
son:
disec
utiliz
disec
MEMORIAS
MEMORIAS DE
DE LA MICROCOMPUT
MICROCOMPUT ADORA
ADORA
o)
ección
tección
estra la
nomina
en la
osición
ación.
oderno,
recisión
el disco
con las
de alta
tadoras
ribir en
345
Otro
popular en las microcomputadoras,
Otro método
método de almacenamiento
almacenamiento masivo
masivo que
que es muy
muy popular
microcomputadoras,
así como
como en los grandes
grandes sistemas
sistemas de computadoras
computadoras es el disco
disco rígido,
rígido, un disco
disco rígido
rígido de
metal
pueden ser organizados
metal recubierto
recubierto con
con material
material magnético.
magnético. Estos
Estos discos
discos pueden
organizados como
como muestra
muestra
la Figura
Figura 12.18. Observar
Observar que
que las cabezas
cabezas de lectura/escritura
lectura/escritura flotan
flotan exactamente
exactamente encima
encima de
la superficie
superficie deslizante
deslizante de los discos
discos rígidos.
rígidos. El motor
motor hace
hace girar
girar el disco
disco rígido
rígido a unas
unas
3000
diez
3000 rpm,
rpm, que
que es aproximadamente
aproximadamente
diez veces más
más rápido
rápido que
que la rotación
rotación de un
un disco
flexible. Las unidades
precisas, y el disco
puede estar
unidades de disco
disco son muy
muy precisas,
disco rígido
rígido puede
estar montado
montado
permanentemente
con aire
aire filtrado
filtrado para
mantened o protegido
polvo y humo
humo que
que puede
permanentemente con
para mantenerlo
protegido del polvo
puede
impedir
impedir la operación.
operación. Comercialmente
Comercialmente también
también existen
existen discos
discos rígidos
rígidos movibles,
movibles, como
como la
unidad
unidad de cartuchos
cartuchos de 5.25 pulgadas.
pulgadas. Actualmente
Actualmente son
son comunes
comunes en las microcomputadoras
microcomputadoras
del hogar,
hogar, de la escuela
escuela y de pequeñas
pequeñas firmas
firmas comerciales,
comerciales, unidades
unidades de disco
disco de 20, 40 Y
80 Mbytes.
Mbytes. En firmas
firmas comerciales
comerciales también
también se utilizan
utilizan mucho
mucho unidades
unidades de gran
gran capacidad.
capacidad.
Dos
Dos ventajas
ventajas de los discos
discos rígidos
rígidos sobre
sobre los flexibles son: (1) que
que almacenan
almacenan mucha
mucha más
más
puede acceder
información
información y (2) que
que se puede
acceder más
más rápidamente
rápidamente a esa información.
información.
Las unidades
unidades de disco
disco rígido
rígido a veces se denominan
denominan unidades
unidades Winchester.
Winchester. Las microcommicrocomputadoras con
normalmente tienen
putadoras
con unidades
unidades de discos
discos rígidos
rígidos son
son muy
muy comunes
comunes y normalmente
tienen conectada
conectada
una unidad
unidad de disco
para que
programas en el disco
una
disco rígido
rígido al sistema
sistema para
que los datos
datos y programas
disco rígido
rígido
puedan recuperarse
utilizarlos en el caso
puedan
recuperarse para
para utilizados
caso de un fallo del disco.
Otro
parece ser prometedor
prometedor es el disco
Otro método
método de almacenamiento
almacenamiento masivo
masivo que
que parece
disco óptico.
óptico.
disco óptico
óptico es un pariente
video disco
disco láser. Los discos
discos ópticos
ópticos están
están disponibles
disponibles en
El disco
pariente del video
tres tipos:
tipos: (1) sólo lectura,
lectura, (2) una
una escritura
escritura muchas
muchas lecturas
lecturas (WORM),
(WORM), (3) lectura/escritura.
tres
lectura/escritura.
disco de sólo lectura
lectura (ROM
(ROM óptico)
óptico) es bueno
bueno para
información pregrabada
como una
una
El disco
para información
pregrabada como
enciclopedia. El disco
disco óptico
óptico WORM
WORM puede
escrito una
una vez y después
después leído
leído muchas
muchas
enciclopedia.
puede ser escrito
veces.
discos ópticos
ópticos de lectura/escritura
lectura/escritura tienen
tienen grandes
grandes capacidades
capacidades de almacenamiento
almacenamiento y
Los discos
son similares
similares en función
función a un
un disco
rígido. La tecnología
tecnología usada
usada para
escribir y leer con el
disco rígido.
para escribir
son
disco óptico
óptico es diferente
diferente del disco rígido
rígido magnético.
magnético. La unidad
unidad de disco magnético-óptico
magnético-óptico
disco
utiliza un láser
láser en conjunción
conjunción con
con una
una bobina
conductora para
utiliza
bobina conductora
para borrar,
borrar, escribir
escribir y leer del
disco revestido
revestido de metal.
metal. Un
Un disco
disco magnético-óptico
magnético-óptico popular
tiene una
una capacidad
capacidad de
disco
popular tiene
-+----------;t,ttJ~~~~~~~~:5r91
Cabezas de lectura/escritura
lectura/escritura
Cabezas
--r-----
-7t~tt4lr~~~~~~~;
Disco rígido
rígido ---1\-----"'.".,....c-Disco
----\\------'>.,"""'~
Motor
Motor
-------"'~::.....=_-___I_r_+--
12.18.
Figura 12.18.
Mecanismo de
de una
una unidad
unidad de
de disco
disco rígido.
rígido.
Mecanismo
~.~---------------------------------------------------------------------------------------------346
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
I
DIGITALES
almacenamiento de 128 Mbytes en un disco óptico movible de 3.5 pulgadas. Estos discos
ópticos se parecen mucho a los discos flexibles de 3.5 pulgadas, salvo que son más gruesos
y contienen un disco óptico. Estos discos movibles a veces se denominan discos magnéticoópticos reescribibles. Comercialmente existe una unidad de disco magnético-óptico reescribible de 5.25 pulgadas con cartuchos movibles con una capacidad de 650 Mbytes. Como el
disco magnético-óptico puede ser sacado de la unidad de disco, es un medio aconsejable
para almacenamiento de seguridad o para transferir grandes cantidades de datos o programas
de una máquina a otra.
Uno de los métodos menos caros y más seguros para almacenar grandes cantidades de
datos es usar cinta magnética. Algunas unidades disponibles usan cintas de audio baratas
(DA T); sin embargo, el acceso a los datos en cinta es muy lento.
12.55.
B
S,
fa
12.56.
A
b
S
(l
12.57.
L
di
S,
PROBLEMAS
12.49.
RESUELTOS
Acudir a la Figura 12.1. ¿Qué dispositivo(s)
como memoria interna?
de la microcomputadora
podría(n)
c1asificarse
Solución:
La RAM, ROM y la NVRAM, semiconductoras de la microcomputadora
pueden considerarse memoria interna. El disco flexible es memoria externa.
mostrada en la Figura 12.1,
12.58. ¿(
SI
12.50.
¿Qué dos tipos de discos magnéticos se utilizan en las microcomputadoras?
ac
Solución:
Los discos fijos y los flexibles son utilizados en las microcomputadoras
de datos y programas.
12.51.
El disco magnético es un dispositivo de acceso
para almacenamiento
externo
12.59.
E
VI
SI
(aleatorio, secuencial).
Solución:
El disco magnético es un dispositivo de acceso aleatorio, lo que significa que puede encontrar los datos
en muy corto tiempo.
12.52.
12.60.
U!
¿Cuáles son los tres tamaños de los discos flexibles?
SI
Solución:
es
Los discos flexibles tienen tamaños de 3.5, 5.25 y 8 pulgadas.
12.53.
Una unidad típica de disco hace girar el disco flexible a una velocidad constante de
(300, 3000) rpm.
_
Solución:
Almacenar datos en un disco flexible se denomina
12.61.
E
p,
SI
Una unidad de disco hace girar el disco flexible a una velocidad constante de 300 rpm (una especificación del fabricante). Los discos fijos pueden girar a 3000 rpm.
12.54.
El
.
Solución:
Almacenar datos en un disco flexible se denomina escribir (operación de escritura).
MEMORIAS
ADORA
MEMORIAS DE
DE LA MICROCOMPUT
MICROCOMPUT ADORA
12.55.
1255_
347
347
Brevemente,
Brevemente, ¿cómo
¿cómo están
están organizados
organizados los datos
datos en un
un disco
disco flexible?
Solución:
Solución:
Los datos
más detalles
detalles sobre
sobre el
datos están
están organizados
organizados en pistas
pistas y sectores.
sectores. Véase
Véase la Figura
Figura 12.16b
12.16b y e para
para más
formato utilizado
utilizado por
por un fabricante
fabricante de microcomputadoras.
microcomputadoras.
formato
12.56.
Acudir a la Figura
Figura 12.16c. Utilizando
formato, un
un disco flexible puede
Acudir
Utilizando este formato,
puede tener
tener unos
unos _ __
bytes de información.
información.
bytes
Solución:
Solución:
Utilizando
formato mostrado
mostrado en la Figura
Figura l2.16c,
12.16c, un disco
disco flexible puede
puede tener
Uti
lizando el formato
tener unos
unos 140 K
bytes) de información.
información.
(16 x 256 x 35 = 143 360 bytes)
1257.
12.57.
Listar algunas
algunas de las precauciones
precauciones que
que deben
deben observarse
observarse cuando
manipulen discos
Listar
cuando se manipulen
discos flexibles
pulgadas.
de 5.25 pulgadas.
Solución:
Solución:
que sigue
sigue son algunas
algunas precauciones
precauciones cuando
cuando se manipulan
manipulan discos
discos flexibles:
Lo que
l.
2.
2.
3.
4.
5.
6.
7.
icarse
12.1,
12.58.
No tocar
tocar el disco
disco magnético.
magnético.
No
Marcar el disco
disco ligeramente
ligeramente o con lápices
lápices de punta
punta suave
suave al roturarlos.
roturarlos.
Marcar
Mantener el disco
disco fuera
fuera de fuertes
fuertes campos
campos magnéticos.
magnéticos.
Mantener
Mantener el disco
disco fuera
altas temperaturas.
temperaturas.
Mantener
fuera de altas
Mantener el disco
disco limpio.
limpio.
Mantener
Proteger el disco
disco de arañazos
arañazos o abrasión
abrasión de la superficie.
superficie.
Proteger
No combar
combar ni doblar
doblar el disco.
disco.
No
¿Qué ventaja
ventaja tiene
tiene una
una unidad
unidad de disco rígido
rígido sobre
sobre una
una de disco flexible?
¿Qué
Solución:
Solución:
unidad de disco
disco rígido
rígido tiene
tiene una
una capacidad
capacidad de almacenamiento
almacenamiento mucho
mucho mayor
mayor y un
La unidad
un tiempo
tiempo de
acceso más
más rápido.
rápido.
acceso
xterno
12.59.
disco óptico
óptico WORM
WORM puede
puede ser escrito
escrito ___ (una
(una vez, unas
unas mil veces) y leído
El disco
leído muchas
muchas
veces.
Solución:
Solución:
disco óptico
óptico WORM
WORM (una
(una escritura
escritura muchas
muchas lecturas)
lecturas) puede
puede ser escrito
escrito una
una vez y leído
El disco
leído muchas
muchas veces.
datos
12.60.
(disco rígido
rígido magnético,
magnético, disco magnético-óptico)
magnético-óptico) utiliza
utiliza un
un láser
láser en conjunción
El ___ (disco
conjunción con
con
una bobina
bobina conductora
conductora para
para borrar,
borrar, escribir
escribir y leer del disco.
una
Solución:
Solución:
magnético-óptico utiliza
utiliza un láser en conjunción
conjunción con
con una
una bobina
bobina conductora
conductora para
El disco magnético-óptico
para borrar,
borrar,
escribir y leer del disco.
disco.
escribir
12.61.
ifica-
popular disco
disco magnético-óptico
magnético-óptico
movible
3.5 pulgadas
pulgadas tiene
tiene una
una capacidad
El popular
movible de 3.5
capacidad de unos
unos
___
bytes y se usa comúnmente
comúnmente para
para almacenamiento
almacenamiento de seguridad
___ (400 K, 128 M) bytes
seguridad o
para transferir
transferir grandes
grandes cantidades
cantidades de datos
datos de una
una máquina
máquina a otra.
otra.
para
Solución:
Solución:
popular disco
disco magnético-óptico
magnético-óptico movible
movible de 3.5 pulgadas
pulgadas tiene
una capacidad
capacidad de unos
El popular
tiene una
unos 128 Mbytes.
Mbytes.
348
PRINCIPIOS DIGITALES
TEORIA DE PROBLEMAS DE PRINCIPIOS
PROBLEMAS SUPLEMENTARIOS
SUPLEMENTARIOS
PROBLEMAS
12.62.
12.62.
Acudir a la Figura
Figura 12.1
12.1.. Listar
Listar los tres tipos
tipos de memoria
memoria utilizada
utilizada por
por este sistema
sistema microcommicrocomAcudir
putador.
putador.
Res. RAM,
RAM, ROM,
ROM, NVRAM, disco
disco flotante
flotante y disco
disco rígido.
rígido.
12.63.
12.63.
Acudir a la Figura
Figura 12.1. ¿Qué
¿Qué tipo
tipo de memoria
memoria en este sistema
sistema es volátil?
volátil?
Acudir
Res.
RAM
(memoria
lectura/escritura).
R es. RAM (memoria lectura/escritura).
12.64.
12.64.
Acudir a la Figura
Figura 12.1. ¿Qué
¿Qué dos tipos
tipos de dispositivos
dispositivos de almacenamiento
almacenamiento son memonas
memorias
Acudir
semiconductoras en este sistema?
sistema?
semiconductoras
Res.
y MVRAM.
MVRAM.
R
es. RAM, ROM Y
12.65.
12.65.
Acudir a la Figura
Figura 12.1. El medio
medio para
para almacenar
almacenar los datos
datos en ___ (disco
(disco flexible, RAM)
RAM)
Acudir
es magnético.
magnético.
12.71
12.7'
12.71
Res.
R
es.
12.71
12.81
disco flexible.
disco
12.66.
12.66.
Una memoria
memoria de lectura/escritura
lectura/escritura es una
(RAM, ROM).
Una
una _ __ (RAM,
ROM).
Res.
RAM.
Res. RAM.
12.8i
12.67.
12.67.
Acudir
Figura 12.1. Esta
semiconductores tiene
tiene las capacidades
Acudir a la Figura
Esta memoria
memoria de semiconductores
capacidades de lectura/
lectura/
escritura de una
una RAM
RAM con
con las características
una ROM.
escritura
características no volátiles
volátiles de una
ROM.
Res.
R es. NVRAM.
12.8:
12.68.
12.68.
borrada
La RAM
RAM es una
una memoria
memoria ~~ (no
(no volátil,
volátil, volátil)
volátil) que
que ---.!lzL
~ (puede,
(puede, no puede)
puede) ser borrada
desconectando
desconectando la alimentación.
alimentación.
Res.
R es.
12.69.
12.69.
12.73.
12.73.
(a) 256,
(a)
256,
(b)
(b) 4,
4,
12.8~
escritura.
escritura.
El modo
modo de
de ___ (lectura,
(lectura, escritura)
escritura) de
de una
una RAM
RAM significa
significa revelar
revelar el contenido
contenido de
de una
una
posición
posición de
de memoria.
memoria.
Res.
R es.
12.8t
(e) 1024.
1024.
Introducir
Introducir datos
datos en
en una
una RAM
RAM es una
una operación
operación de _ __ (lectura,
(lectura, escritura).
escritura).
Res.
12.8:
1 K (1024
(1024 bytes).
bytes).
Una
Una memoria
memoria 256
256 x 4 contiene
contiene ~~ palabras,
palabras, cada
cada una
una de ---.!lzL
~ bits,
bits, con
con una
una capacidad
capacidad
total
total de ~~ bits.
bits.
Res.
R es.
12.72.
12.72.
12.8~
estática.
estática.
Acudir
Acudir a la Figura
Figura 12.5. El sistema
sistema se dice
dice que
que tiene
tiene ___ (1
(1 K,
K, 8 K) de memoria.
memoria.
Res.
12.71.
12.71.
(b) puede.
(b)
puede.
La RAM
RAM ___ (dinámica,
(dinámica, estática)
estática) utiliza
utiliza celdas
celdas de memoria
memoria similares
similares a los flip-flops.
flip-flops.
Res.
R es.
12.70.
12.70.
(a) volátil,
(a)
volátil,
12.K
12.88
lectura.
lectura.
12.89
12.74.
12.74.
Una
Una ___ (RAM,
(RAM, ROM)
ROM) puede
puede ser
ser programada
programada repetidamente
repetidamente por
por el usuario.
usuario.
Res.
RAM.
Res.
12.75.
12.75.
Una
Una ROM
ROM es una
una memoria
memoria ___ (permanente,
(permanente, temporal).
temporal).
Res.
Res.
permanente.
permanente.
12.9fl
~~
~
-~~--~-~------------------------------------------III
MEMORIAS
12.76.
Una
Res.
12.77.
rocom-
12.80.
orrada
dos diodos de las columnas A y B en la fila 2 de la Figura 12.7b.
Una ROM de 65536 x 8 necesitará
Res. 16 (216 = 65 536).
12.83.
¿Cómo se llama el programa de computadora
una ROM?
Res.
12.84.
s.
(8, 16) patillas de líneas de dirección en el Cl.
cuando está permanentemente
almacenado
en
firmware.
En una microcomputadora
de propósito general, la mayor proporcion
está, probablemente, ubicada en
(RAM, ROM).
Res.
12.85.
bits.
1 048 576.
12.82.
,J
_
MOS.
Una ROM de 131 072 x 8 tendrá una capacidad total de
Res.
ecturaj
polarizados cuando el conmutador
Las ROM de mayor capacidad (como la ROM de 512 K x 8) utilizan tecnología
(bipolar, MOS) en su fabricación.
Res.
12.81.
Véase tabla de la Figura 12.7a.
Acudir a la Figura 12.7b. ¿Qué diodos están directamente
de entrada está en el decimal 2?
Res.
RAM)
decodificador de decimal a código Gray.
Acudir a la Figura 12.7b. Listar el estado de las salidas para cada entrada decimal (0-9).
Res.
12.79.
(RAM, ROM) la programa el fabricante con las especificaciones del usuario.
ROM.
Acudir a la Figura 12.7b. ¿Cuál es la función de esta sencilla ROM de diodos?
Res.
12.78.
349
DE LA MICROCOMPUTADORA
de memoria
interna
RAM.
En una computadora dedicada, la mayor proporción de memoria interna está, probablemente,
ubicada en __
(RAM, ROM).
Res.
ROM.
acidad
12.86.
Las letras EEPROM significan
Res.
12.87.
Una memoria de sólo lectura de máscara programable comúnmente
Res.
de una
12.88.
.
(EPROM, PROM).
PROM.
Acudir a la Figura 12.12b. Un fusible (véase fila 0, columna D) en la PROM significa que la
celda de memoria almacena un
(0, 1) lógico.
Res.
12.90.
se denomina
ROM.
Acudir a la Figura 12.12. Se trata de un ejemplo de una
Res.
12.89.
.
memoria de sólo lectura programable borrable eléctricamente.
l.
Acudir a la Figura 12.11. Este CI es una
Res.
EPROM (PROM borrable ultravioleta).
(EPROM, PROM).
350
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
TEORIA
12.91.
Una
Una EPROM
EPROM se considera
considera un dispositivo
dispositivo de memoria
memoria _ __ (no volátil,
volátil, volátil).
volátil).
volátil.
Res. no volátil.
12.1(
12.92.
12.92.
La abreviatura
pROM significa
abreviatura E22PROM
significa ___ .
Res.
Res. memoria
memoria de sólo lectura
lectura programable
programable borrable
borrable eléctricamente
eléctricamente (lo mismo
mismo que
que EEPROM).
EEPROM).
12.H
12.93.
12.93.
EPROM se programan
fábrica, el laboratorio
laboratorio local).
local).
Las EPROM
programan en _ _ _ (la fábrica,
Res.
laboratorio local.
R
es. laboratorio
12.H
12.94.
12.94.
12.95.
12.95.
¿Cuál es el equipo
equipo que
que se utiliza
utiliza para
para programar
programar EPROM?
EPROM?
¿Cuál
Res. quemador
quemador PROM.
Res.
PROM.
12.H
letras SRAM
SRAM significan
significan ___ .
Las letras
memoria
acceso aleatorio
aleatorio estática
estática (RAM
(RAM estática).
estática).
memoria de acceso
Res.
Res.
12.11
12.96.
12.96.
Cuando
trata con
memorias semiconductoras
RWM significan
Cuando se trata
con memorias
semiconductoras las letras
letras RWM
significan ___ .
Res.
memoria de lectura/escritura
RAM).
Res. memoria
lectura/escritura (igual que
que RAM).
12.97.
12.97.
Una RWM
RWM comúnmente
como _ __ .
Una
comúnmente se conoce
conoce como
Res. RAM.
Res.
RAM.
12.1]
_ __ (Los
(Los discos,
discos, Las cintas)
magnéticos/as son
acceso aleatorio
aleatorio y tienen
tienen un
un
cintas) magnéticos/as
son dispositivos
dispositivos de acceso
tiempo de acceso
tiempo
acceso corto.
corto.
Res.
discos.
Res. Los
Los discos.
12.1]
12.98.
12.98.
12.99.
12.99.
Recuperar
un disco
denomina ___ .
Recuperar datos
datos de un
disco flexible se denomina
lectura.
lectura.
Res.
Res.
12.100.
otro nombre,
nombre, ¿para
¿para qué
qué dispositivo
dispositivo magnético
magnético de almacenamiento?
almacenamiento?
12.100. «Winchestem
«Winchester» es otro
Res.
R
es. unidad
unidad de disco
disco rígido.
rígido.
12.101.
el RAM
RAM 74Fl89
74Fl89 es la subfamilia
subfamilia más
más moderna
moderna ___ que
que exhibe
exhibe una
una combinación
combinación
12.101. El CI
sobresaliente de
sobresaliente
de prestaciones
prestaciones y eficiencia.
eficiencia.
Res.
R es. TTL
TTL Schottky
Schottky avanzada
avanzada de
de Fairchild,
Fairchild, FAST.
FAST.
12.102. Un
Un tiempo
tiempo de acceso
acceso corto
corto para
para una
una RAM,
RAM, ROM
ROM o PROM
PROM significa
significa que
que es más
más _ __
12.102.
(rápida,
(rápida, lenta).
lenta).
R
es. más
más rápida
rápida (un
(un chip
chip más
más rápido
rápido puede
puede usarse
usarse en circuitos
circuitos de
de más
más alta
alta frecuencia).
frecuencia) .
Res.
12.103.
el de memorias
memorias de semiconductores
semiconductores fabricados
fabricados utilizando
utilizando la tecnología
tecnología de proceso
proceso _ __
12.103. Los CI
(CM
OS, GaAs)
(eMOS,
GaAs) son
son los
los chips
chips más
más rápidos.
rápidos.
Res. GaAs
GaAs (arsenuro
(arsenuro de
de galio).
galio).
Res.
12.104. Acudir
Acudir a la Figura
Figura 12.9.
12.9. El CI
el ROM
ROM de
de 32 K
K x 8 TMS47256
TMS47256 tiene
tiene ___ entradas
entradas de
de
12.104.
dirección
salidas de
de datos.
datos.
dirección y ___ salidas
Res.
Res.
1S
15 (Ao
(A o aa A
A 14),
14), 88 (Qo
(Qo aa Qs).
12.105.
12.105. La
La EPROM
EPROM flash es muy
muy similar
similar a la __
_ _ (EEPROM,
(EEPROM, NOVRAM).
NOVRAM).
Res.
R es. EEPROM.
EEPROM.
MEMORIAS
MEMORIAS DE
DE LA MICROCOMPUT
MICROCOMPUT ADORA
ADORA
351
12.106. Las letras
NVSRAM significan
letras NVSRAM
significan ___ .
Res.
Res.
memoria estática
estática no volátil
volátil de acceso
acceso aleatorio,
aleatorio, o RAM
RAM estática
estática no volátil.
volátil.
memoria
12.107. Acudir
NVSRAM STKIOC68
Acudir a la Figura
Figura 12.15. La NVSRAM
STKIOC68 tiene
tiene 64 bits
bits de memoria
memoria organizada
organizada con
con
_ __ palabras,
___
palabras, cada
cada una
una de _ __ bits.
Res.
8 K (8
192 palabras),
(8192
palabras), 8.
12.108. Acudir
Acudir a la Figura
Figura 12.15. El CI STKIOC68
STKIOC68 se considera
considera una
una unidad
unidad de memoria
memoria ___ (no
(no
volátil
volátil,, volátil).
volátil).
Res.
Res.
no volátil
volátil (no
(no pierde
pierde los datos
datos con
con la pérdida
pérdida de potencia).
potencia).
12.109. Acudir
utilizan discos
Acudir a la Figura
Figura 12.17. Las unidades
unidades de disco
disco que
que utilizan
discos flexibles de 3.5 pulgadas
pulgadas
con mucha
mucha frecuencia
frecuencia leen y escriben
escriben en _ __ (ambas
(ambas caras,
caras, una
una cara)
cara) del disco
disco de memoria.
memoria.
con
R
es.
Res.
ambas.
ambas.
12.110. Acudir
pulgadas está
protegido contra
Acudir a la Figura
Figura 12.17. El disco
disco de 3.5 pulgadas
está protegido
contra escritura
escritura y sólo puede
puede
ser leído
leído cuando
cuando el agujero
agujero de la muesca
muesca de protección
protección de escritura
escritura está
está ___ (abierto,
(abierto,
cerrado).
cerrado).
Res.
Res.
abierto
abierto (esto es opuesto
opuesto a lo que
que ocurre
ocurre en el disco de 5.25 pulgadas
pulgadas de la Figura
Figura 12.16a).
12.16a).
12.111.
12.111. El disco
disco ___ (flexible,
(flexible, rígido)
rígido) tiene
tiene la ventaja
ventaja sobre
sobre el otro
otro en que
que puede
puede almacenar
almacenar más
más
datos y puede
puede acceder
acceder a la información
información más
más rápidamente.
rápidamente.
datos
en un
Res.
rígido.
rígido.
disco de 3.5
3.5 pulgadas
pulgadas ___ (magnético
(magnético flexible,
flexible, magnético-óptico
magnético-óptico reescribible)
reescribible) tiene
tiene una
una
12.112. El disco
capacidad de almacenamiento
almacenamiento de unos
unos 128 Mbytes
Mbytes y utiliza
utiliza un diodo
diodo láser y una
una bobina
bobina
capacidad
conductora para
para borrar,
borrar, leer
escribir.
conductora
leer y escribir.
Res.
ación
as de
magnético-óptico reescribible.
reescribible.
magnético-óptico
Capítulo 13
del ea
el núr
de da
conrm
OTROS DISPOSITIVOS
DISPOSITIVOS Y TECNICAS
TECNICAS
OTROS
13.1.
13.1.
INTRODUCCION
INTRODUCCION
Al examinar
examinar los manuales
fabricantes de circuitos
circuitos TTL,
TTL, CMOS y memoria,
manuales de datos de los fabricantes
memoria,
encuentran algunos
algunos tipos de CI que no han
capítulos
se encuentran
han sido tratados
tratados en los doce primeros
primeros capítulos
capítulo «de todo»
incluir dispositivos
dispositivos y técnicas
de este libro. Este será un capítulo
todo» para
para incluir
técnicas que no
ajustan netamente
demás capítulos
capítulos pero que son tópicos
ajustan
netamente en los demás
tópicos que están incluidos
incluidos en
muchos
estándares en el campo.
campo. Se incluyen
muchos de los libros de texto estándares
incluyen multiplexores/selectores
multiplexores/selectores
datos y multiplexamiento,
demultiplexores, una
de datos
multiplexamiento, demultiplexores,
una introducción
introducción a la transmisión
transmisión digital de
datos, cerrojos
cerrojos y buffers de tres estados, dispositivos
comparadores de
datos,
dispositivos lógicos programables,
programables, comparadores
magnitud
dispositivos disparadores
disparadores Schmitt.
Schmitt.
magnitud y dispositivos
13.2.
13.2.
SELECTO RES DE
SELECTORES
DE DATOSjMULTIPLEXORES
DATOS/MULTIPLEXORES
Entradas ,
Entradas
Entradas
Entradas
2
--,
OO
oO
"o
1
\
2
Salida
Salida
3
3
.....::~'--_--'l
-"--~
_____1
Salida
Salida
y
y
II
5
6
~
~
_5"--____
5
//
Selector
Selector
de
de datos
datos
4
yY
7
rr
oO
l~--..J
I.....!!.--~
0.....:::...----'
0.....:::...----'
Selector mecánico
Selector
mecánico de
de datos
datos
Figura 13.1.
13.1.
Figura
Ent
de (
Entrada
habilitac
datos es la versión
electrónica de un conmutador
conmutador rotatorio
sentido.
Un selector
selector de datos
versión electrónica
rotatorio de un sentido.
A la izquierda
izquierda de la Figura
13.1 se muestra
conmutador rotatorio
Figura 13.1
muestra un conmutador
rotatorio de ocho posiciones.
posiciones.
Las ocho entradas
entradas (0-7) están
están a la izquierda,
etiquetada
izquierda, y la única
única salida está a la derecha,
derecha, etiquetada
con y. Un selector de datos
datos se muestra
derecha. El dato
dato de la entrada
entrada 2
muestra en la figura de la derecha.
(llógico)
contactos del conmutador
conmutador rotatorio.
(l
lógico) se transfiere
transfiere a través de los contactos
rotatorio. Análogamente,
Análogamente, en
selector de datos
datos de la derecha,
derecha, el dato
dato de la entrada
entrada 2 (1
(1 lógico) se transfiere
el selector
transfiere a través
través de
los circuitos
circuitos del selector. La posición
dato se selecciona
selecciona girando
girando mecánicamente
mecánicamente el rotor
posición del dato
rotor
352
datos
En
"--Se lector electrónico
"-Selector
electrónico de
de datos
datos
Comparación de un
un conmutador rotatorio
rotatorio y un
un selector
datos..
Comparación
select~:Jr de datos
En
sele
de
OTROS DISPOSITIVOS Y TECNICAS
13
353
del conmutador rotatorio. En el selector de datos la posición del dato se selecciona colocando
el número binario adecuado en las entradas de selección de datos (e, B, A). El selector
de datos permite que los datos fluyan solamente de la entrada a la salida, mientras que el
conmutador rotatorio permite que los datos fluyan en ambas direcciones. Un selector de
datos puede considerarse como un conmutador rotatorio de una dimensión.
En la Figura 13.2a se muestra un diagrama de bloques de un selector de datos comercial.
Entradas
Salida
o
Selección
1
3
4
5
mona,
pítulos
que no
'dos en
lectores
gital de
ores de
Selectorj
multiplexor
de datos de
16 entradas
W
7
w
K
9
10
11
12
13
14
15
Entrada de
habilitación
---Q
(74150)
Strobe
A
sentido.
iciones.
quetada
trada 2
ente, en
vés de
el rotar
Entradas
selectoras
de datos
B
e
D
(a)
D
e
X
X
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
S
X
X
L
L
H
H
L
L
H
H
L
L
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
H
H
L
L
H
H
Entradas
de datos
EIO ElI
ES
E12
Selección
EI3
E14
E15
A
de datos
B
e
E7
B
~
ID
n m ~
s
W
D
12
'---------t'------....j
Entradas
de datos
o
,Strobe
D GND
Salí- Se lecda ción de
datos
(e) Diagrama
Figura 13.2.
H
EO
El
E2
E3
E4
E5
E6
E7
E8
E9
ElO
Ell
El2
E13
El4
El5
(h) Tabla de verdad (Cortesía de Texas Instruments, Ine.)
Bloque del símbolo lógico
~
A
B
Salida
ó
Entradas
de datos
Strobe
de patillas (Cortesía de Texas Instruments, Ine.)
El el multiplexorjselector de datos TTL 74150.
354
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGIT ALES
A este CI TTL 74150 los fabricantes lo denominan multiplexor, /selector de datos de 16
entradas. Observar las 16 entradas de datos en la parte superior izquierda. El 74150 tiene
una sola salida invertida etiquetada con W. Las cuatro entradas selectoras de datos (D, e,
B, A) están en la parte inferior izquierda de la Figura 13.2a. Un nivel BAJO en la entrada de «strobe» habilita al selector de datos y puede considerarse como un conmutador
«en-off».
Considerar la tabla de verdad del selector de datos 74150 de la Figura 13.2b. La línea 1
muestra en el nivel ALTO la entrada de habilitación, que in habilita la unidad completa. La
línea 2 muestra en el nivel BAJO todas las entradas de selección de datos, así como la entrada de habilitación. Esto permite que la información en la entrada O de datos se transfiera
a la salida W. El dato aparecerá en la salida W en forma invertida, como lo simboliza EO
en la columna de salida de la tabla de verdad. Cuando la cuenta binaria se incrementa
(0001, 0010, 0011, etc.), cada entrada de datos se conecta consecutivamente a la salida W
del selector de datos.
El CI 74150 está encapsulado con 24 patillas. El diagrama de patillas para este CI se
muestra en la Figura 13.2c. Además de las 21 entradas y la salida mostradas en el diagrama
de bloques, el diagrama de patillas también identifica las conexiones de alimentación (V cc
y GND). Al ser un CI TTL, el 74150 necesita una fuente de alimentación de 5 V.
Observar el uso del término «muliiplexortseiecux
de datos» para identificar al C174150.
Salida
Entradas
Línea
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
D
e
B A
Y
O
O
O
O
O
O
O
O
1
1
1
1
1
1
1
1
O
O
O
O
1
1
1
1
O
O
O
O
1
1
1
1
O
O
1
1
O
O
1
1
O
O
1
1
O
O
1
1
O
1
O
1
O
1
O
1
O
1
O
1
O
1
1
O
O
1
O
O
1
O
O
1
1
O
1
O
O
1
1
Entradas
de datos
1
O
O
1
O
O
1
O
O
1
1
O
1
O
O
1
O
O
Habilitación
Un muItip
en forma ~
y contand.
(0-15) se t
El mul
difíciles d(
gura 13.3.
+ Ase».
plementar
o NAND.
difícil.
El prol
selector de
datos (0-1
de la tabla
malO) y u
La línea 2
de O. El O
entrada (L
del selecto
resuelve el
del selecto
solución d
rápida y fl
O
1
2
3
4
Selector de
datos de
16 entradas
5
6
13.1.
7
Salida
8
Soh
Y
9
Un
10
11
13.2.
Un
12
Soh
13
14
15
(74150)
Strobe
A
B
13.3.
e
An
y si
BA
D
mal
Entradas de selección
de datos
Soh
la t¡
inve
Figura 13.3.
Utilización del selector de datos 74150 para resolver un problema
de lógica combinacionaL
13.4.
ACl
hat
OTROS DISPOSITIVOS Y TEeNIeAS
TECNICAS
6
se
a
cc
o.
355
Un
utilizar para
para transmitir
transmitir una
una palabra
palabra paralela
paralela de 16 bits
bits
Un multiplexor
multiplexor digital
digital 74150
74150 se puede
puede utilizar
un contador
en forma
Esto se realiza
forma serie. Esto
realiza conectando
conectando un
contador a las entradas
entradas de selección
selección de datos
datos
y contando
palabra paralela
paralela de 16 bits
bits en las entradas
contando desde
desde 0000
0000 hasta
hasta 1111. La palabra
entradas de datos
datos
forma serie
serie (cada
un dato).
(0-15)
(0-15) se transfiere
transfiere entonces
entonces a la salida
salida en forma
(cada vez un
dato).
El multiplexor/selector
puede utilizarse
utilizarse para
para resolver
resolver problemas
problemas
multiplexor/selector de datos
datos 74150
74150 también
también puede
difíciles
tabla de verdad
verdad a la izquierda
difíciles de lógica
lógica combinacional.
combinacional. Considerar
Considerar la tabla
izquierda de la Fisimplificada de esta tabla
tabla de verdad
verdad es AECD
ABCn + ABCD
ABCn +
gura
gura 13.3. La expresión
expresión booleana
booleana simplificada
+ ABen
ABeD =
necesitarían muchos
muchos CI para
para imimABCD + ABCD
AECD + ABCD
ABCD + ABeD
AECD + ABCD
= Y.
Y. Se necesitarían
AND-OR
plementar
utilizando circuitos
plementar esta
esta expresión
expresión complicada
complicada utilizando
circuitos lógicos
lógicos combinacionales
combinacionales AND-OR
o NAND.
un método
método fácil para
para resolver
resolver de otra
otra forma
problema
NAND. El selector
selector de datos
datos es un
forma este problema
difícil.
El problema
plantea en la tabla
tabla de verdad
verdad de la Figura
Figura 13.3. Un
Un
problema lógico combinacional
combinacional se plantea
selector
utiliza para
para resolver
resolver este problema.
problema. Las 16 entradas
selector de datos
datos de 16 entradas
entradas se utiliza
entradas de
datos
niveles lógicos
datos (0-15)
(0-15) al CI 74150
74150 tienen
tienen niveles
lógicos que
que corresponden
corresponden a la columna
columna de salida
salida
tabla de verdad
verdad tiene
tiene una
una entrada
binaria 0000
de la tabl~
tabla de verdad.
verdad. La línea
línea 1 de la tabla
entrada binaria
0000 (decimalO)
malO) y una
una salida
salida de 1.
l. El 1 se aplica
aplica entonces
entonces a la entrada
entrada de datos
datos O del selector
selector de datos.
datos.
una entrada
binaria 0001
una salida
La línea
tiene una
línea 2 de la tabla
tabla de verdad
verdad tiene
entrada binaria
000 1 (decimal
(decimal 1)
1) Y una
salida
niveles lógicos
de O.
O. El O se aplica
aplica entonces
entonces a la entrada
entrada 1 del selector
selector de datos.
datos. Los niveles
lógicos de
verdad se aplican
entrada
entrada (D, e,
C, B, A)
A) de la tabla
tabla de verdad
aplican a las entradas
entradas de selección
selección de datos
datos
habilitación del CI 74150
pone a O y la unidad
unidad
del selector
selector de datos
datos 74150.
74150. La entrada
entrada de habilitación
74150 se pone
resuelve el problema
tabla de verdad.
verdad. Observar
resuelve
problema lógico de la tabla
Observar que,
que, debido
debido a la salida
salida invertida
invertida
un inversor
parte derecha
Figura 13.3. La
del selector
selector de datos
datos 74150,
74150, aparece
aparece un
inversor en la parte
derecha de la Figura
ha sido una
una solución
solución
problema de lógica
lógica combinacional
combinacional ha
solución del selector
selector de datos
datos a este problema
solución
rápida y fácil con
con un
un solo CL
CI.
rápida
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
13.1.
Un
denomina _ __ .
Un selector
selector de datos
datos también
también se denomina
Solución:
Solución:
Un selector
selector de datos
datos se denomina
denomina multiplexor.
Un
multiplexor.
13.2.
13.2.
Un selector
un conmutador
conmutador _ _ _ mecánico.
mecánico.
Un
selector de datos
datos es comparable
comparable a un
Solución:
Solución:
Un
un conmutador
conmutador rotatorio
una dirección.
dirección.
Un selector
selector de datos
datos es comparable
comparable a un
rotatorio de una
13.3.
13.3.
Acudir a la Figura
= 1,1, e
= 0,
= 1,1, A =
= 1
Acudir
Figura 13.2. Si el dato
dato seleccionado
seleccionado en el CI
el 74150
74150 es D =
e =
o, B =
pastilla está inhabilitada
in habilitada por
entrada de habilitación
(ALTO,
Y si la pastilla
por una
una entrada
habilitación en el nivel _ __ (ALTO,
BAJO),
normal) se transfiere
transfiere desde
desde la entrada
BAJO), el dato
dato _ __ (invertido,
(invertido, normal)
entrada _ __ (número
(número decihasta la salida
salida W.
W.
mal) hasta
Solución:
Solución:
dato seleccionado
150 es 10
II (HLHH
Según
Figura 13.2, si el dato
Según la tabla
tabla de verdad
verdad de la Figura
seleccionado en el CI
el 74
74150
1011
(HLHH en
la tabla
está habilitada
habilitada por
por un
un nivel
nivel BAJO
BAJO en la entrada
dato
tabla de verdad)
verdad) y si la pastilla
pastilla está
entrada de «slrobe»,
«strobe», el dato
invertido se transfiere
transfiere desde
desde la entrada
entrada 11
1l hasta
salida W.
W.
invertido
hasta la salida
13.4.
Acudir
ALTO en la entrada
strobe del CI
Acudir a la Figura
Figura 13.2. Un
Un nivel ALTO
entrada de strobe
el 74150
74150 ___ (inhabilita,
(inhabilita,
habilita)
habilita) el selector
selector de datos.
356
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Solución:
13
Un nivel ALTO en la entrada de strobe del CI 74150 habilita el selector de datos.
13.5.
Acudir a la Figura 13.3. Si las entradas
A = O, la salida Y estará en el nivel
Solución:
de selección de datos son D = 1, C = O, B = 1,
(ALTO, BAJO).
mí
Si las entradas de selección de datos son 1010, la salida Y del selector de datos mostrado en la Figura 13.3
estará en el nivel ALTO.
13.6.
Con frecuencia un método fácil para resolver un problema lógico combinacional
utilización de
(un selector de datos, lógica NAND).
Solución:
Con frecuencia un método fácil para resolver un problema lógico combinacional
de un selector de datos.
13.7.
implica la
sal
(M
aln
las
tra
ser
= y.
Al
Solución:
Acudir a la Figura 13.4. El procedimiento consiste en preparar primero, a partir de la expresión booleana, una tabla de verdad similar a la de la Figura 13.3. Cada O y l de la columna de salida de la tabla de
verdad se colocará en la correspondiente entrada del selector de datos. Un inversor se coloca en la salida
Wdel selector de datos 74150 para leer el dato no invertido en Y.
Entradas
de datos
O
ABCD
l
O
O
O
O
O
ABCD
AliCD
ABCD
ABCD
VIS
des
int
red
VIS
doi
o
VIS
1
3
4
Selector de
datos de
16 entradas
5
6
1
1
7
Salida
8
O
O
O
O
O
y
9
10
1
1
14
11
12
13
15
(74150)
Strobe
Habilitación
A
B C
D
O----<1
A
Entradas { B
de selección
C
de datos
----------'
D
-----------"
Figura 13.4.
Fi~
mI,
ml
implica la utilización
Dibujar el diagrama de bloques del selector de datos 74150, utilizando para resolver el
problema lógico descrito por la expresión booleana .lBCD + .lBCD + ABCD + ABCD +
+ ABCD
MI
do
Solución de un problema lógico combinacional
de datos 74150.
utilizando
el se lector
OTROS DISPOSITIVOS Y TECNICAS
357
VISUALIZAR LA MULTIPLEXACION
MULTIPLEXACION
13.3. VISUALIZAR
0, B
=
1,
Figura 13.3
implica la
utilización
esolver el
ABCi5
+
resión boola tabla de
n la salida
Muchos sistemas
sistemas electrónicos
electrónicos utilizan
utilizan visualizadores
visualizadores alfanuméricos.
alfanuméricos. En efecto,
efecto, los visualizavisualizaMuchos
dores alfanuméricos
alfanuméricos son un
un primer
primer indicio
indicio de que
que un
un sistema
sistema electrónico
electrónico contiene
contiene como
como
dores
mínimo algo de circuitería
circuitería digitaL
digitaL
mínimo
esquema de un
un sencillo
sencillo contador
contador de O
O a 99 con
con salida
salida digital
digital se presenta
presenta en la
El esquema
Figura 13.5. El sistema
sistema contador
contador de O
O a 99 se utiliza
utiliza para
para ilustrar
ilustrar la idea
idea de visualizar
visualizar la
Figura
multiplexacián. Los contadores
contadores están
están controlados
controlados por
por un
un reloj de baja
baja frecuencia
frecuencia (1
(1 Hz). Las
multiplexación.
salidas de los dos contadores
contadores década
década se conectan
conectan alternativamente
alternativamente a través
través del multiplexor
multiplexor
salidas
(MUX), se decodifican
decodifican y se aplican
aplican a ambos
ambos visualizadores
visualizadores LED
LED de siete segmentos.
segmentos. El reloj
(MUX),
multiplexador (reloj MUX)
MUX) genera
genera una
una señal
señal de alta
alta frecuencia
frecuencia (lOO
(100 Hz). Esta
Esta señal
señal ilumina
ilumina
multiplexador
alternativamente la cuenta
cuenta de las unidades
unidades en el visualizador
visualizador de la derecha
derecha o la cuenta
cuenta de
alternativamente
las decenas
decenas en el visualizador
visualizador LED
LED de la izquierda.
izquierda.
diagrama de bloques
bloques de la Figura
Figura 13.5 sugiere
sugiere que
que la cuenta
cuenta de las unidades
unidades pasa
El diagrama
pasa a
través del multiplexor,
multiplexor, se decodifica
decodifica y el visualizador
visualizador de las unidades
unidades se activa
activa cuando
cuando la
través
señal de reloj MUX
MUX está en el nivel
nivel BAJO.
BAJO. Cuando
Cuando la señal
señal de reloj MUX
MUX está en el nivel
nivel
señal
ALTO, la cuenta
cuenta de las decenas
decenas pasa
pasa a través
través del multiplexor,
multiplexor, se decodifica
decodifica y se activa
activa el
ALTO,
visualizador de las decenas.
efecto, los visualizadores
visualizadores de siete segmentos
segmentos se activan
activan y
visualizador
decenas. En efecto,
desactivan alternativamente
alternativamente
aproximadamente
cien veces por
por segundo.
segundo. El ojo humano
humano
desactivan
aproximadamente
cien
interpreta que
que los dos
dos visualizadores
visualizadores LED
LED de siete segrtlentos
segmentos lucen
continuamente.
interpreta
lucen continuamente.
ejemplo, el multiplexaje
multiplexaje reduce
consumo de potencia
potencia de los visualizadores
visualizadores y
reduce el consumo
En este ejemplo,
reduce la necesidad
necesidad de un
un decodificador
decodificador extra.
extra. La multiplexación
utiliza mucho
mucho con
con los
multiplexación se utiliza
reduce
visualizadores para
ahorrar energía.
energía. Hay
Hay menos
menos necesidad
necesidad de multiplexar
multiplexar con
con los visualizavisualizavisualizadores
para ahorrar
dores tipo
tipo LCD
LCD porque
porque consumen
consumen muy
muy poca
poca potencia.
potencia. Por
Por esta
otras razones,
razones, los
esta y otras
dores
visualizadores LCD
LCD se conectan,
conectan, con
con frecuencia,
frecuencia, directamente
directamente y no son multiplexados.
multiplexados.
visualizadores
Reloj
Reloj
100Hz
100Hz
JWU\lIIL
JUUUUUL
MUX
MUX
Decenas
Decenas
Unidades
Unidades
BAJO =
= cuenta
cuenta unidades
unidades
BAJO
ALTO == cuenta
cuenta decenas
decenas
ALTO
Reloj
Hz
Reloj
1 Hz
contador
..I""'LI""L
...rt..rl..
contador
Arrastre
Arrastre
Contador
Contador
unidades
unidades
C==~-'
¿==~J
DecodiDecodi-
p+-----t.,
::O-+-----i~ficador
ficador
decenas
tor
13.5. Diagrama
Diagrama de
de bloques
bloques de un
un contador de O a 99
Figura 13.5.
utilizando visualizadores
visualizadores multiplexados
multiplexados..
utilizando
,¡.
~
~
......i
5
-~
Vcc
salida
Reset
descarga
(74192)
CLK
8.--
CLR
2 Al
s,
E.
.-----!Q
Y4
Y3
Y2
5
11
GND
(74157)
Multiplexor
de 2 Iineas
a I Iinea
B4 Strobe
B3
6 B2
3
14 A4
11 A3
5 A2
Y¡
12
9
7
J-
A
6D
2 C
lB
7
t
GND
(7447)
Decodificador
BCD a siete
segmentos
116
Vcc
15
9
10
11
12
13
g ·14
f
e
d
e
b
a
segmento
+5 V
Excitador
de unidades) pasado al decodificador
de decenas) pasado al decodificador
.
,y
,y
..
..
.
,y
150n
Pulsos de digitos
O = luce visuaJizador unidades
I = luce visualizador decenas
1
abcdefg
Anodo
I
Anodo
7404 { Vcc = patilla 14
GND = patilla 7
I
a b e d e f
(1)
2
9
,-, ,~,,
I -, I
(10)
1 7404
Cuenta salida decimal
~
~
-
~
(;j
00
(;j
-
Diagrama lógico de un contador de O a 99 con visualizadores multiplexados (Roger L. Tokheim, Manual de
Actividades para Electrónica Digital, 3." ed., McGraw-Hill, Nueva York, 1990).
l
GND
Contador de A
decenas
B 2
>CLK
C6
(74192)
D7
Vcc
+5 V
116
l
uz
C 7
D
6
Contador de A 3
unidades
B 2
'. Vcc
Selección
~
Vcc
Multiplexor
O = dato A (del contador
I = dato B (del contador
+5 V
-116
~
GND
3
...J1..fUUL
+5 V
-116
Disparo
Umbral
555 timer
18
t
CLR Arrastre
GND(C4)
Figura 13.6.
R eloj
le nto
Reloj
= 10kn
+
~
~
~
IIlF¡
R¡
Relo j
multipl exor
150n.:
~
1
+5 V
OTROS
DISPOSITIVOS Y TECNICAS
OTROS DISPOSITIVOS
TECNICAS
359
El diagrama
una implementación
diagrama lógico
lógico de la Figura
Figura 13.6 es una
implementación del contador
contador de O a 99
utilizando CI TTL.
utilizados se han
han estudiado
utilizando
TTL. Todos
Todos los CI utilizados
estudiado con
con cierto
cierto detalle
detalle anteriormente
anteriormente
multiplexor. El multiplexor
utiliza
en este libro,
libro, excepto
excepto el multiplexor.
multiplexor TTL
TTL 74157
74157 de 2 líneas
líneas a 1 se utiliza
para conmutar
unidades y la cuenta
para
conmutar alternativamente
alternativamente entre
entre la cuenta
cuenta de las unidades
cuenta de las decenas
decenas
entrada del decodificador.
decodificador. Observar
Observar que
que cuando
cuando la línea de selección
MUX 74157
74157
en la entrada
selección del MUX
está en el nivel
BAJO, el dato
dato A (BCD
(BCD del contador
contador de las unidades)
decodificador.
está
nivel BAJO,
unidades) pasa
pasa al decodificador.
mismo tiempo,
nivel ALTO,
ALTO, lo que
permite que
Al mismo
tiempo, la salida
salida del inversor
inversor 7404
7404 está
está en el nivel
que permite
que
luzca
visualizador de siete segmentos
unidades. El visualizador
visualizador de las decenas
luzca el visualizador
segmentos de las unidades.
decenas está
está
desactivado
nivel BAJO,
tierra.
desactivado cuando
cuando el reloj del MUX
MUX está
está en el nivel
BAJO, ya que
que el ánodo
ánodo está
está a tierra.
Cuando la línea
línea de selección
selección del MUX
MUX 74157
74157 de la Figura
Figura 13.6 alcanza
alcanza el nivel
Cuando
nivel ALTO,
ALTO,
dato B pasa
decodificador. En ese instante,
instante, el ánodo
ánodo del visualizador
segmentos
el dato
pasa al decodificador.
visualizador de siete segmentos
nivel ALTO,
ALTO, lo que
permite que
visualizador de las
de las decenas
decenas está
está en el nivel
que permite
que luzca.
luzca. El visualizador
unidades se desactiva
tiempo porque
porque su ánodo
tierra por
por el nivel
nivel BAJO
unidades
desactiva durante
durante este tiempo
ánodo está
está a tierra
BAJO
salida del inversor.
inversor. El resistor
limita la corriente
corriente a través
través del visualizador
visualizador
de la salida
resistor de 150 Q limita
LED
un nivel seguro.
LED a un
seguro.
El 'circuito
circuito mostrado
mostrado en la Figura
realmente. Para
visualiFigura 13.6 opera
opera realmente.
Para demostrar
demostrar que
que los visualizadores
multiplexados,
por un
un resistor
resistor de 150 kQ
kQ en el circuito
zadores son m
ultiplexados, sustituir
sustituir R ¡1 por
circuito del reloj
MUX
ralentizará el reloj MUX
para que
pueda verse la acción
multiplexador
MUX. . Esto
Esto ralentizará
MUX para
que pueda
acción del multiplexador
observándose
visualizadores se activan
observándose que
que los visualizadores
activan y desactivan
desactivan alternativamente.
alternativamente.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
13.8.
13.8.
Acudir a la Figura
ALTO, la cuenta
Acudir
Figura 13.5. Cuando
Cuando la señal de reloj MUX
MUX está en el nivel ALTO,
cuenta de
las ___ (unidades,
visualizador LED
(unidades, decenas)
decenas) luce en el visualizador
LED de siete segmentos
segmentos de la _ __
(izquierda,
(izquierda, derecha).
derecha).
Solución:
Solución:
Cuando
MUX de la Figura
Figura 13.5 está
nivel ALTO,
ALTO, luce la cuenta
Cuando la señal
señal MUX
está en el nivel
cuenta de las decenas
decenas en el
visualizador LED
visualizador
LEO de la izquierda.
izquierda.
13.9.
¿Por
multiplexados los visualizadores?
visualizadores?
¿Por qué
qué son multiplexados
Solución:
Solución:
LEO reduce
consumo de potencia
simplifica el cableado.
cableado.
El multiplexaje
multiplexaje de visualizadores
visualizadores LED
reduce el consumo
potencia y simplifica
13.10.
13.10.
Acudir a la Figura
visualizadores de siete
Acudir
Figura 13.6.
13.6. Técnicamente,
Técnicamente, ¿lucen
¿lucen a la vez ambos
ambos visualizadores
siete segmentos?
mentos?
Solución:
Solución:
Técnicamente,
visualizadores de siete segmentos
mostrados en la Figura
Técnicamente, ambos
ambos visualízadores
segmentos mostrados
Figura 13.6 no lucen
lucen a la vez.
Para
humano parece
parece que
Para el ojo humano
que están
están luciendo
luciendo continuamente,
continuamente, pero
pero centellean
centellean a 100 Hz.
13.11.
13.11.
Acudir a la Figura
Figura 13.6. ¿Qué
tendría reducir
reducir la frecuencia
Acudir
¿Qué efecto
efecto tendría
frecuencia de reloj MUX
MUX a 5 Hz sobre
sobre
el aspecto
visualizadores?
aspecto de los visualizadores?
Solución:
Solución:
redujese a 5 Hz la frecuencia
frecuencia del reloj MUX
MUX de
de la Figura
acción de multipleSi se redujese
Figura 13.6, el ojo vería
vería la acción
multiplexación
como un centelleo
centelleo de los visualizadores.
xación como
visualizadores.
360
TEORIA
13.12.
Acudir a la Figura 13.6. El nivel lógico en la entrada
del MUX 74157 hace posible
que la cuenta de las unidades o las decenas pase al decodificador.
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
Solución:
El nivel lógico de la entrada de selección del MUX 74157 de la Figura 13.6 hace posible que la cuenta
de las unidades o decenas pase al decodificador.
13.13.
Acudir a la Figura 13.6. Si el reloj MUX está en el nivel BAJO, ¿a qué visualizador(es)
siete segmentos pasa la cuenta de las unidades?
de
Solución:
Cuando el reloj MUX mostrado en la Figura 13.6 está en el nivel BAJO, la cuenta de las unidades
pasa a través del decodificador a ambos visualizadores. Sin embargo, solamente el visualizador de las
unidades luce porque sólo su ánodo está en el nivel ALTO.
13.14.
Acudir a la Figura 13.6. ¿Cuál es la tarea del inversor 7404?
Solución:
El inversor de la Figura 13.6 activa los ánodos de los visualizadores alternativamente.
en el ánodo activará el visualizador.
13.4.
Un nivel ALTO
DEMULTIPLEXORES
La operación de un demultiplexor (DEMUX) se ilustra en la Figura 13.7. El demultiplexor
invierte la operación del multiplexor (véase Figura 13.1). El conmutador rotatorio de ocho
posiciones a la izquierda de la Figura 13.7 muestra la idea fundamental del demultiplexor.
Observar que el demultiplexor tiene una sola entrada y ocho salidas. El dato de la entrada
se puede distribuir a una de las ocho salidas por el brazo mecánico del conmutador rotatorio
de la izquierda. En el ejemplo de la Figura 13.7, el nivel ALTO en la entrada es dirigido a
la salida 2 por el conmutador rotatorio.
Entradas
Salidas
Salidas
1/
O
O
1
Demultiplexor 2
2 ALTO
Entrada
Entrada
de datos
ALTO
O
3
ALTO
ALTO
3
4
5
6
7
O
o...
\~
Selector mecánico de datos
Figura 13.7.
4
5
6
A
B
e
O
O
e
'- Selector electrónico de datos
Comparación de un conmutador rotatorio y un demultiplexor
(distribuidor de datos).
OTROS DISPOSITIVOS Y TECNICAS
ace posible
Salidas
Entradas
o
1
2
Demultiplexor
ue la cuenta
3
4
dor(es) de
5
6
7
Entradas {
de datos
8
9
10
11
12
13
nivel ALTO
D C
ultiplexor
de ocho
ltiplexor.
a entrada
rotatorio
dirigido a
TO
14
15
(74LS154)
Entradas de {
selección
de datos
B A
LSB
.=::."---------'
(a)
Símbolo lógico
Tabla de función
Salidas
Entradas
Gl
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
H
H
B
A
O
1
L
L
L
L
H
H
H
H
L
L
H L
H L
H H
H H
H H
H H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
X
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H H
L H
H L
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
G2
D
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
H
L
H
L
L
L
L
L
L
L
L
H
H
C
X
X
X
2
3
4
5
H H H
H H H
H H H
L H H
H L H
H H L
H H H
H H H
H H H
H H H
H H H
H H H
H H H
H H H
H H H
H H H
H H H
H H H
H H H
6
7
H H
H H
H H
H H
H H
H H
L H
H L
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
H H
8
9
H H
H H
H H
H H
H H
H H
H H
H H
L H
H L
H H
H H
H H
H H
H H
H H
H H
H H
H H
10
11
12
13
14
15
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H = NIvel alto, L = NIvel bajo, X = Irrelevante
(b) Tabla de función (Cortesía de Naiional Semiconductor
Figura 13.8.
Corporation)
El el decodificadorjdemultiplexor 74LS154.
361
362
TEORIA
DE PROBLEMAS
TEORIA DE
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
El símbolo
símbolo lógico
lógico de un demultiplexor
demultiplexor electrónico
electrónico simplificado
simplificado se dibuja
dibuja a la derecha
derecha de
la Figura
Figura 13.7. Observar
Observar la única
única entrada
entrada de datos
datos con
con ocho
ocho salidas.
salidas. El demultiplexor
demultiplexor también
también
tiene
tiene tres
tres entradas
entradas de selección
selección de datos
datos (entradas
(entradas de dirección)
dirección) para
para escoger
escoger la salida
salida
seleccionada.
seleccionada. En el ejemplo
ejemplo de la Figura
Figura 13.7, el nivel
nivel ALTO
ALTO en la entrada
entrada aparece
aparece en la
salida
salida 2 del demultiplexor
demultiplexor electrónico,
electrónico, porque
porque 010
01022 (2 en decimal)
decimal) se aplica
aplica a las entradas
entradas
selección de datos.
datos. El demultiplexor
demultiplexor también
también se denomina
denomina decodificador
decodificador y a veces
de selección
distribuidor
distribuidor de datos.
datos.
permite que
El demultiplexor
demultiplexor electrónico
electrónico de la Figura
Figura 13.7 sólo permite
que los datos
datos fluyan
fluyan de la
entrada
entrada a la salida,
salida, mientras
mientras que
que el conmutador
conmutador rotatorio
rotatorio permite
permite que
que los datos
datos fluyan
fluyan en
en
ambas
ambas direcciones.
direcciones. Un
Un distribuidor
distribuidor de datos,
datos, o demultiplexor,
demultiplexor, se puede
puede considerar
considerar análogo
análogo
conmutador rotatorio
rotatorio de una
una dirección.
dirección.
a un conmutador
En la Figura
Figura 13.8 se muestra
muestra un demultiplexor
demultiplexor comercial.
comercial. La unidad
unidad TTL
TTL detallada
detallada en
la Figura
de 4 a 16
Figura 13.8 la describe
describe el fabricante
fabricante como
como un
un el
el decodificador/demultiplexor
decodificador/demultiplexor
16
{[neas
lineas 74LS154.
74LS154. El diagrama
diagrama lógico de la Figura
Figura 13.8a describe
describe el demultiplexor
demultiplexor 74LS154.
74LS154.
El 74LS154
A). Las
74LS154 tiene
tiene 16 salidas
salidas (O a 15) con
con cuatro
cuatro entradas
entradas de selección
selección de datos
datos (D
(D a A).
salidas son activas
activas en el nivel BAJO,
BAJO, lo que
que significa
significa que
que normalmente
normalmente están
están en el nivel
nivel
salidas
ALTO,
ALTO, y se llevan
llevan al nivel BAJO
BAJO cuando
cuando se activan.
activan. El 74LS154
74LS154 tiene
tiene dos entradas
entradas de datos
datos
(Gl
(Gl y G2) que
que realizan
realizan la operación
operación NOR
NOR para
para generar
generar la única
única entrada
entrada de datos.
datos. Las dos
dos
entradas
BAJO.
entradas de datos
datos son ambas
ambas activas
activas en el nivel BAJO.
demultiplexor 74LS154
74LS154 a veces se describe
describe como
como un decodificador
decodificador 1 de 16. El 74LS154
74LS154
El demultiplexor
es un miembro
miembro de la familia
familia TTL
TTL Schottky
Schottky de baja
baja potencia.
potencia. El 74LS154
74LS154 es un
un decodificador
decodificador
rápido
propagación de menos
rápido con
con un retardo
retardo de propagación
menos de 30 ns.
Una
74LS154
Una tabla
tabla de verdad
verdad (o tabla
tabla de función)
función) del el
el decodificador/demultiplexor
decodificador/demultiplexor
74LS154 se
reproduce
Observar que
reproduce en la Figura
Figura 13.8b. Observar
que las entradas
entradas de datos
datos (Gl
(Gl y G2) deben
deben estar
estar en
el nivel BAJO
BAJO antes
antes de que
que se activen
activen las salidas
salidas del 1 de 16. Las entradas
entradas de selección
selección de
datos
datos pueden
pueden considerarse
considerarse como
como entradas
entradas de dirección
dirección debido
debido al uso del demultiplexor
demultiplexor como
como
decodificador de memoria.
memoria. Por
ejemplo, se podría
podría utilizar
utilizar para
para seleccionar
seleccionar (o direccionar)
un decodificador
Por ejemplo,
direccionar)
chips RAM
RAM 1 de 16.
16.
chips
Están disponibles
disponibles versiones
versiones TTL
TTL y eMOS
eMOS de demultiplexores/decodificadores.
demultiplexores/decodificadores.
uniEstán
Las unidades comunes
comunes incluyen
incluyen decodificadores/demultiplexores
decodificadores/demultiplexoresl
dades
1 de 4, 1 de 8, 1 de 10, y 1 de 16.
13.18.
13.19.
13.20.
13.21.
13.5.
PROBLEMAS RESUELTOS
RESUELTOS
PROBLEMAS
13.15.
13.15.
Un ___ (demultiplexor,
(demultiplexor, registro
registro de desplazamiento)
desplazamiento) invierte
invierte la acción
acción de un multiplexor.
multiplexor.
Un
Solución:
Solución:
El demultiplexor
demultiplexor invierte
invierte la acción
acción del multiplexor
multiplexor (comparar
(comparar las Figuras
Figuras 13.1
13.1 y 13.7).
13.16.
13.16.
demuItiplexor a la derecha
derecha de la Figura
Figura 13.7 podría
podría considerarse
considerarse como
como un
un decodificador
decodificador
El demultiplexor
__
(l de 8, 1 de 16).
_ _ (1
Solución:
Solución:
demultiplexor
derecha de la Figura
Figura 13.7 distribuye
distribuye datos
datos de una
una única
única entrada
entrada a una
una de ocho
ocho
El demu
ltiplexor a la derecha
salidas. Por
Por tanto,
tanto, normalmente
normalmente se denomina
denomina decodificador
decodificador lI de 8.
salidas.
13.17.
13.17.
demultiplexores normalmente
normalmente se denominan
denominan ___ (distribuidores,
(distribuidores, multivibradores)
multivibradores) de
Los demultiplexores
datos o
0 _ __ (decodificadores,
(decodificadores, puertas).
puertas).
datos
Conside
pulsa el
desapan
cerrojo
el núm:
que el]
como u
En l
I
el cerrc
en la F
entradas
salidas]
nivel A
cualquie
OTROS
DISPOSITIVOS Y TECNICAS
TECNICAS
OTROS DISPOSITIVOS
recha de
también
la salida
ece en la
entradas
a veces
an de la
uyan en
análogo
aliada en
e 4 a 16
74LS154.
a A). Las
el nivel
de datos
. Las dos
Solución:
Solución:
denominan distribuidores
distribuidores de datos
datos o decodificadores.
demultiplexores normalmente
Los demultiplexores
normalmente se denominan
decodificadores.
13.18.
un decodificador
decodificador ___ (1
(1 de 8, 1 de 16) con
con entradas
datos
El demultiplexor
demultiplexor 74LSI54
74LS 154 es un
entradas de datos
activas
BAJO) y salidas
salidas activas
nivel ___ (ALTO,
BAJO).
activas en el nivel ___ (ALTO,
(ALTO, BAJO)
activas en el nivel
(ALTO, BAJO).
Solución:
Solución:
demultiplexor 74LSI54
un decodificador
decodificador 1I de 16, con
con entradas
activas en el
Véase Figura
Figura 13.8. El demultiplexor
Véase
74LS154 es un
entradas activas
BAJO y salidas
activas en el nivel
nivel BAJO.
BAJO.
nivel BAJO
salidas activas
13.19.
Acudir a la Figura
Figura 13.8. Ambas
Ambas entradas
datos Gl
deben estar
Acudir
entradas de datos
Gl y G2 deben
estar en el nivel _ __
(ALTO,
BAJO) para
para activar
(ALTO, BAJO)
activar la salida
salida seleccionada
seleccionada del el demultiplexor
demultiplexor 74LS154.
74LS154.
Solución:
Solución:
deben estar
BAJO para
para activar
activar la
Véase Figura
Figura 13.8b.
Ambas entradas
datos (eT
Véase
13.8b. Ambas
entradas de datos
(Gl y G2)
G2) deben
estar en el nivel BAJO
salida
salida seleccionada.
seleccionada.
13.20.
¿Qué
nivel BAJO
BAJO
¿Qué salida
salida del demultiplexor
demuItiplexor 74LSl54
74LS154 se activará
activará si Gl
GI y G2 están
están ambos
ambos en el nivel
ALTO?
mientras que
todas en el nivel ALTO?
mientras
que las entradas
entradas de selección
selección de datos
datos están
están todas
Solución:
Solución:
Véase Figura
Figura 13.8. Se activará
activará la salida
BAJO) cuando
cuando las entradas
datos (GI
Véase
salida 15
15 (nivel
(nivel BAJO)
entradas de datos
(Gl y G2)
G2) están
están
ni vel BAJO
BAJO y todas
todas las entradas
datos están
ALTO. La dirección
dirección en las
en el nivel
entradas de selección
selección de datos
están en el nivel ALTO.
entradas
datos es 1111 22,, que
que es el decimal
decimal 15.
entradas de selección
selección de datos
74LS154
dificador
13.21.
LS154se
estar en
ección de
xor como
eccionar)
363
¿Qué salida
salida del demultiplexor
demultiplexor 74LSl54
74LS154 se activará
activará si Gl
Gl y G2 están
están ambos
ambos en el nivel
¿Qué
nivel BAJO
BAJO
BAJO, e == BAJO,
BAJO, B == ALTO
ALTO Y
mientras que
mientras
que las entradas
entradas de selección
selección de datos
datos son
son D =
= BAJO,
A =
ALTO?
A
= ALTO?
Solución:
Solución:
Figura 13.8. La salida
activará (BAJO)
cuando las entradas
datos (Gl
Véase Figura
salida 3 se activará
(BAJO) cuando
entradas de datos
(Gl y G2)
G2) están
están en el
BAJO yy la dirección
dirección en las entradas
datos es 001122 (decimal
nivel BAJO
entradas de selección
selección de datos
(decimal 3).
Las uni1 de 16.
13.5. CERROJOS
CERROJOS Y BUFFERS
13.5.
BUFFERS DE TRES
TRES ESTADOS
ESTADOS
ltiplexor.
odificador
na de ocho
adores) de
Considerar el sencillo
sencillo sistema
sistema digital
digital mostrado
Cuando en el teclado
Considerar
mostrado en la Figura
Figura 13.9a. Cuando
teclado se
pulsa el 7, aparece
un 7 decimal
visualizador. Sin embargo,
tecla,
pulsa
aparece un
decimal en el visualizador.
embargo, cuando
cuando se libera
libera la tecla,
desaparece
visualizador de salida.
Para resolver
resolver este problema,
problema, se ha
ha añadido
añadido un
un
desaparece el 7 del visualizador
salida. Para
cerroj o de 4 bits
bits al sistema
Figura 13.9b para
pulse y se libere
cerrojo
sistema de la Figura
para que,
que, cuando
cuando se pulse
libere la tecla,
número decimal
permanezca luciendo
luciendo en
visualizador de siete
el número
decimal permanezca
en el visualizador
siete segmentos.
segmentos. Se dice
dice
que
número 7 está
encerrado en el visualizador.
visualizador. El cerrojo
también puede
puede considerarse
considerarse
que el número
está encerrado
cerrojo también
como
un buffer
buffer de memoria.
memoria.
como un
En
sencillo cerrojo
cerrojo fabricado
fabricado en forma
un sencillo
forma de CI. Se trata
trata del
En la Figura
Figura 13.10 se detalla
detalla un
el cerrojo transparente
lógico del cerrojo
muestra
transparente de 4 bits
bits TTL
TTL 7475.
7475. El diagrama
diagrama lógico
cerrojo 7475 se muestra
en la Figura
Figura 13.10a,
13.10a, su tabla
verdad está
Figura 13.10b. El CI
7475 tiene
tiene cuatro
tabla de verdad
está en la Figura
CI7475
cuatro
entradas
paralelo. Los datos
datos de Do
Do - D3 pasan
pasan a través
través del 7475 a sus
entradas que
que aceptan
aceptan datos
datos en paralelo.
salidas normal
complementaria cuando
cuando las entradas
entradas de habilitación
están en el
salidas
normal y complementaria
habilitación de datos
datos están
nivel ALTO.
ALTO. Con
nivel ALTO
ALTO el cerrojo
nivel
Con estas
estas entradas
entradas en el nivel
cerrojo es transparente,
transparente, ya que
cualquier
transmite inmediatamente
cualquier cambio
cambio en los datos
datos de las entradas
entradas se transmite
inmediatamente a las salidas.
364
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
Visualizador
de salida
Teclado de entrada
[?J[TI0
000
IJJm0
-
-
Codificador
-
Decodificador
r----
[I]
(a)
Sin memoria
I
I
(cerrojo)
Visualizador
de salida
0mm
lIlITllIl
mmlIl
f----
Codificador
r---
@]
(b)
Figura 13.9.
Cerrojo
de 4 bits
-
Decodificador
-
-
I
I
Con cerrojo o memoria
Diagrama de bloques de sencillos sistemas digitales.
Cuando las entradas de habilitación de datos están activadas en el nivel BAJO, el dato está
encerrado (o mantenido) en las salidas. Cuando está encerrado, los cambios en las entradas
de datos no producen ningún cambio en las salidas.
El cerrojo 7475 se presenta en un CI DIP estándar. Las patillas del Cl7475 están dibujadas en la Figura 13.lOc. El cerrojo 7475 se considera un registro de entrada paralela/salida
paralela.
Los sistemas basados en microprocesador (como las microcomputadoras) utilizan un bus
de datos bidireccional para transferir datos entre los dispositivos. El diagrama de bloques de
la Figura 13.11 muestra un sencillo sistema basado en microprocesador que utiliza un bus
de datos bidireccional de 4 bits. Para que un bus de datos funcione adecuadamente, cada
dispositivo debe estar aislado del bus, utilizando un buffer de tres estados. Se muestra un
teclado de entrada familiar con un buffer de tres estados para desconectar del bus de datos
el dato encerrado, salvo el corto intervalo de tiempo durante el cual el microprocesador
envíe una señal de nivel BAJO de lectura. Cuando se activa la entrada de control del buffer
e, el dato encerrado activa las líneas del bus de datos, del nivel ALTO al BAJO, dependiendo
del dato presente; después el microprocesador retira ese dato del bus de datos y desactiva el
buffer (el control e vuelve al nivel ALTO).
El buffer de tres estados mostrado en forma de bloques en la Figura 13.11 puede
implementarse
utilizando el el TTL 74125 cuádruple buffer de tres estados. En la
Figura 13.12a se da el símbolo lógico para un sencillo buffer no inversor. Un diagrama de
patillas del CI 74125 aparece en la Figura 13.12b, y una tabla de verdad en la Figura 13.12c.
Cuando la entrada de control está en el nivel BAJO, el dato pasa a través del buffer sin
inversiói
el estad:
entrada
de la lín
Los 1
los buse
micropn
Están di
(P1A) qt
disponib
del sistei
Se di
versione
OTROS DISPOSITIVOS Y TECNICAS
Entradas de datos para {
los cerrojos Do Y DI
Entradas de datos para {
los cerrojos D2 y D3
Do
Qo
D¡
Qo
D2
Q¡
D3
Cerrojo
de 4 bits
Q¡
(7475)
Q2
}
y
}
Q2
I = habilita dato
{
O = habilita cerrojo
EO_¡
Q3
En
Q3
Diagrama
(a)
Salidas normal
y complementaria
para los cerrojos
365
Do
DI
"O~,'
Salidas
y complementaria
para los cerrojos
y
D2
D3
lógico
I
Qo
Entradas
Modo de
operación
E
dibusalida
n
bus
ues de
n bus
, cada
tra un
datos
esador
buffer
iendo
tiva el
puede
En la
ma de
3.I2e,
er sm
D
O
1
Dato habilitado
o está
tradas
Salidas
Dato encerrado
O
X
1
O
O
1
No cambia
= BAJO
I = ALTO
X = irrelevante
O
(b)
Q
Tabla de verdad
Figura 13.10.
Qo
2
15
Q¡
D¡
3
14
Q¡
E2-3
4
13
EO_!
Vcc
5
12
GND
Do
Q
16
D2
6
11
Q2
DJ
7
10
Q2
Q3
8
9
Q3
(e)
Diagrama
de patillas
Cerrojo de 4 bits 7475.
inversión. Cuando la entrada de control alcanza el nivel ALTO, la salida del buffer alcanza
el estado de alta impedancia. Esto es como crear una abertura (circuito abierto) entre la
entrada A y la salida Y de la Figura 13.12a. La salida Y entonces flota al nivel de tensión
de la línea del bus de datos a la cual está conectado.
Los buffers de tres estados normalmente se diseñan para realizar las interconexiones con
los buses de las microcomputadoras.
La Figura 13.11 muestra el buffer como parte del
microprocesador y RAM (memoria de acceso aleatorio o memoria de lectura/escritura).
Están disponibles muchos dispositivos denominados adaptadores de interfaces de periféricos
(PIA) que contienen cerrojos, buffers, registros y líneas de control. Estos CI especiales están
disponibles para cada microprocesador específico y cuidan las necesidades de entrada/salida
del sistema.
Se dispone de diversos cerrojos en TTL y CMOS. Los cerrojos normalmente vienen en
versiones de flip-flops D de 4 u 8 bits. Algunos cerrojos tienen salidas de tres estados.
366
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
Teclado de entrada
B us de datos
[!J[I]0
0!Il0
o [TI0
(4 líneas)
~~
Codificador
-
Cerrojo
de 4 bits
-
~
Buffer de
3 estados
e
1
~
Entrada de
interrupción
Salida de
lectura
Microprocesador
~::l
o:l
¡
RAM
~::l
o:l
13.22.
Figura 13.11.
Buffers utilizados para aislar dispositivos de un bus de datos.
Existen muchos CI buffers construidos con tecnología TTL o la CMOS. Los buffers TTL
vienen con salidas «totem-pole», de colector abierto, o de tres estados. Los buffers pueden
ser del tipo inversor o no inversor. Muchos buffers, como el 74125 de la Figura 13.12,
permiten que los datos pasen a través de la unidad solamente en una dirección. Una
variación del buffer es el transceptor de bus, que permite que fluyan en dos direcciones alo
desde un bus. Los buffers identificados como partes del microprocesador y RAM de la
Figura 13.11 son realmente buffers de dos direcciones o transceptores de bus .
.
.
13.23.
13.24.
OTROS DISPOSITIVOS Y TECNICAS
367
C
Entradas
s de datos
líneas)
CO::
(a)
V
---'-'A'-~
•.•
Y---_
Salida
(no invertida)
Símbolo lógico de un buffer de tres estados
IC
14
Vcc
lA
13
4C
4A
2C
4Y
2A
3C
Entradas
e
A
y
L
L
L
L
H
X
(Z)
H
3A
L
GND
(b)
Nivel de tensión BAJO
X = Irrelevante
(Z) = Alta impedancia (off)
Diagrama de patillas
Figura 13.12.
=
H
H = Nivel de tensión ALTO
3Y
7
Salida
(e)
Tabla de verdad
el 74125 cuádruple buffer de tres estados.
PROBLEMAS RESUELTOS
13.22.
Acudir a la Figura 13.9a. ¿Por qué la salida muestra el decimal 7 solamente
pulsada la tecla en el teclado y no cuando se libera?
cuando está
Solución:
El sistema mostrado en la Figura J 3.9a no contiene un cerrojo para encerrar el dato de las entradas al
decodificador. Para encerrar el dato, el sistema debe modificarse como el mostrado en la Figura 13.9b.
13.23.
ers TTL
pueden
fa
_
Solución:
13.12,
Los circulitos en las entradas de habilitación
señales activas en el nivel BAJO.
ión. Una
iones ala
M de la
Acudir a la Figura 13.13. El el 7475 tiene entradas de habilitación activas en el nivel
(ALTO, BAJO).
13.24.
al
el
7475 de la Figura 13.13 significan que se trata de
Acudir a la Figura 13.13. Listar el modo de operación del cerrojo 7475 para cada período de
tiempo.
368
TEORIA
17
DE PROBLEMAS
15
16
~
DE PRINCIPIOS
14
13
O
O
12
DIGIT ALES
Salida binaria
?
(Tiempo)
1I
13.28.
\Entradas
de datos
O
O
O
O
O
O
~
DI
---
O
/
O
O
O
Q3
Do
O
D2
Q2
Cerrojo
de 4 bits
D3
QI
13.29.
Qo
(7475)
Habilitacienes
EO_I
O
O
O
Figura 13.13.
13.30.
/
O
Problema del tren de pulsos del cerrojo.
Solución:
Período
Período
Período
Período
13.25.
de
de
de
de
tiempo II
tiempo 12
tiempo 13
tiempo 14
= dato habilitado
= dato encerrado
= dato encerrado
Período de tiempo 15 = dato habilitado
Período de tiempo 16 = dato encerrado
Período de tiempo 17 = dato encerrado
Acudir a la Figura 13.13. Listar la salida binaria de 4 bits en los indicadores del CI 7475 para
cada período de tiempo.
Solución:
Período
Período
Período
Período
13.26.
de
de
de
de
tiempo II
tiempo 12
tiempo 13
tiempo 14
= 0001 (dato habilitado)
= 000 l (dato encerrado)
= 000 l (dato encerrado)
= 1000 (dato habilitado)
Cada dispositivo conectado
aislarse del bus por un
Período de tiempo 15 = O 111 (dato habilitado)
Período de tiempo 16 = 0111 (dato encerrado)
Período de tiempo h = 0111 (dato encerrado)
a un bus de datos (como el mostrado
.
en la Figura 13.11) debe
Solución:
Los dispositivos en un bus de datos se aísla n del bus utilizando un buffer de tres estados. Este buffer se
construye con frecuencia en los adaptadores de interfaces de periféricos o en los CI de memoria. Un buffer
de dos direcciones se denomina transceptor de bus.
13.27.
13.6.
= dato habilitado
Acudir a la Figura 13.11. Si en el teclado se pulsase el 9, ¿cuál podría ser la secuencia de
eventos para que el microprocesador leyera este número?
Solución:
Acudir a la Figura 13.11. Pulsar la tecla 9 hace que el binario 100 l se encierre y el microprocesador se
datos). El microprocesador completa su trabajo actual y
envía una señal de lectura en el nivel BAJO al buffer de tres estados. Los datos (binario 1001) fluyen a
través del buffer al bus de datos. El microprocesador encierra este dato del bus de datos e in habilita la
señal de lectura (la salida de lectura vuelve al nivel ALTO). Las salidas del buffer de tres estados vuelven
a su estado de alta impedancia.
interrumpa (indica que el teclado está enviando
La tran
un siste
millas. :
es más
La I
sistemas
se trans
el dato
desvent:
y condu
ejemplo
bus del:
para cae
La I
transmi:
enviar e
de 7 bii
serie. L
forma d
Los bits
bits de e
dos bits
11 bits t
de contr
OTROS
DISPOSITIVOS Y TECNICAS
TECNICAS
OTROS DISPOSITIVOS
13.28.
13.28.
binaria
369
Acudir a la Figura
Figura 13.11. Si el dato
binario 1001 Y la entrada
Acudir
dato encerrado
encerrado es el binario
entrada de control
control e al
buffer
nivel ALTO,
niveles lógicos
lógicos se encuentran
buffer está
está en el nivel
ALTO, entonces,
entonces, ¿en qué
qué niveles
encuentran las salidas
salidas del
buffer
tres estados?
buffer de tres
estados?
Solución:
Solución:
ALTO en la patilla
patilla de control
control e del buffer
buffer de tres estados
coloca las salidas
buffers en
El nivel ALTO
estados coloca
salidas de los buffers
estado de alta
impedancia. Esto
Esto significa
que las salidas
buffer flotarán
cualquier nivel lógico
lógico
un estado
alta impedancia.
significa que
salidas del buffer
flotarán a cualquier
existente en el bus
bus de datos.
datos.
existente
13.29.
13.29.
Acudir a la Figura
Figura 13.12. El Cl74125
contiene cuatro
buffers de tres
tres estados
Acudir
CI 74125 contiene
cuatro buffers
estados ___ (inver(inversores, no inversores).
inversores).
Solución:
Solución:
Acudir a la Figura
Figura 13.12. El Cl
contiene cuatro
buffers de tres
tres estados
inversores.
Acudir
CI 74125
74125 contiene
cuatro buffers
estados no inversores.
13.30.
13.30.
Acudir
diferencia entre
entre los buffers
comparados
Acudir a la Figura
Figura 13.11. ¿Cuál
¿Cuál puede
puede ser la diferencia
buffers del teclado
teclado comparados
con
buffers de la RAM?
RAM?
con los buffers
Solución:
Solución:
Los buffers
entre el teclado
datos pasan
dirección (en el bus
buffers entre
teclado y el bus
bus de datos
pasan información
información sólo en una
una dirección
bus de
datos). Sin embargo,
embargo, los buffers
RAM deben
deben enviar
enviar datos
datos y aceptar
aceptar datos
datos desde
datos).
buffers de la RAM
desde el bus
bus de datos.
datos.
13.6.
17475 para
tado)
ado)
do)
13.11)debe
Estebuffer se
ia, Un buffer
cuencia de
procesador se
bajo actual y
01) fluyen a
inhabilita la
ados vuelven
•
TRANSMISION DIGITAL
TRANSMISION
DIGITAL DE DATOS
DATOS
transmisión digital
digital de datos
datos es el proceso
enviar información
información de una
otra de
La transmisión
proceso de enviar
una parte
parte a otra
sistema. A veces las posiciones
están próximas,
están separadas
separadas por
un sistema.
posiciones están
próximas, y a veces están
por muchas
muchas
millas. Se puede
datos paralela
datos serie
puede utilizar
utilizar transmisión
transmisión de datos
paralela o serie. La transmisión
transmisión de datos
millas.
más útil
útil cuando
cuando se envía
envía información
información a grandes
grandes distancias.
distancias.
es más
Figura 13.14a
l3.14a ilustra
ilustra la idea
idea de transmisión
transmisión paralela
que es típica
La Figura
paralela de datos,
datos, que
típica en los
sistemas basados
donde grupos
grupos enteros
enteros de bits
(denominados palabras)
sistemas
basados en microprocesador
microprocesador donde
bits (denominados
palabras)
transmiten al mismo
ocho líneas
líneas para
transmitir
se transmiten
mismo tiempo.
tiempo. En la Figura
Figura 13.14a se necesitan
necesitan ocho
para transmitir
dato en paralelo.
sistema paralelo
paralelo se utiliza
cuando la velocidad
importante. La
el dato
paralelo. Un
Un sistema
utiliza cuando
velocidad es importante.
desventaja de la transmisión
coste de proporcionar
cerrojos
proporcionar tantos
tantos registros,
registros, cerrojos
desventaja
transmisión en paralelo
paralelo es el coste
conductores como
como bits
dato. El bus
datos mostrado
otro
y conductores
bits tiene
tiene el dato.
bus de datos
mostrado en la Figura
Figura 13.11 es otro
ejemplo de transmisión
datos dentro
dentro de una
ejemplo
transmisión paralela
paralela de datos
una microcomputadora.
microcomputadora. En
En el caso del
bus del sistema,
sistema, los datos
datos pueden
direcciones y se requieren
adicionales
bus
pueden fluir en ambas
ambas direcciones
requieren buffers
buffers adicionales
para cada
cada dispositivo
dispositivo conectado
conectado al bus.
bus.
para
Figura 13.14b
l3.l4b ilustra
ilustra la idea
idea de transmisión
transmisión serie
línea de
La Figura
serie de datos.
datos. Sólo hay
hay una
una línea
transmisión, y el dato
dato se envía
envía en serie (cada
(cada vez un
por la línea.
línea. Un
formato para
transmisión,
un bit)
bit) por
Un formato
para
viar datos
datos de forma
forma asíncrona
asíncrona en serie se muestra
13.14b.
código ASCII
en viar
muestra en la Figura
Figura 13
.14b. Un
Un código
bits (véase código
código ASCII
en la Figura
Figura 2.11)
enviar utilizando
formato
de 7 bits
ASCII en
2.11) se puede
puede enviar
utilizando este formato
línea normalmente
está en el nivel
como se muestra
izquierda de la
serie. La línea
normalmente está
nivel ALTO,
ALTO, como
muestra a la izquierda
forma de onda.
onda. El bit de arranque
señala el comienzo
comienzo de una
forma
arranque en el nivel
nivel BAJO
BAJO señala
una palabra.
palabra.
bits de datos
datos se transmiten
cada vez uno
empezando por
(Do). Después
Los bits
transmiten cada
uno empezando
por el LSB (Do).
Después de los 7
bits de datos
datos (Do - D
detección de errores.
errores. Finalmente,
D66),) , se transmite
transmite un
un bit
bit de paridad
paridad para
para detección
Finalmente,
bits
bits de parada
indican que
que se ha enviado
enviado el carácter
carácter completo.
completo. Estos
dos bits
parada en el nivel
nivel ALTO
ALTO indican
carácter en código
código ASCII
que representa
letra, número
1111 bits transmiten
transmiten un
un carácter
ASCII que
representa una
una letra,
número o código
control.
de control.
- -
-----------------------------------------------.,....----
370
TEORIA
DE PROBLEMAS
DE PRINCIPIOS
DIGITALES
en'
Dispositivo
Dispositivo
1
2
(a) Transmisiones
COl
paralelas de datos
13..
Dato
paralelo
Dispositivo
Dato serie
1
I--------::..::.:..:.....:.:.;.:..:...---------...j
Dispositivo Dato
2
paralelo
13.:
'-v"-"~------,~-----"~
Bit de
arranque
(BAJO)
Dato
(b) Transmisiones
Figura 13.14.
Bit de
paridad
Bits de
parada
(ALTO)
de datos en serie
Métodos de transmisión digital de datos.
Observar que ambos dispositivos 1 y 2 en el sistema de transmisión paralela de la
Figura 13.14a requieren registros del tipo entrada serie salida paralelo. En el sistema de
transmisión de datos en serie mostrado en la Figura 13.14b, el dispositivo 1 requiere un
registro de entrada serie salida paralelo. El dispositivo 2 de la Figura 13.14b necesitará una
unidad de almacenamiento de entrada serie salida paralelo para reensamblar de nuevo el
dato al formato paralelo.
Los fabricantes producen complejos CI especializados que realizan la tarea de la transmisión de datos serie. Uno de estos dispositivos es el transmisor-receptor universal asincrono,
o UART. El UART realiza las conversiones paralelo-serie y serie-paralelo para transmisor y
receptor. Un UART típico es el AY-5-1013 de General Instrument. Otros CI complejos que
manejan transmisión de datos en serie son el Motorola 6850 adaptador de interfaz de
comunicación asincrona (A C/A) y el Intel 8251 transmisor-receptor universal sincronoasincrono (USART).
Las transmisiones de datos en serie pueden ser asíncronas o síncronas. Los formatos
asíncronos necesitan bits de arranque y parada (véase Figura 13.14b). También existen
algunos protocolos serie síncronos. Dos de ellos son el protocolo sincrono binario de IBM
(BISYNC) y el control de enlace de datos sincronos de IBM (SDLC).
La velocidad a la cual se transmiten los datos serie se denomina como frecuencia en
baudios. Como ejemplo, observar la Figura 13.14b. Necesita 11 bits para enviar un solo
carácter. Si se transmiten diez caracteres por segundo, entonces se envían 110 bits por
segundo. La frecuencia de la transferencia de datos será entonces 110 baudios (110 bits por
segundo). A veces se presenta confusión si la frecuencia en baudios se compara con los bits
de datos transmitidos por segundo. En el ejemplo anterior, las diez palabras transmitidas
por segundo contienen solamente 70 bits de datos. Por tanto, 110 baudios es igual sólo a
70 bits de datos por segundo.
Muchos propietarios de microcomputadoras utilizan transmisión de datos serie y paralelo
cuando se interconectan con equipamiento periférico. Pueden utilizar interfaces serie o
paralelo para sus impresoras. Pueden utilizar modems (moduladores-demoduladores) para
13.:
13.:
13.3
13.3
13.3
OTROS
DISPOSITIVOS
371
Y TECNICAS
enviar y recibir datos por líneas telefónicas. Algunos dispositivos de interfaz serie utilizados
con las computadoras domésticas envían y reciben datos a velocidades de 9600 baudios.
PROBLEMAS
13.31.
Los datos digitales pueden ser transmitidos
RESUELTOS
en forma paralela
0
.
Solución:
Los datos digitales pueden transmitirse
13.32.
La transmisión de datos
de datos al mismo tiempo.
Solución:
La transmisión
tiempo.
13.33.
en forma paralela o serie.
(paralela, serie) es el proceso de transferir palabras completas
de datos paralela es el proceso de transferir
palabras completas de datos al mismo
Acudir a la Figura 13.14a. El dispositivo 1 debe ser un registro de entrada __
salida __
.
salida __
.
Solución:
de la
a de
re un
á una
evo el
El dispositivo l (Fig. 13.14a) debe ser un registro de entrada paralelo salida paralelo.
13-.34.
Acudir a la Figura 13.14b. El dispositivo 2 debe ser un registro de entrada __
Solución:
El dispositivo 2 (Fig. 13.14b) debe ser un dispositivo de entrada serie salida paralela.
13.35.
Acudir a la Figura 13.11. El sistema del bus de datos es un ejemplo de transmisión
___
(paralela, serie).
de datos
Solución:
Un sistema de bus de datos es un ejemplo de transmisión paralela de datos. Los sistemas de bus son
muy utilizados en equipos basados en microprocesador, incluyendo las microcomputadoras.
13.36.
atas
xisten
e IBM
aralelo
erie o
) para
un carácter
_
Solución:
Los 11 bits mostrados en la Figura 13.14b transmiten en serie un carácter ASCII.
13.37.
cia en
n solo
its por
its por
os bits
itidas
sólo a
Acudir a la forma de onda de la Figura 13.14b. Los 11 bits transmiten
(ASCII, Basic) que representa una letra, número o código de control.
Listar como mínimo un
en serie.
el
complejo que pueda manejar la tarea de la transmisión
de datos
Solución:
En el mercado existen diversos CI complejos utilizados en la transmisión de datos en serie. Tres de
estos CI especializados son el transmisor-receptor universal asíncrono (UART), el adaptador de interfaces
de comunicaciones asíncronas (ACIA) y el transmisor-receptor universal síncrono-asíncrono (USART).
13.38.
Un
(modem, registro de entrada paralelo salida paralelo) es el dispositivo complejo
usado para enviar y recibir datos serie sobre líneas telefónicas.
Solución:
Un modem (modulador-demodulador)
telefónicas.
es el dispositivo utilizado para enviar y recibir datos por líneas
372
TE
ORlA DE
DE PRINCIPIOS
TEORIA
DE PROBLEMAS
PROBLEMAS DE
PRINCIPIOS DIGITALES
DIGIT ALES
13.7. ARRAYS
ARRAYS LOGICOS
LOGICOS PROGRAMABLES
PROGRAMABLES
Un
programable (PLA)
Un array
array lógico programable
(PLA) es un
un circuito
circuito integrado
integrado que
que puede
puede programarse
programarse para
para
ejecutar
ejecutar una
una función
función lógica compleja.
compleja. Normalmente
Normalmente se utilizan
utilizan para
para implementar
implementar lógica
combinacional,
algunos PLA
combinacional, pero
pero algunos
PLA pueden
pueden utilizarse
utilizarse para
para implementar
implementar diseños
diseños lógicos
lógicos secuenciales.
cuenciales. El PLA
PLA es una
una solución
solución de un
un el a muchos
muchos problemas
problemas lógicos
lógicos que
que pueden
pueden tener
tener
muchas
muchas entradas
entradas y múltiples
múltiples salidas.
salidas. Los arrays
arrays lógicos
lógicos programables
programables son muy
muy próximos
próximos a
las PROM
PROM y se programan
programan casi como
como una
una PROM.
PROM. Un
Un PLA también
también se puede
puede denominar
denominar
dispositivo
programable (PLD).
dispositivo lógico programable
(PLD). Tanto
Tanto PLA
PLA como
como PLD
PLD parece
parece que
que son términos
términos
genéricos
genéricos utilizados
utilizados para
para estas unidades
unidades lógicas
lógicas programables.
programables. Un
Un dispositivo
dispositivo lógico prograprograprogramable), producido
mable
mable popular
popular es el PAL
PAL ® (lógica de array
array programable),
producido por
por varios
varios fabricantes.
fabricantes.
utilización de 'pLD
'E>LDbaja
coste a causa
causa de que
que se utilizan
utilizan menor
menor número
número de el para
para
La utilización
baja el coste
implementar
un circuito
implementar un
circuito lógico. Es más
más rápido
rápido utilizar
utilizar PLD
PLD que
que muchos
muchos el de puertas
puertas SSI
un circuito
circuito impreso.
impreso. Se dispone
dispone de herramientas
herramientas software
software para
para programar
programar los PLD,
PLD,
en un
haciendo
Otras ventajas
haciendo fácil añadir
añadir cambios
cambios en los diseños
diseños de prototipos.
prototipos. Otras
ventajas de los PLD
PLD son
el coste
coste má~
más bajo de inventario
inventario debido
debido a que
que son componentes
componentes genéricos
genéricos y el moderado
moderado
coste
coste de actualizaciones
actualizaciones y modificaciones.
modificaciones. El PLD
PLD es un
un componente
componente muy
muy fiable. Los diseños
diseños
lógicos
lógicos de propiedad
propiedad pueden
pueden ocultarse
ocultarse de los competidores
competidores utilizando
utilizando los fusibles de seguridad
seguridad
su'
ministrados por
suministrados
por el fabricante.
fabricante.
En la Figura
Figura 13.15a
13.15a se muestra
muestra un
un diagrama
diagrama lógico de un
un sencillo
sencillo PLA.
PLA. Observar
Observar que
que
unidad solamente
solamente tiene
tiene dos entradas
entradas y una
una única
única salida.
salida. Un
Un producto
producto comercial
comercial típico
típico
esta unidad
puede tener
tener doce
doce entradas
entradas y diez salidas,
salidas, como
como ocurre
ocurre con
con el el PAL12LlOA.
PAL12LlOA. Observar
Observar en
puede
Figura 13.15a
13.15a el patrón
patrón de puertas
puertas lógicas
lógicas AND-OR
AND-OR que
que pueden
pueden implementar
implementar cualquier
cualquier
la Figura
expresión booleana
booleana en minterms
minterms (suma
(suma de productos).
productos). El PLA simplificado
simplificado de la Figura
Figura 13.15a
13.15a
expresión
tiene los fusibles
fusibles intactos
intactos (fusibles
(fusibles enlazados)
enlazados) utilizados
utilizados para
para programar
programar las puertas
puertas AND.
AND. La
tiene
puerta OR
OR no se programa
programa en esta unidad.
unidad. El PLA
PLA de la Figura
Figura 13
13.15a
muestra el dispositivo
dispositivo
puerta
.15a muestra
como lo suministra
suministra el fabricante
fabricante -con
-con
todos los fusibles
fusibles intactos-o
PLA de la
como
todos
intactos-o El PLA
Figura 13.15a
13.15a necesita
necesita ser programado
programado quemando
quemando los fusibles
fusibles seleccionados
seleccionados que van
van a estar
estar
Figura
abiertos.
abiertos.
PLA de la Figura
Figura 13.15b
13.15b se ha programado
programado para
para implementar
implementar la expresión
expresión booleana
booleana
El PLA
minterms A . R
B + A . B == Y.
Y. Observar
Observar que
que la puerta
puerta AND
AND superior
superior de cuatro
cuatro entradas
entradas
en minterms
(puerta 1)
1) tiene
tiene dos fusibles
fusibles quemados
quemados y abiertos,
abiertos, dejando
dejando conectados
conectados los términos
términos A y R.
B.
(puerta
La puerta
puerta 1 realiza
realiza la AND
AND de los términos
términos A y R.
B. La puerta
puerta AND
AND 2 tiene
tiene dos fusibles
fusibles
abiertos quemados,
quemados, dejando
dejando conectadas
conectadas las entradas
entradas A y B. La puerta
puerta 2 realiza
realiza la AND
AND de
abiertos
términos A y B. La puerta
puerta AND
AND 3 no se necesita
necesita para
para implementar
implementar esta expresión
expresión
los términos
booleana. Todos
Todos los fusibles
fusibles se dejan
dejan intactos
intactos como
como muestra
muestra la Figura
Figura 13
13.15b,
cual
booleana.
.15b, lo cual
significa que
que la salida
salida de la puerta
puerta AND
AND 3 estará
estará siempre
siempre a O lógico. Este O lógico no tendrá
tendrá
significa
efecto sobre
sobre la operación
operación de la puerta
puerta ORo
ORo La puerta
puerta OR
OR de la Figura
Figura 13.15b
13.15b realiza
realiza la
efecto
operación lógica
lógica OR
OR de A . R
B y A . B para
para implementar
implementar la expresión
expresión booleana.
booleana. En
En este
operación
ejemplo tan
tan sencillo,
sencillo, la expresión
expresión en minterms
minterms A . R
B + A . B == Y se implementó
implementó usando
usando
ejemplo
array lógico programable.
programable. Recordar
Recordar que
que la expresión
expresión booleana
booleana A . R
B + A . B == Y describe
describe
un array
función XOR
XOR de dos entradas
entradas que
que probablemente
probablemente podría
podría implementarse
implementarse de forma
forma más
más
la función
barata utilizando
utilizando un
un el SSI puerta
puerta XOR
XOR de dos entradas.
entradas.
barata
Marca registrada
registrada de Advanced
Advanced Micro
Micra Devices,
Devices, Inc.
PAL® Marca
AA
~
Fusibles usados
usados para
para
~Fusibles
programar las
las puertas
puertas AND
AND
~~
programar
B
B
para
lógica
os setener
mos a
minar
inos
rograntes.
I para
s SSI
PLD,
D son
erado
iseños
uridad
ar que
típico
ar en
alquier
13.ISa
D. La
ositivo
de la
a estar
oleana
tradas
y fJ.
usibles
D de
resión
o cual
tendrá
liza la
n este
usando
escribe
a más
B
B
jj
E
A
A
A
yy
(a) Fusibles
Fusibles intactos
intactos (como
(como los sumin
suministra
fabricante)
(a)
istra el fabrica
nte)
Entradas
Entradas
A
B
Fusibles
quemados abiertos
abiertos
Fusibles quemados
B
E
jj
A
A
A·jj
A·E
A-B
Fusibles
Fusibles
intactos
intactos
Salida
Salida
A·jj+XB=Y
A ·E+A-B=Y
B
A
"0"
"O"
BB
(b)
(b) Fusibles
Fusibles seleccionados
seleccionados abiertos
abiertos quemados
quemados para
para resolver
resolver problemas
problemas lógicos
lógicos
Figura
Figura 13.15.
13.15.
AA
En!
BB
BB
jjJi
AA
A·
AA
B -
c-
D-
yy
(a)
(a) Todos
Todos los
los fusibles
fusibles intactos
intactos
Entradas
Entradas
A
A
B
B
B
Fusible intacto
(conexión)
jj
Ji
A A
AA
A-B
A-B
Salida
Salida
A·jj+A-B=Y
A·Ji+A-B=Y
"O"
Un si:
Observar
I
cada puer
fa 13.15aj
(b) Fusibles
Fusibles seleccionados
seleccionados quemados
quemados abiertos
abiertos para
para resolver
resolver problemas
problemas lógicos
lógicos
(b)
Figura 13.16.
13.16.
Figura
Sencillo PLA
PLA utilizando
utilizando elel sistema
sistema de
de notación
notación abreviado
abreviado (diagrama
(diagramade
de fusibles).
fusibles).
Sencillo
en la Figi
OTROS DISPOSITIVOS Y TECNICAS
375
Entradas
Entradas
A
B
C
D
Dl5CC
Dl5CC
BBAA
BBAA
Salidas
Salidas
ABCD
ABCD
ABCD
ABCl5
ABCl5
UD"
"0"
ABCD
ABCD
ABcl5
ABCl5
ABCl5
ABCl5
Figura 13.17.
13.17.
Figura
cuatro entradas
entradas y tres
salidas.
PLA con cuatro
tres salidas.
Un
sistema de notación
abreviado utilizado
utilizado con
con PLA
PLA se ilustra
ilustra en la Figura
Figura 13.16.
Un sistema
notación abreviado
Observar
puertas AND
una entrada,
Observar que
que todas
todas las puertas
AND y OR
OR tienen
tienen solamente
solamente una
entrada, aunque
aunque en realidad
realidad
cada puerta
AND tiene
tiene cuatro
cuatro entradas,
entradas, y la puerta
OR tiene
tiene tres
tres entradas
entradas (véase
Figucada
puerta AND
puerta OR
(véase Figura 13.15a).
programación. Esto
13.15a). El PLA
PLA tiene
tiene todos
todos los fusibles
fusibles intactos
intactos antes
antes de la programación.
Esto se muestra
muestra
Figura 13.15a
13.15a como
como un
diagrama lógico regular.
regular. La Figura
Figura 13.16a
13.16a muestra
muestra intactos
intactos
un diagrama
en la Figura
fusibles).~
376
TEORIA
TEORIA DE PROBLEMAS
PROBLEMAS DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
todos
sistema de notación
notación
todos los fusibles
fusibles (cada
(cada x representa
representa un
un fusible
fusible intacto)
intacto) utilizando
utilizando el sistema
abreviado.
abreviado.
La expresión
Figura 13.15b. La
La misma
misma
expresión booleana
booleana A . 11
13 + A . B == Y se implementa
implementa en la Figura
expresión
utilizando el sistema
sistema de
expresión booleana
booleana se implementa
implementa en la Figura
Figura 13.16b, pero
pero sólo utilizando
notación abreviado
Figura 13.16b
notación
abreviado para
para describir
describir la programación
programación del PLA. Observar
Observar en la Figura
que
mientras que
que la ausencia
ausencia de xx
que una
una x en una
una intersección
intersección significa
significa un
un fusible intacto,
intacto, mientras
significa
significa un
un fusible quemado
quemado abierto
abierto (no conexión).
conexión).
El sistema
comerciales son
son mucho
mucho
sistema de notación
notación abreviado
abreviado se utiliza
utiliza debido
debido a que
que los PLA
PLA comerciales
mayores
Esta notación
notación
mayores que
que el dispositivo
dispositivo simplificado
simplificado dibujado
dibujado en las Figuras
Figuras 13.15 y 13.16. Esta
denomina diagrama
fusibles.
a veces se denomina
diagrama de fusibles.
Entradas
Entradas
A
U
Este
tenga
dispo
T
Figuró
se irn
el dia
un fu
se im
inferí,
lo qu
tercer
utilizó
U
B
e
(
Puertas AND
AND
Puertas
programables
progmm,bl~
Enlaces
de fusibles
fusibles OR
OR
Enlaces de
íí
Enlaces de
Enlaces
fusibles AND
AND
fusibles
Puertas OR
OR
Puertas
programables
programables
Salidas
Salidas
13.18.
Figura 13.18.
FPLA (array
(array lógico de campo programable)
programable) con arrays
FPLA
arrays programables ANO
ANO
ORo
y ORo
progr
tenía]
logicc
fusibl
están
U
de pr
una'
(ultra
......••
--------.----------------------------------------------------------------------OTROS DISPOSITIVOS Y TECNICAS
notación
misma
istema de
fa 13.16b
cia de x
n mucho
notación
OR
Unn dispositivo
dispositivo lógico programable
programable más
más complejo
complejo tipo
tipo PLA
PLA se ilustra
ilustra en la Figura
Figura 13.17.
U
PLA caracteriza
caracteriza cuatro
cuatro entradas
entradas y tres
tres salidas.
salidas. Es común
común para
para decodificadores
decodificadores que
Este PLA
que
tengan muchas
muchas salidas
salidas (como,
(como, por
por ejemplo,
ejemplo, el decodificador
decodificador 7442
7442 de la Figura
Figura 7.7). El
tengan
dispositivo lógico programable
programable de la Figura
Figura 13.17 no es un
un producto
producto comercial.
comercial.
dispositivo
Tres problemas
problemas lógicos
lógicos combinacionales
combinacionales
han resuelto
resuelto utilizando
utilizando el PLA
PLA de la
Tres
se han
Figura 13.17. Primero
Primero la expresión
expresión booleana
booleana A . B·
C: D + A . B·
C: D =
Y¡
Figura
B· c· D + A . B·
B· c·
B· c·
= Y¡
implementa utilizando
utilizando el grupo
grupo superior
superior de puertas
puertas AND-OR.
AND-OR. Recordar
Recordar que
que una
una x en
se implementa
diagrama de fusibles significa
significa un
un fusible intacto,
intacto, mientras
mientras que
que la ausencia
ausencia de x significa
significa
el diagrama
quemado abierto.
abierto. La segunda
segunda expresión
expresión booleana
booleana A . B . e . D + A . B . e . 15 =
= Y
Y22
un fusible quemado
implementa utilizando
utilizando el grupo
grupo medio
medio de puertas
puertas AND-OR.
AND-OR. Observar
Observar que
que la puerta
puerta AND
se implementa
AND
inferior en el grupo
grupo de en medio
medio no se necesita.
necesita. Por
Por tanto,
tanto, tiene
tiene los ocho
ocho fusibles
intactos,
inferior
fusibles intactos,
que significa
que genera
genera un O
O lógico que
que no tiene
tiene efecto
efecto a la salida
salida de la puerta
puerta OR.
ORo La
La
lo que
significa que
tercera expresión
expresión booleana
booleana A . 13
B . e . D + A . B . e . 15 + A . B . e . Jj
jj =
= Y33 se implementa
implementa
tercera
utilizando el grupo
grupo inferior
inferior de puertas
puertas AND-OR.
AND-OR.
utilizando
Una arquitectura
arquitectura alternativa
alternativa de PLA
PLA se muestra
muestra en la Figura
Figura 13.18.
13.18. Este PLA
Una
PLA tiene
tiene
programables los arrays
arrays AND
AND y OR.
OR. En un
un principio,
principio, los dispositivos
dispositivos programables
programables solamente
solamente
programables
tenían programables
programables las puertas
puertas AND.
AND. Este tipo
tipo de dispositivo
dispositivo a veces se denomina
denomina array
tenían
array
campo programable
(FPLA). Observar
Observar en la Figura
Figura 13.18 que
que cada
cada enlace
enlace de
programable (FPLA).
lógico de campo
fusible en ambos
ambos arrays
arrays AND
AND y OR
OR se marca
marca con
con una
una x,
x, significando
significando que
que todos
todos los enlaces
fusible
enlaces
están intactos
intactos (no
(no quemados).
quemados).
están
Un catálogo
catálogo de CI
el agrupa
agrupa los dispositivos
dispositivos lógicos
lógicos programables
programables primero
primero por
por la tecnología
tecnología
Un
proceso utilizada
utilizada para
para fabricar
fabricar las unidades.
unidades. Segundo,
Segundo, son agrupados
agrupados como
como programables
programables
de proceso
una vez o borrables.
borrables. Las unidades
unidades borrables
borrables pueden
pueden ser borrables
borrables por
por un tipo
tipo de luz
una
luz UV
UV
(ultravioleta) o eléctricamente.
eléctricamente. Tercero,
Tercero, se agrupan
agrupan dependiendo
dependiendo que
que el PLD
PLD tenga
tenga lógica
(ultravioleta)
lógica
Array
Array
AND
AND
f+-------l
11
¡.-.- - - - - j 11
(a) Patillas
Patillas y diagrama
diagrama de
de bloques
bloques
(al
s ANO
377
Figura 1
13.19.
Dispositivo lógico
lógico programable
programable PAL 1
1OH8
Figura
3.19. Dispositivo
OH8
(Cortesía de National
Natíonal Semiconductór
Semíconductór Corporation)
Corporetiorñ..
(Cortesía
378
TEORIA
DE PROBLEMAS
¡r
DE PRINCIPIOS
Númerosde patillas
Números de fusibles de primera
O
2
1
4
3
6
5
8
7
DIGITALES
10
9
Números de
líneas
de entrada
línea del producto
11
12
13
14
15
Número de
patilla
16 18~
Vcc
.....c'
17 19
20
1
O
=B=::J)
19
40
=B=::J)
18
80
=B=::J)
17
B=L>
16
B=L>
15
20
2
~
60
3
e-,
...
100
•...
4
")o.
v
140
120
5
")o.
v
180
160
6
220
~
200
14
"""LJ"
•...
7
...
260
~
240
13
"""LJ"
•...
8
")o.
v
300
9
~
280
•...
11
~
v
10
12
-
O' 2
4
3
Figura 13.19.
6
5
8
7
Continuación
10
9
11
(b)
Diagrama
12
13
14
15
16 18
17 19
lógico
(Cortesía de National Semiconductor
Corporation).
OTROS DISPOSITIVOS Y TECNICAS
de
379
combinacional
eombinacional o salidas
salidas de registros/cerrojos.
registros/cerrojos. Tradicionalmente,
Tradicionalmente, los PLD
PLD se han
han utilizado
utilizado
para
resolver problemas
para resolver
problemas lógicos
lógicos combinacionales
combinacionales complejos.
complejos. Los PLD
PLD con
con registros
registros contienen
contienen
puertas
puertas y flip-flops,
flip-flops, suministrando
suministrando el medio
medio de encerrar
encerrar datos
datos de salida
salida o de diseñar
diseñar circuitos
circuitos
lógicos
lógicos secuenciales
secuenciales como
como contadores.
contadores.
PALl OH8 es un
un ejemplo
ejemplo de un
un pequeño
pequeño dispositivo
dispositivo lógico
lógico programable
programable comercial.
comercial. El
El PALl
diagrama
.19a muestra
diagrama de patillas
patillas de la Figura
Figura 13
13.19a
muestra un
un diagrama
diagrama de bloques
bloques del array
array lógico
lógico
programable
programable PALlOH8.
PALlOH8. Observar
Observar que
que el diagrama
diagrama de bloques
bloques muestra
muestra diez entradas
entradas y ocho
ocho
junto con
salidas
salidas junto
con el array
array programable
programable AND.
AND. Un
Un diagrama
diagrama lógico más
más detallado
detallado del
PALlOH8
PALlOH8 se reproduce
reproduce en la Figura
Figura 13.19b.
13.19b. Este diagrama
diagrama lógico detallado
detallado se parece
parece a los
dispositivos
dispositivos lógicos
lógicos programables
programables estudiados
estudiados anteriormente.
anteriormente. El el PALlOH8
PALlOH8 es un
un dispositivo
dispositivo
TTL
TTL Schottky
Schottky con
con fusibles
fusibles de tungsteno
tungsteno titanio.
titanio. El PALlOH8
PALl OH8 tiene
tiene un
un retardo
retardo de prograprogramación menor
menor de 35 ns. El PALlOH8
PALlOH8 requiere
requiere una
una fuente
fuente de alimentación
alimentación estándar
están dar de
mación
5 V de.
de. El PALlOH8
PALlOH8 está
está disponible
disponible en DIP
DIP de veinte
veinte patillas
patillas (se muestra
muestra en la Figura
Figura 13.19a)
13.19a)
o en empaquetamientos
empaquetamientos plásticos
plásticos de veinte
veinte salidas
salidas para
para montar
montar en superficie.
superficie.
En la Figura
Figura 13.20 se muestra
muestra la decodificación
decodificación del número
número de circuito
circuito y la información
información
suministrada
arrays lógicos
suministrada por
por National
National Semiconductor
Semiconductor para
para las series de arrays
lógicos programables.
programables.
Observar
En este ejemplo,
Observar que
que las letras
letras PAL
PAL indican
indican la familia
familia de dispositivos.
dispositivos. En
ejemplo, el siguiente
siguiente
número
número (10) indica
indica el número
número de entradas
entradas al array
array AND.
AND. La letra
letra del centro
centro (H en este
ejemplo) indica
indica el tipo
tipo de salida.
salida. La H
H significa
significa que
que las salidas
salidas son activas
activas en el nivel ALTO
ALTO
ejemplo)
(HIGH). El siguiente
(HIGH).
siguiente número
número (8 en este ejemplo)
ejemplo) indica
indica el número
número de salidas.
salidas. Las letras
letras
finales
finales indican
indican la versión
versión velocidad/potencia,
velocidad/potencia, tipo
tipo de encapsulamiento
encapsulamiento y rango
rango de temperatemperaturas.
existen ambas
militar .
turas. Observar
Observar que
que existen
ambas versiones
versiones del PALlOH8
PALlOH8, , la comercial
comercial y militar.
Familia
lógica de arrays
arrays programables
programables
. . . - - - - - - - - Fami
li a lógica
Número
entradas del array
array
r - - - - - - Núm
ero de entradas
Tipo de salida:
salida:
. . . - - - - - Tipo
= Activa
Activa en
en Alta
Alta
H =
L=
= Acti
Activa
Baja
L
va en Baja
Complementaria
C =
= Complementaria
Registrada
R == Registrada
=O
OR-exclusiva
registrada
X =
R -excl usiva registrada
= Polaridad
Polaridad programable
programable
P=
Número
Número de salidas:
salidas:
Versión velocidad/
velocidad/potencia:
Versión
potencia:
Número símbolo
símbolo =
= 35 ns
Número
A =
= 25 ns
A
= 35 ns,
ns, media
media potencia
potencia
A2 =
r---
Tipo empaquetamiento:
empaquetamiento:
Tipo
= 20 patillas
patillas plástico
plástico DIP
DIP
N=
patillas cerámica
cerámica DIP
DIP
J == 20 patillas
= 20 salidas
salidas portador
portador chip
chip plástico
plástico
V=
10 H 8 AN
AN
PAL 10
r
Rango de temperaturas
temperaturas
Rango
oC)
C == comercial
comercial (O a + 75
75°C)
M=
oC)
= militar
militar ((- 55 a + 125
125°C)
e
13.20. Decodificación
Decodificación de
de un
un número
número de circuito PAL
PAL
Figura 13.20.
(Cortesía de National Semiconductor
Semiconductor Corporation).
(Cortesía
380
380
TEORIA
PRINCIPIOS DIGITALES
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
DIGITALES
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
13.39.
13.39.
Las letras
letras PLA significan
significan ___ cuando
cuando se trata
trata de CI lógicos
lógicos programables.
programables.
Solución:
Solución:
Las letras
programable. PLA y PLD
programable) han
letras PLA significan
significan array
array lógico
lógico programable.
PLD (dispositivo
(dispositivo lógico
lógico programable)
han
llegado
para estos
llegado a ser términos
términos genéricos
genéricos para
estos Cl.
Cl.
13.40.
13.40.
13
1~
letras PAL®
indican ___ .
Las letras
PAL® indican
Solución:
Solución:
Las letras
letras PAL" significan
significan lógica
lógica de arrays
arrays programables.
programables.
13.41.
13.41.
dispositivos lógicos
lógicos programables
programables normalmente
normalmente se utilizan
utilizan para
implementar circuitos
circuitos
Los dispositivos
para implementar
lógicos
lógicos ___ (combinacionales,
(combinacionales, difusos).
difusos).
Solución:
Solución:
PLD comúnmente
comúnmente se utilizan
utilizan para
implementar circuitos
circuitos lógicos
lógicos combinacionales.
combinacionales.
Los PLD
para implementar
13.42.
13.42.
1~
Las letras
FPLA significan
significan ___ cuando
cuando se trata
trata de CI lógicos
lógicos programables.
programables.
letras FPLA
Solución:
Solución:
Las letras
programable.
letras FPLA
FPLA significan
significan array
array lógico
lógico de campo
campo programable.
13.43.
13.43.
Los PLA
FPLA normalmente
PLA y FPLA
normalmente son
son programados
programados por
por el ___ (fabricante,
(fabricante, usuario).
usuario).
Solución:
Solución:
Los PLA y FPLA
programados en el campo
por el usuario.
FPLA normalmente
normalmente son programados
campo por
usuario.
13.44.
13.44.
PLA es un
un pariente
pariente cercano
cercano del CI ___ (PROM,
(PROM, RAM).
RAM).
El PLA
Solución:
Solución:
El PLA es un pariente
programable).
pariente cercano
cercano del CI PROM
PROM (memoria
(memoria de sólo lectura
lectura programable).
13.45.
13.45.
programación de la mayor
parte de los PLD
PLD consiste
consiste en quemar
quemar __
tungsteno
La programación
mayor parte
_ _ de tungsteno
titanio
titanio seleccionados
seleccionados con
con el dispositivo.
dispositivo.
Solución:
Solución:
La programación
programación una
una vez de los PLD
PLO consiste
consiste en quemar
quemar fusibles
fusibles seleccionados
seleccionados en el dispositivo.
dispositivo.
Algunos
programables son borrables.
Algunos dispositivos
dispositivos lógicos
lógicos programables
borrables.
13.46.
13.46.
¿Cuál es la diferencia
diferencia fundamental
fundamental entre
entre un
un PAL
PAL y un FPLA?
FPLA?
¿Cuál
Solución:
Solución:
Un
(véase Figura
puertas AND
Un FPLA
FPLA (véase
Figura 13.18) tiene
tiene programables
programables las puertas
ANO y OR,
OR, mientras
mientras que
que un PAL
PAL (véase
Figura
puertas AND
programables.
Figura 13.19) contiene
contiene sólo puertas
AND programables.
13.47.
13.47.
Los PLA
booleanas en ___ (maxterms,
PLA se organizan
organizan para
para implementar
implementar expresiones
expresiones booleanas
(maxterms, minminterms) utilizando
utilizando un
un patrón
patrón de puertas
puertas lógicas
lógicas AND-OR.
AND-OR.
terms)
Solución:
Solución:
Los PLA
booleanas en minterms
PLA se organizan
organizan para
para implementar
implementar expresiones
expresiones booleanas
minterms (suma
(suma de productos)
productos)
utilizando
utilizando un
un patrón
patrón de puertas
puertas lógicas
lógicas AND-OR.
ANO-OR.
PAL
PAL"® es una
una marca
marca registrada
registrada de Advanced
Advanced Micro
Micro Devices,
Devices, Inc.
1:
u
Ul
OTROS
DISPOSITIVOS Y TECNICAS
TECNICAS
OTROS DISPOSITIVOS
13.48.
13.48.
381
Acudir
el PALlOH8
con _ __
Acudir a la Figura
Figura 13.19. El el
PALlOH8 es un
un dispositivo
dispositivo lógico
lógico programable
programable con
(numero)
con un
un array
programable.
(numero) entradas
entradas y ___ (número)
(número) salidas
salidas con
array ___ (ANO,
(ANO, OR)
OR) programable,
Solución:
Solución:
El PALlOH8
salidas con
PALlOH8 es un
un PLO
PLD con
con diez
diez entradas
entradas y ocho
ocho salidas
con un
un array
array ANO
AND programable.
programable.
ab1e) han
13.49.
13.49.
Acudir a la Figura
Figura 13.20. Explicar
Explicar el significado
un dispositivo
programable con
un
Acudir
significado de un
dispositivo lógico
lógico programable
con un
número
circuito de PAL24LlOA
Semiconductor.
número de circuito
PAL24LlOA de National
National Semiconductor.
Solución:
Solución:
Decodificando el número
número de pieza
pieza PAL24LlOA
PAL24LlOA se obtiene:
obtiene:
Decodificando
PAL = familia
lógica de arrays
programables
PAL
familia de lógica
arrays programables
74 entradas
~ntradas
24 =
= 24
L = s:3lidas
salidas activas
activas en el nivel
nivel BAJO
BAJO
10 = 10 salidas
salidas
retardo de propagación
propagación de 25 ns
A = retardo
circuitos
13.50.
13.50.
Utilizando
sencillo diagrama
diagrama de fusibles
fusibles como
como el dibujado
dibujado en la Figura
13.16a, programar
Utilizando un
un sencillo
Figura 13.16a,
programar
expresión booleana
A . l3 + A . B == Y.
este PLA
PLA para
para implementar
implementar la expresión
booleana en minterms
minterms A
Solución:
Solución:
Véase
Véase Figura
Figura 13.21.
Entradas
Entradas
A
B
B
B
B
A
AA
ngsteno
Salida
Salida
A·B
A·B
ispositivo,
A-B+A·B=Y
A-B+A·B=Y
"O"
"O"
L (véase
IS' minroductos)
Figura 13.21.
13.21.
Solución
fusibles del
Solución del
del diagrama
diagrama de fusibles
del PLA.
PLA.
13.8.
DE MAGNITUD
MAGNITUD
13.8. COMPARADORES
COMPARADORES DE
Un comparador
un dispositivo
números binarios
binarios y produce
produce
Un
comparador de magnitud
magnitud es un
dispositivo que
que compara
compara dos números
una respuesta
respuesta tal como
mayor que
menor
una
como A es igual
igual a B (A == B),
B), A es mayor
que B (A > B),
B), o A es menor
-----------------.------------------------------------------------------------~--------382
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
dai
en
A:
Ba~
Entradas de datos
"
------------~~------------
(
COI
15
116
14
13
12
11
10
9
COI
de
A3
B2
A2
Al
B1
ten
AO
COI
).-- B3
A <B A=B
IN
BO
A>B A=B A<B
OUT OUT OUT
A>B
IN
IN
1--
par
utiJ
en
en
•
(A
1
B3
Entrada
2
A<B
3
A=B
\..
de dato
4
A>B
5
A>B
v
)
Entradas de cascada
6
A=B
\..
7
A<B
cor
8
1
GND
(el
A71
un<
a 1
se
per
J
v
Salidas
Vista superior
(a) Diagrama de patillas
Entradas de
cascada
Entradas de
comparación
A3, B3
A2, B2
A¡,B¡
Ao, Bo
A3 > B3
A3 <B3
A3 =B3
A3 =B3
A3 =B3
A3=B3
A3=B3
A3=B3
A3=B3
A3 =B3
A3 =B3
A3 =B3
A3=B3
X
X
X
X
X
X
X
X
X
X
X
X
A2>B2
A2 <B2
A2 =B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2 =B2
A2 =B2
A2 =B2
A¡>B¡
A¡ <B¡
A¡=B¡
A¡=B¡
A¡=B¡
A¡=B¡
A¡=B¡
A¡ =B¡
A¡=B¡
Ao>Bo
A'o <Bo
Ao=Bo
Ao=Bo
Ao=Bo
Ao=Bo
Ao=Bo
-
(b)
A>B
A<B
X
X
X
X
X
X
X
X
H
L
X
H
L
X
X
X
X
X
X
X
X
L
H
X
H
L
Salidas
A=B
X
X
X
X
X
X
X
X
L
L
H
L
L
741
A>B
A<B
A=B
H
L
H
L
H
L
H
L
H
L
L
L
H
L
H
L
H
L
H
L
H
L
H
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
Tabla de verdad
Figura 13.22. Comparador de magnitud de 4 bits 74HC85
(Cortesía de National Semiconductor Corporation).
que B (A < B). Una unidad comercial es el comparador de magnitud de 4 bits 74HC85.
Un diagrama de patillas DIP para el comparador de magnitud 74HC85 aparece en la
Figura 13.22a. El CI74HC85 tiene ocho entradas de comparación de datos. Dos números
binarios de 4 bits (A:02A¡Ao Y B3B2B,Bo) se introducen en las entradas de comparación de
con
nar
alte
cor
inte
relc
se (
000
con
que
con
AL"
nún
ven
A <
maj
ilun
a la
el n
J
que
------------------------------------------------------------=====----~
OTROS DISPOSITIVOS
DISPOSITIVOS Y TECNICAS
TECNICAS
OTROS
383
datos.
datos. El CI 74HC85
74HC85 compara
compara los dos números
números de 4 bits y genera
genera una
tres salidas
salidas activas
activas
una de tres
ALTO. Las tres
tres salidas
salidas son
son o A >
>B
Bout
patilla
está
nivel
ALTO)
en el nivel ALTO.
(la
patilla
5
está
en
el
nivel
ALTO)
o
out
A == Bout
B out (la patilla
A < Bout
B out (patilla
A
patilla 6 está
está en el nivel ALTO)
ALTO) o A
(patilla 7 está
está en el nivel
nivel ALTO).
ALTO).
condiciones normales,
normales, sólo una
una de las tres
tres salidas
salidas está
está en el nivel
ALTO por
por alguna
alguna
Bajo condiciones
nivel ALTO
comparación. En la Figura
Figura 13.22b
13.22b se reproduce
reproduce una
tabla de verdad
verdad detallada
detallada para
para el
una tabla
comparación.
comparador de magnitud
magnitud 74HC85
74HC85. .
comparador
74HC85 es un
un comparador
comparador de magnitud
magnitud CMOS
CMOS de alta
alta velocidad
velocidad que
que tiene
tiene un
un retardo
retardo
El 74HC85
propagación de unos
unos 27 ns.
ns. Este
Este CI74HC85
CI74HC85 puede
puede operar
operar en un
un amplio
amplio rango
rango de
de propagación
tensiones, de 2 a 6 V. Esta
Esta unidad
unidad CMOS
CMOS puede
puede consumir
consumir poca
poca potencia,
potencia, pero
pero puede
puede
tensiones,
controlar
controlar hasta
hasta diez cargas
cargas LS-TTL.
LS-TTL.
Un
sencillo 74HC85
74HC85 compara
compara los dos números
números de 4 bits, pero
pero puede
puede expandirse
expandirse fácilmente
fácilmente
Un sencillo
para que
que maneje
maneje números
números de 8, 12, 16 o más
más bits. Las entradas
entradas en cascada
cascada normalmente
normalmente se
para
utilizan cuando
cuando se expande
expande el tamaño
tamaño de palabra
palabra del comparador
comparador de magnitud.
magnitud. La
La conexión
conexión
utilizan
cascada típica
típica del CI74HC85
CI74HC85 se muestra
muestra en la Figura
Figura 13.23. Observar
Observar que
que las entradas
entradas
en cascada
cascada del CI!
CI ¡ están
están permanentemente
permanentemente conectadas
conectadas como
como sigue: (A >
> Binin)) =
= nivel BAJO,
BAJO,
en cascada
= nivel
nivel BAJO
BAJO y (A =
= Binin)) =
= nivel
nivel ALTO.
ALTO. Las entradas
entradas en cascada
cascada de Ch
Ch se
(A < Binin)) =
conectan directamente
directamente de las salidas
salidas A >
> BOUb
BOUb A =
= Bout
74HC85 anterior
anterior
conectan
B out Y A < Bout
B out del 74HC85
(CI¡). El circuito
circuito de la Figura
Figura 13.23 compara
compara la magnitud
magnitud de dos números
números binarios
binarios de 8 bits
(CI!).
A7At0sA,0:02A¡Aa
respuesta a la comparación,
comparación, Ch
Ch hace
hace conducir
conducir
A7At0sA,0:02A !Ao Y B7B6BsB4B3B2B¡Ba.
B7B6BsB4B3B2B !Bo. En respuesta
una
Ao es igual
una de tres
tres salidas
salidas en el nivel
nivel ALTO.
ALTO. Como
Como ejemplo
ejemplo de la Figura
Figura 13.23, :;,i
si A7 a Aa
11111111 y B7 a Bo
Ba es igual a 10101010,
10 1010 10, entonces
entonces la salida
salida A > BoJt
Ch se activa
activa y
a 11111111
oJt del Ch
pone en el nivel
nivel ALTO.
ALTO. En este ejemplo,
ejemplo, las demás
demás salidas
salidas (A = B
Bout
< Bout
se pone
out Y A <
out)
permanecen desactivadas
desactivadas en un nivel
nivel lógico
lógico BAJO.
BAJO.
permanecen
Un sencillo
sencillo juego
electrónico puede
puede diseñarse
diseñarse utIlizando
utilizando el comparador
comparador de magnitud
magnitud
Un
juego electrónico
74HC85. El juego
una versión
versión de «adivina
«adivina el número».
número». En la versión
versión clásica
clásica de
juego es una
74HC85.
computadora, se genera
genera un
un número
número aleatorio
aleatorio dentro
dentro de un rango,
rango, y el jugador
trata de adiviadivicomputadora,
jugador trata
nar el número.
número. La computadora
computadora responde
responde con
con respuestas
respuestas tales
tales como
como «Correcto»,
«Muy
nar
«Correcto», «Muy
alto», o «Muy
«Muy bajo».
bajo». El jugador
puede entonces
entonces ensayar
ensayar de nuevo
nuevo hasta
hasta conseguir
conseguir el número
número
jugador puede
alto»,
correcto. El jugador
con menos
errores gana
gana el juego.
correcto.
jugador con
menos errores
juego.
U n diagrama
juego «adivina
diagrama lógico del juego
«adivina el número»
número» se ilustra
ilustra en la Figura
Figura 13.24. Para
Para
intervenir en el juego,
primero pulsar
pulsar el conmutador
conmutador SW\,
SW¡, permitiendo
permitiendo que
que los pulsos
pulsos de
intervenir
juego, primero
alcancen la entrada
entrada de reloj (CP)
(CP) del contador
contador binario
binario de 4 bits
bits (74HC393).
(74HC393). Cuando
Cuando
reloj alcancen
deja el conmutador,
conmutador, el contador
contador se detendrá
detendrá en algún
algún número
número binario
binario aleatorio
aleatorio desde
desde
se deja
0000 hasta
hasta 1111. La cuenta
cuenta aleatoria
aleatoria se aplica
aplica a las entradas
entradas B de comparación
comparación de datos
0000
datos del
comparador de magnitud.
continuación el jugador
realiza un
un intento
intento (de 0000
0000 a 1111 22),),
comparador
magnitud. A continuación
jugador realiza
que se aplica
aplica a las entradas
entradas de comparación
comparación de datos
datos A del comparador.
comparador. El CI
CI74HC85
que
74HC85
compara las magnitudes
respuesta y las entradas
entradas aleatorias
aleatorias y genera
genera una
una salida
salida de nivel
compara
magnitudes de la respuesta
nivel
ALTO en una
una salida,
salida, iluminando
iluminando uno
uno de los LED.
igual que
que el
ALTO
LED. Si el número
número dado
dado es igual
número aleatorio,
aleatorio, la salida
salida A =
= B
Bout
alcanza el nivel ALTO,
ALTO, haciendo
haciendo que
que luzca
luzca el LED
LED
número
out alcanza
verde, y el jugador
gana. Si el número
número emitido
emitido es menor
menor que
que el número
número aleatorio,
aleatorio, la salida
salida
verde,
jugador gana.
A <
< Bout
alcanza el nivel
ALTO, haciendo
haciendo que
que luzca
luzca el LED
LED amarillo.
amarillo. Si la respuesta
respuesta es
B out alcanza
nivel ALTO,
mayor que
que el número
número aleatorio,
aleatorio, la salida
salida A > B
Bout
alcanza el nivel
nivel ALTO,
ALTO, haciendo
haciendo que
que se
mayor
out alcanza
ilumine el LED
LED rojo. La siguiente
siguiente respuesta
respuesta de la persona
persona puede
puede entonces
entonces ajustarse
ajustarse en base
ilumine
información obtenida
obtenida de «Demasiado
«Demasiado alto»
alto» o «Demasiado
«Demasiado bajo»
bajo» del juego
«adivina
a la información
juego de «adivina
número».
el número».
En el juego
«adivina el número»,
número», las tres
tres salidas
salidas del 74HC85
74HC85 generan
generan información
En
juego de «adivina
información
que utiliza
utiliza el jugador
para ajustar
ajustar la siguiente
siguiente jugada.
misma manera,
manera, los comparadores
comparadores
que
jugador para
jugada. De la misma
384
1
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGIT ALES
GND
OND
-
A >Bin
-
A =Bi¿
-
A <Bin
+5 V
Ao
Ao
Al
Al
Az
Az
A3
A3
Comparador
de magnitud
74HC85
100
CI,
Entradas
Bo
Dos palabras
binarias
de 8 bits
10
kO
Bo
BI
BI
A > BOUl
A >Bin
Bz
B2
A = BOUl
A =Bin
B3
B3
A < BOUl
A « s.,
1
0
A4
Ao
As
Al
A6
Az
A7
A3
B4
Bo
~
BI
A > BOUl
A>B
~
Bz
A = BOUl
A=B
~
B3
A < BOUl
A<B
Comparador
de magnitud
74HC85
CI2
Salidas
Figura 13.23.
Conexión en cascada de comparadores de magnitud 74HC85.
de magnitud se pueden utilizar en el equipamiento digital para generar la realimentación a
la circuitería con el fin de hacer ajustes en la entrada. La realimentación es un elemento
crítico en el equipo automatizado. Por ejemplo, si una variable física (tal como temperatura,
velocidad, posición, tiempo, intensidad luminosa, presión, peso, etc.) es convertida a forma
binaria por un conversor AjD, esta medida puede enviarse a una de las entradas de
comparación de datos de un comparador de magnitud. Las demás entradas de comparación
de datos se inicializan por el operador en el nivel adecuado. Las salidas del comparador de
magnitud se utilizarán para activar circuitería que controle la variable física hacia el nivel
adecuado.
Un sencillo ejemplo de utilización de un comparador de magnitud en una aplicación se
muestra en la Figura 13.25. En este ejemplo se va a controlar la temperatura de un horno.
.
+5V
ENTRADA
(Predicción
binaria)
842
SALIDA
Vcc
V=Bin
//
Ao
A¡
A > Bout
Rojo
A2
+5V
100 k!l
4
//
A = Bout
Correcto
Verde
I1J1J1. ...L
Reloj
o---<cn
3
10
:
.. k!l
CP
S
(555)
//
Qo
Bo
Q¡
B¡
2
B2
Q3
B3
Contador
binario Q
6
I
+5V
8
7
2
Comparador
de magnitud
de 4 bits
A3
ENTRAD A
(Genera nú mero
aleatorio)
Demasiado
alto
(74HC393)
A < Bout
Amarillo
Demasiado
bajo
(74HC85)
A >Bin
GND A <Bin
1
150
n
o.01,."F
-'Figura 13.24.
Juego electrónico «adivina el número».
Temperatura
preinicializada
por operador
~
~L
Comparador
de magnitud
Sensor de temperatura
<.
A
A> Bout
I
-.
Horno
'án a
I
'J:;
~
-'
"-
r
Señal
analógica
Conversor
AjD
\
B
/
./
//
A < Bout f--
ento
tura,
rma
de
Controlador
de
temperatura
t
n se
rno.
Figura 13.25.
Realimentación-decrementar
la temperatura
Realimentación-incrementar
la temperatura
Aplicación del control de temperatura con un comparador de magnitud
generando la realimentación.
386
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGIT ALES
envía una
analógica al conversor
conversor A/D
genera una
El sensor de temperatura
temperatura envía
una señal analógica
AjD que genera
una señal
binaria proporcional.
introduce las entradas
entradas B de comparación
comparación de datos
datos de
binaria
proporcional. La señal binaria
binaria introduce
un comparador
comparador de magnitud.
magnitud. El operador
operador inicializa
inicializa las entradas
entradas de comparación
comparación de datos
datos A
a la temperatura
temperatura del horno
horno es demasiado
A > B
temperatura adecuada.
adecuada. Si la temperatura
demasiado baja, la salida A
Bout
out
del comparador
magnitud es activada
realimentada a la unidad
unidad de control
comparador de magnitud
activada con esta señal realimentada
control
de temperatura.
unidad hace que la temperatura
temperatura aumente.
temperatura del horno
horno
temperatura. Esta unidad
aumente. Si la temperatura
es demasiado
B out del comparador
realimenta a la unidad
unidad
demasiado alta, la salida AA < Bout
comparador se activa
activa y se realimenta
de control
control de temperatura.
control de temperatura
temperatura. La unidad
unidad de control
temperatura hará
hará que la temperatura
temperatura
disminuya
horno.
disminuya en el horno.
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
13.51.
13.51.
Un
tensión) es un dispositivo
Un comparador
comparador de ___ (magnitud,
(magnitud, tensión)
dispositivo _ __ (analógico,
(analógico, digital)
digital)
que
puede comparar
números binarios
binarios y produce
produce una
una respuesta
respuesta tal
tal como
que puede
comparar dos
dos números
como A == B, A >
> B
ooAA <
< B.
Solución:
Solución:
Un comparador
magnitud es un
un dispositivo
números binarios
binarios y
Un
comparador de magnitud
dispositivo digital
digital que
que puede
puede comparar
comparar dos
dos números
producir
una respuesta
respuesta tal como
A = B,
B, A
A > B
B o A < B.
B.
producir una
como A
13.52.
13.52.
Un
números binarios
binarios de _ _ _ (4, 8, 16) bits
bits y produce
produce
Un sencillo
sencillo Cl74HC85
Cl74HC85 compara
compara dos números
tres respuestas,
respuestas, tal como
como
una de tres
como salida
salida una
como ___ , ___ o A < B.
Solución:
Solución:
Un sencillo
números binarios
binarios de 4 bits
bits yy produce
produce como
una de tres
Un
sencillo el74He85
el 74He85 compara
compara dos
dos números
como salida
salida una
respuestas
tales como
A = B,
B, A
A > B
B oA
A < B.
B.
respuestas tales
como A
13.53.
13.53.
¿Cuál
propósito de conectar
mostrado en la
¿Cuál es el propósito
conectar en cascada
cascada entradas
entradas en el CI74HC85
Cl74HC85
mostrado
Figura
Figura 13.22a?
l3.22a?
Solución:
Solución:
Los el
pueden conectarse
Figura 13.23) para
para construir
un comparador
comparador de
el 74He85
74He85 pueden
conectarse en cascada
cascada (véase
(véase Figura
construir un
magnitud
cc,,
magnitud de 8, 12 Ó 16 bits. Si no se conectan
conectan en cascada,
cascada, la entrada
entrada A =
= B;n debería
debería conectarse
conectarse a Vcc
mientras
B;n Y A < Bi;
B;n deberían
tierra.
mientras que
que las entradas
entradas en cascada
cascada A > Bi;
deberían conectarse
conectarse a tierra.
13.54.
13.54.
Acudir
A7 a Aa
Aa == 00110011
Acudir a la Figura
Figura 13.23. Si las entradas
entradas son de A7
00110011 Y de B7 a Ba == 11110000,
11110000,
¿qué
¿qué salida
salida se activará?
activará?
Solución:
Solución:
Si A7
A 7 a Aa
Aa = 00
II 00 II Y B7
B7 a Ba
Ba = 11110000,
B ou \ de el
00110011
11110000, entonces
entonces se activará
activará la salida
salida AA < Bou,
Clzz con
con un
nivel ALTO.
ALTO.
13.55.
13.55.
Acudir a la Figura
Figura 13.24. El Cl
CI temporizador
cableado como
como un
Acudir
temporizador 555 está cableado
un multivibrador
multivibrador _ __
(astable,
monoestable) en este circuito
juego.
(astable, monoestable)
circuito de juego.
Solución:
Solución:
El eell temporizador
temporizador 555 de la Figura
Figura 13.24 está
un multivibrador
multivibrador astable
está conectado
conectado como
como un
astable generando
generando
una
pulsos de reloj.
una cadena
cadena continua
continua de pulsos
-------------------------------------------------------------------====-OTROS
seña!
s de
os A
13.56.
387
Y TECNICAS
Acudir a la Figura 13.24. Si el contador binario contiene el número 010 lz y su apuesta es
10002, el LED
(color) lucirá, indicando que su apuesta es
(correcta, muy alta,
muy baja).
Solución:
Bau!
ntro!
omo
'dad
tura
DISPOSITIVOS
~
Si el contador binario contiene el número 0101 Y se apuesta por 1000. el LEO rojo lucirá, indicando
que su apuesta es demasiado alta.
13.57.
Acudir a la Figura 13.25. El comparador de magnitud en esta aplicación de control se utiliza
para generar señales digitales de
(realimentación, aleatorias) que harán que el controlador de temperatura active el horno calentándolo o enfriándolo.
Solución:
El comparador de magnitud de la Figura 13.25 se utiliza para generar señales digitales de realimentación que harán que el controlador de temperatura active el horno calentándolo o enfriándolo.
13.58.
Acudir a la Figura 13.25. Si la temperatura de preinicialización es 111100002 (en la entrada A) y la señal de temperatura es 1100 11112 (en la entrada B), entonces se activará la línea
de realimentación de
(incrementar, decrementar) la temperatura.
gital)
Solución:
>B
rios y
Si la temperatura de preinicialización es 111100002 y la señal de temperatura
se activará la línea de realimentación de incrementar temperatura.
Acudir a la Figura 13.26. Listar el color del LED de salida que se activa en cada período de
tiempo (t, a ts).
13.59.
duce
+5V
O
e tres
~
~
~
en la
-------
O
or de
Vcc,
es 110011112, entonces
t6
t7
I
O
0000,
O
t4
t5
~
t3
tz
.r
Al
A > BOU!
Az
A3
Rojo
Comparador
de magnitud
de 4 bits
tI
A
= BOU!
Verde
~~
Bo
~
-------
.r:
on un
Vcc A=Bin
Ao
BI
Bz
B3
A >Bin
A < BOU!
Amarillo
(74HC85)
GND A <Bin
rando
Figura 13.26.
Problema del tren de pulsos del comparador de magnitud.
150
n
-------------------------------------------------------------------------------------------~---------388
TEORIA
DE PROBLEMAS
PRINCIPIOS DIGITALES
TEORIA DE
PROBLEMAS DE
DE PRINCIPIOS
DIGITALES
Solución:
Solución:
El color
color del LEO
LEO de
Período
1I =
Período de tiempo
tiempo II
Período
Período de tiempo
tiempo 12 ==
Período
Período de tiempo
tiempo 13 =
Período
=
Período de tiempo
tiempo 14 =
Período
Período de tiempo
tiempo 15 =
salida que
activa cada
salida
que se activa
cada período
período de tiempo
tiempo es como
como sigue:
luce LEO
LEO amarillo
amarillo
luce LEO
LEO verde
verde
luce LEO
LEO rojo
rojo
luce LEO
amarillo
LEO amarillo
luce LEO
LEO verde
verde
13.9. DISPOSITIVOS
SCHMITT
13.9.
DISPOSITIVOS DISPARADORES
DISPARADORES SCHMITT
Las formas
formas de onda
con tiempos
subida y bajada
circuitos
onda con
tiempos de subida
bajada rápidos
rápidos se prefieren
prefieren en los circuitos
digitales. Una
onda cuadrada
cuadrada es un
ejemplo de una
señal digital
digital porque
digitales.
Una onda
un ejemplo
una buena
buena señal
porque tiene
tiene
transiciones
BAJO. Una
onda
Una onda
transiciones casi verticales
verticales del nivel
nivel BAJO
BAJO al ALTO
ALTO y del ALTO
ALTO al BAJO.
cuadrada se dice
dice que
que tiene
subida y bajada
cuadrada
tiene tiempos
tiempos de subida
bajada rápidos.
rápidos.
Una
forma de onda,
onda, tal como
como la onda
onda seno
seno de la Figura
subida
Una forma
Figura 13.27, tiene
tiene un
un tiempo
tiempo de subida
lento y un
lento. Utilizar
onda seno
seno para
controlar una
lento
un tiempo
tiempo de bajada
bajada lento.
Utilizar una
una onda
para controlar
una puerta
puerta normal,
normal,
contador u otro
otro dispositivo
dispositivo digital
digital hará
operación poco
fiable. En
contador
hará una
una operación
poco fiable.
En la Figura
Figura 13.27 se
utiliza
inversor disparador
convertir en «cuadrada»
«cuadrada» la onda
onda seno
seno formando
formando
utiliza un
un inversor
disparador Schmitt
Schmitt para
para convertir
una
onda cuadrada
cuadrada a la salida.
salida. El inversor
inversor disparador
disparador de Schmitt
Schmitt es un
una onda
un reformador
reformador de la
forma de onda.
onda. Los dispositivos
dispositivos disparadores
disparadores Schmitt
Schmitt se utilizan
cuadradas» las
forma
utilizan para
para «hacer
«hacer cuadradas»
formas de onda.
onda. Este proceso
denomina condicionamiento
formas
proceso a veces se denomina
condicionamiento de la señal.
señal.
Entrada
Entrada
HJV\
HfV\
(transi
Salida
Salida
L
L
Figura 13.27.
13.27.
Figura
u
COI
Schmitt utilizado para
para «hacer
«hacer cuadrada»
cuadrada» una
una forma de onda.
Inversor disparador Schmitt
Un
común 7404
7404 se compara
compara con
con el de un
inversor
Un perfil
perfil de tensión
tensión de un
un CI inversor
inversor común
un inversor
disparador Schmitt
Schmitt de la Figura
especial interés
interés es el umbral
conmutación de
umbral de conmutación
disparador
Figura 13.28. De
De especial
los inversores.
umbral de conmutación
entrada a la cual
cual las salidas
salidas
inversores. El umbral
conmutación es la tensión
tensión de entrada
dispositivo digital
digital cambian
cambian a su estado
estado opuesto.
opuesto. Examinando
del dispositivo
Examinando los perfiles
perfiles de las tensiones
tensiones
entrada en la Figura
observa que
que el umbral
conmutación está
está siempre
siempre en la
de entrada
Figura 13.28 se observa
umbral de conmutación
región
dispositivo.
región prohibida
prohibida o indefinida
indefinida del dispositivo.
En la Figura
13.28a se observará
observará que
que el umbral
conmutación para
inversor estándar
estándar
umbral de conmutación
para el inversor
Figura 13.28a
7404 es 1.2 V. Para
inversor 7404,
cuando la tensión
incrementa de O a aproximadamente
aproximadamente
7404
Para el inversor
7404, cuando
tensión incrementa
1.1 V, la entrada
entrada se considera
considera en el nivel
salida del inversor
estaría en el nivel
1.1
nivel BAJO
BAJO (la salida
inversor estaría
nivel
ALTO).
Cuando la tensión
ALTO). Cuando
tensión incrementa
incrementa en las proximidades
proximidades de la tensión
tensión umbral
umbral de 1.2 V,
V,
la salida
salida cambiaría
estado opuesto
opuesto (la salida
salida del inversor
inversor al nivel
inversor
cambiaría al estado
nivel BAJO).
BAJO). En
En el inversor
estándar 7404,
7404, cuando
cuando la tensión
desde aproximadamente
aproximadamente 5 hasta
entrada
estándar
tensión decrece
decrece desde
hasta 1.3 V, la entrada
considera en el nivel
salida del inversor
inversor permanecería
BAJO).
se considera
nivel ALTO
ALTO (la salida
permanecería en el nivel
nivel BAJO).
Cuando la tensión
continúa disminuyendo
disminuyendo a la tensión
salida cambiaría
cambiaría
C;.¡ando
tensión continúa
tensión umbral
umbral de 1.2 V, la salida
estado opuesto
opuesto (salida
(salida del inversor
inversor al nivel
inversor
al estado
nivel ALTO).
ALTO). La idea
idea importante
importante en el inversor
están
al A
señal
ALT
umb:
E
dispa
de la
a 1.6
ALT'
estad
Schrr
consi
ten sil
opue
señal
(ALl
Schn
de er
------------------------------------------------------------------------========
OTROS DISPOSITIVOS Y TECNICAS
Tensión
de entrada
~
389
Tensión
de salida
+5 V
+5 V
+4 V
ALTO
+4 V
ALTO
+3 V
+3V
----+2 V
+IV
GND
2.0V
-----
Indefinido
--------BAJO
1.2 V
Umbral de conmutación
O.8V
(a)
uitos
tiene
onda
+2 V
Indefinido
------
+IV
GND
Perfil de tensión para el inversor TTL 7407
Tensión
de entrada
Tensión
de salida
+5 V
+5 V
7414
ubida
rmal,
27 se
ando
de la
» las
+4 V
H
v-
+3V
+2V
Umbral de
conmutación
l.7V
(transición positiva)
+1 V
j'
V+ ----
ALTO
*
+3 V
----+2 V
Indefinido
+lV
O.9V Umbral de conmutación
(transición negativa)
------
GND
(b)
Perfil de tensión para el inversor TTL 7414 con entrada del disparador
Figura 13.28.
onda.
indar
ente
nivel
.2 Y,
ersor
trada
JO).
biaría
ersor
+4 V
GND
Schmitt
Umbrales de conmutación de entrada.
estándar 7404 es que la tensión umbral es la misma para ambas transiciones, del nivel BAJO
al ALTO y del ALTO al BAJO de la entrada. Esto puede provocar problemas cuando la
señal de entrada tenga un tiempo de subida lento porque algunas oscilaciones (ALTA-BAJAALTA o BAJA-ALTA-BAJA) pueden presentarse en la salida cuando se cruza la tensión
umbral.
En la Figura 13.28b se observará que el umbral de conmutación para el invérsor
disparador Schmitt 7414 es diferente para las transiciones BAJA a ALTA y ALTA a BAJA
de la entrada. Para el inversor 7414 disparador Schmitt, cuando la tensión incrementa de O
a 1.6 Y, la entrada se considera en el nivel BAJO (la salida del inversor estaría en el nivel
ALTO). Cuando la tensión incrementa a la tensión umbral de 1.7 Y, la salida cambiaría al
estado opuesto (la salida del inversor estaría en el nivel BAJO). En el inversor 7414 disparador
Schmitt, cuando una tensión decrece desde aproximadamente
5 hasta 1 Y, la entrada se
considera que está en el nivel ALTO (la salida permanece en el nivel BAJO). Cuando la
tensión continúa disminuyendo a la tensión umbral de 0.9 Y, la salida cambiará al estado
opuesto (la salida del inversor en el nivel ALTO). Esta diferencia de tensión umbral de la
señal de entrada para una transición positiva (BAJA a ALTA) y una transición negativa
(ALT A a BAJA) se denomina histéresis. Cada entrada de los dispositivos disparadores de
Schmitt tiene histéresis que incrementa la inmunidad al ruido y transforma una señal
de entrada que cambia lentamente en una salida que cambia rápidamente.
390
TEORIA
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGITALES
DIGITALES
Observar
que el sfmbolo
histéresis se coloca
Observar en la Figura
Figura 13.28 que
símbolo de histéresis
coloca en el centro
centro del
símbolo
símbolo lógico
lógico de aquellos
aquellos dispositivos
dispositivos digitales
digitales que
que tienen
tienen entradas
entradas de disparador
disparador Schmitt.
Schmitt.
Los perfiles
perfiles de las tensiones
tensiones de salida
salida son los mismos
mismos para
para los inversores
inversores 7404
7404 estándar
estándar y
7414 disparador
disparador de Schmitt.
Schmitt.
7414
En CMOS
4093
CM OS también
también se dispone
dispone de circuitos
circuitos disparadores
disparadores Schmitt.
Schmitt. Algunos
Algunos son los CI 4093
Cuádruple
Cuádruple puerta
puerta NAND
NAND disparador
disparador Schmitt
Schmitt de dos entradas,
entradas, el 40106
40106 seis inversores
inversores
disparadores
disparadores Schmitt
Schmitt y el 74HC14
74HC14 seis inversores
inversores disparadores
disparadores Schmitt.
Schmitt. Otros
Otros dispositivos
dispositivos
TTL
TTL con
con entradas
entradas de disparador
disparador Schmitt
Schmitt incluyen
incluyen los CI de puertas
puertas NAND
NAND 74LS132
74LS132 (74132)
(74132)
y 74LS13.
74LS13.
I~
PROBLEMAS
PROBLEMAS RESUELTOS
RESUELTOS
13.60.
13.60.
Acudir
Acudir a la Figura
Figura 13.29. El signo de histéresis
histéresis en medio
medio del símbolo
símbolo lógico del inversor
inversor indica
indica
que
que este dispositivo
dispositivo tiene
tiene entradas
entradas ___ .
Solución:
Solución:
El signo
signo de histéresis
histéresis en el símbolo
símbolo lógico inversor
inversor indica
indica que
que este dispositivo
dispositivo tiene
tiene entradas
entradas de dispadisparador Schmitt.
Schmitt.
rador
Forma de onda de entrada
entrada
Salid:!
Salida
?
Figura
Figura 13.29.
13.29.
13.61.
13.61.
Problema
ejemplo.
Problemaejemplo.
Acudir a la Figura
Figura 13.29. La forma
forma de onda
onda en la parte
parte de salida
salida del Inversor
mversor disparador
disparador
Acudir
Schmitt
Schmitt sería
sería una
una onda
onda ___ (signo, cuadrada).
cuadrada).
Solución:
Solución:
forma de onda
parte de salida
salida del inversor
inversor disparador
disparador Schmitt
Schmitt será una
una onda
onda cuadrada.
cuadrada.
La forma
onda en la parte
13.62.
13.62.
El inversor
inversor disparador
disparador Schmitt
Schmitt de la Figura
Figura 13.29 se está
está utilizando
utilizando como
como un
un ___ (acondi(acondicionador, multiplexor)
multiplexor) de señal
señal en este circuito.
circuito.
cionador,
Solución:
Solución:
inversor disparador
disparador Schmitt
Schmitt se está utilizando
utilizando como
como un acondicionador
acondicionador de señal
señal en este circuito.
circuito.
El inversor
«Cuadranguliza»
forma de onda
onda triangular
triangular para
para formar
formar una
una onda
onda cuadrada.
cuadrada.
«C
uadrangu li za» la forma
13.63.
13.63.
¿Qué es la histéresis
histéresis cuando
cuando se trata
trata con
dispositivo digital
digital disparador
disparador Schmitt?
Schmitt?
¿Qué
con un dispositivo
Solución:
Solución:
Figura 13.28b. La histéresis
histéresis es la característica
característica de entrada
entrada de un dispositivo
dispositivo disparador
disparador de Schmitt
Schmitt
Véase Figura
que pone
umbral de conmutación
conmutación más
más elevado
elevado para
para una
una entrada
entrada de BAJA a ALTA
ALTA (aproximadamente
(aproximadamente
que
pone el umbral
1.7 V en el inversor
inversor 7414)
7414) y más bajo
bajo para
para una
una entrada
entrada de ALTA
ALTA a BAJA (aproximadamente
(aproximadamente 0.9 Ven
1.7
Ven el
inversor 7414).
7414). Esto mejora
mejora enormemente
enormemente su inmunidad
inmunidad al ruido
ruido y su posibilidad
posibilidad para
para convertir
convertir en «cua«cuainversor
dradas» señales
señales de entradas
entradas con
con tiempos
tiempos de subida
subida y bajada
bajada lentos.
lentos.
dradas»
13
13
OTROS DISPOSITIVOS Y TECNICAS
PROBLEMAS
ro del
hmitt.
dar y
13.64.
rsores
sitivos
4132)
13.65.
selector
-
/
.
de datosjmultiplexor.
El CI 74150 puede ser utilizado para cambiar datos de entrada ~
(paralelo, serie) a datos
de salida ~
(paralelo, serie). El CI 74150 también puede utilizarse para resolver problemas
de lógica ~
(combinacional, secuencial).
Res.
13.66.
SUPLEMENTARIOS
El CI 74150 lo describe el fabricante como un
Res.
391
(al paralelo.
(b) serie,
(e) combinacional.
Dibujar un diagrama de bloques del selector de datos 74150 que se utiliza para resolver
el problema lógico descrito por la expresión booleana /lBCD + /lfJCD + /lfJCD + ABCD +
+ /lBCD
Res.
= y.
Véase Figura
13.30.
indica
Entradas
de datos
O
O
1
O
1
O
O
O
1
O
O
1
O
O
1
O
e dispa-
ABCD
ABCD
ABCD
ABCD
ABCD
arador
Habilitado
O
1
2
3
Selector
de datos
de 16
entradas
4
5
6
7
Salida
8
y
9
10
11
12
13
14
15
(74150)
O
D
E." ada s de {~
selección
C
de datos
condi-
D
Figura 13.30.
Problema de lógica combinacional resuelto
utilizando un selector de datos 74150.
ircuito.
13.67.
Res.
chmitt
amente
Ven el
n «cua-
Acudir a la Figura 13.5. Las letras MUX en el diagrama de bloques del contador significan
13.68.
multiplexor.
Acudir a la Figura 13.5. Cuando la señal de reloj MUX está en el nivel BAJO, la cuenta de
___
(unidades, decenas) ilumina el visualizador LED de siete segmentos de la
_
(izquierda, derecha).
Res.
unidades,
derecha.
--~-------------------------------------------------------------------------------------------------~-------------392
TEORIA DE PROBLEMAS DE PRINCIPIOS DIGITALES
13.69.
Para reducir el consumo de potencia, los visualizadores
con más frecuencia.
Res. LED (diodo emisor de luz).
13.70.
Acudir a la Figura 13.5. Si la frecuencia de reloj MUX se redujese a 1 Hz, ¿qué ocurriría?
Res.
13.71.
13.72.
Un demultiplexor
ánodo activaría el
13.85.
invierte la acción de un
6
Ó
.
13.86.
f
1102.
distribuidores
también se llaman distribuidores
de
o
• •• 01 •
.
de datos, decodificadores.
salida 12 ó 11002.
nada (no hay cerrojo para que conserve el 7 en las entradas del decodificador).
El 7475 es un CI TTL
Res.
13.78.
(ALTO, BAJO) en el terminal
Acudir a la Figura 13.9a. Cuando se pulsa la tecla decimal 7 y se libera, ¿qué aparecerá en el
visualizador de salida de siete segmentos?
Res.
13.77.
I
Acudir a la Figura 13.8. ¿Qué salida del DMUX 74LSI54 se activa si GI y G2 están ambos
en el nivel BAJO y las entradas de selección de datos son D = 1, e = 1, B = o y A = O?
Res.
13.76.
13.84.
El ojo vería la acción del multiplexaje.
multiplexor.
Los demultiplexores
Res.
13.75.
13.83.
Acudir al demultiplexor a la derecha de la Figura 13.7. Si las entradas de selección de datos
son e = 1, B = l Y A = O, entonces se selecciona la salida
(número) y en esa salida
aparecerá un nivel ALTO.
Res.
13.74.
El visualizador centellearía alternativamente.
Acudir a la Figura 13.6. Un nivel
visualizador de siete segmentos.
Res. ALTO.
Res.
13.73.
(LCD, LED) son multiplexados
de 4 bits.
cerrojo transparente.
Los sistemas basados en microprocesador
denominado
.
Res.
transfieren datos en un camino paralelo bidireccional
13.87.
J
r
bus de datos.
}
13.79.
Un buffer de dos direcciones que pase datos a y desde un bus de datos y sirva para aislar un
dispositivo del bus se denomina
.
Res. transceptor de bus o adaptador de interfaz de periféricos (PIA).
13.88. l
r
}
13.80.
Si las salidas de un buffer de tres estados están en su estado de
(alta impedancia,
transmisión), flotarán a cualquier nivel lógico que exista en el bus de datos.
Res.
13.81.
13.82.
alta impedancia o alta Z.
Acudir a la Figura 13.11. Las interfaces entre el microprocesador y
son buffers bidireccionales a veces denominados transceptores de bus.
Res. RAM.
u
(teclado, RAM)
El buffer de tres estados 74125
(bloqueará datos, pasará datos a su través) cuando su
entrada de control esté en el nivel BAJO.
Res.
pasará datos a su través.
13.89. J.
}
13.90. 1
J
13.91. J.
}
393
OTROS DISPOSITIVOS Y TECNICAS
13.83.
La transmisión de datos
largo de una línea.
Res.
13.84.
13.85.
13.86.
salida
UART significa
.
transmisor receptor asíncrono universal.
Acudir a la Figura 13.31. ¿Qué parte de la figura ilustra la idea de un registro entrada serie
salida paralelo?
Res.
e datos
salida
1 debe ser un dispositivo de entrada
entrada paralelo salida serie.
La abreviatura
Res.
cada vez un bit de dato a lo
Serie.
Acudir a la Figura 13.14b. El dispositivo
Res.
varía el
(Paralelo, Serie) es transferir
parte b.
01110111
~ ~
10 •••
•••
/'
10
/'
ío
/'
1
1
~
/'
A
/'
1
O
/'
/'
1
/'
1 1
J
(b)
ambos
11001010
= O?
1
1 O O
1 1
01 •••
11001010
rá en el
1
(e)
O O
(d)
Figura 13.31.
Tipos de registros.
eccional
13.87.
Acudir a la Figura 13.31. ¿Qué parte de la figura ilustra la idea de un registro de entrada
paralela salida serie?
Res.
islar un
13.88.
parte c.
Un bus de datos, como el utilizado en una microcomputadora,
para transmitir datos
(paralelo, serie).
Res.
forma un camino bidireccional
paralelo.
dancia,
13.89.
Acudir a la Figura 13.11. Todos los dispositivos interconectados con un bus de datos deben
utilizar «buffers» que tengan salidas
(tres estados, «totem-pole»),
Res.
RAM)
13.90.
Las letras PLD significan
Res.
13.91.
tres estados.
cuando se trata con lógica programable.
dispositivo lógico programable.
Acudir a la Figura 13.15a. Este PLA se
seleccionados.
Res.
programaría.
(activaría, programaría)
quemando
los fusibles
394
TEORIA DE
DE PROBLEMAS
PROBLEMAS DE
DE PRINCIPIOS
PRINCIPIOS DIGIT
ALES
TEORIA
DIGITALES
13.92.
13.92.
Acudir a la Figura
Figura 13.17. Un
sistema de notación
notación abreviada,
abreviada, a veces denominado
denominado diagrama
diagrama
Acudir
Un sistema
(fusibles, Karnaugh),
Karnaugh), se utiliza
utiliza para
para documentar
documentar la programación
programación de este PLA.
PLA.
de _ __ (fusibles,
Res.
Res.
13.93.
13.93.
Acudir a la Figura
Figura 13.18. Esto
Esto es un
un diagrama
diagrama de fusibles
fusibles para
para un
un ___ (FPLA,
(FPLA, PAL).
PAL).
Acudir
Res.
Res.
13.94.
13.94.
verde, A =
= Baut.
verde,
Bout '
Cuando los CI 74HC85
74HC85 se conectan
conectan juntos
para formar
formar comparadores
comparadores de magnitud
magnitud de 8, 12,
Cuando
juntos para
bits, se dice
dice que
que están
(conectados en cascada,
cascada, multiplicados).
multiplicados).
16 bits,
están ___ (conectad