1 - Cenidet

S.E.P.
S.E.I.T.
D.G.1.T
CENTRO NACIONAL DE INVESTIGACION
Y DESARROLLO TECNOLOGICO
cenidet
ANALISIS COMPARATIVO ENTRE LAS TOPOLOGIAS
"BOOST'', "SEPIC" Y "CUK" USADAS COMO
CORRECTORAS DEL FACTOR DE POTENCIA
T
E
PARA
OBTENER
MAESTRO
EN
P
I
S
EL
GRADO
EN
E
S
DE
CIENCIAS
ELECTRONICA
INGENIERIA
R
S
E
N
T
A
DIRECTOR DE TESIS:
DR. JAIME ARAU ROFFIEL
CUERNAVACA, MORELOS
JUNIO 1995
YI’P3
SISTEMA NACIONAL DE INSTITUTOS TECNOLOGICOS
:entro Nacional de Investigación y Desarrollo Tecnológico
ACADEMIA DE LA MAESTR~AEN ELECTR~NICA
FORMA R9
ACEPTACIÓN DEL TRABAJO DE TESIS
Cuemavaca, Morelos a 22 de Mayo de 1995 .
Dr. Sergio Alejandro Horia Mejia
Jefe del Depto. de Ingeniería Electrónica
Presente
Después de haber revisado el trabajo de tesis titulado: U
~ COMPARATIVO
~
ENTRE
Á
LAS TOPOLOGÍASBOOST, SEPIC Y CüK USADAS COMO CORRECTORAS DEL
FACTOR DE POTENCIA”, elaborado por el alumno: Marcia Lorena Hernández Nieto, y
dirigido por el Dr. Jaime Arau Rofliel, el trabajo preseniado se ACEPTA.
~
y*-
ATENTAMENTE
M.
/
ugo Calleja Gjumlich
M.C. Gildardo Jiménez Munguía
C.C.P.:
Presidente de la Academia de Electrónica
Director de tesis
Expediente
cenídet/
Intenor internado Palmita sn\r C.P. 62490
Apartado Postal 5-164, C.P. 62050 Cuemavaca, Mor. México
Tels.: (73) 18 77 41 y (73) 12 76 13
~
'13
bbI
SISTEMA NACIONAL DE INSTITUTOS TECNOLOGICOS
Centro Nacional de Investigación y Desarrollo Tecnológico
Cuemavaca, Morelos a 29 de Mayo de 1995.
Ing. Marcia Lorena Hernández Nieto
Candidato al grado de Maestro en Ciencias
en ingenieria Electrónica
Presente
Después de haber sometido a revisión su trabajo final de tesis titulado: &ANÁLISIS
COMPARATIVO ENTRE LAS TOPOLOGÍAS BOOST, SEPIC Y CUK USADAS COMO
CORRECTORAS DEL FACTOR DE POTENCIA", y habiendo cumplido con todas las
indicaciones que el jurado revisor de iesis le hizo, le comunico que se le concede autorización para
que proceda a la impresión de la misma, como requisito para la obtención del grado.
Reciba un cordial saludo
ATENTAMENTE
Dr.Sergio A. Horta Mejia
Jefe del Depto. de Electrónica
C.C.P.:
Jefe de Servicios Escolares
Expediente
cenidet/
Interior Internado Palmira S/N C.P. 62490
Apartado Postal 5-164, C.P. 62050 Cuernavaca, Mor. México
Tels.: (73) 18 77 41 y (73) 12 76 13
DEDICA TORIA
Dedico este trabajo con mucho cariño a mi Familia y
a DIOS nuestro creador.
A mis padres
Nieves y Marcelo
por su apoyo, su amor de siempre y ser mi motivo de superación
A mis hermanos
A mis tíos
Fredy, Erick y Ericka
...
Fernando y Rosa ...
A Raúl Antonio por su amor y paciencia de cada día
Infinitas Gracias.. por todo el cariño, apoyo y confianza
que me han tenido.
...
...
AGRADECIMIENTOS
Deseo agradecer de manera especial a mi asesor el Dr. Jaime Arau
Roffiel por su dedicación y apoyo en el transcurso del desarrollo de este
trabajo.
A mis maestros: M.C. Hugo Calleja Gjumlich, M.C. María Helguera
Martínez, Dr. Sergio Horta Mejia,,M.C. Dora Elia Alba, M.C. Gildardo
Jiménez.
AI Dr. Juan Manuel Ricaño Castillo por la oportunidad de estudiar en
este centro de investigación.
A mis compañeros de generación:
Lorena Butrón, Carlos Aguilar, Juan Carlos Yris, Rodolfo Echavarria,
Manolo Cárdenas, Raúl Zavala, Rogelio De Léon, Socrates Franco, Rafael
Campoamor, Guillermo Hernández, Carlos Daniel Garcia, Jose Alfredo de
la Garza, con quienes compartí gratos momentos durante la realización
de mis estudios de maestría.
También quisiera agradecer al M.C. Albino Martinez, Ing. Javier Correa,
Ing. Elias Jose Segura por su importante participación en el desarrollo de
este trabajo, as¡ como al Ing. David Abud Archila, M.C. Alberto Campos
Violante y M.C. Francisco Canales Abarca que contribuyeron con sus
comentarios, críticas y sugerencias.
AI Consejo Nacional de Ciencia y Tecnología (CONACYT), al Centro
Nacional de Investigación y Desarrollo Tecnológico (CENIDET) por el
apoyo económico.
INDICE
Pag.
lndice
i
Simbología
iii
Lista de figuras y tablas
iv
Objetivos y Resumen
i-i
1-1
Capítulo 1 INTRODUCCION
I. 1
El problema del factor de potencia y contenido armónico en sistemas
de alimentación
1.2 Alternativas para resolver el problema.
1.2.1Soluciones pasivas.
1.2.2 Soluciones activas.
1.3 Propuesta del análisis comparativo.
Capítulo 2 LOS CONVERTIDORES CDlCD COMO CORRECTORES DEL FACTOR
DE POTENCIA
2.1
2.2
2.3
El concepto de Emulador de Resistencia.
Lazos de control típicos para un Emulador de Resistencia.
El convertidor "BOOST" en modo de conducción continuo.
(MCC) como corrector del factor de potencia (FP).
2.4 Topologías derivadas de la "BUCK-BOOST'' en modo de conducción
discontinuo (MCD) como correctoras del FP.
2.4.1 Funcionamiento de las topologías "SEPIC" y "CUK".
2.4.2 Análisis de las topologías en estado estable.
2.4.3 Análisis de las topologías "SEPIC" y "CUK" como correctoras
del FP.
2.4.4 Ecuaciones de diseño para la etapa de potencia.
2.4.5 Esfuerzos en los dispositivos semiconductores.
2.5 Evaluación preliminar de las topologías "BOOST" en MCC, "CUK" Y
"SEPIC" en MCD.
Capítulo 3 EVALUACION DE LAS TOPOLOGIAS "SEPIC"
CORRECTORAS DEL FP
3.1 Planteamiento general de los programas.
3.1.1 Análisis Matemático.
3.1.2Análisis de la DAT y del FP.
3.1.3 Análisis de eficiencia.
I
Y "CUK" COMO
1-1
1-5
1-5
1-6
1-6
2-1
2- 1
2-5
2-7
2-1 1
2-1 3
2-1 5
2-18
2-25
2-29
2-29
3-1
3-1
3-2
3-3
3-5
3.2
Resultados de la simulación y validación del programa.
Capítulo 4 RESULTADOS DEL ANALISIS COMPARATIVO DE LAS TOPOLOGIAS
ESTUDIADAS COMO CORRECTORAS DEL FP
4.1
4.2
4.3
I
Resultados experimentales.
Resultados del análisis comparativo teórico - práctico.
Perspectivas ante modificaciones en la normalización.
4-1
4- 2
4-5
4-1 O
5-1
Capítulo 5 CONCLUSIONES
5.1
5.2
5.3
3-1 1
5- 1
5-2
5-3
Conclusiones
Sugerencias para trabajos futuros
Otros logros
i-iv
REFERENCIAS
APENDICES
"A" Desarrollo de .-rmulas utilizadas en c . capítulo 3
i-vi
"B" Publicación de trabajos
i-ix
..I I
.
.
SIMBOLOGIA.;
a h ) bin) Coeficientes d e Fourier.
a,
Componente de cd.
c,
Porcentaje de rizado.
CA
Corriente Alterna.
CD
Corriente Directa.
..
Ciclo de trabajo.
Dmax Ciclo de trabajo máximo.
EM1 Interferencia Electromagnética.
Emulador de Resistencias.
f
Frecuencia de linea.
FD
Factor de distorsión.
FP
Factor de Potencia.
F.
Frecuencia de conmutación.
f,
Frecuencia resonante.
Hz
Hertz.
KHz KiloHertz.
iP
Corriente pico de entrada.
ie,
Corriente eficaz.
Corriente promediada de entrada y salida
en los inductores.
1,
Rizo de la corriente de entrada.
Corriente de la Ilnea.
Parámetro de conducci6n.
L,, L2 lnductancia de entrada y de salida.
Capacitor de salida.
ER
I,, I,
K
DAT Distorsi6n .Armónica Total.
Do,
Corriente~promedioen la entrada,
I,,
CFP Corrección del Factor de Potencia.
,C
Im,
Ls
lnductancia de la Ilnea.
L.
lnductancia equivalente.
M
Relación de transformación.
MCC
Modo de Conducción Continuo.
MCD
Modo de Conducción Discontinuo.
mH
miliHenrios.
mS
milisegundos.
(1
Eficiencia.
P,
Potencia de entrada.
Po,
Potencia de salida.
PWM
Modulación por Ancho de Pulso.
V,
Voltaje de corriente alterna.
,V,
i., Corriente en el capacitor de transferencia de
Voltaje de corriente directa.
,v,
Voltaje de salida.
v,.
Voltaje pico de entrada.
energla.
V,m8 Voltaje de entrada.
idma
Corriente máxima en el diodo.
V,e,
Volumen relativo.
ie
Corriente de entrada o de Ilnea.
W
Watts.
O
Desfase entre el voltaje y la corriente de
kea.
is, Componente fundamental de la corriente en
la línea.
ichComponente armónica de la corriente de
Ilnea.
...
LISTA DE FIGURAS Y TABLAS
Figura
Página
1.1
Rectiticador en puente con filtro por condensador.
1-2
1.2
Formas de onda caracterlsticas en el rectificador de la figura 1.1.
1-2
1.3
Presencia de armónicos de corriente en la línea.
1-4
1.4
Estructura general de un convertidor CAICD con corrección activa del FP y de la DAT.
1-6
1.5
Análisis comparativo entre las topologías elevadora, "SEPIC" y "CUK".
1-7
2.1
Estructura general de un convertidor CAICD con corrección activa del FP y de la DAT.
2-1
2.2
Principales magnitudes eléctricas de un emulador de resistencia.
2-4
2.3
Estructura general de un emulador de resistencia con un control con multiplicador.
2-6
2.4
Estructura general de un emulador de resistencia con control seguidor de tensión.
2-7
2.5
Formas de onda de un convertidor elevador en MCC y circuitos equivalentes para
(al ,t (b) tow.
2-0
2.6
Topologías (al "SEPIC"
2.7
Etapas de funcionamiento del convertidor "SEPIC" (al Intervalo de conducción
del transistor íbl intervalo de conducción del diodo (cl Intervalo de tiempo muerto.
2-13
2.0
Etapas de funcionamiento del convertidor "CUK" (a) Intervalo de conducción del
transistor (b) Intervalo de conducción del diodo (c) Intervalo de tiempo muerto.
2-1 4
2.9
Corriente en el diodo id.
2-1 6
(b)"CUK".
2-1 2
2.10 Frontera entre los MCC y MCD para los convertidores "SEPIC" y "CUK".
2-20
2.1 1 Formas de onda en MCD para las topologías "SEPIC" y "CUK" bajo condiciones críticas
de operación críticas.
2-21
2.1 2 Transición al MCD por un incremento de la resistencia de carga.
2-22
2.13 Formas de onda reales en MCD para las topologlas "SEPIC" y "CUK".
2-23
2.14 Circuito y Formas de onda como resultado del MCD (al Tercera malla de trabajo
y Formas de onda en MCD para las corrientes, (b) de entrada i,, y (c) de salida iz.
2-24
2.1 5 Tanque resonante serie (a) L,C,
2-26
2.16 Tanque resonante serie (al L,C,C,
(bl L,L,C,
(bl L,C, (ci L,L,C,C,
2-27
2.17 Comparación práctica del factor de potencia entre las topologlas a analizar.
2-30
2.1 8 Comparación práctica en términos de la DAT vs potencia.
2-31
iv
2.19 Comparación práctica en términos de la eficiencia vs potencia.
2-32
2.20 Volumen relativo vs potencia.
2-32
3.1
Formas de onda de la corriente en la entrada de las topologlas "SEPIC" y "CUK" en MCD.
3-2
3.2
Estructura general del programa de simulación (a) Diagrama de flujo (b) Forma de
onda de la corriente en la entrada (c) Corriente en la entrada en un medio ciclo de línea.
3-6
Intervalos de conmutación para una carga resistiva (a) pérdidas de encendido (bl pérdidas
de apagado.
3-7
3.3
3.4
Diagrama de flujo para el programa que describe el comportamiento de eficiencia.
3.5
Comparación de resultados teóricos
ib) topología "SEPIC".
4.1
Diagrama a bloque del desarrollo del trabajo de tesis
4-1
4.2
Formas de onda de corriente y voltaje en la entrada para las topologías
(a) "BOOST", (b) "SEPIC" y ic) "CUK".
4-2
4.3
Formas de onda de voltaje y corriente en la entrada para las topologlas
(b) "SEPIC" y (c) "CUK".
4-3
4.4
Formas de onda de voltaje y corriente en la entrada para la topologla
elevadora (a) 100 watts (2Aldiv). (b) 200 watts (2A/div) y (c) 300 watts
(5Aldivl.
4-4
4.5
Formas de onda de voltaje y corriente en la entrada de los prototipos a 150 watts
para las topologlas (a) elevadora (2A/div) y (b) "CUK" íZA/div),
4-5
4.6
Formas de onda de corriente en la bobina de entrada para la topologla "CUK" a 150 watts
(a) corriente en el inductor de entrada y (b) corriente en el inductor de salida.
4.5
4.7
Evaluación comparativa de las topologlas estudiadas en términos de FP.
4-6
4.8
Evaluación comparativa de las topologlas estudiadas en términos de DAT.
4-6
4.9
Evaluación comparativa de las topologlas estudiadas en términos de eficiencia
4-7
- prácticos para (a) la topología "CUK" y
3-1 O
3-1 2
4.1 O Evaluación comparativa de las topologlas estudiadas en términos de volumen relativo.
4-7
4.1 1 Evolución del comportamiento de la topologla elevadora (a) eficiencia vs DAT y
(b) Eficiencia vs FP para el rango de 5 0 -300 watts.
4-8
4.12 Evolución del comportamiento de la topologla "SEPIC" (a) eficiencia vs DAT y
(b) Eficiencia vs FP para el rango de 50 -300 watts.
4-8
4.1 3 Evolución del comportamiento de la topologla "CUK" (a) eficiencia vs DAT y
(b) Eficiencia vs FP para todo el rango de 50 -300 watts.
4-8
Topología "CUK" presentando una estructura de inductores acoplados.
5-2
5.1
Tabla 1 Valores calculados de los elementos de la etapa de potencia.
2-1 1
Tabla 2.2 Características relevantes de las topologras a analizar.
-
Tabla 3.1 Comparacián de resultados teóricos prácticos de la topologla "CUK".
Tabla 4.1 Valores calculados de los elementos de la etapa de potencia para
la topologra elevadora.
2-29
3-1 3
4-3
Tabla 4.2 Valores calculados de los elementos de la etapa de potencia para
las topologlas "SEPIC" y "CUK".
4-4
Tabla 4.3 Rangos de potencia recomendados para las topologras estudiadas
considerando el FP, DAT y eficiencia.
4-9
vi
OBJETIVOS Y RESUMEN
OBJETIVOS
Como resultado de la expansión sufrida por la informática y la electrónica de consumo,
existe un gran porcentaje de usuarios de equipos electrónicos (computadoras personales,
equipo de audio y video, hornos de microondas, etc.) conectados a la red de distribución
de corriente alterna, los cuales tienen bajos valores de factor de potencia (FP), oscilando
entre 0.5-0.7; es decir, para un funcionamiento correcto de uno de estos aparatos se
necesita prácticamente el doble de la energía eléctrica que se requeriría si el mismo aparato
tuviera un FP unitario.
Por tal motivo existe una mayor demanda de la energía eléctrica en nuestro país al igual
que en el resto de mundo. Resulta evidente que ante este panorama se busquen soluciones
alternativas que permitan lograr el uso más eficiente de la energía eléctrica que se produce.
Corregir el factor de potencia es una alternativa que hace posible un mejor aprovechamiento
de la energía eléctrica proporcionada por la red de distribución de corriente alterna.
Se han utilizado los sistemas pasivos y los sistema activos para mejorar el factor de
potencia y la distorsión armónica total (DAT). Los primeros consisten básicamente en
agregar un filtro "LC" a la salida del rectificador; su ventaja es la simplicidad del circuito,
sin embargo, presentan importantes limitaciones [ I I. Los segundos consisten en emplear
una etapa de conversión intermedia entre la salida del puente rectificador y el condensador
de filtrado (fig. 1). Dicha etapa lleva por nombre "filtros activos" o "emuladores de
resistencias" (ER) y pueden ser implementados con topologías de convertidores cd/cd.
Existen diversas topologías que pueden ser empleadas como ER, las cuales deben
satisfacer ciertas condiciones de operación relacionadas con las variaciones que presentan
la resistencia de carga y la relación de transformación vistas por el ER. Así tenemos que la
topología "BUCK" y sus derivadas no cumplen con estas condiciones. Por otro lado las
topologías "BOOST" y las derivadas de la "BUCK-BOOST" satisfacen dichas condiciones
y pueden ser empleadas como ER.
En el presente trabajo se muestran los resultados de un estudio comparativo entre las
topologías "BOOST" y derivadas de la "BUCK-BOOST'' (que funcionando en modo de
conducción discontinuo se consigue que corrijan el factor de potencia de manera1 natural)
trabajando como emuladores de resistencia considerando aspectos relevantes como el FP,
DAT, eficiencia, esfuerzos, etc.
Con este amplio panorama de desarrollo se presentan los objetivos que dieron pauta a
la realización de este tema de tesis.
i-i
Los objetivos de esta tesis puede ser resumidos de la siguiente manera:
-
Análisis teórico de las topologías derivadas de la "BUCK-BOOST'' trabajando como
correctoras del factor de potencia en modo de conducción discontinuo (MCD).
- Análisis comparativo teórico-práctico en términos de FP, DAT, eficiencia, volumen entre
las topologías "BOOST" en modo de conducción continuo (MCC) y las derivadas de la
"BUCK-BOOST'' en MCD trabajando como correctores del FP.
RESUMEN DE LA TESIS
Recientemente se ha planteado la necesidad de incorporar la corrección del factor de
potencia en los equipos electrónicos, como una consecuencia de los problemas asociados
a la alta discontinuidad de la corriente en esquemas de rectificación con filtrado capacitivo
y su influencia en el bajo valor del factor de potencia y alto contenido armónico presentes
en sistemas de alimentación. Esta problemática es planteada en el capitulo 1, además se
analizan las diferentes alternativas para resolver el problema (sistemas pasivos y activos).
En este mismo capítulo se presenta la propuesta del análisis comparativo y se manifiesta
claramente que debido al hecho de que las topologías "SEPIC" y "CUK", por trabajar en
MCD (altos esfuerzos en componentes) no serán mejores que la topología "BOOST" por
arriba de los 300 watts. Sin embargo por debajo de esta potencia no esta nada claro si lo
que se gana en simplicidad de control se pierda en otros aspectos como eficiencia, volumen
(existe una componente de potencia adicional) o costo. Utilizando resultados experimentales
de los convertidores "BOOST", "SEPIC" y "CUK" , se presentarán una serie de gráficas que
comparan el FP, DAT, eficiencia y volumen relativo, justificando la realización del estudio
a mayores potencias.
Por otro lado se plantea que ante la problemática de tener que construir prototipos
experimentales para las diferentes potencias y topologías, se considero interesante y motivó
al desarrollo de programas que apoyaran en el análisis de estructuras como el "SEPIC" y
"CUK" con las cuales se puede simplificar su análisis.
I
El concepto y principio de operación de los sistemas electrónicos para CFP llamados
"emuladores de resistencias", son presentados en el capítulo 2. La descripción del
convertidor "BOOST" en MCC utilizando un control con multiplicador y utilizando la técnica
de corriente pico, se incluye en este capítulo; además se desarrolla un análisis teórico de
las topologías "CUK" y "SEPIC" derivadas de la "Buck-Boost'' trabajando en MCD. Se
comentan los aspectos críticos de diseño con el fin de garantizar el MCD en todo el rango
de operación así como los distinto's lazos de control típicos que pueden ser utilizados en
los emuladores de resistencia. El capítulo incluirá también una evaluación preliminar con el
fin de ratificar la importancia del análisis comparativo a desarrollar, presentando resultados
experimentales en términos de FP, DAT, eficiencia, volumen relativo, esfuerzos en
componentes, en un rango de potencia de 10-50 watts.
i-ii
Con el fin de realizar el análisis comparativo más allá de 50 watts entre las topologías
mencionadas, se decidió realizar programas en MATLAB (sustituyendo con estos programas
la implementanción de varios prototipos para' diferentes potencias y topologías) que nos
describieran el comportamiento del contenido armónico, factor de potencia y eficiencia de
las topologías "CUK" y "SEPIC" en MCD. En este modo de operación, estas topologías
presentan una característica especial: el valor de la corriente promediada de entrada es
directamente proporcional al voltaje de entrada, en otras palabras el ciclo de trabajo puede
permanecer constante siempre y cuando la resistencia de carga también lo sea, y el análisis
se podrá realizar en un ciclo completo de línea. Esta característica permite tener un menor
grado de complejidad en el análisis, ya que no se requiere cerrar el lazo de retroalimentación
y todo su tratamiento posterior.
En el capítulo 3 se plantean los programas (mediante un análisis matemático y
tomando como base el análisis téorico realizado en capítulo 2 ) para el cálculo del contenido
armónico, factor de potencia y la eficiencia de las topologías "CUK" y "SEPIC" en MCD.
El planteamiento y desarrollo de los programas incluye: las especificaciones generales de
diseño para la etapa de potencia, el análisis matemático basándose en la expansión de las
series de Fourier, algoritmos y diagramas de flujo. El análisis de la eficiencia considera las
pérdidas de encendido y conmutación en el diodo y transistor, las pérdidas en el cobre y
las pérdidas en el puente rectificador. Se presentan una comparación (1O - 50 watts) entre
los resultados experimentales y simulados, con el fin de validar los datos obtenidos de los
programas. Posteriormente se lleva el análisis comparativo hasta los 300 watts,
comparando los resultados experimentales del convertidor elevador con los teóricos del
programa desarrollado.
El capítulo 4 esta dedicado al análisis comparativo entre las mencionadas topologías
en términos de FP, DAT, eficiencia y volumen, hasta 300 watts, para ello se ha extrapolado
en potencia al prototipo experimental del convertidor Boost, así como a los programas
desarrollados y validados en el capitulo 3, se presentan formas de onda, asícomo una serie
de gráficas que se analizaran. Se plantean las perspectivas ante las posibles modificaciones
que sufra la normalización entorno al uso eficiente de energía y contaminación de la red
eléctrica, y la manera en que esto pueda llegar a afectar a los requerimientos del FP y DAT
para las diferentes topologías analizadas.
En el capítulo 5 se presentan las conclusiones del análisis realizado en esta tesis, así
como algunas sugerencias de posibles extensiones de este trabajo.
Finalmente se presenta las referencias bibliográficas utilizadas en el desarrollo de esta
tesis y se han incluido dos apéndices. En el apéndice A se presentan el desarrollo de
fórmulas utilizadas en el capitulo 3 y en el apéndice B se presentan la portada del artículo
publicado en relación con este trabajo de tesis.
i-iii
Capítulo I
INTRODUCCION
1.1 El problema del factor de potencia y contenido armónico en sistemas de alimentación.
1.2 Alternativas para resolver el problema.
1.2.1 Soluciones pasivas.
1.2.2 Soluciones activas.
1.3 Propuesta del análisis comparativo.
.,
. .
. .
.,
. ,.-..
i.,
.
CAPiTULO 1
....
. . ...
INTRODUCCION
INTRODUCCION
En este capítuló se describe la problemática que se genera ante el uso de cargas
"electrónicas" con bajos valores de factor de potencia (FP) y un alto contenido armónico,
así como la definición general del FP y de la distorsión armónica total (DAT) [ I I.
Se aborda el tema de la corrección del factor de potencia (CFP), planteando las diferentes
alternativas, desde las tradicionales (sistemas pasivos) hasta las actuales (emuladores de
resistencia), remarcando las ventajas y desventajas que nos ofrecen cada una de ellas.
Por último, se presenta la propuesta del análisis comparativo objeto de esta tesis,
describiendo los puntos de interés que dieron pauta a la realización de este trabajo de tesis,
planteando y justificando las diferentes topologías que se abordaron en este estudio.
1.1 EL PROBLEMA DEL FACTOR DE POTENCIA Y CONTENIDO ARMONICO EN SISTEMAS
DE ALIMENTACION.
Para ilustrar y analizar de una manera clara el problema, se presenta una estructura típica
de un rectificador de onda completa con un filtro por condensador (ver la figura 1. I ) . Esta
estructura se utiliza tradicionalmente en la etapa de rectificación en la fuente de
alimentación de cualquier equipo electrónico y presenta fundamentalmente como ventajas
su economía y robustez. Sin embargo, posee importantes limitaciones, como:
-
La forma de onda de la corriente en la red de alterna resulta ser poco senoidal como
puede verse en la figura 1.2. La razón de que dicha corriente sea de está forma radica
en el hecho de que los diodos rectificadores sólo conducen durante cortos intervalos de
tiempo. Dichos intervalos corresponden a aquéllos en los que el condensador repone su
carga y por tanto la tensión en el aumenta.
-
La corriente de entrada presenta un contenido muy fuerte en armónicos debido en
esencia a la discontinuidad y altos valores picos de la corriente en la entrada
La forma de onda de corriente que existe en la entrada de un rectificador como el de la
figura 1. I es inadecuada para la red de alterna, debido al alto contenido armónico que esta
presenta, ocasionando serios problemas a otras cargas, independientemente del bajo FP e
inadecuado uso de la energía que con esto se tiene.
1-1
CONTINUA
-
i
BUS DE
i'
t
Fig. 1.1
I +
i
1
Rectificador en puente con filtro por condensador.
La manera más tradicional de cuantificar los efectos negativos producidos por las cargas
electrónicas sobre la corriente en la red de alterna es valorar dos parámetros: El factor de
potencia y la distorsión armónica r2.31.
Fig. 1.2
Formas.de onda caracterlsticas en el rectificador de la fig. 1.1
El Factor de Potencia (FP) ha sido tradicionalmente interpretado como el coseno del
ángulo de desfasamiento @ entre el voltaje y la corriente de entrada en un circuito eléctrico,
es decir:
FP
=
COS #
1-2
Esta definición es la más comunmente relacionada con FP debido a su aplicación en
análisis de potencia de motores eléctricos, sin embargo, esta' relación sólo se cumple si
ambas señales, corriente y voltaje son senoidales. En caso contrario, el FP no puede ser
definido como el coseno del ángulo O , y debido a la gran variedad de equipos eléctricos y
electrónicos con corrientes de entrada no senoidales, el FP ha tenido que definirse de una
manera más general y no particularizar como en el caso anterior.
í
Una definición para el FP que es válida para cualquier circuito eléctrico es la siguiente:
El FACTOR DE POTENCIA es el cociente entre la potencia media en un período y el
producto de los valores eficaces de la tensidn y de la corriente.
En términos matemáticos, el FP puede expresarse de la siguiente forma:
..
FP=
-'JTvidt
TO
Recordando las formas de onda de corriente de entrada típicas que se muestran en la
figura 1.2, se ha definido una nueva relación para el FP en términos de las componentes
que integran la potencia reactiva de un convertidor CDlCD conmutado.
La potencia reactiva demandada por un convertidor electrónico monofásico esta afectada
por dos componentes: el factor de distorsión y el factor de desplazamiento, el primero
resulta del efecto de las componentes armónicas del voltaje y la corriente de entrada; el
segundo, el cual es el resultado del efecto del desfasamiento entre el voltaje y la corriente
de entrada [41. En términos de estos dos componentes el FP se define como:
FP = (Factor de distorsi6n)*(Factor de desplazamiento)
El factor de distorsión será unitario si las formas de ondas de voltaje y corriente de
entrada son idénticas, además el factor de desplazamiento también será unitario si dichas
formas de ondas están en fase; ante tal situación, el FP será unitario, tal como sucede
cuando se alimentan a cargas lineales.
La DlSTORSlON ARMONICA se define como el cociente entre la raíz cuadrada de la
somatoria de los cuadrados del valor eficaz de los armdnicos y e l valor eficaz de la
fundamental y puede expresarse como:
Capftulo 1
lNTRMUCClON
El número de equipos electrónicos conectados a la red de distribución de corriente alterna
(CA), con un comportamiento como el descrito previamente (denominadas cargas "no
lineales" 6 "electrónicas") han tenido un importante incremento en los últimos años,
presentando bajos valores de FP y como consecuencia los siguientes problemas:
- Obliga a sobredimensionar los conductores en un 40%. Esto afecta de manera directa
en el costo de las compañías generadoras de energía eléctrica.
- Deformación de la forma de onda de voltaje de alimentación.
-
Se contamina a la red de suministro con el contenido armónico generados por los
equipos ocasionando problemas de Interferencia electromagnética (EMI).
- Los sistemas de respaldos "UPS", deberán de ser de tres a cinco veces más grandes que
en el caso de tener una carga con FP unitario:,
Se utilizará para ilustrar de una manera sencilla los problemas que genera la presencia
de armónicos de corriente en la línea, la figura 1.3. En esta figura la impedancia de la red
se ha representado por la inductancia L. Esta claro que si la corriente I, tiene un fuerte
contenido armónico (representado por I&), el voltaje en el punto común de acoplamiento
de todas las cargas pierde también su carácter senoidal y aparece distorsionado, con los
graves inconvenientes que esto puede provocar en otro tipo de cargas.
CARGA
ELECTRONICA
\=
le = le1 + ,ell
OTRAS
CARGAS
I
Fig. 1.3
Presencia de armónicos de corriente en la línea
Además de esta importante distorsión en la forma de onda de voltaje, pueden aparecer
otros problemas no menos importantes:
- Calentamiento adicional de los conductores de la línea.
- Errores de medición en los instrumentos conectados a la red y que realizan la supervisión
de la misma (ya que estos son sensibles en muchos casos sólo a la fundamental).
1-4
Cspltulo 1
-
INTROOUCCION
Problemas de EM1 en equipos de comunicaciones e instrumentación.
Este tipo,de interface entre la red y una carga electrónica es más habitual de lo que se
pudiera pensar: el típico accionador de un motor de alterna, o bien el dispositivo electrónico
de un popular secador de pelo son fuentes inequívocas de este tipo de problemas y de ahí
el interés de abordar su corrección.
Ante los problemas presentados (entre otros), podemos darnos cuenta de lo benéfico que
resulta trabajar con FP próximos a la unidad además de hacer un uso más eficiente de la
energía eléctrica que se produce, por lo que la CFP es una buena alternativa para lograr este
objetivo.
1.2 ALTERNATIVAS PARA RESOLVER EL PROBLEMA.
El mejoramiento del factor de potencia en los equipos electrónicos consiste en hacer que
la forma de onda y la fase de la corriente de entrada coincida (escalada correctamente) con
el voltaje de alimentación. Para llevar a cabo lo anterior, se han utilizado las soluciones
pasivas y recientemente las soluciones activas [51.
1.2.1 Soluciones pasivas
Para lograr este objetivo se han implementado, tradicionalmente, los sistemas pasivos.
Estos sistemas de CFP consisten básicamente en agregar un filtro "LC" a la salida del
puente rectificador.
Su ventaja es la simplicidad del circuito, sin embargo presentan importantes limitaciones
tales como:
-
No se consigue completamente el FP unitario y la DAT nula.
- Sensibilidad a variaciones de la frecuencia y voltaje de entrada.
-
Por trabajar a la frecuencia de línea los elementos de filtrado son grandes y de costo
elevado.
- Importante pérdidas en los mencionados elementos.
Para superar los inconvenientes de los circuitos antes mencionados, la solución
considerada más idónea va por otros caminos, resultando mucho más ventajoso modificar
el esquema presentado en la figura 1.1.
1-5
v,=vp
Fig. 1.4 Estructura general de un convertidor C A C O con correccidn
activa del FP Y de la OAT.
1.2.2Soluciones activas
En el esquema presentado en la figura 1.4 se ha interpuesto una etapa de conversión
intermedia entre la salida del puente rectificador y el condensador de filtrado. Dicha etapa
se les conoce como "sistemas activos", "filtros activos" o bién "emuladores de
resistencia". Estos "filtros activos" se realizan con convertidores CD/CD conmutados.
Son válidas para efectuar la CFP todas las topologías que satisfagan ciertas condiciones
de operación relacionadas con las variaciones que presenta la resistencia de carga y la
relación de transformación vistas por el "emulador de resistencia". Así tenemos que la
topología "buck" y sus derivadas no cumplen con estas condiciones [21. Por otro lado las
topologías "boost" y las derivadas de la "buck-boost" satisfacen dichas condiciones y
pueden ser empleadas como "ER". El análisis de esta importante condición de operación se
hará en capítulo 2.
1.3 PROPUESTA DEL ANALISIS COMPARATIVO.
Ante el interés que ha despertado la necesidad de incorporar la corrección del factor de
potencia en los equipos electrónicos, en los Últimos años se han propuesto un número
considerable de topologías activas con la finalidad de mejorar el FP y DAT.
La topología más popular para esta aplicación es la elevadora "boost" en modo de
conducción continuo (MCC) por presentar ciertas características que la hacen muy útil en
el rango de medianas a altas potencias [6]. Sin embargo recientemente se han propuesto
estructuras más "sencillas" derivadas de la reductora-elevadora ("buck - boost"), que al
estar operando en modo de conducción discontinuo (MCD) utilizan un sólo lazo de control.
Estas topologías como la " SEPIC " y " CUK ", parecen ser una solución muy atractiva
para aplicaciones de la CFP, a potencias relativamente bajas; por lo que resulta muy
1-6
INTRWUCCION
Capttulo 1
interesante llevar a cabo un análisis comparativo entre estas estructuras y la topología
elevadora, con la finalidad de estudiar y comparar los comportamientos en términos de FP,
DAT, eficiencia, esfuerzos, volumen, etc; ya que, como se había comentado, la topología
elevadora presenta buenos resultados de medianas a altas potencias, pero (qué sucede a
potencias relativamente bajas?, este cuestionamiento es otro objetivo a estudiar en esta
tesis.
Por tales motivos se propone un análisis comparativo teórico - práctico entre la topología
"BOOST" elevadora en MCC, y las topologías "SEPIC" y " CUK " en MCD (en este modo
de operación se consigue que corrijan el factor de potencia de manera1 natural) trabajando
como emuladores de resistencia (ver figura 1.5).
De entrada se aclara el hecho de que las topologías " SEPIC " y " CUK " por trabajar en
MCD (presentan altos esfuerzos en los dispositivos semiconductores) no serán mejores que
la topología elevadora por encima de 300 watts. Sin embargo por debajo de esta potencia
existen varias interrogantes a tratar de resolver. Es decir, no esta nada claro, que tan Útiles
o ventajosas pueden ser las topologías en MCD comparadas con la elevadora. Si por un
lado la simplicidad en el control es una importante ventaja en las topologías en MCD, por
otro lado se pierda en otros aspectos como eficiencia, volumen (existe un componente de
potencia adicional) o costo.
Cabe señalar, que al respecto no se ha reportado ningún trabajo que nos describa un
análisis comparativo similar y sólo existen trabajos encaminados al análisis, estudio, de
estas topologías de una manera independiente.
Fig 1.5
Analisis Comparativo entre las topologlas elevadora.
1-7
" SEPlC " y
" GUK
I
".
Capítulo 2
LOS CONVERTIDORES CD/CD COMO CORRECTORES
DEL FACTOR DE POTENCIA
2.1 El concepto del Emulador de Resistencia.
2.2 Lazos de control típicos para un Emulador de Resistencia.
2.3 El convertidor "elevador" en modo de conducción continuo (MCC) como corrector del
factor de potencia.
2.4 Topologías derivadas de la reductora-elevadora en modo de conducción discontinuo
(MCD) como correctoras del Factor de Potencia (FP).
2.4.1 Funcionamiento de las topologías "SEPIC" y "CUK".
2.4.2 Análisis de las topologías en estado estable.
2.4.3 Análisis de las topologías "SEPIC" y "CUK" como correctoras del FP.
2.4.4 Ecuaciones de diseño para la etapa de potencia.
2.4.5 Esfuerzos en los dispositivos semiconductores.
2.5 Evaluación preliminar de las topologías "elevadora" en MCC, "SEPIC" y "CUK" en
MCD.
CAPITULO 2
LOS CONVERTIDORES CDlCD COMO CORRECTORES DEL FACTOR DE POTENCIA
INTRODUCCION.
Hoy en día, un buen porcentaje de equipos electrónicos utilizan fuentes de alimentación
conmutadas. las cuales nos ofrecen mayor eficiencia en comparación con las fuentes
lineales, sin embargo también tienen el inconveniente de introducir bajos valores de FP y
un alto contenido armónico. Debido a esto, la corrección del factor de potencia (CFP) en
fuentes de alimentación es una necesidad, y están ganando popularidad rápidamente, ya
que al incrementar el FP permite hacer un uso más eficiente de la energía eléctrica y
además la distorsión armónica total (DAT) de la corriente en la entrada disminuye.
En este capítulo se describen los sistemas electrónicos de CFP utilizados en las fuentes
de alimentación conmutadas denominados "emuladores de resistencia", y se mencionan las
condiciones de operación que deben cubrir los convertidores CD/CD conmutados para esta
aplicación; se incluyen también en este capítulo los distintos lazos de control que pueden
ser utilizados en la implernentación de un "emulador de resistencia".
El convertidor elevador "BOOST" en modo de conducción continuo (MCC) como
corrector del FP es descrito también en este capítulo, además se presenta un análisis
teórico de las topologías " SEPIC " y " CUK " en modo de conducción discontinuo (MCD)
trabajando como emuladores de resistencia. Por último se presenta una evaluación
preliminar entre las topologías "BOOST" en MCC, "SEPIC" y " CUK " en MCD en términos
de FP, DAT, eficiencia y volumen relativo, la cual pretende justificar el interés que surge por
(en base a los resultados obtenidos y analizados) realizar el análisis comparativo teórico práctico extrapolando la potencia a más de 50 watts; además se justifica la realización de
programas que sustituyen la implementación de prototipos experimentales.
2.1 El concepto de Ernulador de Resistencia.
En el convertidor CA/CD representado en la figura 2.1 se ha colocado un convertidor
CD/CD entre el puente rectificador y el condensador de filtrado, si se desea que este
convertidor sea capaz de corregir el factor de potencia, éste debe operar de tal manera que
sea visto como una carga resistiva por el puente rectificador; por este motivo, a este
sistema electrónico de CFP se le denomina "emuladores de resistencia" i71.
Con base a la figura 2.1 denominaremos vi al voltaje de entrada al rectificador y V, al
valor de pico de dicho voltaje. Puesto que el emulador de resistencia es visto por el puente
de diodos como una resistencia, el voltaje vp y la corriente ip en su entrada estarán
relacionadas por la siguiente ecuación:
donde Ri sería el valor de esa hipotética resistencia.
2- 1
LOS CONVERTIDORES Cola) M n O CORRECTORES DEL FACTOR DE POTENCIA
Caprtulo 2
Fig. 2.1
Estructura general de un convertidor CA/CD con
corrección activa del FP y de la DAT.
El voltaje v, será una senoide rectificada que se expresa como:
vp = Vp sen ot I
I
Como la corriente i, a la salida del rectificador está directamente relacionada con el
voltaje v, a través de la ecuacion (2-2).
se deduce que la corriente & será también una
senoide rectificada, expresable como:
I, es el valor pico de la corriente i,. En estas condiciones la corriente ii en la entrada será
una senoide pura:
(2.4)
ir = lP sen at
siendo w = 2nf.
Existen dos consideraciones importantes sobre la propia naturaleza del emulador de
resistencia.
1.2.-
Es un convertidor conmutado y en condiciones ideales no presenta pérdidas.
La frecuencia de conmutación oscila aproximadamente entre los 50 y 200kHz (para
el caso de un convertidor PWM) y es mucho más alta que la frecuencia de red (50 o
60 Hz).
Por lo tanto, habrá del orden de tres décadas de diferencia entre la frecuencia de
variación de la tensión v, a la entrada del emulador y la frecuencia de variación de todas
las seiiales eléctricas de voltaje y corriente del emulador.
Los elementos reactivos del "emulador de resistencia'' se cálculan en función de la
frecuencia de conmutación, por lo tanto sólo son capaces de almacenar energía eléctrica
en los periodos de conmutación y no en periodos tan largos como los de red.
Con estas consideraciones, la potencia instantánea de entrada al emulador será:
(2.5)
,P, = vJp = VP$ sen*ot
2-2
LOS CUNMRTIDDRES nilni CCUO CORRECTORES DEL FACTOR DE POTENCIA
Capitulo 2
Esta potencia debe ser igual a la de salida del emulador, y puede ser expresada de la
siguiente forma:
Po = iv
(2.6)
El objetivo final es generar un bus de continua, por lo que debe haber un elemento
adicional que sea capaz de conseguir que la tensión en el bus sea prácticamente constante.
Este elemento es el condensador Cco. Igualando la potencia de entrada y salida del ER se
tiene:
---
Esta ecuación también puede ser expresada como:
i =
VI
2v
vi
2v
cos 2 0 t
(2.8)
donde aparece una componente de CD que circulara por el bus de continua:
iCD= VPP
'
2v
(2.9)
y una componente de alterna, que si el condensador C, fue bien calculado, circulará casi
exclusivamente por él:
(2.10)
El capacitor repone energía en los periodos de tiempo que i es mayor que iCD,y que iCA
es positiva, mientras que entrega energía en los periodos en que i es menor que icD.
Se define "resistencia de carga del bus de continua", R, al cociente entre la tensión y
la corriente en dicho bus:
V
= 7
'cd
despejando
iCD
(2.11)
de la ecuación (2.11) e igualando para iCDcon la (2.9). se tiene:
"
%=2v
(2.12)
'CD
sustituyendo la ecuación anterior en la ecuación 2-7, se tiene:
i
=
2v
-sen20t
'CD
2-3
(2.13)
Cepltulo 2
LOS CONVERTIDORES CDlW CCUD CORRECTORES DEL FACTOR DE POTENCIA
Si se define como "resistencia vista por el emulador", r(wt), al cociente entre el voltaje V
a su salida y la corriente i, obtenemos:
(2.14)
Esta ecuación representa una conclusión muy importante: El "emulador de resistencia"
ve a su salida una resistencia de carga que es distinta a la resistencia de carga del bus de
continua. Ambas están relacionadas por la ecuación 2-14 de tal forma que el emulador ve
/,
y un máximo
valores muy variables de carga, comprendidos entre un mínimo de R2
infinito. En la figura 2.2 se observan las formas de ondas de v,, m(wt), r(wt) e i(wt).
Fig. 2.2
Principales magnitudes eléctricas de un emulador de resistencia.
Además existe otra particularidad muy importante en los emuladores que hay que
considerar, la cual se encuentra en función directa de la relación de transformación, mi-)
definida como el cociente entre la tensión constante de salida V, y la tensión variable de
entrada, vD, se tiene con ayuda de la ecuación 2-3:
VO
Mot) = -
(2.15)
M
m(ot) = seno t
(2.16)
VP
sustituyendo la ecuación (2-3) en la ecuación (2-16),se tiene:
II
donde M = V / V,. De la ecuación 2-1 6 se deduce que la relación de transformación de
un "emulador de resistencia" varía constantemente presentando un valor mínimo M y un
valor máximo infinito.
2-4
Cepltulo 2
LOS CüüVERflDORES W l W C W O CORRECTORES DEL FACTOR DE POTENCIA
El significado físico de ambas ecuaciones (2-14 y 2-16) es muy interesante. Se puede
resumir que el estudio de u n convertidor CD/CD cualquiera que esté trabajando como
emulador de resistencia se puede realizar como el de cualquier convertidor CD/CD con la
única salvedad de que su relación de transformación y la carga a él conectada estén
variando constantemente en cada semiciclo de red siguiendo la evolución descritas por las
ecuaciones mencionadas.
Así tenemos que la topología reductora por sus características tales como, que su
relación de transformación esta acojada y el voltaje de salida Vo siempre deberá ser menor
que su voltaje de entrada Ve, no pueden alcanzar valores unitarios del FP, sin embargo las
topologías BOOST, SEPIC y CUK (por mencionar algunas) pueden ser utilizadas ya que
éstas sí son aptas Para la CFP y cumplen con las ecuaciones mencionadas.
2.2 Lazos de control típicos para un Emulador de Resistencia.
La estrategia de control es una parte fundamental a tener en cuenta a la hora de diseñar
cualquier convertidor CD/CD. Para esta aplicación es necesario satisfacer dos condiciones
i71:
- Forzar a que la corriente de entrada del emulador sea una senoide rectificada.
-
Forzar a que la tensión de salida sea la deseada.
Existen dos formas de realizar físicamente el control de un emulador de resistencia.
-
Control con lazo de corriente y lazo de tensión, también llamado "control con
multiplicador" 181.
-
Control con lazo de tensión y modo de conducción discontinuo,también llamado "control
como seguidor de tensión" I91.
A continuación se describen ambos métodos de control:
Control con rnultiplicador
En la figura 2.3 se muestra la estructura básica de un-control con multiplicador, éste
cuenta con un lazo de retroalimentación de corriente que forza a que la modulación de
ancho de pulso del transistor de potencia (del emulador de resistencia), sea tal que la
corriente en la entrada siga a una referencia i,.,. Esta referencia se obtiene como resultado
de la multiplicación del voltaje de error amplificado Vey de una muestra del voltaje senoidal
rectificado de entrada. Por lo tanto, la corriente de entrada es una senoide rectificada Cuy0
valor depende de Ve. Además se puede conseguir que el voltaje de salida sea constante ya
que se tiene un lazo de voltaje de salida cuyo voltaje de error amplificado es Ve.
2-5
LOS CONVERTIDMIES
CBPftUba 2
CDfm
COMO EORRECTORES DEL FACTOR DE
POTENCIA
c
Fig. 2.3
Estructura general de un emulador de
resistencia con un control con multiplicador
Para lograr que la corriente de entrada al emulador sea una senoide rectificada, la señal
Ve debe permanecer constante durante un ciclo de línea, para lograr este objetivo, es
necesario colocar un filtro pasabajos que elimine el rizado del voltaje de salida. La presencia
de este filtro en el lazo de retroalimentación de voltaje ocasiona que este lazo sea lento,
típicamente el ancho de banda de este lazo es menor a 15Hz.
Se emplean esencialmente tres filosofías distintas para realizar físicamente el lazo de
corriente, las cuales obligan a que diferentes parámetros de la corriente de entrada sigan
la forma de onda del voltaje senoidal rectificado de entrada. Estas son conocidas como:
- Control de corriente promediada [81.
- Control de corriente pico i61.
-
Control de histéresis variable [ I O ] .
Control como seguidor de tensión.
Este método de control consiste básicamente de un lazo de retroalimentación de voltaje,
en el que una muestra del voltaje de salida al ser comparado en el amplificador de error con
un voltaje de referencia fijo, permite obtener una señal de error que se utilizará para regular
el valor del voltaje de salida.
En la figura 2.4 se muestra el esquema básico de un emulador de resistencia con control
como seguidor de tensión, se observa un capacitor C, que ha sido colocado a la entrada
del emulador para filtrar las componentes de alta frecuencia de la corriente i,.
Este único lazo determinará el valor del tiempo de conducción, pero debido a que es
necesario que este parámetro permanezca constante durante un ciclo de línea para que el
2-6
LOS CONVERTIDORES COJCO COnO CORRECTORES OEL FACTOR DE POTENCIA
Capitulo 2
emulador corrija de manera natural el FP, es preciso filtrar el rizado de la frecuencia doble
de la red de distribución de CA que se encuentra presente a la salida del emulador, por IO
que es necesario colocar un filtro pasabajos en el lazo de voltaje, lo cual hace que este tipo
de control sea lento.
La ventaja principal de este control es su simplicidad, la cual permite evitar el sensado
de la corriente de entrada y todo su tratamiento posterior, además también nos ofrece la
ventaja de ser de bajo costo (en comparación con el control por multiplicador), ya que para
este fin puede utilizarse cualquier circuito de control de convertidores CD/CD conmutados.
+
CONVERTIDOR
R
Controlador
f
Fig. 2.4
Estructura general de un emulador de resistencia
con control seguidor de tensibn.
2.3 El convertidor "elevador" en modo de conducción continuo (MCC) como corrector del
factor de potencia.
La topología elevadora í "BOOST" 1 i1 O] utilizando un control con multipiicador es la que
más se ha utilizado para aplicaciones de CFP. Esto se debe a las características que
presenta:
-
Una estructura con una bobina en serie con la entrada que garantiza el carácter no
pulsante de la corriente de entrada. Cuando opera en MCC se facilita la programación de
la corriente en la bobina para la realización física de un control "modo corriente" clásico.
- La corriente en la bobina resulta ser la corriente en la entrada, debido a la localización
que presenta el inductor, este hecho proporciona un filtrado al voltaje de línea, minimiza
el ruido y la generación de EMI.
-
También resulta favorable la posición del transistor de potencia en lo que se refiere a su
control, al tener su emisor (o su fuente en el caso de tratarse de un MOSFET) conectado
a tierra.
2-7
LOS CONVERTIDORES CDlCD C W O CORRECTORES DEL FACTOR D E POTENCIA
Cepltulo 2
-
Es la posición del transistor de potencia lo que determina la principal desventaja de la
topología elevadora, ya que no permite realizar físicamente una protección de
sobrecorriente o un arranque suave. Además, el voltaje de salida es mayor que el voltaje
de entrada pico y el aislamiento galvánico no es fácil de implementar.
El inductor de entrada (L)de la topología elevadora es una componente central de la
etapa de potencia del emulador de resistencia. El valor de este inductor, controla varios
aspectos críticos de la operación del emulador. Por ejemplo: si el valor de este inductor es
bajo, la distorsión de la corriente de entrada será alta y con esto, se tendrá un bajo factor
de potencia y un incremento del ruido de entrada, lo cual obligará a incrementar el filtrado
de entrada.
Por otro lado, si el valor del inductor es grande, las dimensiones del núcleo del
inductor serán grandes también. Sin embargo se obtienen mejores condiciones del FP y de
la DAT. Dado lo anterior, podemos deducir que lo mejor es alcanzar un equilibrio o
compromiso entre el valor del inductor, el tamaño del núcleo y la frecuencia.
I
b
Fig 2.5
I
b
l
I
I
I
Formas de onda de un convertidor elevador en MCC
y circuitos equivalentes para la1 t,lbl &"
Para llevar a cabo el análisis comparativo, (objeto de esta tesis y mencionado en el
capítulo anterior) fue necesario realizar prototipos experimentales con esta topología a
diferentes potencias (50,100,200,300 watts), utilizando un control multiplicador con
técnica por corriente pico, tal como se muestra en el diagrama a bloques de la figura 2.3.
Como ya se habla planteado anteriormente el convertidor elevador trabajará en MCC;
este modo de conducción se caracteriza por que la corriente promedio en el inductor nunca
llega a tomar el valor de cero, de manera que cuando el transistor comienza a conducir, la
corriente promedio en el inductor empieza a aumentar a partir de un valor determinado
diferente de cero.
2-8
CBpftUlO
LOS CONVERTIDORES
2
mlm ccw
CORRECTORESDEL FACTOR DE POTENCIA
Así durante la operación del convertidor s610 se tienen dos mallas de trabajo (ver figura
2.51, a diferencia del MCD [ 6 ] :en el que la tercera malla se presenta cuando el transistor
y el diodo estan apagados.
De manera gráfica, la corriente promedio del inductor está representada por la forma de
onda de la figura 2.5.
Para el convertidor elevador en estado estable:
v,
donde Do, es el ciclo de trabajo iT,,/(T,,
v,
(2.17)
= -
1-Dm
+ T,)
1
El inductor de entrada del convertidor elevador, se encontrará descargado cuando se
cumpla la siguiente condición:
(2-18)
La ecuación 2.18 se puede expresar en otros términos, por lo que se tiene:
v),,, = [1 -
~ul(lnax)l
b?
(2.19)
donde:
,,,V
,
V,
es el voltaje de entrada hasta el momento en el que el inductor está descargado.
es el voltaje de salida de CD.
DJmax) es el ciclo de trabajo máximo que se manejará, siendo este del 95%.
Durante el tiempo en el cual el MOSFET se encuentra encendido, la energía que el
inductor almacena es menor que la energía que transfiere durante el tiempo de apagado,
,,,,V
,
lo cual implica que el
mientras que el voltaje rectificado de entrada es menor que
inductor se descarga completamente.
Para llevar a cabo el cálculo del inductor de entrada (L) es necesario conocer las
especificaciones que deberá cumplir, tanto en los niveles de voltaje de entrada y salida, así
como la potencia que se manejará. Por lo que las especificaciones de estos parámetros son:
Po,
= 50, 100, 200, y 300 watts.
V,,
= 108 - 132 V,
@ 60 Hi
Voüt = 240 V
,,
2-9
.
><
-:5
Capltuto 2
LOS C O ü M R l l D O ñ ~ SCOlCü CGUO CORRECTORES DEL FACTOR DE POTENCIA
Con estos valores, se encuentra la corriente de operación mínima de la siguiente manera:
VJmax) = 132 Volts
P,,ímin) = P,,(min)
/ eficiencia
(2.20)
Con este valor, se establece la corriente mínima a la cual el inductor quedará
completamente descargado.
Para este caso, se eligió un valor igual al 20% de lin(min)*co.
El valor de este inductor se obtiene, considerando las condiciones críticas de operación
anteriormente calculadas, por lo que se tiene:
(2.21)
El cálculo de los capacitores de filtrado C, y C,
siguiente ecuaciones, para el C, :
c,
=
se llevó a cabo considerando las
8'0
8 f 8V0
(2.22)
Este capacitor es calculado para filtrar a la frecuencia de conmutación, y se hicieron las
siguientes consideraciones:
61, = 0.25 I,
dv,
(rizo del 25% de Icaiga).
= 1 0 % del voltaje de salida de CD.
f = frecuencia de conmutación
(100 KHz).
(2.23)
El capacitor C, se calcula para filtrar la frecuencia de la red de distribución de CA,
considerando lo siguiente:
dv,
= 1% del voltaje de salida de CD (para hacer prácticamente despreciables el
segundo armónico de ia corriente de entrada de la línea de CA al emulador de
resistencia).
f = frecuencia de la red de distribución de CA (60 Hz).
2-10
1
LOS CONVERTIDORES COlCO C a t 0 CORRECTORES DEL FACTOR DE POTENCIA
CQprtUlo 2
En la tabla 2.1 se muestran los valores de los inductores y capacitores para la etapa de
potencia de la topología elevadora, calculados para cada potencia.
Potencia
Inductor
(L)
Capacitor C,
Capacitor
C,
5 0 watts
1.2 mH
2.7 nF
76.75 pF
300 watts
200 p H
16.2 nF
460.01 pF
2.4 Topologías derivadas de la reductora-elevadora como Correctoras del Factor de
Potencia.
I
Son diversas las topologías derivadas de la reductora- elevadora, entre las cuales se
encuentran las topologías "FLYBACK", "ZETA", "SEPIC" y "CUK" i11.12 Y 151. La
topología "SEPIC" (Single Ended Primary Inductance Converter) originalmente fue
desarrollada para voltaje de salida elevado y surge como una derivada de la topología
"CUK". Sin embargo trabajando como CFP la topología "SEPIC" en MCD fue la primera (de
estas dos topologías) en ser propuesta.
Estas topologías cuando trabajan en MCD, inherentemente se comportan como
"emuladores de resistencia", ambos casos, el modo discontinuo se puede conseguir con
bajo valor del rizado de la frecuencia de conmutación en la corriente de entrada al emulador.
Esto se debe a que en los convertidores CD/CD con más de una bobina, el modo
discontinuo no implica la anulación de la corriente que circula por algunas de la bobinas
(como sucede cuando existe s610 una) sino que implica la anulación de la suma de las
corrientes por ambas bobinas, y con un diseño adecuado puede ser siempre positiva la
corriente por alguna de ellas.
I
Estas topologías resultan ser muy atractivas para aplicaciones como CFP a potencias
relativamente bajas (menores a 300 watts); por lo que resulta de enorme interés analizar
I
.
2-1 1
LOS CONVERTIDORES cO/CD COMO CORRECTORES DEL FACTOR DE POTENCIA
Capitulo 2
y estudiar sus características generales, funcionamiento en modo "normal" y COmO
"emuladores de resistencias", modos de operación (MCC y MCD), características de
I
operación, esfuerzos en semiconductores, etc.
A condnuación se describen las principales características que poseen estas topologías,
y pueden ser resumidas de la siguiente manera:
-
Presentan una estructura con una bobina en serie con la entrada que garantiza el carácter
I
no pulsante de la corriente (figuras 2.6a y b).
-
Resulta favorable la posición del transistor de potencia en lo que se refiere a su control,
al tener su emisor (o su fuente en el caso de tratarse de un MOSFET) conectado a tierra.
- Ambas admiten protecciones y aislamiento gálvanico y el voltaje de salida puede ser
mayor o menor que el de entrada y poseen el capacitor C, como elemento de
almacenamiento y transferencia de energía.
- Sus limitantes es utilizar dos elementos reactivos adicionales y el transistor debe soportar
voltajes de (V,
-
+ V,)
y de (V, + Volni (en su versión con aislamiento).
La topología "CUK" presenta bajo rizado de corriente en el condensador de alta
frecuencia debido a que tiene la bobina L, en serie con la salida, a diferencia de la
topología "SEPIC", sin embargo el voltaje a la salida se encuentra invertido.
RL
(ai
(bl
Fig. 2.6 Topologras (al " SEPIC " (bl " CUK
".
1
La estructura básica de estas topologías son mostradas en la figuras 2.6a y 2.6b.
Ambas topologías presentan características muy similares, ya que contienen los mismos
elementos; pero la forma en que estos se conectan entre sí, es lo que marca la diferencia.
1
2-1 2
*c"
.
Caplfulo 2
:>v..
LOS CONVERTIDORES CD/W umi CORRECTORES
2.4.1 Funcionamiento de las topología " SEPIC " y " CUK
DEL
FACTOR DE POTENCIA
"
El funcionamiento en estado estable para la topología " SEPIC " [131 en un periodo de
conmutacidn es el siguiente: Cuando el transistor O se encuentra encendido, el diodo D se
polariza en inversa y no conduce durante el intervalo DT,. En este periodo de tiempo, el
inductor L, almacena energía;el capacitor de salida se descarga a través de la resistencia
de carga R, y la energía almacenada en el capacitor C, se transfiere al inductor L, (figura
en directa, y conduce, permitiendo
2.7a). Cuando el transistor se apaga, el diodo se
a la resistencia de carga,
que la energía almacenada en los inductores L,
intervalo de tiempo
cargando al capacitor de salida
el intervalo D3T, ni
D2T, el capacitor C, se carga al voltaje de
(figura 2 . 7 ~ ) .
el transistor ni el diodo conducen
4
(al
4J++f%:Fl
c2
CA
-
R
V
1*-:1,t
IC)
Fig. 2.7
Etapas de funcionamiento del convertidor "SEPIC" en MCD (al Intervalo de conduccidn del transistor (bl
Intervalo de conducción del diodo (c) Intervalo de tiempo muerto.
Por otro lado el funcionamientode la topología " CUK " en estado estable en un periodo
2-13
Cepftulo 2
LOS CONVERTIOORES
c n m caco
CORRECTORES DEL FACTOR DE WTENCIA
de conmutación es el siguiente: Durante el intervalo DT, el transistor 0 está encendido, el
inductor L, almacena energía, la corriente i, se incrementa y el diodo D se encuentra
polarizado en inversa, colocando la terminal positiva del capacitor C, a tierra, lo cual permite
que fluya una corriente i2a través del inductor L, generando que el voltaje de salida sea
negativo (figura 2.8a). En el intervalo D2T, el transistor deja de conducir y el diodo se
polariza en directa, permitiendo que el capacitor C, se cargue con la corriente i,, además
el capacitor C, proporciona a la carga (R) el voltaje de salida (figura 2.8b); en el caso del
modo de conducción continuo, tanto il como i2nunca llegan a cero, presentándose dos
mallas de trabajo como se aprecia en las figuras 2.8a y b.
Li
Li
c,
L2
(cl
Fig.
8
Etapas de funcionamiento del convertidor "CUK" en MCD (a) Intervalo de conduccidn del transistor Ib) Interval0
de conduccidn del diodo IC)Intervalo de tiempo muerto.
El estudio que a continuación se realiza es válido para ambas topologías, aunque dB
2-14
-
Cepltulo 2
LOS CONVERTIDORES
m/m
.
-
cW0 CORRECTORES DEL FACTOR DE POTENCIA
manera descriptiva este análisis se indique únicamente para la topología "SEPIC". En estos
convertidores la transferencia de energía es capacitiva.
1
2.4.2 Análisis de las topologías en estado estable.
Basándonos en la figura 2.6a se analiza el convertidor "SEPIC" en estado estable, lo que
nos permitirá establecer las principales características de la topología, así como los modos
de conducción con los cuales puede operar [141.
En primer lugar, se calculará el valor promedio de la corriente i, iza en función de la
corriente promedio i, i, (i, = i, ésta última se supone constante).
se tiene:
iCl+
r;
(2.24)
io
=
(2.25)
io=¡+&
por lo tanto se tiene:
iCl+
r;
=
i
+
(2.26)
¡
&
I
I
1
I
I
i
tomando valores promedios, obtenemos:
- 1i,,
1
T
TO
dt +
r;,
T
1
= i, + - $id dt
To
(2.27)
i,, e i,, circulan por dos capacitores que están trabajando en estado estable, obteniendo:
'
T
T
To
TO
- p c 1 d t =1- p , d t = 0
&,
= ia = i
(2.28)
(2.29)
Se puede calcular de manera similar el valor promedio del voltaje V,, como una función
del voltaje de entrada v,:
(2.30)
vg = v,
+
vcr +v,
tomando valores promedios, obtenemos:
i
ii
2-1 5
I
!
- .~
~~
.
.-
.
-~
.-
.
.-
. .
I
,
..
_.
.
.
. ... - .
LOS CONVERTIDORES CVlCD M n O CORRECTORES
CapltULO 2
DEL
.. ... .
-. - .-
FACTOR DE POTENCIA
(2.31 1
v, y v2 son los voltajes en los dos inductores, por lo que se tiene:
T
T
TO
TO
-1~ V , d f = - 1
/ V * d t = o
vg = Vcra
(2.32)
(2.33)
Si se considera que el voltaje de rizo en C, es muy pequeño, la ecuación 2.33 se puede
expresar como:
vu = Vcr
(2.34)
La relación de transformación del convertidor en modo de conducción continuo puede
ser obtenida de la figura 2.6a. evaluando el balance de voltaje por unidad de tiempo en el
inductor L2 se obtiene:
VgdT=
1 4 ) T
V (
(2.35)
de donde deducimos la función de transferencia:
m = - V=
Vg
d
(1-d)
En MCD, la relación de transformación m, puede ser obtenida al promediar la corriente
iD inyectada a la malla formada por R, y C, y cuya forma de onda puede observarse en la
figura 2.7.
..---.....i------.....~...---...~
DTs
Fig. 2.9
D2Ts
D3Ts
Corriente en el diodo id
2-16
_ _ ~
.
. .
.-
LOS CONVERTIDMIES COlCD
COW0
~
Ctlpftulo 2
CORRECTORES DEL FACTOR DE POTENCIA
El balance de voltaje por unidad de tiempo aplicando en el inductor
la siguiente ecuación:
4 está descrito por
vg d = v d '
El valor máximo de la corriente i, es, por la Ley de Faraday:
i=
+ & = vp dT(J- + 1)
hm
412
(2.37)
(2.38)
El nivel de voltaje de salida puede calcularse por medio del producto entre el valor
promedio de iDy la resistencia de carga r:
v=i-d
2
(2.391
De las ecuaciones 2.37, 2.38 y 2.39 se puede obtener el valor de la razón de la relación
de transformación de voltaje de CD para el modo de conducción discontinuo, 4:
(2.40)
El modo de conducción en convertidores CD/CD usados (no como emuladores de
resistencia), en aplicaciones "normales", depende del parámetro adimensional K,
definido por la siguiente ecuación:
y es
(2.41)
donde ,L es la inductancia equivalente, R la carga y Te el período de conmutación del
convertidor.
,K
se obtiene al igualar m con m, con esto se obtiene:
,k
=
(2.42)
( 1-d)2
Es importante mencionar que los valores de m, md, y Kcrh son los mismos en las
topologías "SEPIC", "CUK" y "FLYBACK". Usualmente, la topología "SEPIC" opera en MCC
cuando se cumple:
K > K,
(2.43)
2-17
LOS CMlVERllDORES CDICO CacO CORRECTORES D E L FACTMI DE POTENCIA
Capltuio 2
y en modo de conducción discontinuo cuando:
(2.44)
r
Cuando el convertidor opera como un emulador de resistencia, la situación es distinta,
tal como se expone en el siguiente apartado.
2.4.3 Análisis de las topologías " SEPIC " y " CUK '' como correctores del FP.
Algunas topologías operando en modo de operación discontinuo presentan cierta
propiedad de operación muy especial; el valor de la corriente de entrada promediada es
directamente proporcional al voltaje de entrada siempre y cuando se mantenga el tiempo
de conducción del transistor constante [I5.1 61.
Esta propiedad determina que las topologías "reductora-elevadora" y sus derivadas
("SEPIC" y "CUK") sean "emuladores de resistencia naturales", permitiendo que el voltaje
de entrada varie siguiendo una senoide rectificada por lo que la corriente promedio en la
entrada, seguirá también esta misma evolución. Este modo de operación nos ofrece la
ventaja en la simplicidad del control, es decir, se utiliza un sencillo "control seguidor de
tensión" (descrito en la sección 2.3).
Como se ha comentado, el modo de conducción de un convertidor depende del valor del
parámetro K (función, de la carga R que el convertidor ve) y de ,K (función, de la relación
de transformación M con la que opera). Esto es válido para el trabajo en aplicaciones
"normales" (distintas al uso del convertidor como emulador de resistencia).
Sin embargo, cuando el convertidor trabaja como emulador de resistencia (ver figura
2.1). tanto la carga vista por el convertidor (ecuación 2.14)como la relación de
transformación (ecuación 2.16). están variando constantemente en cada semiciclo del
voltaje de Ilnea. Por lo tanto también estarán cambiando constantemente los valores de K
y. ,K
que dependen de la carga vista (r(wt) en vez de R en este caso) y de la relación de
transformación del convertidor ( m(wt) en vez de M en este caso).
Por lo tanto, el valor K
,,
puede expresarse como:
en un convertidor CDlCD que opere como emulador resistencia,
(2.45)
K = K(
en es1
wt) =
2L.v
du-7) T
=
__
4 L sen2wt
~
RT
se ha utilizado ¡a ecuación 2.15.
I1
2-18
(2.46)
3
,
LOS CONVERTIDORES C O D CCUO CORRECTORES DEL FACTOR DE POTENCIA
Capitulo 2
I/
Se define como valor aparente a la constante K en un convertidor CD/CD que opere
como emulador de resistencia, a la siguiente cañtidad:
K, =
'I
2L
(2.47)
RTS
Por lo tanto, la expresión 2.46 puede escribirse como:
1
K( W f ) = 2K,
,
11
Considerando un FP unitario, tenemos para un período de conmutación el balance de '
potencias descrito en la siguiente ecuación:
P,"
=
P-
=
vg kl
= V
R
I
donde ,i
(2.49)
es la corriente de entrada promediada en un periodo de conmutación.
11
11
Substituyendo las ecuaciones 2.3, 2.14 y 2.48 en 2.50 se tiene:
11
irnl
I1
I/
.
'tnl
- d2 Vp I sen wt
K. R
- d2 Vp I sin wt
L8.7
I
I
(2.51) '
I
Ts
(2.52) '1
La ecuación 2.52 muestra que los convertidores "SEPIC" y "CUK" cuando operan en
MCD como emuladores de resistencia, con una frecuencia de conmutación y ciclo de8/
trabajo constante presentan una corriente de entrada promediada (en un periodo de
conmutación) proporcional al ,voltaje de entrada. Por lo tanto, esto ratifica que estos)
convertidores pueden operar con un control "seguidor de tensión".
El ciclo de trabajo esta descrito por la siguiente expresión:
\
11
(2.53)
d = @ M F a
donde:
I1
I,
M = -V
1
2-1 9
VP
(2.54)
t
$
1
CBPftULO 2
LOS
CONVERTIDORES CDlCO COnO CORRECTORES DEL FACTOR DE POTENCIA
La condición de trabajo en MCC (sustituyendo 2.45 y 2.47) se tiene de manera
simplificada lo siguiente:
II
t
(2.55)
y en el MCD se tiene:
,I
I
Ke <
1
(2.56)
2 (M + 1)2
De esta manera, vamos a poder calcular fácilmente el modo de conducción de estos
convertidores CD/CD ya que bastará calcular el valor aparente del parámetro frontera Ka
1171; ya que en estas topologías es importante garantizar el MCD en todo el margen de
operación. De esta expresión se 'buede obtener una conclusión muy importante: cuando el
convertidor "SEPIC " o " CUK " PWM estan trabajando como emulador de resistencia en
MCD, el ciclo de trabajo D permanecerá constante siempre y cuando la resistencia de carga
también lo sea. Esta conclusión sugiere que estos convertidores puedan utilizar un control
en "modo seguidor de tensión" cuando las topologías hayan sido disefiadas para operar en
'1
MCD.
i
..
O
0.W5
II
0.01
.
.
.
O.DI5
0.01
0.025
Ka
.
<
.
..
<.
.
....
0.03 0 . O S 0.01 0.045
t
0.05
Fig. 2.101Frontera entre los MCC y MCD para los
convertidores "SEPIC" y "CUK".
En la gráfica descrita por figuia 2.10 se observa el ciclo de trabajo máximo que podemos
obtener sin dejar de trabajar en el MCD en función de la relación de conversión y del
parámetro K, que como ya se hybía mencionado es un aspecto crítico en el diseño de estos
convertidores í181.
Es importante distinguir las diferentes formas de ondas que pueden resultar del modo de
conducción discontinuo, a continuación se examinan estas formas de ondas y se presentan
las condiciones de operación que pueden alterarlas.
II
2-20
,
11
Ceprtulo 2
LOS CWVERTIDORES CDICD C W O CORRECTORES DEL FACTOR DE POTENCIb
Fig. 2.11 Formas de onda en MCD para las
,I
topologras "SEPIC" y "CUK" bajo
operaciones crlticas de operacibn.
11
El modo de conducción discon;tinuo se inicia cuando iDalcanza el valor de cero, el diodo
en este momento se apaga y el transistor continua bloqueado (figura 2 . 7 ~y 2.8~1,esto
ocurre en un punto de operación específico del ciclo de trabajo y de la resistencia de carga.
'I
11
Sin embargo es importante destacar, la confusión que puede llegar a originar la formas
de onda descritas en la figural 2.11, ya que éstas se obtienen bajo condiciones de
operaciones críticas ( no existe un nivel de corriente I).
1
11
Para describir este comportamiento
se consideran las corrientes promediadas de los
inductores L, y L, mostradas en la figura 2.1 2 sobre un periodo de conmutación
'I
I!
(2.57)
I
(2.58)
I
suponiendo una eficiencia de¡ 100%
.
II
dividiendo 2.57 v 2.58 entre 2.59 se tiene:
(2.60)
Este resultado es erróneo \a que muestra la ganancia de .CD en función de las
inductancias e independiente del ciclo de trabajo, por lo que la suposición de un nivel de
corriente cero en MCD para ambas topologías no es válido.
II
2-21
I
'
CapftUlo 2
LOS CONVERTIDORES COICD COnO CORRECTORES
DEL
FACTOR DE POTENCIA
Con el fin de obtener las formas de onda correctas para el MCD, se describirá
gradualmente la transición del MCC al MCD. Prácticamente la corriente en la c'arga puede
cambiar en un amplio rango, desde una carga mínima a una carga máxima para que la
operación del convertidor no sea afectada significativamente.
Fig 2.12 Transici6n al MCD por un incremento de la
resistencia de carga.
Suponemos que la resistencia de carga se incrementa, el valor de la corriente de salida
disminuye, y como una consecuencia, la corriente promedio en el inductor L, es reducida
continuamente de la forma de onda (a) a la forma de onda (b) mostrada en la figura 2.12.
Los niveles de corriente de CD (I, e I,) son reducidos al punto donde la corriente de salida
instantánea i, inicia y termina en un nivel de corriente cero.
'I
Esto puede corresponder normalmente al principio del MCD en otros convertidores. Sin
embargo en este instante la corriente en el diodo (i, t i,) no es cero, por lo tanto las
corrientes de entrada y salida en los inductores no van a discontinuo. Con un nuevo
decremento en los niveles de corriente de CD (por un incremento de la resistencia de
carga), la i, se vuelve negativa (para cierto rango en 'bn periodo de conmutación) como se
observa en la figura 2.13; aún hasta este punto, ambas corrientes en los inductores operan
en MCC, aunque la corriente de salida del inductor fluya en dirección contraria [191.
Sin embargo la corriente promediada I, (CD) entregada a la carga es todavía positiva (en
la dirección mostrada en la figura 2.6 para i,) preservando así la polaridad del voltaje de
salida de CD.
Después de que la corriente en ambos inductores (i, e ¡,I, han alcanzado el valor de cero
durante el intervalo DZT, en el mismo instante (ciclo de trabajo), permaneceran en éste nivel
(con intervalos iguales de decaímiento para ciclos db trabajo menores) durante una parte
del intervalo D3TS, y con un incremento adicional t en la resistencia de carga como se
observa en la figura 2.1 3b, dando como resultado tres mallas de trabajo ( 2 . 6 ~y) el MCD.
2-22
ii
Capitulo 2
I,
LOS CONVERTIDORES CüfcD COnO CORRECTORES DEL FACTOR DE POTENCIA
_t
t
Fig. 2.1 3 Formas de onda reales en MCD para la topol0glaS "SEPIC"
I/
y "CUK"
En la figura 2.14a se muestra la tercera malla de trabajo que resulta del MCD y se
observa la existencia de la corriente constante (CD)l I a través de los inductores, esta
corriente es la que existe en ambos inductores despues que el diodo D deja de conducir.
Cabe sebalar que a diferencia de cualquier otro caso, cuando se presenta el MCD por vez
primera, se cumple una condición inicial en la que la dorriente I será diferente de cero.
En la figura 2.14b y 2 . 1 4 ~podemos observar las formas de onda de voltaje y corriente
en los inductores respectivamente. .
Aplicando las corrientes promediadas I, e I, en la relación
de conversión M se tiene:
,
(2.61
en donde las corrientes I, e I, se definen de acuerdo 'a la figura 2.14b y c como:
(2.62)
(2.63)
2-23
Capftuto 2
LOS CGUVERTIDORES CD/CD CWO CORRECTORES DEL FACTOR LIE POTENCIA
la)
Fig. 2.14
Circuito y Formas de onda como resultado del MCO (a) Tercera malla de trabajo y Formas de onda en MCD
para las corrientes, (b) de entrada i,, y (c) de salida i?.
La corriente I es definida como sigue:
I =
d2 T, Vp I sin wt
I
2
ML,
I1
Para garantizar que I > O se deberá cumplir la siguiente11 condición.
2-24
(2.64)
I/
LOS CONVERTIDMIES CDICü CCüO CORRECTORES DEL FACTOR DE POTENCIA
Capítulo 2
4';
L2
I
(2.65)
la ecuacion 2.65 es la condición límite que la ecuaCi6n 2.52 es válida.
El rizo de la corriente en la figura 2.14b es:
'I
(2.66)
I1
usando la inductancia equivalente L
, y las ecuaciones 2.53, 2.67, se obtiene la relación
entre la corriente promediada y la corriente de rizo en tun periodo de conmutación.
-irjmr
-
24
It
(2.67)
Wl+ui
i
2.4.4 Ecuaciones de diseño para la etapa de potencia.
Para el cálculo del inductor L, para las topologías "SEPIC" y "CUK", se utiliza la ecuación
(2.67) y se considera como una constante c,, la cual es determinada por la siguiente
relación:
I/
'=
2L,
D ( 4 +Lj
(2.68)
''
11
que representa el porcentaje de rizo considerado en la corriente de entrada.
/I
despejando L, de esta ecuación se tiene:
(2.69)
h=
'
4
L,
-Lq
,I
(2.70)
I!
sustituyendo la ecuación anterior en la (2.69) se obtiene:
A
(2.71)
2-25
'I
'I
Cap(tuI0 2
L M MNVERTIOORES MlCü CCUO CORRECTORES DEL FACTOR DE POTENCIA
si observamos, el inductor de entrada L, es dependiente del porcentaje de rizo, del ciclo
de trabajo y la inductancia L.,
El capacitor C, se calcula de tal forma que los calmbios en el voltaje V,, sigan las
variaciones del voltaje de entrada vp. La frecuencia de resonancia fr debe ser mucho más
grande que la frecuencia de línea, para evitar oscilaciones en la corriente de entrada en
cada semiciclo; por lo que se recomienda que sea aproximadamente igual a una cuarta parte
de la frecuencia de conmutación. Sin embargo, si la frecuencia resonante es cercana a la
frecuencia de conmutación, las características del FP empeoran, debido a la distorsión que
causa en la corriente de entrada.
Este capacitor C, se cálcula considerando los circuitos resonantes que se forman de las
diferentes mallas de trabajo. Entonces C, es el valor promedio que se obtiene del cálculo
de los capacitores C,' y C," eri estos dos circuitos.
1
Ci
(a)
(b)
I!
Fig. 2.15 Tanque resonante serie (al L,C, (b) L,L,C,
Cuando el transistor se encuentra encendido (ver figura 2.7a), se obtiene un circuito
tanque L, y C,', mostrado en la figura 2.1 5a.
La frecuencia de resonancia para este circuito es:
o, =
despejando C,'
1
m
'1
(2.72)
I/
1
c; = 0 9 L2
(2.73)
En el momento que el transistor se apaga (ver figura 2.7b), se forma un circuito
resonante L,, L, y C," mostrado en la figura 2.1 6b, en; donde la frecuencia de resonancia
es:
o, =
1
/m
1.
2-26
(2.74)
Cepftulo 2
LOS CGUVERTIDORES Cola> C M O CORRECTMIES DEL FACTOR DE POTENCIA
Cl
Cl
(a)
(b)
11
Fig. 2.16 Tanques resonantes series
despejando C," se tiene:
c"
1 -
la) L,C,C, lb) L,C,
1
(C)
y IC)
L,L2C,C,
(2.75)
obteniendo el valor promedio
(2.76)
y manipulando algebraicamente esta expresión se tiene:
c, =
donde:
y la frecuencia resonante es igual a
24 4
+
200
r, (4
+
t
b
,
o, = 2xfr
fr
= fJ4.
(2.77)
(2.78)
If
El cálculo del inductor de entrada L, para el convertidor " CUI< " se obtiene de igual
manera que en el convertidor "SEPIC", sin embargo, entre ambas topología existe una
marcada diferencia que radica en la posición del inductor de salida L2 y el diodo D.
11
Observando las tres mallas de trabajo que resultan del MCD, podemos obtener el valor
del capacitor transferencia C, y del inductor de salida de los circuitos LC's que se forman
de las diferentes mallas de trabajo.
L,
Cuando el transistor se encuentra apagado en el periodo D2T,, el capacitor C, se carga
con la corriente i, del inductor de entrada, debido a esto, este capacitor puede ser obtenido
como una función de L,; como resultado se tiene el circuito de la figura 2.16b y la
frecuencia resonante para este circuito es:
L M CONVERTIDORES C D K D CCUO CORRECTORES DEL FACTOR DE POTENCIA
Cepftuio 2
o. =
1
-
(2.79)
&G
despejando C, y sustiyendo la ecuación (2.78) se tiene:
a
(2.80)
t
11
I
Con el fin de obtener una ecuación que defina al induFtor de salida L, en función de los
capacitores C,, C, (capacitor de salida), y del inductor de entrada L,, es necesario analizar
las mallas de trabajo que involucren esta condición, se observa la existencia de dos mallas
que cumplen con éste propósito; por lo que L, será el promedio de L,' y de L,".
En el intervalo DT, el transistor se encuentra encendido y se forma el circuito de la figura
2.1 6a, la frecuencia resonante esta dada por la siguiente ecuación:
(2.81)
despejando L,'
de la ecuación anterior se tiene:
c =Cl
+
c
2
2
(2.82)
W 2 %
En el intervalo D3T,, tanto el transistor como el diodo se encuentran bloqueados,
presentándose el circuito de la figura 2 . 1 6 ~y de manbra similar se tiene la frecuencia
resonante:
il
(2.83)
o. =
y se despeja
L," de la ecuación anterior.
(2.84)
obteniendo el valor promedio
(2.85)
2-28
~
.-
-
.
.
. ..
.
..
. .-
. . .... _
..
LOS CONVERTIDORES
Capitulo 2
b/W
--.
-
Collo CORRECTORES DEL FACTOR DE POTENCIA
11
sustituyendo las ecuaciones (2.82)
y (2.84)
en (2.85)
y arreglando términos se tiene:
'1
2c, + 2c2- o'ac,c*
L2=
203,c2
(2.86)
1
Para el cálculo del capacitor de salida C, = C
,, se utilizó la ecuación (2.23)
descrita en
la sección 2.4,la cual depende principalmente del nivel del voltaje de rizo de DC de salida,
y de la potencia así como de la frecuencia de línea.
2.4.5 Esfuerzos en los dispositivos semiconductores
AI operar los convertidores antes descritos en modo discontinuo, se tienen los problemas
de altos valores de los esfuerzos eléctricos en sus dispositivos semiconductores i201.Por
IO tanto es conveniente cáicuiar 10s valores máximos be corriente y voltaje a 10s cuales
estarán sometidos estos dispositivos, con el fin de Ipoder dirnensionarlos y elegir el
dispositivo adecuado [201.
De esta manera, en la tabla 2.2 se presenta de manera resumida las características más
sobresalientes de las tres topologías a estudiar. Tal como se había comentado, se observa
los mayores esfuerzos es las topologías "SEPIC " y " CUK " en MCD (a diferencia de la
topología elevadora), al respecto la corriente máxima que circulará por el transistor es
aproximadamente igual a la que circula por el diodo D. Por otro lado, el voltaje máximo que
soporta el transistor también es similar, al que maneja el diodo D.
I
Características
BOOST
I
CUK, SEPIC
Control
comDieio
I
simole
1
Transistor
Esfuerzos en
componentes
Diodo
Aspectos
Críticos
componentes
reactivos
(LC)
Voltaje de
salida
'VP
cualquiera
Tabla 2.2 Caracterlsticas más relevantes de las topologías a analizar.
2-29
o
LOS CONVERTIDORES mien
Capitulo 2
m o
MH~RECTORES DEL FACTOR DE POTENCIA
2.6 Evaluación preliminar de las topologías "elevadora" en MCC, "SEPIC" y "'CUK" en
MCD.
Se ha descrito,en el capítulo anterior, la propuesta de un análisis comparativo téorico práctico entre la topologfa elevadora (MCC), y las topologías "SEPIC" y "CUK" (MCD). Con
la finalidad de llevar a cabo este análisis, en su evaluación previa, se analizan los resultados
que se obtuvieron de la elaboración de un prototipo experimental de la topología elevadora
(cuyas especificaciones están descritas en la sección 2.3) y se han utilizado resultados de
prototipos experimentales de las topologías "SEPIC" y "CUK", cuyas especificaciones son:
v,, = 120 v, f 10%
V
,,
240 V
,P
50 Watts
F, = 100 KHz
I(=
,r
I
Los objetivos principales de esta primera evaluación son:
- Presentar la evolución del comportamiento de las topologías elevadora en MCC, "SEPIC"
y "CUK" en MCD, en términos del FP, DAT, eficiencia, y volumen.
-
En base a los resultados obtenidos y estudiados, justificar el interés que surge por
realizar el análisis comparativo teórico - práctico extrapolando la potencia a más de 50
watts.
- Justificar la realización de programas que sustituyen la implementación de prototipos
experimentales.
P O
O
(watts)
Fig 2.17 Comparacidn práctica del factor de potencia entre las topologias
analizadas.
1
!
2-30
LOS CONVERTIDORES CDICD C W O CMIRECTORES DEL FACTOR DE POTENCIA
Cepftulo 2
I
En la figura 2.17 se muestra de manera comparativ,a el FP entre las topologlas elevadora,
"SEPIC" y "CUK". Estas topologías presentan el peoricaso a carga baja, pero a medida que
esta carga se incrementa se obtienen las mejores condiciones de operación. Como se
observa el mejor comportamiento la describe la topología elevadora por presentar dos lazos
de control.
Por otro lado los resultados de las topologías en MCD son aceptables, si se considera que
utilizando un sencillo control seguidor de tensión sb obtienen factores de potencia por
encima del 85% para cargas mayores a 20 watts.
La distorsión armónica total se muestra en la figura 2.18 para distintas condiciones de
carga; de manera similar al FP, las mejores condiciones se observan a máxima carga de
salida. Cabe señalar que para estas gráficas se han considerado 16 armónicos.
I
I/
25
......... .:.
r
Y
I-
U
P
5
1 ;
: II
:
.....................................
I
o
20
10
SO
40
50
I
€a
Po (watts)
Fie. 2.18 Comparacibn práctica en términos de la DAT.
1
11
Las eficiencia obtenidas en los prototipos se muestian en la figura 2.19, se observa que
el comportamiento de la eficiencia se incrementa a medida que aumenta la potencia de
salida. Esto se debe a quc las pérdidas de conmutación (las cuales se mantienen
constantes), son más significativas en bajos niveles de potencias que las pérdidas de
conducción (varían con la potencia).
I/
'I
En la figura 2.20 se evalúan estas topologías considerando el volumen normalizado con
respecto al volumen del convertidor elevador, el cual nos representa todos los elementos
de almacenamiento y transferencia de energía. A pesar de que los valores de los inductores
en las topologías "SEPIC" y "CUK" en MCD son menores que en el convertidor elevador en
MCC el volumen total es más alto debido a que las phmeras topologías poseen un mayor
I1
número de elementos reactivos. '1
2-3 1
I/
Capitulo 2
LOS CGUVERTIDORES u)Iu) CCUO CORRECTORES DEL FACTOR DE POTENCIA
o
IO
YI
Po (watts)
"O
40
50
1:
Fig. 2.19 Comparh5n práctica en t6rminod de eficiencia.
5
IO
20
15
25
30
35
40
15
50
55
Po (watts)
Fig. 2.20' Volumen relativo vs potencia
Con los resultados previos obtenidos, se puede demostrar que las topologías en MCD a
pesar de los inconvenientes que presehtan (altos esfuerzob), ofrecen resultados aceptables.
Aunado a esto, la simplicidad en el circuito de control
un punto importante a tomar en
cuenta.
I
/I
Si observamos una vez más estas gráficas, se tiene que a medida que la potencia se
incrementa pareciera que las topoiogías en MCD mejoran'su comportamiento con respecto
a la topología elevadora.
2-32
~
-~~.
~
~.
~
~
~
-. .
~
..
.
. . ..___
#I
Csp(tul0 2
I!
I1
10s MIVERTIDORES COK0 C
M CW(REC1ORES DEL FACTOR DE POTENCIA
I/
Por todo lo anterior, se tornó interesante extrapolar en potencia a este análisis más allá
de 50 watts. Es evidente que existe una limitante enlpotencia y se debe a los esfuerzos en
corriente que se presentan en los,dispositivossemiconductores, por tal motivo este análisis
I1
es realizado Únicamente hasta io's 300 watts.
'I
I/
Para llevar a cabo este análisis, se debe considerar la realización de varios prototipos
experimentales para diferentes potencias y topologías, si se estima realizar diseños óptimos
para cada una de las potencias. Para este fin esi,necesario considerar varios puntos
I)
importantes:
I
I1
En estas topologías existe un condensador C
,, que se encuentra en paralelo a la carga
y tiene el importante objetivo de mantener el' voltaje de salida del bus de CD
relativamente constante, por lo tanto es imprescidible que el valor del capacitor sea
calculado para las diferentes pbtencias de salida (50.100.1 50,200,250, y 300 watts)
que se implementarán en los prototipos experimentales.
4
Un aspecto importante a considerar en el cálculo de los inductores es el rizado de
corriente que éstos presentan viestán directamente relacionados con la potencia, por lo
que es necesario diseñar los inductores para cada una de las potencias. Como
consecuencia se debe considerar las dimensiones de los núcleos. De manera similar el
capacitor de transferencia de ,energía C, debe ser evaluado para cada una de las
potencias en las topologías en MCD.
I/
I'
De esta manera los prototipos experimentales a implementar serían numerosos (1 8
prototipos) si se toman en cuentan todos los puntos anteriores.
1
I/
Por otro lado, en las topologías "SEPIC" y "CUK" en MCD, el ciclo de trabajo permanece
constante sobre todo un ciclo de línea, resultando' relativamente sencillo simular la
evolución del comportamiento de estas topologías en,,términos de FP, DAT, y eficiencia
mediante rutinas de programación' (no requiriendo cerrar el lazo de retroalimentación),
utilizando el paquete matemático Matlab (estos programasserán descritos en el capítulo 3).
De esta forma se lograría simplificar el número de prototipos a implementar, considerando
únicamente a la topología elevadora de 50 hasta 300 watts.
2-33
I/
-
,I
11
I/
,I
capítulo 3
EVALUACION DE LAS TOPOLOGIAS
"SEPIC" Y "CUK" EN LA CFP
11
I/
3.1 Planteamiento general de los programas.
I/
3.1.1 Análisis matemático.
3.1.2 Análisis de la DAT y del FF.
3.1.3 Análisis de eficiencia.
1
I1
//
3.2 Resultados de simulación y validación de programas.
I1
I/
I/
INTRODUCCION
CAPITULO3
1
I1
I)
I/
En este capítulo se plantea la evaluación de las topologías "CUK" y "SEPIC" trabajando
como correctores del FP en MCD, tomando como base un análisis matemático y el
desarrollo de programas (con el" paquete matemático MATLAB) que describan el
comportamiento del contenido armónico, factor de potencia, y eficiencia de las topologías
antes mencionadas.
1
I/
Se describe el planteamiento y desarrollo de los prbgramas que incluyen de manera
resumida:
I1
It
Las especificaciones generales para el diseño de la etapa de potencia (considerando el
análisis teórico realizado en el capítulo 2).
,I
I
El análisis matemático para el c o y portamiento del contenido armónico (tomando como
base la expansión de las series de Fourier) y del fact& de potencia.
El análisis de la eficiencia considerando las pérdidas de encendido y conmutación en el
diodo y transistor, las pérdidas en, el cobre y las pérdidas en el puente rectificador.
I1
Diagramas de flujo para ambos programas.
/I
I/
Como parte final a este capítulo se presenta la comparaci6n entre los resultados
experimentales y simulados (10-50 Watts), con el fin de validar los resultados teóricos
obtenidos y posteriormente llevar el análisis comparativo hasta los 300 watts.
/I
1
3.1 Planteamiento general de los programas.
I
Para plantear el programa que describe el comportamiento del contenido armónico, FP,
y eficiencia en las topologías "CUK" "SEPIC" en MCD, se tom6 como base la forma de
onda de corriente a la entrada que presentan las topologías antes mencionadas, la cual es
I)
I1
mostrada en la figura 3.1.
y
Debido a la conformación compleja que presenta esta forma de onda, no era posible
evaluarla con una sola función. Por lo panto se evaluó en tres intervalos representados por
los diferentes tiempos de operación qye nos representa el MCD.
I¡
I¡
Ii
3- 1
I/
.
.
. . - --
.~~~
. .. . ...-
-
CBpltULO 3
EVALUACIOW
Fig. 3.1
..
il
. . .. .
.
~
EN LA CFP
DE LAS TOPOLOGIAS "SEPIC" Y "CUY"
Formaslde onda de la corriente en la entrada de las
topologlas "SEPIC" y "CUK" en MCD.
3.1 .I Análisis Matemático
/I
I1
!
Las funciones que rigen los diferentes intervalos para un periodo de conmutación son
descritos a continuación:
- El primer intervalo representado @r el tiempo t, (el transistor se encuentra encendido y
el diodo apagado) es descrito por el siguiente rando de tiempos t4 < t
representado por la función:
1)
//
f ( t ) , = " kI - ( t - Q
<
t,
y es
(3.1)
5-4
- El segundo intervalo representado por el tiempo t,/(momento en el cual el diodo se
polariza en directa y el transistoritse bloquea) es descrito por el rango de tiempos t,
t < t, y por la función:
f ( f ) * = I M ( 1+-- 5
t7-5
-
t ,
t7-5
<
(3.2)
11
Finalmente el tercer intervalo esldefinido por el tiempo t, (el transistor y el diodo se
encuentran apagados) y se describe por los siguientes tiempos t7 < t < te, además se
representa por la siguiente función:
(3.3)
En donde las corrientes I e I, = I '1 fueron definidas en el capítulo 2 y representadas por
px
4
las ecuaciones (2.64)
y (2.66).
De esta manera, se representa la forma de onda de corriente
a la entrada de las topologías rnencidnadas por medio de'las tres funciones antes descritas.
3-2
I
3.1.2 Análisis de la DAT y del 5P
I/
Para describir el comportamiento del contenido armónico [211 de la corriente en la
entrada se considera la siguiente e'cuación:
/
11
DAT =
1
11
en donde el valor rms total de la corriente es:
(3.4)
I
¡I
(3.5)
(n',)I
I,
II
es el valor de la corriente rms del enésimo armónico y es igual a:
(3.6)
El valor pico de los armónicos pueden ser calculado'c usando la series de Fourier [221
representada por:
11
f(t
=
a* + 4coso0t + I+oos20,t
2
+
... +b,lireno,t
11
I/
1
/I
+
bsen200t +
...
(3.7)
Las integrales requeridas para calcular los coeficientes de Fourier son definidas por las
siguientes ecuaciones:
(3.8)
(3.9)
(3.10)
.
I1
Capftulo
3
il
EVALUACION
I1
DE
LAS TWOLOCIAS
"SEPIC" Y "CUY" EN LA
CFP
I/
Utilizando las funciones descritas anteriormente y las ecuaciones (3.7). (3.8) y (3.91 se
calculan los coeficientes de Fouriek para el caso que nos ocupa de la siguiente manera:
~ ( n ) ='
qn)'
U
4
/(
f (t Jl+f( t l3 )cosnotdt+/( f ( t l2+f ( t l3 )cosnotdt+/f ( t )3cosnotdt(3.11 I
b
1
4
II
4
=
11
I1
6
I
11
/( f ( t l1+f ( t l3 )sinnordt+/( f (t I2+f (t
6
I/
b
4
I/
I
b
)sinnotd+lf ( t ),sinnotdt (3.12)
$3
11
1
(3.14)
(3.16)
El factor de distorsión y el factor de potencia son evaluados utilizando las siguientes
ecuaciones:
I1
Il
(3.17)
'1 Fp
II
donde la P,
=
pent
'm
vm
I/
(3.18)
t
es la potencia promedio de entrada definida de la siguiente manera:
i1
penf
;( V p I Si"
I1
11
wf
I
) (im,)
N
(3.19)
Cepltulo 3
I!
I/
EVALUACIO~ DE LAS TOWLOGIAS
*SEPIC"
v
WJK"
EN LA CFP
descrita por la 'ecuación (2.52)
y la corriente promedio im,es defini'da en el capítulo 2
En la figura 3.2a se muestra el diagrama de flujo para el programa que nos describe el
comportamiento de la DAT y del FP!I Además se presenta el algoritmo del programa que se
llevó a cabo; el cual se encuentra! constituido por varias secciones, y se describen a
continuación:
il
Diseño de la etapa de potencia. I¡
En esta seccidn se proporciona las especificaciones generales con la que contara el
diseño (datos de entrada). por ejemplo: frecuencia de conmutación, voltaje y potencia
de salida, etc; por medio de los chales se calcularan los elementos de almacenamiento
y transferencia de energía de la etapa de potencia (Ll,'Lz,C.,,C2), tomando como base las
ecuaciones (2.701, (2.71),(2.77),'12.80),(2.86) definidas y descritas en el capítulo 2.
1
11
Se inicializan los tiempos en un periodo de conmutación (tal como se muestra en la figura
3.2a y b), así como el número de armónicos representado por la variable n.
Se calculan las integrales para el Periodo de conmut~cióncorrespondiente.
Existen incrementos en el tiempo en periodos de conmutación, con la finalidad de evaluar
los coeficientes de Fourier para unI! medio ciclo de línea (figura 3 . 2 ~ ) .
!&
Posteriormente se calculan las corrientes I,,&)
número del enésimo armónico.
y se incrementa al siguiente valor el
Finalmente se calculan la DAT y el FP.empleando las ecuaciones antes descritas.
Cabe señalar que este programa se evalua para medio ciclo de línea. Debido a las
características de operación (descrita en el capítulo 2) que presentan estas topologías en
MCD permite tener un menor grado ,be complejidad en el análisis, ya que no se requiere
cerrar el lazo de retroalimentación y todo su tratamiento posterior, el listado del programa
puede ser encontrado en la referencia 1301.
Análisis de la eficiencia.
li
t
1
I1
Para este análisis se consideran las pérdidas en conmutación y de conducción en el
MOSFET y del diodo, para este Último,se calculan las pérdidas de recuperación inversa, así
como las pérdidas en el cobre (para alpbas bobinas) y en el puente rectificador; las cuales
se analizarán en el siguiente apartado.
1
3-5
Capítulo 3
EVALUACION DE
LAS TOPOLOGIAS " SEPIC" Y
"CUY" EN LA CFP
Diseño de
suma = O
t7
ts
t6
--
tl
tl
ta
+
t2
- ,,*
Evaiuacl6n de integraiar
ainY
fit) c o a nwt dt
(b)
il
Cálculo de coeficientes
ain) = aín) +
bh)
bin)
bo'
+
c
an un periodo de conm.
I suma
Fig. 3.2
= suma
(a)
liinea
+ irms (n)l
I¡
.
.
ij
Estructura general del programa de simulacidn la) Diagrama de fiujo (b) Forma de onda de la
corriente en la entrada IC)Corriente en la entrada en un medio ciclo de Ilnea.
EVALUACION DE LAS TOPOLOCIAS " SEPIC" V ' T ü K " EN LA CFP
Capitulo 3
Las pérdidas en conmutacidn en e l diodo I251 se describe por la ecuación:
(3.21)
donde:
V, = voltaje máximo en el diodo
f, = frecuencia de conmutación
I, = corriente en el diodo
,I = corriente pico
t, = tiempo de subida (rise)
tdf = tiempo de bajada (fall)
Pérdidas de conduccidn
Las pérdidas de conducción en el MOSFET [25,261 es descrita por la siguiente ecuación:
P,'=
lm2 Rds
(3.22)
donde:
' ,1
es la corriente rms en el MOSFET y es representada por:
(3.23)
y R,, es la resistencia drenaje - fuente propia del MOSFET (esta ecuación se desarrolla en
el apéndice B sección 8.3).
Laspérdidas de conducción en eldiodo son representadas por la siguiente ecuación I271:
(3.24)
P,D = V,loProm
donde:
V, = caída de voltaje en conducción.
Idprom
= corriente promedio a través del diodo.
Además, también se consideraronlas pérdidas de recuperación inversa en el diodo y las
pérdidas en el puente rectificador [2171.
3-8
-
__I).
..
__
.
Capitulo 3
!!
.
.
.. ~.
..
.
.
EVALUAClMl DE LAS TOPOLOGIAS " SEPIC" Y W J K " EN LA CFP
(3.25)
(3.26)
donde:
t,
= tiempo de recuperación inversa
Para cálcular las pérdidas en el cobre en las bobinas L, y L, se emplea la siguiente
ecuación [201:
I(
1
Pd1.U
=
urn2
+
(3.27)
1-9
donde la corriente lsrmz
es descrita por la ecuación 3.20 y la corriente "rms" a través del
diodo es:
(3.28)
y la resistencia CD del inductor R, es:
np MLT
-
R, =
(3.29)
1
donde:
n = número de vueltas del alambre
p = resistividad del cobre
A, = área del cobre en cm2
MLT = longitud de la media vuelta (Mean Length turn)
(3.30)
d, = diámetro interior
do, = diámetro exterior
Las pérdidas totales son:
Pmt=
P,M + P,D + P,M
+ P,D
+
Pw
+
P,D
+
Pd,
+
Pu
(3.311
y finalmente la eficiencia es obtenida por la siguiente ecuación :
I
Eficiencia ("h)=
!I
(Po
3-9
+
PmJ
xloo
!I
(3.32)
-. .
.. ..
.
CBpffUlo 3
.
. .... .
I1
I
-
EVALUACION DE LAS TOPOLMilAS "SEPIC"
I
Y " N K " EN LA CFP
- Diseño de la etapa de potencia. En este apartado se calculan los elementos de
almacenamiento y transferencia' de energía para la etapa de potencia (L,,L2,C,,C2),
tomando como base las ecuaciones (2.701, (2.711, (2.77). (2.80). (2.86) definidas y
descritas en el capítulo 2.
- Se establecen las condiciones iniciales, es decir, el ciclo de trabajo debe ser el mínimo
(R, máxima) para iniciar las rutinas de programación (en la figura 3.4 se muestra con la
línea punteada la secuencia que llevará estas rutinas) con incrementos de potencia de 5
hasta 50 watts. Para el caso cuando el diseño de la etapa de potencia se realiza para
cada potencia, las rutinas de programación siguen la secuencia que describe la línea
externa de la figura 3.4.
-
I
/I
1;
Se calculan las peraidas antes mencionadas y posteriormente son calculadas las pérdidas
totales considerando las ecuaciones antes descritas.
- Posteriormente se calcula la eficiencia considerando un medio ciclo de línea.
3.2 Resultados de simulación y vakdación de programas.
11
En esta sección se muestran los resultados obtenidos de los programas descritos
anteriormente, los cuales se validan Lon resultados obtehidos de prototipos experimentales
hasta 50 watts.
1
11
II
En la figura 3.5 se muestra los resultados téoricos - prácticos en forma comparativa de
las topologías "CUK" y "SEPIC". En esta figura se observa el comportamiento similar que
presentan los resultados teórico obtenidos de las rutinas de programación y los resultados
prácticos.
Podemos observar que en términos de FP y de la DAT en ambas topologías los resultados
teóricos son aceptables (el porcentaje de error general es del 5%), si se considera que el
objetivo de estos programas era valorar la evolución~delcomportamiento que 'presentan
estas topologías.
I
I/
1
Por otro lado, se muestra en esta figura las gráficas que nos describe el comportamiento
de la eficiencia. Estos resultados teóricos poseen un porcentaje de error de un valor máximo
del 9% con respecto a los resultados prácticos, si se considera que en el programa no es
fácil simular el efecto de los problemas propios que existen en los prototipos experimentales
tales como: problemas de Layout, elementos parásitos, problemas de ruido, etc.
Cepftulo 3
EVALUACIONi DE LAS TOPOLOClAS "SEPIC" Y "CUY" EN LA CFP
I
I1
I1
..................
O
O
20
Po (w)
2o Po '(W)
(4
40
40
60
O
1
Fig. 3.5 Comparación de resultados téoricos
1
20
O
40
P o (w)
2o Po (w)
I)
40
(b)
/I
- prácticos para (al Topologla
60
"CUK", y (bl Topologla "SEPIC"
Para ratificar la validez de este programa se implement6 un prototipo experimental a 150
watts para la topología "CUK". Las especificaciones son las siguientes:
fs = 100 KHz, V, = 240, V, = 1,20 V,
y=,P
150 watts
Cabe mencionar que los valores d e los elementos de la etapa de potencia fueron
calculados utilizando los programas realizados, y son los que se presentan acontinuaci6n:
L, = 316pH,L,
I1
I/
= 164pH,C, = 1 3 7 n F y C , = 2 3 0 p F
I'
3-12
i/
Capitulo 3
EVALUACIW, DE LAS TDPOLOGIAS "SEPIC" Y "CUY" E N
LA CFP
En la tabla 3.1 se muestran de manera comparativa los resultados obtenidos del prototipo
experimental y de los programas (las formas de ondas obtenidas son mostradas en el
I)
I/
capítulo 4)
.
TOPOLOGIA
I
CUK
POTENCIA 150 W
TEORICO
FP (%I
95.10
EFICIENCIA
1%) I
81.71
7
PRACTICO
~
--
94.58
1'
78.89
Tabla 3.1 Comparación de resultados teóricos - prácticos de la topologra " CUK "
I/.
.
11
En esta tabla se observa la aproximación que existe'n entre los resultados teóricos y
prácticos. Con esta importante valid,ación, se procede a extender en el siguiente capítulo
el análisis comparativo hasta los 3OO/watts, esperando que los resultados obtenidos de las
rutinas de programación para potencia mayores a 50 watts (analizados en el capítulo 4)
II
serán del todo confiables.
I
.
.
I
I1
'I
I!
'!
RESULTADOS DEL ANAUlSlS COMPARATIVO DE LAS TOPOLOGIAS
ESTUDIAS COMO CORRECTORAS DEL FP
I1
4.1 Resultados experimentales.
1
4.2 Resultados del análisis comparativo teórico
'I.
t
I/
- práctico.
11
4.3 Perspectivas ante modificaciones en la normalización.
11
I1
CAPITULO 4
RESULTADOS DEL ANALISIS COMPARATIVO DE LAS TOPOLOGIAS
ESTUDIADAS COMO CORRECTORAS DEL FP
INTRODUCCION
Se ha descrito y validado en el capítulo anterior, programas que nos definen la evolución
del comportamiento del FP, DAT, y eficiencia para las topologías "SEPIC" y "CUK".
Utilizando los datos que se obtienen de estos programas, así como los resultados que se
obtuvieron de la implementación de prototipos experimentales para la topología elevadora,
además de la elaboración de un prototipo experimental para la topología "CUK" a 150
watts; en este capítulo se presenta un análisis comparativo téorico-práctico entre las
topologías estudiadas para potencias entre los 50 a 300 watts.
En la figura 4.1 se muestra un diagrama a bloques que describe de manera resumida el
desarrollo global del trabajo de tesis, y se especifica (por letras negrillas) la sección que se
abordará en este capítulo.
.-_I
I
.-
--
Fig 4.1 Diagrama a bloques del desarrollo del trabajo de tesis.
Cepftulo L
RESULTADOS DEL A N A L I S I S WüPARATlVO DE LAS TOPOLOGIAS ESTUDIADAS
En el siguiente apartado se exponen los resultados experimentales de la topología
elevadora de 50-300 watts, mostrando formas de ondas, una serie de gráficas en función
del FP, DAT, eficiencia y potencia. De manera similar se muestra los resultados prácticos
para las topologías "SEPIC" y "CUK". Las caracterfsticas generales para la elaboración de
estos prototipos son dadas a continuación:
v,,
= 120, ,v
V, = 240 Vco
f,
= 100KHz.
Po, = 50, 100, 200, y 300 watts para la topología elevadora.
Po, = 5 0 watts, para la topología "SEPIC", 5 0 y 1 5 0 watts para la topología
"CUK"
\
4.1 Resultados experimentales
En las figuras 4.2a.b y c se muestran las formas de onda de voltaje y corriente de
entrada del convertidor elevador en MCC y de los convertidores "SEPIC" y "CUK" en MCD
a 50 watts respectivamente.
Fig 4.2
Formas de onda de la corriente y voltaje en la entrada para las topologlas (a) "BOOST" (b) "SEPIC" y (c) "CUK".
Se observa que en estos convertidores la corriente se encuentra en fase con el voltaje
de entrada. Sin embargo en las topologías "SEPIC" y "CUK" se puede notar la existencia
de un mayor rizado en la corriente de entrada, el cual como se puede observar es de alta
frecuencia (100 KHz).
Tomando en cuenta las limitaciones de ancho de banda del instrumental de medición
disponible i40KHzi. se colocó un filtro pasa baja a la entrada con el objeto de limitar hasta
los mismos 10 primeros armónicos que evalua el programa (en este caso la limitación es
por el tiempo de simulacióni para hacer más valida la comparación teórica - práctica que
se presenta en este capítulo y evaluar la funcionabilidad del programa.
4-2
Capitulo L
RESULTADOS DEL A N A L I S I S COPIPARATIVO DE LAS TOPOLOGIAS E S T W I A D A S
De cualquier manera es importante resaltar que la presencia de este filtro es si bien
necesario para 'eliminar los armónicos de alta frecuencia, el hecho de que la etapa
correctora atenúe los armónicos a baja frecuencia, permite que este filtro sea de tamaño
reducido.
En la figura 4.3 se muestran las formas de ondas de corriente y voltaje a la entrada para
las topologías "SEPIC" y "CUK" incluyendo el capacitor (del filtro pasa baja) de valor igual
a 1 flF 250V y la frecuencia de corte es de 5.46KHz. El FP para la topología "CUK" es del
92.10% y la DAT 8.3% y para la topología "SEPIC" es de 91.03% y la DAT de 9.98%
(estos datos fueron evaluados al 16"""armónico).
lb)
la)
Fig. 4.3
Formas de onda de voltaje y corriente en la entrada para las topologías (a) 'CUK" (b) "SEPIC'.
La tabla 4.1 especifica los valores de la etapa de potencia para la topología elevadora
(presentada anteriormente como la tabla 2.1 en el capítulo 2). Considerando los valores de
esta tabla, se implementaron prototipos experimentales para las diferentes potencias.
TOPOLOGIA " BOOST "
Potencia
Inductor (L)
50 watts
1.2 mH
1O0 watts
Capacitor C,
I
Capacitor C,
2.7 nF
76.75 PF
602 PH
5.4 nF
153.50 PF
200 watts
301 f l
10.8 nF
307.1 1 PF
300 watts
200 f l
16.2 nF
460.51 PT
,
En la figura 4.4 se muestran las formas de onda de voltaje y corriente en la entrada de
la topología elevadora para las diferentes potencias, los valores de FP, DAT, y eficiencia son
mostrados en el siguiente apartado presentados por medio de una serie de gráficas.
4-3
Capitulo
c
RESULTADOS DEL A N A L I S I S COMPARATIVO DE LAS TOPOLMilAS E S T M I A D A S
(a 1
Fig. 4.4
lbl
(GI
*
Formas de onda de voltaje y corriente en la entrada para la topologla elevadora (a) 1O0 watts 12Aldiv). (b) 200
watts (2A/div) y IC) 300 watts (5A/div).
I
TOPOLOGIA " CUK "
474.21
246.16
316.14
164.11
237.11
123.08
189.69
98.46
158.07
82.05
=-I-=-
L,
TOPOLOGIA " SEPIC
bHI
I
"
L, b H i
C,.(nF)
C, b F I
669.84
49.21
55.26
47.23
46.05
848.43
85.46
92.10
474.21
335.67
88.21
110.52
136.20
138.15
316.14
223.28
132.01
165.78
170.93
184.20
237.11
169.46
176.42
221.04
189.69
133.97
220.12
276.31
158.07
111.64
263.35
331.57
Tabla 4.2 Valores calculados para los elementos de la etapa de potencia para las topologlas "SEPIC" y "CUK".
En la tabla 4.2 se muestran los valores de la etapa de potencia para las topologías "CUK"
y "SEPIC";cabe señalar que estos valores han sido obtenidos empleando el programa
elaborado. La figura 4.5 muestra las formas de onda de corriente y voltaje de entrada para
las topologías elevadora y "CUK" a 150 watts. En la tabla 4.1 y 4.2 se exponen los valores
de los elementos de la etapa de potencia que se utilizaron para la implementación de estos
prototipos experimentales.
En la figura 4.6a y b se muestra, respectivamente, la corriente de entrada y de salida
para 4 periodos de conmutación en el pico máximo del voltaje de entrada para la topología
"CUK" implementada. En esta figura se puede apreciar el modo discontinuo de la corriente.
Para asegurar el modo discontinuo en todo el ciclo de línea, el ciclo de trabajo máximo es
del 58%. Además se aprecia un rizado en la corriente de entrada de 0.55A y en la
corriente de salida de I.
12A (del valor de la corriente pico), IÓs cuales se aproximan al 20%
considerado en el diseño de la etapa de potencia, para la implementación del prototipo
experimental.
4-4
Cepltulo 4
Fig. 4.5
RESULTADOS DEL A N A L I S I S CCUPARATIVO DE LAS TOPOLOCIAS ESTUDIADAS
(al
(bl
Formas de onda de voltaje y corriente en la entrada de los prototipos a 150 watts para las topologras (a)
"BOOST" (2Aldiv) y (b) "CUK" (ZA/div).
Se incluyó un capacitor de 0.470pF para filtrar las componentes a más alta frecuencia y
la frecuencia de corte es de 13.05 KHz, para el caso de la topologia "CUK". El FP para la
topología elevadora es del 96.72% y la DAT es 4.21 YOy para la topología "CUK" el FP es
de 94.58% y la DAT es 6.67%.
Fig. 4.6
(a)
(b)
Formas de onda de corriente en la bobina de entrada para la topologra "CUK" a 150 Watts, la) corriente en el
inductor de entrada y (b) corriente en el inductor de salida.
4.2 Resultados del Análisis Comparativo teórico
- práctico.
En este apartado se presentan los resultados téoricos - prácticos, los cuales han sido
interpretados por una serie de gráficas de manera comparativa entre las diferentes
topologías que han sido estudiadas.
Las figuras 4.7 y 4.8 muestran los resultados de manera comparativa entre las topologías
a estudiar en términos de FP vs PO y DAT vs PO respectivamente. De estos resultados
podemos observar que la topología elevadora sigue presentando un mejor comportamiento.
Sin embargo las topologías en MCD describen comportamientos aceptables icon respecto
a los parámetros antes mencionados) comparadas con la topología elevadora en MCC.
4-5
Cepltulo 4
RESULTADOS DEL A N A L I S I S COMPARATIVO DE LAS TOPOLOGIAS ESTUDIADAS
88..
..................................................
@..
. . . ..: ...... :.. .....:...... ;.....
.: .... ..:. ......
De estas gráficas podemos notar que ha medida que la potencia se incrementa, el FP
al igual que la DAT mejoran considerablemente y esto es debido a que el modo discontinuo
en las topologías "SEPIC" y "CUK" no implica eliminar la corriente que circula por una de
las bobinas, sino, la anulación de la suma de la corriente por ambas bobinas. De esta
manera, la corriente I (definida y descrita en el capítulo 2 y por la ecuación 2.64) que
depende directamente de las corrientes de los inductores de entrada y salida, además del
parámetro de conducción K;, se incrementa conforme aumenta la potencia, mientras que
la corriente de rizo se encuentra únicamente en función directa de la corriente y del voltaje
de entrada así como del to,, por lo que el aumento de esta corriente no será muy
significativa con los incrementos de potencias, lográndose de esta manera conseguir un
bajo valor del rizado de la frecuencia de conmutación (téoricamente).
,,..........................................
SEP1:C
,
4-6
i.......
Capitulo 4
RESULTADOS DEL ANALISIS
CCUPARATIVO
DE LAS TOPOLM~IAS
EST~DIAD~
De esta forma, se obtiene un FP = 98.53% y una DAT = 3.61 % para la topología
"CUK" a 300 watts y para la topología "SEPIC" un FP = 97.64% y una DAT = 4.42%.
I
o
CUK'
Y
SEPlO
z
-
o
0
.......
Y
Y
Lu)
75
o
50
Fig. 4.9
Irn
zoo
IYI
PO ( w a t t * )
254
Xa
Evaluación comparativa de las topologías estudiadas
en términos de eficiencia.
Para potencias mayores de 3 0 0 Watts estas topologías dejan de ser atractivas debido
a las altas pérdidas que se presentan en los dispositivos semiconductores. Como se aprecia
en la figura 4.9, la eficiencia en la topología elevadora es considerablemente mayor con
respecto a las topologías en MCD a medida que aumenta la potencia. Aunado a este
problema, el uso de más elementos reactivos es otro punto que hay que tomar en cuenta,
ya que ocasiona un incremento en el volumen relativo como puede observarse en la figura
4.10, se ve que a la potencia de 150 watts alcanza el mayor volumen siendo este muy
próximo a 0.8 veces más grande que la topología elevadora si se considera a ésta como un
factor unitario.
2.2-
0.6
..............................
o
yl
tm
1%
I
......L ..............
2m
150
ya
1%
P O IW.tt.)
Fig. 4.1 O, Evaluaci6n comparativa delas topologías estudiadas
en terminos de volumen relativo (la topologla
"BOOST" representa la unidad).
4-7
Capitulo
4
RESULTADOS DEL ANALISIS CCUPARATIVO DE LAS TOPOLOCIAS ESTUDIADAS
En las figuras 4.1 1, 4.12 y 4.13 se exponen los resultados de manera independiente
para cada topología representados por medio de una Serie de gráficas, las cuales nos
describen los comportamientos de la FP, DAT vs eficiencia.
Estos resultados son muy interesantes si se toma en cuenta que la eficiencia es un
parámetro importante a considerar en estas topologías, sobretodo en aquellas que operan
en MCD cuando las necesidades en potencia se incrementan. Es por ello que las gráficas
que acontinuación se presentan, comparan los parámetros de FP y de la DAT en relación
con la eficiencia para todo el rango del estudio. Por ejemplo en las figura 4.11a se observa
que para potencias mayores a 1 1O watts se obtienen los mejores comportamientos para
la eficiencia vs DAT, de manera similar la figura 4.11b nos especifica que para potencias
mayores a 220 watts tanto la eficiencia como el FP mejoran de manera considerable.
....
:
...........
I.
........... .;. ...
.................
4
1.
"z
%.;
.......................................
.... ...
-~ E F I C I E4N C I
.... .....:..... :~, _ _ ......
.:
D
n
t
m
w
m
2Y
....
........
Y
.....:.....
m
m
m
noosr
j
.. .c-2
......... ... ............... -c ........... m
c . : ,./:
;
.~ .
;
;/-..
:
...........
..........................
....
e ............ ,.................. , ............
-:EFlCIENCI*i
..........
,.................. :, ............
O
h(W1
íbl
(ai
Fig. 4.1 1 Evolucidn del comportamiento de la topologra elevadora (a) Eficiencia vs DAT
y (bl Eficiencia vs FP para el rango de 5 0 - 300 watts.
íb)
(ai
Fig. 4.12 Evolucidn del comportamiento de la topologia "SEPIC" (a) Eficiencia vs DAT y (bl Eficiencia vs FP
para el rango de 50 - 300 watts.
4-8
rm
P
Cepltulo 4
RESULTADOS DEL A N A L I S I S U I l P A R A T I V O DE LAS TWOLOGIAS ESTUDIADAS
En las figuras 4.12a y b se observan los comportamientos de estos importantes
parámetros para la topología "SEPIC". Como se mencionaba anteriormente si las
necesidades están enfocadas a conseguir eficiencias aceptables, los rangos de potencia
recomendados para trabajar serán por debajo de los 150 watts. De esta manera se toma
en cuenta valores aceptables de eficiencia, sin prescindir del FP y la DAT.
*o
la I
. . ..!. . . ..i... . :.....I..
..~ / / .
.. . .
lbl
Fig. 4.1 3 Evolución del comportamiento de la topologla "CUK" la) Eficiencia vs DAT y Ib)
Eficiencia vs FP para el rango de 50 - 300 watts.
Se muestra en las figuras 4.13a y b la evolución de los comportamientos antes
mencionados, de manera análoga se examinan estas gráficas y se observa que para
potencias menores a 2 5 0 watts la topología "CUK" nos ofrece buenos resultados en
términos de eficiencia (aproximadamente del 83%). de igual manera para el FP y DAT.
La tabla 4.3 especifica los rangos de potencias (obtenidos de las gráficas) que se
recomiendan para los cuales las topologías operararan adecuadamente tomando en cuenta
la importancia de la eficiencia sin dejar de prescindir de la importancia del FP y de la DAT.
. De acuerdo a los resultados antes expuestos y representados por medio de las series de
gráficas se puede concluir que dependiendo de los requerimientos de la aplicación (P,FP,
DAT, eficiencia y volumen) los resultados obtenidos en este trabajo nos ayudaran a decidir
la mejor solución.
TOPOLOGIAS
DAT,EFICIENCIA
CUK
50 - 250 watts
SEPIC
I
5 0 - 150 watts
FP, EFICIENCIA
I
50-250watts
I 100 - 250 watts I
Tabla 4.3 Rangos de potencia recomendados para las topologras estudiadas considerando el FP, D A 1
vs eficiencia.
4-9
Capltulo 4
RESULTADOS DEL A N A L I S I S COPIPARATIM DE LAS TOPOLOGIAS ESTUDIADAS
Por otro lado, 10s resultados de eficiencia ratifican que más allá de 300 watts, las
toPolOgfas "SEPIC" y "CUK" dejan de ser soluciones atractivas, requiriendo ser utilizada
Otra estrategia como inductores acoplados para reducir los esfuerzos en los
Semiconductores (estas soluciones serán propuestas en el capítulo 5).
4.3 Perspectivas ante modificaciones en la normalización.
Los problemas que ocasionan los equipos electrónicos en la red de distribución de CA,
no parecen ser muy significativos, por las bajas potencias que cada uno de éstos consumen
individualmente. El 25% del consumo total de la energía eléctrica nacional es absorvido por
el conjunto que se forma por todos los equipos electrónicos que se conectan a la línea de
CA como usuarios domésticos 1281, si se tiene en cuenta que el 88% de los usuarios del
sistema eléctrico nacional son del tipo doméstico. De esto puede concluirse el grave
píoblema que implica resolver esto en lo que se refiere a controlar el FP de cada uno de
estos usuarios, debido a la problemática generada por el gran número de equipos
electrónicos que se conectan actualmente a la línea, y que se comportan como cargas no
lineales ocacionando serios problemas de contaminación armónica y un gran desperdicio
de potencia.
Aún cuando las industrias son las que consumen mayor energía eléctrica, se tiene un
control aceptable en términos de FP a través de la penalización y control, debido a que el
número de consumidores es relativamente bajo; pero, a nivel doméstico, esto es incosteable
debido a la infraestructura de medición requerida, por lo que la Única solución realmente
viable es la normalización, en la búsqueda de que en un futuro los equipos electrónicos ya
no presenten este problema.
Usualmente, los equipos monofásicos con un consumo de potencia menor a 3 5 0 Watts
no requerían corregir el FP y para equipos de alrededor de 1 kW, bastaba con un esquema
pasivo de CFP para cubrir las especificaciones de la norma. Hoy en día, para los equipos
mayores a 2 k W se exige un FP del 9 0 % aproximadamente, lo cual implica un requerimiento
bastante estricto.
La International Electrotechnical Commission (IEC) ha elaborado una norma para controlar
los niveles del FP y contenido armónico inyectado a la línea de CA 1291. La norma IEC 5552 (aplicable actualmente en Europa) abarca sólo a equipos que operan con voltajes de línea
de 220 volts y menores a 300 watts. Por consiguiente, puede suceder que ante las
medidas tomadas en otros países y teniendo en cuenta los beneficios que la aplicación de
las mismas implica, a un plazo no muy largo puedan llegar a adoptarse medidas similares
en nuestro país, de hecho la norma que regirá en América seguramente será la IEEE519.
El panorama presentado confirma la importancia de corregir el FP en los equipos
electrónicos. Los sistemas activos son una alternativa muy interesante para corregir el FP
empleando las diferentes topologlas cdlcd, las cuales han sido estudiadas en este trabajo.
\
4-10
'
Capitulo 4
RESULTADOS DEL A N A L I S I S CCUPARATIVO DE LAS T W D L O C I A S E S T M I A D A S
Por lo tanto es importante aclarar la manera en que las perspectivas antes expuestas
puedan llegar a afectar a las topologías CFP.
Por un lado la topología elevadora no tendrá problemas en relación al FP y DAT, debido
principalmente a los resultados satisfactorios que se obtuvieron (presentados
anteriormente). Por otro lado las topologías "SEPIC" y "CUK" en MCD es posible que
tengan ciertas dificultades al no contar con un filtro a la entrada (como el que se utilizó en
los prototipos experimentales y el cual fue descrito en este capítulo). Otra solución para
resolver el problema que pudieran llegar a tener las topologías en MCD con respecto a los
parámetros antes mencionados, pueden ser la estructura mediante "inductores acoplados",
la cual es propuesta en el capítulo 5.
4-1 1
Capítulo 5
CONCLUSIONES
1. I Conclusiones.
1.2 Alternativas para trabajos futuros.
1.3 Otros logros.
CAPITULO 5
CONCLUSIONES
INTRODUCCION
En este capítulo se presentan las conclusiones del trabajo de tesis cuya finalidad fue
realizar un análisis comparativo entre la topología "BOOST" en Modo de Conducción
Continuo (MCC) y las topologías "SEPIC" y "CUK" en Modo de Conducción Discontinuo
(MCD). Además se señalan las posibles líneas de investigación surgidas a partir del presente
trabajo.
5.1 Conclusiones
En la última década se ha experimentado un importante crecimiento en el número de
equipos electrónicos conectados a la red de distribución corriente alterna, los cuales
presentan bajos valores de factor de potencia (FP); esto significa que si en un contacto
con un límite de manejo de corriente de 12 Amperes se conecta
domiciliario de 120 V,
una carga con una eficiencia de 0.8 y un FP de 0.5, la potencia máxima de salida será de
576 watts. Si se cuenta con un FP unitario la potencia de salida sera el doble del valor
anterior.
Esto demuestra el gran beneficio que puede obtenerse mediante la Corrección del Factor
de Potencia, ya que muchos de los aparatos electrónicos que se utilizan en la actualidad
presentan un FP típico de 0.5 a 0.7. En otras palabras, la corrección del FP en los equipos
electrónicos puede ayudar a incrementar la capacidad instalada de las plantas generadoras
de electricidad. Para lograr este propósito existen dos estrategías generales, los sistemas
pasivos y los sistemas activos.
En esta tesis se abordó el tema de la capacidad de corrección activa del FP utilizando los
convertidores CDICD. Se realizó un análisis comparativo teórico - práctico entre las
topologías "SEPIC" y "CUK" en MCD derivadas de la topologla "Buck - Boost" como
correctoras del FP y la topología elevadora en MCC a 50 watts. Posteriormente se tornó
interesante extrapolar en potencia al análisis comparativo hasta 300 watts, debido
principalmente a los resultados aceptables con respecto al FP, DAT, y eficiencia que se
obtuvieron de las topologías en MCD en comparación con la topología elevadora.
Para lograr este objetivo se realizaron prototipos experimentales para la topología
elevadora a 50, 100, 200 y 300 Watts, así como la elaboración de programas que evalúan
el comportamiento del FP, DAT y eficiencia para las topologías en MCD. Además para
validar estos programas se utilizaron prototipos experimentales de las topologías "SEPIC"
y "CUK" a 50 watts proporcionado por tesistas de la Universidad Autónoma Metropolitana
(UAM), consecutivamente se extrapoló en potencia a la topología "CUK" hasta 150 watts
con el fin de validar los programas realizados y tener un punto más de comparación entre
los resultados teóricos y prácticos.
5- 1
Se obtuvieron resultados satisfactorios para la topología elevadora, presentando Factores
de Potencia mayores al 95%. DAT menores al 5% y eficiencia mayores al 95%, aunque
vale la pena resaltar que se considera la utilización de un control con multiplicador y el
grado de complejidad que esto representa.
Por otro lado, los resultados obtenidos de las topologías en MCD fueron aceptables
(aunque menos favorables que la topología elevadora), obteniéndose Factores de Potencia
por encima de los 90% y DAT menores al 15% utilizando un sencillo control seguidor de
tensión. Sin embargo como ya se había comentado los esfuerzos en los dispositivos
semiconductores para estas topologías en MCD se elevan'conforme aumenta la potencia.
La eficiencia máxima obtenida fue del 9 0 % aproximadamente a 50 watts y a medida que
la potencia se incrementaba fue disminuyendo hasta alrededor del 80%. por lo que estas
topologías dejan de ser atractivas por encima de los 300 watts, aunado a esto, el volumen
es otro punto a considerarse en estas topologías, ya que en las topologras "SEPIC" y "CUK"
cuentan con más elementos reactivos. Este tema es más ampliamente estudiado en el
capítulo 4.
LOS resultados que presentan las tres topologías analizadas de una manera comparativa
como correctoras del FP con respecto a la complejidad de la etapa de potencia, al esquema
del corítrol, a los esfuerzos en los componentes o bién de los propios resultados
presentados en términos de FP, DAT eficiencia y volumen relativo (expresados mediante
una serie de gráficas), nos ayudan a decidir de acuerdo a los requerimientos de la
aplicación, de costos, cumplimiento de la tendencia futura de las normas aplicables, etc;a
elegir en cada caso (dentro del rango de potencias estudiado) cual sería la topología óptima
a usar.
Las aportaciones de este trabajo, no sólo van encaminadas a la asimilación de la
tecnología en torno a la corrección del FP, sino que además apoya y ratifica el interés de
este objetivo dada la importancia que tiene hoy en día, mediante un análisis comparativo
teórico - práctico entre las topologlas aptas para la corrección del FP, como lo son las
topologías "BOOST" en MCC, "SEPIC" y "CUK" en MCD. Además de contar con programas
que evalúan el comportamiento del FP, DAT y eficiencia para las topologías en MCD,
aprovechando la computadora personal como una herramienta de trabajo.
5.2 Sugerencias para trabajos futuros
Recordando que en las topologías "SEPIC" y "CUK" la eficiencia que presentan es
relativamente baja, debido principalmente a los altos esfuerzos en los semiconductores que
presentan estas topologías en MCD y además por tener mayores elementos reactivos hacen
que estas topologías sean menos atractivas.
Por lo tanto se considera muy interesante abordar el estudio de estas topologias
acoplando inductores en una sola estructura magnética [16,31], la cual es mostrada en la
figura 5.1.
5-2
CONCLUSIONES
Cepftulo 5
En este caso el rizado de corriente de conmutación es eliminado en el arrollamiento de
entrada y conducido hacia el devanado de salida. Esta característica única llegar a ser muy
Útil va que aún cuando el convertidor opera en MCD la corriente de entrada es continua y
libre de rizado.
La estructura de inductores acoplados ha sido ampliamente usados para incorporar
inductores con formas de onda de voltaje proporcionales en un mismo núcleo, de esta
manera, los inconvenientes antes mencionados pueden ser superados y tanto el peso como
el tamaio son reducidos, además existe un incremento en la eficiencia y una mejoria en el
funcionamiento.
Fig 5.1
Topología "CUK" con una estructura de inductores acoplados L, y L,.
5.3 Otros logros
Durante la realización de esta tesis se logro la aceptación de dos artículos
para Congresos Internacionales.
El artículo que fue aceptado y publicado lleva por nombre:
Análisis comparativo entre las topologías BOOST y derivadas de la-BUCK-BOOST
usadas como correctoras del factor de potencia", el cual fue publicado en la memoria del
Congreso de Electrónica y Computadoras ( CONIELECOMP 95'). realizado en la Universidad
de las Américas Puebla.
El artículo que fue aceptado para ser publicado es:
Comparative Analysis of Boost and Buck - Boost derived Topologies Used as Power
Factor Correctors", para el International Electronics Congress, IECON 95'. Orlando Florida,
Noviembre 1995.
5-3
I
Referencias
REFERENCIAS
J. Sebastián, M. Jaureguizar. "Tendencias futuras en la Correccidn del Factor de
Potencia en sistemas de almentacidn", IEEE International Power Electronics Congress
(CIEP'93). pp. 136-153, August 1993, Mexico.
J. Sebastián. "Correcci6n del Factor de Potencia en Sistemas de Alimentación",
Tutorial, International Power Electronics Congress (CIEP'92i, August 1992, México.
J. Sebastián, "El Factor de Potencia y los Equipos Electr6nicos", INDUMATICA'SI ,
E.T.S.I. Industriales, Madrid, España, pp. 26-32.
M. Hernando A. "Mejora del Factor de Potencia en Sistemas de Almentacicín
Distribuida mediante técnicas de alta frecuencia. ", Tesis doctoral, Universidad de
Oviedo, Febrero 1992
J. Sebástian, M. Jaureguizar, op. cit.
Lloyd H. Dixon, "High Power Factor Switching Preregulator Design Optimization".
Power Supply Design Seminar UNITRODE SEM-800.
Schlecht, M. F. "ActivePower Factor Correction for Switching Power Supples", IEEE
Transaction on Power Electronics, Oct. 1986.
L.H. Dixon, "Average Current Mode Control of Switching Power Supplies". Unitrode
Power Supply Design Seminar Manual SEM7OO. 1990.
Slobodan Cuk and R. D. Middlebrook, "A General Unified Approach to Modelling
Switching DC/DC Conveners in Discontinuous Conduction Mode" , IEEE Power
Electronics Specialists Conference, pp 3 6 - 57, 1977.
\
[lo]
C. Zhou, R.B. Ridley, F.C. Lee, "Design and Analysis of a Histeretic Boost Power
Factor Correction Circuit", IEEE Power Electronics Specialists Conference, pp 800 807, 1990.
[IllA. Péres, D.C. Martins and I . Barbi, "Zeta Converter Applied in Power Factor
Correction", IEEE Power Electronics Specialist Conference,Proceedings, pp 1152 1157, 1994.
[I21 C. Aguilar, "Analisis de un nuevo esquema cargador / descargador de baterías
integrado con alto Factor de Potencia", tesis, Cenidet, Febrero 1995.
'
[I31 J. Sebastián, J. Uceda, J.A. Cobos, J. Arau, "Using Sepic Topology for Improving
Power Factor in Distributed Power Supply System", EPE Journal, Vol. 3, num 2, pp
25-33, June 1993.
i-iv
REFERENCIAS
- Current-Switched Quasiresonant
Convertemas Power Factor Preregulatoh", IEEE International Conference on Industrial
Electronics, Control and Instrumentation, pp 225 - 230, 1991.
[I41J. Sebastián. J. Uceda, J.A. Cobos "Using Zero
í151 D.S.L. Simonetti, J. Sebastián, F.S. Dos Reis y J. Uceda, "Desing Criteria for Sepic
and Cuk Converters as Power Factor PreregulatorinDiscontinuous Conduction Mode",
IEEE International Conference on Industrial Electronics, Control, Instrumentation and
Automation, pp 283 - 288, 1992.
11 61 M. Brkovic y S.Cuk, "Input Current Shaper Using Cuk Converter", IEEE International
Telecommunications Energy Conference Proceedings, pp 532-539, 1992.
[17]J. Sebastián, J. Uceda, P. Gil, J.A. Cobos, "The Determination o f the Boundary
Between Continuous and Discontinuous Mode in PWM DC /DC Converters use as
Power Factor Preregulators", IEEE Power Electronics Specialist Conference, pp 1061 -
1070 1992.
[I81 Slobodan Cuk, "Discontinuous inductor current mode in the optimun topology
switching converters", IEEE Transactions on Power Electronics applications, 1976.
1191 Correa Gomez J., Rodriguez Segura J.J.E., "Fuentes Conmutadas Orientadas a la
Correccidn del Factor de Potencia", Tesis, UAM-A, Junio 1994, pp. 44-148.
[201 D.S.L. Sirnonetti, J, Sebastián, F.S. Dos Reis y J. Uceda. op. cit.
[21I Mehmet K. Nalbant, "Power Factor Calculations andMeasurements", IEEE Electronics
Specialist Conference, pp 543 - 552, 1990.
[22]A.C. Bajpai I.M. Calus J.A. Fairley, "Mathematics for Sciences and lngineering" Vol.
4,Edit. Limusa, 1987.
[231 Chen Zhou, "Desing and Analysis of an Active Power Factor Correction", Thesis,
Virginia Polytechnic institute, Septembre, 1989.
[241 W. Tang, E.X. Yang, F.C. Lee, "Loos CompararisonandSubharmonicOscillationIssue
on Flyback Power Factor Correction Circuit", IEEE Power Electronics Specialist
Conference,pp 125-131, 1990.
[251 Mohan,Undeland, Robbins,"PowerElectronics: Converters, Applications and Design ",
Wiley, 1 ra. Edición, pp. 87-91.
[261 G. Chryssis, "High-Frequency Switching Power Supplies: Theory and Design",
McGraw-Hill, Second Edition, 1989.
[271 A. I. Pressman, "Switching Power Suppry Design", McGraw-Hill, 1989.
i-v
E81 J. Sebastián, "El factor de potencia y los equipos electr6nicos". indumatica 91',
E.T.S.I. Industriales, Madrid, Espafia, pp 26-32, 1991.
[291 A. Martinez, D. Abud, J. Arau, "Análisis y Perspectivas dela Correcci6n delFactorde
Potencia en fuentes de alimentacidn", ELECTR0'93 , pp 299 - 310, 1993.
1301 M. Hernández. J. Arau, "Análisis comparativo entrelas topologfas Boost, Sepic y Cuk
usadas como Correctoras del Factor de Potencia", Proyecto de Investigación, Reporte
Interno CENIDET, Mayo 1995.
[31] S. Cuk and 2. Zhang Coupled - Inductor Analysis and design", PESC, Conference,
pp 655-665, 1986,
¡-vi
Apéndices
Apéndice A Desarrollo de fórmulas
Apéndice B Publicación de trabajos
APENDICE A
Las fórmulas que fueron utilizadas para evaluar el comportamiento en términos de
eficiencia para las topologías "SEPIC" y "CUK" fueron descritas en el capitulo 3. Sin
embargo en este apartado se desarrolla algunas ecuaciones las cuales son descritas
acontinuación.
PERDIDAS DE CONDUCCION EN EL MOSFET Y EN EL DIODO
Corriente RMS en el transistor
Inicialmente la corriente rms en el Mosfet es evaluada sobre un periodo de conmutación.
Debido a que existen muchos periodos de conmutación en un medio ciclo de linea (120Hz),
la suma de estos periodos pueden ser aproximada por integración. De la figura A . l a se
obtiene la corriente RMS para un periodo de conmutación.
A. 1
A.2
donde h2 es igual
A.3
A.4
Corriente en el diodo RMS
La corriente en el diodo RMS es obtenida de una manera similar a la corriente obtenida
en el transistor, utilizando la figura A.l b se tiene:
A.5
i-vi¡
A.6
donde hZ es igual
h2=(
vPsin(0 üts
Le
]
A. 7
A.8
iitviosfeti
Fig. A . l
Formas de onda (a) en el Mosfet (bl en el diodo para
calcular la corriente RMS.
De esta manera, se calculan las pérdidas de conducción del Mosfet por la ecuación 3.22
y las pérdidas en el cobre por la ecuación 3.27.
i-viii
?Y
saiec
iEEE
UNIVERSIDAD DE LAS AMERICAS PUEBLA
El comité organizador del
VCONOKIjSO~~ACU)NALDB~O~M~~O~YCOMWPADORAS
CONELECOMP '95
,
Otorga el preseate Reconocimiento a:
MARCWUMNAHIERNANDENIETO
Como ponente en las sesioiies ticnicas
-
DI. Juan Manuel Ramútz C.
hesidente del Cumité Orgiinizridor
24 26 de A b d 1995, ChoIula, Puebla México
\
APENDICES
O
SEP
i-x