Junio 2001

Examen de estructura y tecnología de computadores
Convocatoria ordinaria de Junio
Teoría (5 puntos). 27 de Junio de 2001.
1) (0.75 puntos) Sea un sistema secuencial como el mostrado en la siguiente figura
F
X
Z
D
Los módulos que lo componen tienen las siguientes características:
?? tXOR = 12 ns
?? tAND = 8 ns
?? tSU (D) = 10 ns
?? tH (D) = 5 ns
?? tD (D) = 5 ns
Se pide:
a) Hallar las características temporales del sistema.
b) Calcular la frecuencia máxima de trabajo.
2) (1 punto)
a) ¿Cuál es la principal métrica de rendimiento de un procesador? ¿Por qué?
b) ¿Son los MIPS una medida fiable? Explicar el porqué mediante un ejemplo.
c) ¿Para qué sirven los programas de prueba o benchmarks? Enumera los distintos tipos de
programa de prueba que conozcas.
3) (0.75 puntos) Sea un computador de 32 bits con 16Mbytes de memoria y cuya unidad direccionable es
el byte.
a) ¿Cuantas líneas de direcciones son necesarias?
b) ¿Qué decisiones de diseño se plantean respecto a la organización en memoria de los datos?
c) Para cada opción, mostrar como se almacenarían en memoria (de manera consecutiva) los datos
siguientes.
?? FF
?? FA7C3200
?? 04D1
4) (1 punto) Descríbase escuetamente la serie de pasos que se realizan cuando en un computador con
memoria virtual paginada con traducción directa, la CPU genera una dirección. Explíquese tanto lo que
sucede en caso de acierto como de fallo.
5) (1.5 puntos) En relación con el diseño multiciclo del procesador, indicar (razonadamente) cuáles de las
siguientes afirmaciones son ciertas.
?? La duración del ciclo de reloj lo determina el retardo del hardware necesario para ejecutar la
instrucción más compleja.
?? La duración del ciclo de reloj puede ser diferente según la complejidad de la instrucción a
ejecutar.
?? Las instrucciones duran un número de ciclos fijo.
?? Todas las instrucciones tardan en ejecutarse el mismo número de ciclos.
?? Los recursos funcionales pueden compartirse para realizar más de una operación
simultáneamente.
?? Los recursos funcionales pueden compartirse para realizar más de una operación por ciclo.
?? Los registros no arquitectónicos pueden variar su valor más de una vez por instrucción.
?? El controlador es puramente combinacional.
examen de estructura y tecnología de computadores, 27 de Junio de 2001, pag. 1
Examen de estructura y tecnología de computadores
Convocatoria ordinaria de Junio
Problemas (5 puntos). 27 de Junio de 2001.
1) (1 punto) Diseñar un sistema secuencial síncrono con una entrada, X, y una salida Z con las siguientes
características:
?? por X llegan dígitos BCD
?? los bits que forman el dígito BCD llegan de menos a más significativo
?? la salida Z debe permanecer a cero hasta que hayan llegado todos los bits del digito BCD
?? cuando llegue él ultimo bit, por Z debe salir el un bit de paridad PAR
?? la implementación debe ser óptima
2) (1.5 puntos) Sea un computador R-R con las siguientes características:
?? palabra de 16 bits y unidad direccionable el byte
?? los datos y las direcciones son de tamaño palabra
?? repertorio de instrucciones: LOAD, STORE, ADD, SUB, MUL, DIV, JMP, BZ, JSR, RTS
?? 8 registros de propósito general, de los cuales el registro R0 siempre vale 0
?? modos de direccionamiento
?? las instrucciones aritméticas además de direccionamiento directo de registro también pueden
emplear direccionamiento inmediato (#) para uno de sus operandos
?? las instrucciones de acceso a memoria emplean direccionamiento registro-base (#desp[reg])
?? Las instrucciones de control de flujo pueden emplear direccionamiento absoluto ([dir]) y
relativo (#desp)
Se pide:
a) Diseñar un formato de instrucción para este computador, de manera que el campo inmediato sea
lo más grande posible.
b) Sea el siguiente fragmento de código de alto nivel:
procedure inc (var a: integer; b: integer)
begin
<bloque>
end
...
inc(X,10)
...
Escribir el fragmento de código de la subrutina inc que realiza la preservación de contexto,
acceso a parámetros actuales y restauración de contexto teniendo en cuenta que la dirección de
X está almacenada en el registro R1. Mostrar el estado de la pila después de haber preservado el
contexto.
c) Supongamos que al computador anterior le añadimos las instrucciones de manejo de pila.
Rediseñar el formato de instrucción y rescribir el código del apartado (b). ¿Qué ventajas e
inconvenientes conlleva esta modificación?
2) (2.5 puntos) Un computador de 32 bits (tamaño del ancho de palabra), tiene un sistema de memoria
jerárquica con las siguientes características:
?? Memoria cache separada de datos e instrucciones de 64 KB cada una, con política de
emplazamiento directo, postescritura (con asignación de marco en escritura) y 4 palabras por
marco, con tiempo de acceso t.
?? Memoria principal de 64 MB direccionable por bytes con tiempo de acceso a palabra de 10t y a
bloque de 20t.
Este computador ejecuta la siguiente porción de código:
...
examen de estructura y tecnología de computadores, 27 de Junio de 2001, pag. 2
type vector is array (1 to 1000) of integer;
type matriz is array (1 to 12) of vector;
variable a : vector;
variable b : matriz;
...
for i in 1 to 1000 loop
a(i) := 0;
end loop;
for j in 1 to 12 loop
for i in 1 to 1000 loop
a(i) := a(i) + b(j)(i);
end loop;
end loop;
Suponiendo que cada entero se codifica como una palabra, que las componentes de las variables a y b
se ubican en posiciones consecutivas de memoria comenzando, respectivamente, a partir de la
posiciones 8000h y 8400h y que se utilizan registros del procesador para almacenar las variables índice
i y j. Se pide:
a) Determinar las características de la memoria cache de datos: número de marcos de bloque,
tamaño de la etiqueta y el número de bloques en memoria física.
b) Calcular la mejora en rendimiento que supone la presencia de cache en el computador:
calculando, primero, el tiempo total de acceso a datos durante la ejecución del programa y,
segundo, el tiempo total de acceso a datos durante la ejecución del programa, en el supuesto de
que no existiera memoria cache.
c) Sin realizar cálculos de tiempo, responder (razonadamente) a las siguientes preguntas. ¿Sería el
rendimiento mayor si la política de actualización fuera de escritura inmediata sin asignación en
escritura?. ¿Sería el rendimiento mayor si la variable b se ubicara a partir de la dirección C000h?.
examen de estructura y tecnología de computadores, 27 de Junio de 2001, pag. 3