Diseño de un Convertidor DC/DC Auxiliar para un Vehículo Eléctrico
Anuncio
Diseño de un Convertidor DC/DC Auxiliar para un Vehículo Eléctrico TITULACIÓN: Ingeniería en Automática y Electrónica Industrial AUTOR: Albert Trenchs Magaña DIRECTORES: Enric Vidal Idiarte, Francisco Javier Calvente Calvo FECHA: Junio / 2011. ÍNDICE 1 Introducción ................................................................................................... 4 2 Guías de Diseño ............................................................................................. 5 3 Especificaciones del Convertidor ................................................................... 7 4 Estudio de la Topología Óptima .................................................................... 8 5 4.1 Descripción de las Topologías Aisladas más Comunes.......................... 8 4.2 Topologías Full-Bridge ......................................................................... 10 Topología “ZVT Phase-Shifted Full-Bridge” .............................................. 11 5.1 Introducción .......................................................................................... 11 5.2 Fundamentos de la Técnica ZVT (Zero-Voltage-Transition) ............... 12 5.2.1 Condición Inicial: t=t(0) .................................................................... 12 5.2.2 Transición Resonante de la Rama Derecha: t(0)<t<t(1) ................... 13 5.2.3 Bloqueo del Diodo Free-Wheeling: t(1)<t<t(2) ................................ 14 5.2.4 Transición de la Rama Izquierda: t(2)<t<t(3) ................................... 14 5.2.5 Transferencia de Potencia: t(3)<t<t(4) .............................................. 15 5.2.6 Finalización del Ciclo: t(4)................................................................ 15 5.2.7 Consideraciones del Tanque Resonante ............................................ 16 5.3 Análisis del Modelo Dinámico del Convertidor ................................... 18 5.3.1 Ecuaciones Dinámicas ...................................................................... 20 5.3.2 Ecuaciones del Modelo Promediado ................................................. 22 5.3.3 Valor Medio de las Variables de Estado ........................................... 23 5.3.4 Rizado de las Variables de Estado .................................................... 24 6 Dimensionado de los Componentes de Potencia.......................................... 26 6.1 Diseño del Transformador .................................................................... 26 6.2 Inductancia Resonante LR ..................................................................... 29 6.3 Inductor de Salida LOUT ........................................................................ 30 6.4 Condensador de Salida COUT ................................................................ 31 6.5 Filtro de Entrada ................................................................................... 32 6.5.1 Filtro en Modo Diferencial................................................................ 32 6.5.2 Filtro en Modo Común ...................................................................... 38 6.6 Transistores de Potencia ....................................................................... 39 6.6.1 Resistencia Interna del Transistor: RDS(on)......................................... 40 6.6.2 Mosfets del Puente Completo ........................................................... 42 6.6.3 Mosfets de la Rectificación Síncrona ................................................ 46 7 Simulación del Convertidor en Lazo Abierto .............................................. 49 7.1 Simulación Eléctrica ............................................................................. 49 7.1.1 Optimización del Rizado de Tensión ................................................ 51 7.1.2 Comprobación del Tanque Resonante .............................................. 51 7.1.3 Optimización del Tanque Resonante ................................................ 54 7.2 Simulación Térmica .............................................................................. 56 8 Especificaciones de los Componentes de Potencia ...................................... 58 9 Conclusiones ................................................................................................ 59 Referencias ............................................................................................................ 61 Introoducción 1 Introduccción La arquiteectura de un u vehículoo híbrido o eléctrico está e formadda por diferrentes móduulos que coonstituyen el e sistema dee transferen ncia de enerrgía tal com mo se muesttra en la Figgura 1.1. Figura 1.1 Arquitectura A dee sistema de un vehículo híbrid do o eléctrico El elemennto principaal del vehí culo eléctriico, la bateería (típicam mente celdas de baterrías de Li-ioon conectad das entre sí para obteneer una tensiión de 400V V), es contrrolada y m monitorizadaa por un sistema s BM MS “Battery Managm ment/Monitooring system m” y cargaada mediannte un conv vertidor AC C/DC, con tensiones t qu ue van de 1110Vac con n una sola fase hasta 380Vac 3 si se utiliza 3 ffases. El inv versor DC/A AC utiliza lla alta tensión de la baatería para alimentar a ell motor elécctrico, y tran nsferir enerrgía a la battería median nte el frenoo regeneratiivo. La coneexión de la batería al in nversor tam mbién requieere en la maayoría de loos casos de un converttidor DC/D DC bi-direcccional. Por otro lado, ppara suplan ntar la funciión del gennerador de un vehícullo de comb bustión, es necesario implementar un convvertidor DC//DC Auxiliaar. El objetivvo de este proyecto es diseñar la parte p principal del connvertidor DC C/DC Auxiiliar encargaado de suministrar enerrgía a las caargas de bajja tensión y cargar la batería convvencional dee 14V a trav vés de la baatería de altta tensión, el e módulo eestá representado en laa Figura 1.11. Como seg gundo objeetivo, se aprrovecha el desarrollo d ddel proyecto o para estabblecer unas guías de disseño aplicabbles a otros convertidorres. 4 Guías de Diseño 2 Guías de Diseño La primera parte del proyecto consiste en establecer unas guías de diseño que se aplican a lo largo del desarrollo del proyecto. Estas pautas pueden ser utilizadas para otros proyectos cuya tarea sea diseñar un convertidor conmutado. La Figura 2.1 muestra el diagrama de flujo utilizado como pautas de diseño. Lectura de las especificaciones Estudio de topologías Análisis estático de la topología seleccionada Seleccionar otra topología NO ¿Topología seleccionada cumple con las necesidades SÍ Dimensionado de los componentes de potencia Diseño del transformador Diseño del nductor de salida Diseño del filtro de entrada Simulación PS M (eléctrica y térmica) Diseño del condensador de salida Diseño de los Mosfets HV y LV ¿Datos teóricos coherentes con simulados SÍ Especificaciones de los componentes de potencia Elección de los componentes de potencia NO NO Diseño mecánico y Simulación Térmica ¿Datos de la simulación coherentes con las especificaciones de los componentes SÍ Figura 2.1 Diagrama de flujo de las pautas de diseño 5 Edición del esquema y fabricación prototipo Guías de Diseño La primera tarea del diseñador es leer en detalle las especificaciones del convertidor para entender las funciones que debe realizar el módulo, en el capítulo 3 se detalla estas especificaciones. Posteriormente en el capítulo 4 se realiza un estudio de las diferentes topologías que tenemos actualmente para seleccionar la más adecuada a nuestra aplicación. Una vez hemos propuesto una topología, se realiza un estudio exhaustivo de la misma obteniendo las ecuaciones necesarias para calcular las corrientes y tensiones de cualquier punto del convertidor. Con estos datos podemos tener una idea de si la propuesta realizada es buena, este análisis se muestra en el capítulo 5. El dimensionado de los componentes de potencia consiste en obtener los parámetros básicos de cada componente para posteriormente definir sus requerimientos. En esta aplicación en concreto hay que respetar el orden indicado en el diagrama de flujo de la Figura 2.1, ya que por ejemplo parámetros del transformador son utilizados posteriormente para calcular corrientes en los inductores, este análisis se detalla en el capítulo 6. En el capítulo 7 comprobamos que la simulación del convertidor en lazo abierto nos permite validar los resultados teóricos, en el caso de no coincidir con los obtenidos por simulación, entonces sería necesario volver a un paso atrás y repasar los cálculos por si hubiese algún error. Una vez contrastado los resultados de simulación, se definen los requerimientos de cada componente para obtener las propuestas de los diferentes proveedores y seleccionar la más óptima en función de: los parámetros reales del componente, el diseño mecánico, la simulación térmica del conjunto y por supuesto el coste. Finalmente podemos proceder a la edición del esquema en base a todo el desarrollo realizado anteriormente. 6 Especificaciones del Convertidor 3 Especificaciones del Convertidor Apartado eliminado por temas de Confidencialidad 7 Confidencial Estuddio de la Toopología Óp ptima 4 Estudio de la Top pología Óp ptima El primer requerimiento que noss dirige a un na serie de topologías ees el aislam miento galváánico, esto hace h que só ólo podamoss utilizar co onvertidores DC/DC aisslados. La eficienncia y la den nsidad han sido desde un primer momento m paarámetros claves c para comparar el funcionamiento dee cada convertidor dee potencia DC/DC aisslado. Cuanndo se diseeña un conv vertidor connmutado, laa primera y más críticca elección es la seleccción de la topología t más m adecuadda para cadaa aplicación n. Como toppologías báásicas, podrííamos nombbrar de men nor a mayorr potencia laas siguientees: Flyback, Forward, PushP Pull, Half-Bridgge y Full-Brridge. Desde el inicio, i la sellección de lla topologíaa se ha basad do como pri rimera reglaa en el or, sin embbargo, hoy en e día nivell de potenciia que debía tener en lla salida del convertido hay ootros factorres que tom man protagonnismo en laa selección de la topoloogía tales como: c costee, tamaño, estrés e eléctrrico, ruido dde salida y rango r de ten nsión de enntrada. El tamaño de unn convertiddor principaalmente deppende del taamaño del transformaddor y del nú úmero de coonmutadorees activos utilizados. u L Las topolog gías de loss convertidoores de pottencia aisladdos puedenn clasificarsse como “siingle-ended d” o “doub ble-ended” ddependiend do del uso de la curvaa B-H del transformaador de potencia. Si el flujo osciila en el primer p cuaddrante de la curva c B-H, entonces laa topología se clasifica como “singgle-ended”.. Si el flujo oscila en los dos cuadrantes, enntonces la topología se s clasificaa como “do oublen endeed”. Para unn requerimiiento dado, la topología “double--ended” reqquiere un núcleo uiere un dev vanado extraa para resettear el menoor que la toppología “single-endedd” y no requ transsformador. La Tabla 4.1 4 muestraa las topologgías más po opulares con n aislamientto galvánico o y su rangoo de potenccia. Tabla 4.1 Topologías m más populares con aislamiento galvánico 4.1 Descripciión de las Topologías T A Aisladas más m Comunes El Flybacck quizás ess una de laas topologíaas aisladas más m comúnnmente utiliizada. u en aaplicacioness de bajo co oste y baja ppotencia. Una U de Geneeralmente laa podemos utilizar sus pprincipales ventajas es e que no requiere utilizar u un inductor addicional yaa que aprovvecha la proopia del traansformadorr además dee requerir un u único connmutador activo. La prrincipal dessventaja es la pobre utiilización deel transform mador, puestto que se traata de una topología “single-end “ ded”, y el rrequerimien nto de cond densadores extra en ambos a ladoss debido al rizado r de co orriente tantto de entrad da como de salida. 8 Estuddio de la Toopología Óp ptima Las topoloogías Forwa ard y Two-SSwitched Forward F son n normalmeente utilizad das en apliccaciones de mediana po otencia. Am mbas topolo ogías tienen el ciclo de trabajo lim mitado para asegurar el reseteo dell transformaador y así ev vitar la saturación del m mismo. Las siguieentes tres to opologías reestantes; Pussh-Pull, Ha alf-Bridge y Full-Bridg ge son topollogías clasificadas com mo “doublee-ended”, lo o que signiffica que trab abajan en lo os dos cuaddrantes de laa curva B-H H. Esta venntaja permitte aprovechar al máxim mo el núcleeo del transsformador y por tanto o son ideaales para utilizarse u en n aplicacionnes de pottencia elevaadas. La Tablaa 4.2 muesstra las car aracterísticass principales de las topologías más utilizzadas para potencia p elevada. Tab bla 4.2 Topolog gías comúnmennte utilizadas en n aplicaciones de d potencia elevvada La topoloogía Push-P Pull tiene laa ventaja dee ser “doub ble-ended”,, sin embarrgo el estréés de tensión que debeen soportar los conmutadores del primario ees el doble de la tensiión máximaa de entradaa, lo que siignifica quee no es adeecuada paraa aplicacion nes de e alta ttensión de entrada. La ventajaa de la topo ología Half--Bridge fren nte la del Push-Pull ess que el estrrés de tensiión de los coonmutadorees del primaario no supeera la tensión n de entradaa. 9 Estudio de la Topología Óptima 4.2 Topologías Full-Bridge La Figura 4.1 muestra la configuración de la topología Full-Bridge con rectificación síncrona. Figura 4.1 Diagrama de la topologia Full-Bridge La topología Full-Bridge tiene todas las ventajas de la clasificación “doubleended”. La tensión de los conmutadores del primario no excede de la tensión de entrada. Se aprovecha al máximo el transformador ya que dispone de un único devanado en el primario. Para una misma potencia, la corriente que pasa a través del devanado del primario en la topología Full-Bridge es la mitad en comparación con la topología HalfBridge. Esta reducción de corriente permite altas eficiencias en comparación a la topología Half-Bridge especialmente a corrientes elevadas. La desventaja de la topología Full-Bridge es la complejidad de controlar cuatro conmutadores y el coste adicional de los mismos. Otra configuración de la topología Full-Bridge, el cual se utiliza para aplicaciones de alta tensión de entrada y potencias elevadas, es la “Phase-Shifted Zero-VoltageTransition Full-Bridge”. Esta topología es similar a la convencional Full-Bridge. Sin embargo, la metodología de control es diferente; el Desplazador de Fase Full-Bridge (PSFB) permite conmutar los conmutadores del primario a tensión cero manteniendo una frecuencia constante, lo que significa que las pérdidas por conmutación son reducidas, así como las emisiones. Esta metodología es especialmente beneficiosa para aplicaciones de alta tensión. Normalmente esta topología necesita un inductor extra en serie con el devanado del primario del transformador de potencia para asegurar la transición a tensión cero con pequeña carga. Una desventaja de la topología es el incremento de las pérdidas de conducción en el primario durante el tiempo de free-wheeling. Las ventajas mencionadas anteriormente hacen que para esta aplicación la topología ZVT Full-Bridge sea la óptima. En el siguiente apartado nos centraremos en su análisis. 10 Topoología ZVT Phase-Shiffted Full-Brridge 5 Topología “ZVT Phase-Sh P hifted Fulll-Bridge” Los benefficios de laa técnica ZV VT son am mpliamente conocidos en el mund do de la electtrónica de potencia. p Lo os elementoos parásitoss de los cirrcuitos son aprovechad dos para obtenner una resonancia en la conmutaación y así evitar utiliizar redes dde amortigu uamiento (“snuubber”). La función deel tanque re sonante es poner a 0 voltios v la tennsión en bo ornes del conm mutador preeviamente a ser conm mutado, de esta forma se eliminaan las pérdidas por conm mutación. Enn la Figura 5.2 se mueestra el diag grama de la topología F Full-Bridge, se hace especcial énfasis en el modo o de operaciión Phase sh hifted trabajjando a freccuencia fija.. 5.1 Introduccción En un connvertidor co onvencionall Full-Bridg ge los conm mutadores, dde ahora en adelante os en diaggonal de fo orma que el e devanadoo del prim mario del transsistores, sonn disparado transsformador see le aplica la l tensión dee entrada allternando la polaridad. La energíaa es transfeerida únicam mente duran nte los tiempos en ON de los tran nsistores, mediiante a un ciiclo de trabajo específiico con una frecuencia fija. Utilizandoo la técnicaa de desplaazamiento de fase se introduce intencionaadamente tiemppos muertos entre tran nsiciones paara que uno o de los tran nsistores dee la diagonal esté a ON ddurante un tiempo t antees de que ell otro transiistor de la otra o diagonaal se active. El ciclo de traabajo efectiivo se controla mediantte la variaciión de fase entre e una raama y la otrra. En el mom mento en qu ue uno de llos transisto ores pasa a OFF, la corrriente del primario p fluyee a través de d la capaccidad parássita de salid da (COSS) causando c quue la tensió ón entre drenaador y surttidor del trransistor oppuesto resu uene. Este efecto e perm mite que laa tensión drenaador-surtidoor del tran nsistor opueesto de la misma ram ma vaya a cero perm mitiendo conm mutar a ON con pérdidaas nulas. En la Figuura 5.1 se muestra m las fformas de onda de las señales s PWM M de contro ol. Figura a 5.1 Señales PW WM de controll de un desplazaador de fase 11 Topoología ZVT Phase-Shiffted Full-Brridge 5.2 T ZV VT (Zero-V Voltage-Tra ansition) Fundameentos de la Técnica El esquem ma del circuiito utilizadoo para esta técnica t se muestra m en laa Figura 5.2 2. QA DA C A QC DC CC L OUT1 QB DB C B QD LR DD CD T1 QLV1 QLV2 Vout Chassis = GND Fig gura 5.2 Diagraama de la topología Phase Shiffted Full-Bridgee El circuitoo básico está formadoo por cuatro o transistorees etiquetaddos del QA al QD y dividdidos en doos ramas. Cada C transisstor está co ompuesto dee un diodo intrínseco y de su capaccidad parássita de salida, cuyos ccomponentees están etiiquetados sseparadamente para identtificarlos dee forma clarra durante laas transicion nes que detaallaremos m más adelantee. Para entender con claridad c lass corrientess originadaas en el prrimario durrante las transsiciones, enn la Figura 5.3 se mueestra en deetalle el mo odelo del traansformado or dónde podeemos observvar la inducttancia parassita y la indu uctancia maagnetizante.. Figura F 5.3 Com mponentes mag gnéticos del prim mario En los sigguientes ap partados se describe paso p a paso o las transiiciones inteermedias origiinadas por laa técnica ZV VT. 5.2.11 Condición n Inicial: t= =t(0) La descrippción del modo m de ooperación del d desplazador de faase empiezaa con la finaliización de uno u de los ciclos c de traansferencia de potencia. En el insstante anteriior a t(0) el traansformadoor ha estado o entreganddo potenciaa a la cargaa y dos de los transisstores en diagoonal han finnalizado su modo de c onducción. La corrientte inicial quue pasa a trravés del prim mario la nom mbraremos Ip p(t(0)). 12 Topología ZVT Phase-Shifted Full-Bridge time t<t(0) QA = ON, QB = ON QA DA CA QC DC CC LOUT1 QB DB CB QD LR DD CD T1 QLV1 QLV2 Vout Chassis = GND Figura 5.4 Condición inicial: t<t(0) 5.2.2 Transición Resonante de la Rama Derecha: t(0)<t<t(1) La corriente del primario en el instante t(0) es igual a Ip(t(0)), esta corriente estaba fluyendo a través de la diagonal formada por el transistor QA y QD. En el instante t=t(0) el transistor QD conmuta a OFF por el control y entonces empieza la transición resonante de la rama derecha del convertidor. La corriente que fluye por el primario se mantiene prácticamente constante debido a la inductancia resonante del circuito del primario, normalmente formada por la inductancia de dispersión del transformador. time t(0)<t<t(1) QA = ON, QD = OFF CC = ↓, CD = ↑ QA DA CA QC DC CC LOUT1 QB DB CB QD LR DD CD QLV1 T1 QLV2 Vout Chassis = GND Figura 5.5 Transición de la rama derecha: t(0)<t<t(1) Cuando el transistor QD conmuta a OFF, la corriente del primario continúa pasando a través de la capacidad de salida CD. Este efecto produce que el condensador CD se cargue a la tensión de entrada, Vin. Simultáneamente, la capacidad del transformador y la capacidad de salida del transistor QC son descargadas, por tanto la tensión del surtidor de QC se incrementa desde prácticamente cero a la tensión de entrada, Vin. Esta transición resonante provoca que el transistor QC no tenga tensión entre drenador y surtidor facilitando su conmutación a cero voltios. Durante la transición de la rama derecha, la tensión a través del devanado del primario del transformador se ha reducido de Vin a cero. En algún momento, la tensión del 13 Topología ZVT Phase-Shifted Full-Bridge primario cae por debajo de la tensión reflejada en el secundario, Vout*N (N corresponde a la relación de espiras del transformador). Cuando esto ocurre el primario deja de suministrar más energía hacia el secundario y por tanto la tensión del inductor de salida cambia de polaridad. 5.2.3 Bloqueo del Diodo Free-Wheeling: t(1)<t<t(2) Una vez se ha completado la transición de la rama derecha, la corriente del primario empieza a conducir a través del diodo intrínseco del transistor QC. Asumiendo que los componentes son ideales, la corriente se debería mantener constante hasta la siguiente transición. Para reducir las pérdidas por conducción, el transistor QC se conmuta en este instante, de esta forma la corriente se reparte entre la RDS(on) de QC y DC. Figura 5.6 Bloqueo de tensión provocado por el diodo free-wheeling: t(1)<t<t(2) 5.2.4 Transición de la Rama Izquierda: t(2)<t<t(3) En el instante t(2) la corriente residual que está pasando por el primario del transformador se ha reducido considerablemente debido a las pérdidas. En este instante es cuando el transistor QA conmuta a OFF. El recorrido de la corriente del primario cambia, pasando por el condensador de salida de QA. Este cambio provoca que la capacidad parásita CA se cargue y de esta forma la tensión drenador-surtidor de QA se iguale a la tensión de entrada, de forma análoga, la capacidad parásita CB se descarga reduciendo la tensión drenador-surtidor de QB a cero. Ahora es cuando el transistor QB está preparado para conmutar a ON reduciendo así las pérdidas. Cuando la capacidad parásita CB se ha descargado por completo la corriente sigue pasando, por tanto el diodo intrínseco DB empieza a conducir, en este instante QB podría ser conmutado a ON, pero esto provocaría una variación en la frecuencia, por lo que no es conmutado hasta t(3). Hay que tener en cuenta que la transición de la rama izquierda se produce más lentamente que la de la rama derecha, esto es así porque la corriente del primario se ha reducido debido a las pérdidas, y por tanto el tiempo necesario para cargar y descargar las capacidades parásitas de la rama izquierda es mayor. 14 Topología ZVT Phase-Shifted Full-Bridge Figura 5.7 Transición de la rama izquierda: t(2)<t<t(3) 5.2.5 Transferencia de Potencia: t(3)<t<t(4) Este intervalo del ciclo del convertidor es básicamente el mismo que el de un convertidor convencional de señal cuadrada. Los dos transistores de la diagonal están a ON y por tanto toda la tensión de entrada se aplica al primario del transformador. La corriente se incrementa a una velocidad determinada por Vin y por la inductancia que hay en serie en el primario. La corriente se incrementa a un nivel DC equivalente al de la salida dividido por el ratio del transformador, Iout/N. Dos factores que contribuyen a la corriente del primario son la inductancia magnetizante y la inductancia de salida magnetizante reflejada en el primario, Iout/N^2. El tiempo que se mantiene ambos transistores de la diagonal en ON depende de Vin, Vout y la relación de espiras del transformador, al igual que un convertidor convencional. Figura 5.8 Transición de la rama izquierda: t(3)<t<t(4) 5.2.6 Finalización del Ciclo: t(4) Una vez finaliza el primer ciclo, el transistor QC pasa a OFF y entonces su capacidad parásita empieza a cargarse, a partir de este tiempo se puede utilizar la metodología explicada con anteriormente pero con la diagonal opuesta. 15 Topología ZVT Phase-Shifted Full-Bridge La Figura 5.9 muestra las formas de onda de corriente y tensión durante un ciclo completo con los tiempos descritos anteriormente. Figura 5.9 Formas de onda de corriente y tensión 5.2.7 Consideraciones del Tanque Resonante El diseño del tanque resonante empieza con la correcta selección de la frecuencia de conmutación, que en parte está influida por el requerimiento de densidad de potencia. Por otra parte, el tiempo de transición máximo está condicionado por el ciclo de trabajo máximo considerando todos los rangos de funcionamiento. El tiempo máximo de transición ocurre durante la conmutación de la rama izquierda funcionando a mínima carga de salida. 5.2.7.1 Limitaciones del Tanque Resonante Hay dos condiciones que debe cumplir el circuito resonante a baja carga. La primera, el inductor resonante debe almacenar la energía suficiente para cargar las capacidades parásitas y así poder cumplir la condición ZVT. La segunda condición es que esta transición debe cumplirse dentro del tiempo muerto asignado. 16 Topología ZVT Phase-Shifted Full-Bridge El requerimiento de la energía mínima almacenada en el inductor y el tiempo máximo de transición definen también la frecuencia de resonancia (Wr) del tanque resonante. Los elementos de este tanque son el inductor resonante (Lr) y una capacidad (Cr), formada por las dos capacidades parásitas de los transistores de una rama, la capacidad del devanado primario del transformado (Cxfmr) también contribuye a la capacidad total resonante. El tiempo máximo de transición no puede ser superior a una cuarta parte del periodo resonante para satisfacer la condición de transición a cero voltios. Definimos la frecuencia del tanque resonante como: Wr = 1 LRCR La condición de tiempo de transición máxima se define como: t (max )transition = π 2·Wr La capacidad de salida especificada del transistor se multiplica por un factor de 4/3 para compensar el incremento causado por la operación de alta tensión. Durante la transición, la capacidad de los dos transistores se conectan en paralelo, doblando de esta forma la capacidad a 8/3*Coss. En aplicaciones de alta frecuencia la capacidad del transformador (Cxfmr) también debe ser considerada, por lo que se añade a la capacidad total. La capacidad resonante Cr se define como: ⎡⎛ 8 ⎤ ⎞ Cr = ⎢⎜ Coss ⎟ + Cxfmr⎥ ⎠ ⎣⎝ 3 ⎦ La energía capacitiva requerida para completar la transición, W(Cr) es: 1 2 W (Cr ) = ·Cr ·V IN 2 Esta energía también puede expresarse como: ⎡⎛ 4 ⎞ Cxfmr ⎤ 2 W (Cr) = ⎢⎜ Coss⎟ + ·VIN 2 ⎥⎦ ⎠ ⎣⎝ 3 5.2.7.2 Energía Inductiva Almacenada La energía almacenada en el inductor resonante deber ser superior a la energía requerida para la carga y descarga de las capacidades parásitas de salida de los dos transistores de la rama que se encuentra en transición dentro del tiempo máximo de transición. La energía almacenada en el inductor resonante Lr se define como: 1 2 W ( Lr ) = ·Lr ·I PRI 2 5.2.7.3 Valor Mínimo de la Inductància Resonante Para cumplir la condición de transición a cero voltios, la energía almacenada en el inductor debe ser superior a la energía requerida para cargar y descargar la capacidad 17 Topología ZVT Phase-Shifted Full-Bridge resonante, utilizando las ecuaciones de apartados anteriores podemos definir el valor mínimo de la inductancia resonante como: 1 1 2 2 ·Lr ·I PRI (min) = ·Cr ·VIN (max) 2 2 Lr > Cr ·VIN (max) I PRI (min) 2 2 Dado que Cr y VIN son valores conocidos o pueden ser estimados para esta aplicación, Lr puede ser calculada en función de la corriente mínima de primario requerida para cumplir con la condición de ZVS. Una vez calculada la Lr, el tiempo transición máximo puede ser calculado utilizando la siguiente expresión: Lr = 1 ⎛ ⎞ π ⎜⎜ ⎟⎟ ⎝ 2·t (max) ⎠ 2 ⎡⎛ 8 ⎤ ⎞ ·⎢⎜ Coss ⎟ + Cxfmr ⎥ ⎠ ⎣⎝ 3 ⎦ π t (max) = 2· 1 ⎡⎛ 8 ⎤ ⎞ Lr ·⎢⎜ Coss ⎟ + Cxfmr ⎥ ⎠ ⎣⎝ 3 ⎦ El tiempo de transición máximo puede ser utilizado para definir el tiempo muerto entre transiciones que debe tener el control. Es importante tener en cuenta que el valor del inductor resonante definido en la ecuación anterior corresponde al valor mínimo requerido para satisfacer únicamente la condición ZVS durante las transiciones. Pero hay que tener en cuenta que esta inductancia junto con la inductancia de dispersión del devanado primario del transformador definen la pendiente de la corriente del primario “slew rate”, dI/dt en función de la tensión de entrada. dI PRI VIN = dt Lr Si el valor del inductor resonante es muy elevado puede llevar mucho tiempo en alcanzar la corriente de carga necesaria dentro del ciclo de conversión, o en otras palabras el ciclo de trabajo efectivo puede reducirse considerablemente, por lo que debe evaluarse el funcionamiento a plena carga. 5.3 Análisis del Modelo Dinámico del Convertidor El objetivo del análisis del modelo dinámico del convertidor en régimen estacionario es obtener las expresiones que definen el valor promediado de las corrientes y tensiones de cada componente de potencia, para dimensionarlo correctamente utilizando las especificaciones generales del convertidor. Es importante conocer los modos de operación del convertidor, la Figura 5.10 muestra las formas de onda más importantes, así como la definición de cada modo de funcionamiento. 18 Topología ZVT Phase-Shifted Full-Bridge GateA GateB+1.5 GateC GateD+1.5 2.5 2 1.5 1 0.5 0 2.5 2 1.5 1 0.5 0 VP 400 200 0 -200 -400 Ip 20 10 0 -10 -20 ID1 ID2 200 150 100 50 0 -50 Figura 5.10 Circuito y formas de onda de corriente y tensión del convertidor full bridge La variable δ se define como el desfase en grados producido entre la rama derecha y la izquierda, la variable TS corresponde al periodo de conmutación de los transistores. El ciclo de trabajo efectivo viene determinado por la variable de desfase. ⎛ δ ⎞ D = 2·⎜ ⎟ ⎝ 360º ⎠ 19 Topología ZVT Phase-Shifted Full-Bridge El tiempo de operación del modo ON1 y modo ON2 corresponde a (DTS/2), mientras que el tiempo de operación del modo OFF1 y modo OFF2 corresponde a (1-D)TS/2. En el circuito de la Figura 5.10 se muestra también los signos de las tensiones y las direcciones de las corrientes que se van a utilizar para el análisis de cada modo de operación. Hay que tener en cuenta que para obtener las ecuaciones dinámicas se utiliza la aproximación de bajo rizado, es decir, las tensiones en los condensadores se suponen constantes en el tiempo. 5.3.1 Ecuaciones Dinámicas Las ecuaciones dinámicas son aquellas expresiones que definen las tensiones de los inductores y las corrientes de los condensadores durante un estado determinado del convertidor. A partir de estas ecuaciones podemos obtener otras expresiones útiles para dimensionar los componentes como son: las ecuaciones del modelo promediado, el valor medio de las variables de estado y el rizado de las variables de estado. A lo largo de esta sección definiremos las ecuaciones para cada modo. 5.3.1.1 Modo ON1 En el modo de operación ON1 los transistores QA y QD están conmutados a ON, la tensión de entrada se aplica plenamente en el primario del transformador, y por tanto la corriente se incrementa proporcionalmente en función de la tensión y la inductancia equivalente reflejada en el primario. Figura 5.11 Circuito equivalente en modo ON1 con filtro de entrada LC Las ecuaciones del modelo promediado correspondientes al intervalo 0 < t < (D*TS/2) son las siguientes: v Lin (t ) = Vg − VCin iCin (t ) = iLin (t ) − iLm (t ) − Ns ·VCin − Vo Np v Lm (t ) = VCin v Lout (t ) = iCout (t ) = iLout (t ) − 20 VCout RLOAD Ns iLout (t ) Np Topología ZVT Phase-Shifted Full-Bridge 5.3.1.2 Modo OFF1 Durante el modo de operación OFF1 no hay transferencia de energía del primario al secundario, el primario del transformador se cortocircuita a través de los transistores QA y QC. Figura 5.12 Circuito equivalente en modo OFF1 con filtro de entrada LC Las ecuaciones del modelo promediado correspondientes al intervalo (D*TS/2) < t < (Ts/2) son las siguientes: vLin (t ) = Vg − VCin iCin (t ) = iLin (t ) vLout (t ) = −VCout iCout (t ) = iLout (t ) − vLm (t ) = 0 VCout RLOAD 5.3.1.3 Modo ON2 Durante el modo de operación ON2 la energía se transfiere del primario al secundario, pero a diferencia del modo ON1, la tensión del primario tiene la polaridad invertida. En este modo los transistores que conducen son QC, QB y QLV2. Figura 5.13 Circuito equivalente en modo ON2 con filtro de entrada LC Las ecuaciones del modelo promediado correspondientes al intervalo (Ts/2) < t < [(1+D)*Ts/2] son las siguientes: 21 Topología ZVT Phase-Shifted Full-Bridge vLin (t ) = Vg − VCin iCin (t ) = iLin (t ) + iLm (t ) − Ns ·VCin − Vo Np vLm (t ) = −VCin vLout (t ) = iCout (t ) = iLout (t ) − Ns ·iLout (t ) Np VCout RLOAD 5.3.1.4 Modo OFF2 Durante el modo de operación OFF2 no hay transferencia de energía del primario al secundario, el primario del transformador se cortocircuita a través de los transistores QB y QD. Figura 5.14 Circuito equivalente en modo OFF2 con filtro de entrada LC Las ecuaciones del modelo promediado correspondientes al intervalo [(1+D)*Ts/2] < t < [Ts] son las siguientes: vLin (t ) = Vg − VCin iCin (t ) = iLin (t ) vLout (t ) = −VCout iCout (t ) = iLout (t ) − vLm (t ) = 0 VCout RLOAD 5.3.2 Ecuaciones del Modelo Promediado La ecuaciones que definen el modelo promediado para cualquier instante de tiempo se obtienen ponderando cada sistema de ecuaciones dinámicas por su duración relativa. En el caso de la topología Full-Bridge se comprueba que las ecuaciones definidas en los modos ON1 y ON2 son idénticas y por tanto se pueden tratar como un mismo modo de funcionamiento de doble duración, lo mismo pasa con los modos OFF1 y OFF2. Para simplificar el análisis, se considera las ESR’s de los condensadores nulas. A continuación se muestran las ecuaciones del modelo promediado: 22 Topología ZVT Phase-Shifted Full-Bridge v Lin (t ) = Vg − VCin ⎞ ⎛ Ns v Lout (t ) = ⎜⎜ VCin − VCout ⎟⎟ * D − VCout (1 − D ) ⎠ ⎝ Np v Lm (t ) = 0 ⎞ ⎛ Ns iLout (t ) ⎟⎟ * D + iLin (1 − D ) iCin (t ) = ⎜⎜ iLin − Np ⎠ ⎝ V iCout (t ) = iLout − Cout RL Estas ecuaciones sólo son válidas si el convertidor trabaja en modo continuo. 5.3.3 Valor Medio de las Variables de Estado El valor medio de las variables de estado, corriente de los inductores y tensión de los condensadores, se obtiene aplicando la teoría de balance de tensión en un inductor, es decir, la integral de tensión en el periodo ON debe ser igual y en signo opuesto al periodo en OFF, y aplicando también la teoría de balance de corriente en un condensador, donde la integral de corriente en el tiempo en ON debe ser igual y de signo opuesto al de tiempo en OFF. Por tanto, para obtener el valor medio de las variables de estado se utiliza las ecuaciones del modelo promediado igualando las tensiones de los inductores y las corrientes de los condensadores a 0. 0 = Vg − VCin ⎛ Ns ⎞ VCin − VCout ⎟⎟ * D − VCout (1 − D) 0 = ⎜⎜ ⎝ Np ⎠ ⎛ ⎞ Ns iLout (t ) ⎟⎟ * D + iLin (1 − D ) 0 = ⎜⎜ iLin − Np ⎝ ⎠ V 0 = iLout − Cout RL Ahora despejamos las variables de estado (iL y vC) y obtenemos las siguientes ecuaciones: iLin = Ns 2 * Vg 2 Ns D = D· iLout Np 2 * RL Np iLout = Ns * Vg D Np * RL vCin = Vg vCout = Ns Vg * D Np Las ecuaciones que definen el valor medio de las variables de estado van a ser utilizadas en apartados posteriores para dimensionar correctamente los componentes de potencia. 23 Topología ZVT Phase-Shifted Full-Bridge 5.3.4 Rizado de las Variables de Estado Para dimensionar los componentes de potencia del convertidor, es necesario obtener las ecuaciones que describen el rizado de las variables de estado, para ello debemos tener en cuenta las siguientes ecuaciones: diL (t ) v L (t ) = dt L dvC (t ) i C (t ) = dt C Es interesante calcular el rizado de corriente del inductor LOUT, no sólo para dimensionar el inductor sino que además nos va a servir para calcular la corriente que deben soportar los semiconductores encargados de realizar la conmutación. Partiendo de la ecuación dinámica calculada en el modo de operación ON, se puede obtener el rizado de corriente pico a pico. Figura 5.15 Rizado de corriente del inductor de salida diL (t ) = dt v Lout (t ) t =T ON 1 LOUT = Ns ·VCin − Vo Np t =TON1 LOUT ⇒ ΔiLout Ns ·VCin − Vo Np = ΔTON1 LOUT Siendo la duración del intervalo: TON1=D*TS/2, ΔiLout ⎛ Ns ⎞ ⎜⎜ VCin − VCout ⎟⎟ Np ⎠ D *T =⎝ S 2 Lout Para obtener la ecuación del rizado de tensión del condensador Cout debemos utilizar la ecuación del valor promediado y particularizarla para D=1, pero en este caso, dado que la corriente del condensador tiene forma triangular (corriente AC del inductor), la tensión del condensador tendrá forma de tramos de parábola, por tanto, la obtención de la ecuación del rizado de tensión del condensador no es trivial, una buena aproximación es utilizar la siguiente expresión: ΔvCout = 24 Δi Lout ·Ts 16C out Topología ZVT Phase-Shifted Full-Bridge ΔvCout ⎛ Ns ⎞ ⎜⎜ VCin − VCout ⎟⎟ Np ⎠ D * Ts 2 =⎝ 32 * Cout * Lout Como primera aproximación no se tiene en cuenta la ESR del condensador, ya veremos más adelante en el apartado de dimensionado de los componentes, que la ESR juega un factor importante en el rizado de tensión, sobre todo cuando se trata de corrientes elevadas. 25 Dimensionado de los Componentes de Potencia 6 Dimensionado de los Componentes de Potencia El objetivo de este capítulo es calcular los parámetros de cada componente para dimensionarlos correctamente. En la Figura 6.1 se muestra el esquemático simplificado de la zona de potencia dónde podemos identificar cada uno de los componentes a dimensionar. Figura 6.1 Esquemático de la zona de potencia Los componentes de potencia que forman la topología Full-Bridge son: • Inductor de salida, LOUT • Condensador de salida, COUT • Transformador de potencia • Inductor resonante, LR • Transistores de alta tensión, QA, QB, QC y QD • Transistores de baja tensión, QLV1 y QLV2 • Filtro de entrada En los siguientes apartados se calcula los requerimientos que debe cumplir cada uno de los componentes de la planta de potencia. La ecuación que relaciona la entrada y salida respecto el ciclo de trabajo en régimen estacionario es la siguiente: M (D ) = Ns D Np Las variables de estado y dimensionado de los componentes se calculan entorno al punto de trabajo del convertidor: Vg*=345Vdc, Vo*=14Vdc, Iout*=143Adc. 6.1 Diseño del Transformador El primer parámetro que debemos calcular del transformador es su ratio de transformación, Np/Ns. 26 Dimensionado de los Componentes de Potencia La ecuación que relaciona la entrada y salida respecto el ciclo de trabajo y ratio de transformación en régimen estacionario es la siguiente: VOUT Ns = D V IN Np De la expresión anterior obtenemos la siguiente: VOUT ( MAX ) = VIN ( MIN ) ·DMAX Ns Np Dónde DMAX es el ciclo máximo de trabajo del convertidor que se aplica cuando tenemos la mínima tensión de entrada y la máxima tensión de salida, que de acuerdo a las especificaciones son: VOUT(MAX) = 18V, VIN(MIN) = 240V, cuyo ciclo de trabajo máximo se fija al 90%. Sustituyendo los parámetros anteriores en la expresión anterior obtenemos la relación de espiras del transformador: Np VIN ( MIN ) ·DMAX 240V ·0.9 = = = 12 ⇒ Np = 12, Ns = 1 Ns VOUT ( MAX ) 18V Conociendo la relación de espiras del transformador, podemos calcular el rango del ciclo de trabajo del convertidor: 18 12 240 7 12 430 0.9 0.19 Siendo el ciclo de trabajo nominal: 14 12 345 ∗ 0.49 Las formas de onda tanto de corriente como de tensión del devanado del primario se muestran en la Figura 6.2. VP 400 200 0 -200 -400 Ip 15 10 5 0 -5 -10 -15 Figura 6.2 Formas de onda de tensión y corriente del devanado primario 27 Dimensionado de los Componentes de Potencia Para calcular la corriente RMS del primario podemos aproximar la forma de onda a una señal cuadrada, cuya amplitud corresponde a la corriente DC de salida dividida por la relación de espiras, dado que la corriente RMS de una señal cuadrada centrada en el cero es directamente su amplitud, la IPrms se calcula de la siguiente forma: 143 12 11.92 La Figura 6.3 muestra las formas de onda de corriente de los devanados secundarios. Is1 200 150 100 50 0 Is2 200 150 100 50 0 Figura 6.3 Formas de onda de corriente de los devanados secundarios De forma similar, la forma de onda de la corriente de los devanados secundarios se puede aproximar a una señal cuadrada pero esta vez al no estar centrada en el cero la ecuación que se utiliza es diferente: √0.5 143 √0.5 101.11 Por otro lado debemos calcular la inductancia de magnetización mínima que debe tener el transformador, por norma general se calcula la LM para que su corriente de pico no supere un 10% la corriente del primario en condiciones nominales, utilizamos la siguientes expresiones: ∆ 0.1 143 12 0.1 ∆ 2 345 1.19 0.49 2 100 1.19 710 710 Como resumen detallamos los parámetros calculados del transformador: • Ratio del transformador, Np/Ns = 12 • Inductancia mínima magnetizante, LM > 710µH • Corriente RMS del primario, IPrms = 12Arms • Corriente RMS del secundario, IS1rms = IS2rms = 101.11Arms 28 Dimensionado de los Componentes de Potencia 6.2 Inductancia Resonante LR La inductancia resonante es uno de los parámetros claves del convertidor, pues de ello depende la condición ZVT. Tal como se explica en el apartado 5.2.7, la inductancia resonante es la suma de la inductancia de dispersión del transformador y la inductancia externa del circuito, en ocasiones para ahorrar un componente extra, esta inductancia se implementa íntegramente en el transformador, en otras ocasiones es conveniente añadir un inductor en serie. El valor mínimo de la inductancia resonante depende de la tensión de entrada (VIN_NOM), de la capacidad parásita de salida de los transistores del puente inversor (COSS), de la capacidad parásita entre el devanado del transformador (CXFMR) y de la corriente mínima de primario para cumplir con la condición ZVT (IPRI(min)). La capacidad parásita de salida de un mosfet depende de su construcción, en esta aplicación utilizando la tecnología FDmeshTM II, cuya construcción se caracteriza por ser vertical, podemos obtener mosfets con una COSS de 250pF (concretamente la referencia STW47NM60ND de STMicroelectronics). Referente a la capacidad parásita del transformador, es complicado obtener un valor preciso, definiremos 20pF como valor aproximado. Utilizamos la ecuación del apartado 5.2.7.3 para calcular la LR: 8 3 ⟨ ∆ ⟩ 2 Sustituyendo los parámetros de la ecuación anterior por sus valores numéricos se obtiene lo siguiente: 8 250 3 43 20 36 345 1 12 2 3.16 Una vez calculada la Lr, el tiempo máximo de transición (tiempo muerto entre la conmutación del transistor superior y el inferior) puede calcularse utilizando la siguiente expresión: 2 8 3 1 2 3.16 73.17 29 1 8 250 3 20 Dimeensionado de d los Comp ponentes dee Potencia 6.3 Inductor de Salida LOUT La corriennte media del d inductor de salida corresponde c directamennte a la corrriente contiinua de salidda, de acuerrdo a las esppecificacion nes: iLout = 14 43Adc El valor mínimo m de inductanciaa depende de d la frecueencia de con onmutación y del límitte de modo de conduccción continuua. Normalm mente se diseña el induuctor para que q el límitte de modo de conducción continuua esté entree un 10% y 20% de la ppotencia nom minal de saalida. Figura 6.4 Líímite de conduccción continúa Para calcuular la indu uctancia críttica se utilizza la expressión de rizaado de corrriente. La F Figura 6.4 muestra el e límite dde conduccción contin nua, podem mos ver qu ue en conddiciones de carga mínima la corriiente mediaa de salida correspondde a la mitaad del rizaddo, por tantto obtendrem mos la induuctancia míínima iguallando la cor orriente de salida s mínim ma con la mitad m del rizzado. I O ( Critt ) = ΔiLout 2 ⎞ ⎛ Ns ⎞ ⎛ Ns ⎜⎜ ⎜⎜ VCin − VC1 ⎟⎟ VCin − VCout ⎟⎟ Np ⎠ T D* ⇒ L ⎠T D* ⎝ Np =⎝ S OUT > S 4 I O ( Criit ) 4 LOUUT P min 400W = = 228 Adc Vo 14V (1 / 12 * 3445Vdc − 14VVdc ) 0.49 ⇒ LOUT > > 645nH H O 10 00kHz 4 * 28 Adc I O ( Critt ) = LOUT Para obtenner un marg gen de segurridad, se define el valorr de la induuctancia a 1µ µH. El rizado de la corrieente del indductor de saalida se callcula utilizaando la sigu uiente ecuacción: ΔiLout ⎞ ⎛N Ns ⎜⎜ VCin − VCouut ⎟⎟ Np ⎠ D* = 36.13 App =⎝ LOUT ·2 f SW La frecuenncia de rizado del indductor de salida en el caso de laa topología FullBridgge es el dobble de la freccuencia de cconmutació ón debido a la rectificacción compleeta. La corriennte de pico se s calcula ut utilizando la corriente media m y el riizado: 30 Dimensionado de los Componentes de Potencia I PEAK _ Lout = I Lout + Δi Lout = 143 Adc + 18,065 A = 161Apeak 2 Los parámetros calculados de la inductancia de salida son: 6.4 • Inductancia de salida, LOUT = 1µH • Corriente media del inductor de salida, <iLout> = 143Adc • Rizado del inductor de salida, ∆iLout = 36.13App • Corriente de pico del inductor de salida, iPeak_Lout = 161Apeak Condensador de Salida COUT Para una correcta elección del condensador del filtro de salida (COUT), es importante calcular tres parámetros: la capacidad mínima para tener un rizado de tensión limitado, las ESR máxima para no superar el rizado especificado, y la corriente RMS que debe aguantar el condensador. La Figura 6.5 muestra las formas de onda de la corriente y tensión del condensador VC1 Figura 6.5 Formas de onda de corriente y tensión del condensador de salida (COUT) La capacidad mínima se calcula utilizando la ecuación del rizado de la variable de estado correspondiente del condensador: ΔvCout COUT ⎛ Ns ⎞ ⎜⎜ VCin − VCout ⎟⎟ Np ⎠ D·Ts 2 =⎝ 32 * COUT * LOUT ⎛ Ns ⎞ ⎛ 345 ⎞ ⎜⎜ VCin − VCout ⎟⎟ − 14 ⎟ ⎜ 2 Np ⎠ D·Ts 2 = ⎝ 12 ⎠ >⎝ 0.49· 1 = 113μF 100kHz 32 * ΔvCout * LOUT 32 * 200mV *1μH En la Figura 6.5 se muestra la forma de onda del rizado de tensión del condensador considerando una ESR muy baja o nula. Para calcular la ESR máxima, debemos tener en cuenta la corriente de pico a pico que pasa por el condensador y la máxima caída que puede causar en la ESR debido a esta corriente, de este razonamiento se extrae que: 31 Dimeensionado de d los Comp ponentes dee Potencia ES SR < ΔVo pp ΔiLpp = 200mVp pp ⇒ ESR < 5,53mΩ 36,13 App pp La corriennte RMS dell condensaddor se calcu ula de la sigu uiente form ma: Ic RMS = Δi Lout 2 3 = 110,43 ARMS Una vez calculado los parámeetros, podeemos definiir las espeecificacionees del conddensador de salida: 6.5 • Caapacidad mínima de sallida, COUT > 113µF • Reesistencia seerie equivaleente máxim ma, ESRMAX < 5.53mΩ • Coorriente RM MS del condeensador, IcRMS = 10.43A ARMS R Filtro de Entrada E En la mayyoría de diseeños de connvertidores conmutados c s se requieree añadir un filtro en laa entrada dee alimentacción para attenuar los harmónicos h de conmut utación que están preseentes en lass formas de d onda tannto de corriiente como de tensiónn de entrad da del convvertidor. El filtro de en ntrada perm mite cumpliir con los límites l estaablecidos po or las norm mas EMC. pecto el chhasis, esto efecto e La etapa de entrada del converrtidor está aislada resp provooca que pueda apareceer ruido tannto conducid do como raadiado en m modo común n. Por este motivo el filtro de en ntrada debe estar comp puesto por dos etapas : filtro en modo m diferrencial y filttro en modo o común. DC/DC Coonverter modo Filtro m diferenncial Filtro modo com mún +40 00V LCM MC LN HV Connector CN nput mpedance GND__HV C Yin ’s C Yout ’s Chassis = GND D Figura 6.6 D Diagrama del filltro de entrada 6.5.11 Filtro en Modo M Diferrencial La Figuraa 6.7 muestra la form ma de ond da de la corriente dee entrada de d un convvertidor sin filtro: f 32 Dimeensionado de d los Comp ponentes dee Potencia Figura 6.7 Corriente de entrada pulsantte de un convertidor Buck Podemos comprobar c que el convvertidor inyeecta corrien nte pulsante ig(t) en la fuente f Vg(t). La descom mposición en e series dee Fourier dee la ig(t) con ntiene harm mónicos múlltiples de lla frecuenccia de co onmutación fs, a co ontinuación se detallla la exprresión particcularizada para p nuestraa aplicaciónn: i g (t ) = D · ∞ NS i Lout + ∑ NP k =1 2· NS i Lout NP sin (kπD )·cos (kw wt ) kπ En la Figuura 6.8 com mprobamos que, añadiendo un filttro en modoo diferenciaal LC en laa entrada, laa corriente pulsante p es ssuministrad da por el filttro mientrass que la corrriente mediia de bajo rizado la suministraa la fuentee Vg, redu uciendo de esta forma los harm mónicos de corriente c pro ovocados poor el converrtidor. F Figura 6.8 Form ma de onda de lla corriente de entrada de un convertidor Bucck Este filtroo suaviza las conmutacciones de co orriente pro oducidas poor el converrtidor. Si coonsideramoss que la fun nción de traansferencia del filtro ess H(s)=IIN(s (s)/Ig(s), ento onces la coorriente de entrada desscompuestaa en series de Fourier correspondde a la sigu uiente ecuacción: 33 Dimeensionado de d los Comp ponentes dee Potencia i g (t ) = H ( 0 )· D ∞ NS iLout + ∑ H (kjw w) NP k =1 2· NS iLout L NP sin (kπD )·cos (kwtt + ∠ H (kjw w )) kπ Típicamennte se diseeña el filtrro para obtener una atenuaciónn del harmónico fundaamental (k= =1) de uno os 80dB o m más, que eq quivale a seleccionar la frecuenccia de cortee del filtro paso-bajo 2 décadas ppor debajo de la frecu uencia de cconmutació ón del convvertidor. Sinn embargo, concretam mente en essta aplicació ón se pide que la mááxima corriiente pulsannte de entrad da sea de 2A App, más adelante a com mprobaremoos que este filtro es neecesario parra cumplir con c esta espeecificación.. Llegados a este punto o, el diseñoo del filtro de d entrada puede p pareccer relativam mente senciillo, sin em mbargo, en la l práctica, incluir un filtro LC en e la entradda puede affectar críticcamente a laa dinámica del convert rtidor, de tal forma quee puede lleggar a degrad dar el compportamientoo del mismo o e incluso pprovocar qu ue el convertidor se vueelva inestable. Los elemeentos del filltro de entraada afectan n a todas lass funciones de transferrencia del cconvertidor, incluyendo o la funciónn de transferrencia del laazo de contrrol. Para evittar la deg gradación ddel funcionamiento del converrtidor se suele impleementar reddes de amorrtiguamientto que consiisten en aco otar la impeedancia de salida s del ffiltro en laa zona de resonancia. r En nuestro o caso, utilizaremos uuna red R--C en parallelo con el condensado c r Cf del filttro, tal como o se muestraa en la Figuura 6.9. Figurra 6.9 Método práctico p para am mortiguar el filtr tro de entrada, incluyendo una resistencia de aamortiguamientto Rf y u condensadorr Cb bloqueadorr de DC. (a) Cirrcuito. (b) Impeedancia de salidda un Para el disseño de los componentees del filtro o seguiremos los siguienntes pasos: - Cálcuulo del con ndensador C IN=Cf de acuerdo a a una especificcación de rizado r de tensión - or de la indductancia LIN a seleccionaar una frecu uencia Cálcuulo del valo I =Lf para de coorte que perrmita cumpllir con el mááximo rizad do de corriennte. - Diseñño de la reed de amorttiguamiento o R-C para asegurar laa estabilidaad del convvertidor 6.5.11.1 Condenssador CIN Para una correcta elección e deel condensaador del filtro f de enntrada (CINN), es impoortante calcuular la exprresión del riizado de ten nsión del co ondensadorr ya que noss va a marccar la capaciidad mínim ma que necessitamos. A diferenccia del filtro o de salida, la ESR parra los cálcullos teóricos no la tendrremos en cuuenta ya quee, por un laado, al ser laa tensión dee entrada 34 45Vdc y el rrizado de teensión máxiimo especificado es relativvamente elevado e para p nuest stra aplicaación, 34 Dimensionado de los Componentes de Potencia ΔvCIN=7,8Vpeak, y por otro lado, la corriente de rizado del condensador será pequeña, por lo que el aumento del rizado debido a la ESR es despreciable. Para obtener la ecuación del rizado de la tensión del condensador vamos a suponer que el rizado de corriente de la bobina del filtro de entrada es cero (diseño óptimo) y por tanto la forma de onda de la corriente iCIN corresponde íntegramente a la componente alterna de la corriente del transformador. I(Lin) I(Cin) 15 10 5 0 -5 -10 Vcin 360 355 350 345 340 335 Figura 6.10 Área de carga negativa del condensador Utilizando la ecuación de la carga del condensador: Q = CV ⇒ q = C · 2 Δ v CIN Podemos aproximar la carga total del condensador en el intervalo OFF como el área de un cuadrado donde: q= (1 − D )·T 2 S · i Lin = (1 − D ) T 2 S Ns D i Lout Np Por tanto, trabajando las ecuaciones anteriores podemos expresar la capacidad del condensador en función del rizado de tensión: C IN > Ns·(1 − D )·D· iLout ·TS Np·4·ΔvCIN = (1 − 0.49)0.49·143· 1100kHz 12·2·7.8Vpp = 1.948μF La corriente RMS del condensador se aproxima como: IC _ RMS = 2·(1 − D)· iLin = 2·(1 − D)· Ns D iLout = 5.95Arms Np Para calcular la ESR máxima, debemos tener en cuenta la corriente de pico a pico que pasa por el condensador y la máxima caída que puede causar en la ESR debido a esta corriente, de este razonamiento se extrae que: ESR < ΔVCINpp Δi Linpp = ΔVCINpp 7.8Vpp = ⇒ ESR < 0.66Ω Ns 11.68 App 2 D i Lout Np 35 Dimensionado de los Componentes de Potencia Los parámetros calculados del condensador de entrada CIN son los siguientes: • Capacidad mínima de entrada, CIN > 2.2µF • Corriente RMS del condensador de entrada, IcRMS = 5.95ARMS • Resistencia serie equivalente máxima, ESRMAX < 0.66Ω 6.5.1.2 Bobina LIN El rizado de corriente de la bobina corresponde al primer harmónico de la corriente de entrada, la siguiente ecuación muestra la descomposición en series de Fourier de la corriente de entrada teniendo en cuenta sólo el primer harmónicos: i g (t ) = H (0)·D NS iLout + H ( jw) NP 2·D NS iLout NP π sin (πD )·cos(wt + ∠H ( jw)) Siendo la corriente media de entrada: iLin = D NS 1 iLout = 0.49· ·143A = 5.84A NP 12 Teniendo en cuenta que el máximo rizado de corriente es de 2App, podemos obtener la mínima atenuación del filtro en el primer harmónico de la siguiente forma: H ( jw ) 2· i Lin π H ( jw) ≤ H ( j 2π 200 kHz ) ≤ sin (πD ) ≤ 2 App 2 1App·π 2· iLin sin(πD) π 11,67 ⇒ H ( j 2π 200 kHz ) ≤ 0,269 Una vez obtenido la atenuación que debe tener el filtro a 200kHz, convertimos la atenuación en dB: H ( j 2π 200 kHz ) [ dB ] = 20 log( 0 , 269 ) = − 11, 40 dB Dado que el filtro LC es de segundo orden, esto significa que tenemos una caída de 40dB por década, por tanto para calcular la frecuencia de corte utilizaremos la siguiente ecuación: f corte = ( 2 f SW )· H ( j 2π (2 f SW )) [ dB ] 11,40 dB = 200 kHz = 70,2 kHz 40 dB / dec ·10 40 dB / dec ·10 La ecuación que relaciona la LIN en función de fc es la siguiente: LIN = 1 1 = = 2,33μH ⇒ LIN = 3.3μH 2 2 CIN ·(2πf C ) 2.2μF ·(2π ·70,2kHz) La corriente media máxima del inductor de entrada se calcula utilizando el ciclo de trabajo máximo que permita una corriente de salida de 143ª, por tanto la corriente media máxima se cumple con las siguientes condiciones: 36 Dimensionado de los Componentes de Potencia iLin MAX = DMAX Vout=14V NS 240V iLout ⎯Vin ⎯=⎯ ⎯→ iLin NP MAX = 0.7 1 143A = 8.34 A 12 Los parámetros calculados de la bobina LIN son los siguientes: • Inductancia de entrada, LIN = 3.3µH • Corriente media máxima del inductor de entrada, IIN_rms = 8,34Arms • Rizado del inductor de entrada, ΔILin = 2App 6.5.1.3 Diseño de la Red de Amortiguamiento mediante Rf-Cb en Paralelo La función de la red de amortiguamiento es limitar la impedancia de salida del filtro en la frecuencia de resonancia para asegurar la estabilidad del convertidor. Para el filtro de la Figura 6.9 a), se define la cantidad n como la relación entre la capacidad Cb de bloqueo DC y la capacidad del filtro de entrada Cf: n= Cb Cf Para un diseño óptimo, el pico de la impedancia de salida del filtro ocurre a la frecuencia fm: 2 2+n fm = f f El valor de pico de la impedancia de salida es: Zo mm = R0 f 2(2 + n ) , donde R0 f = n R f = R0 f Lf Cf (2 + n )(· 4 + 3n ) 2n 2 (4 + n ) Las ecuaciones descritas arriba permiten escoger los valores de la red de amortiguamiento RC. A continuación, procedemos a diseñar la red RC utilizando Lf=LIN=3.3µF y Cf=CIN=2.2µF. La impedancia de entrada del convertidor, sin filtro, a bajas frecuencias, se describe por: 2 Z IN R 0.1Ω·12 2 ⎛ Np ⎞ = LOAD · = = 60Ω ⎜ ⎟ D 2 ⎝ Ns ⎠ 0.49 2 Para asegurar la estabilidad del convertidor la impedancia de salida del filtro debe ser inferior a la impedancia de entrada del convertidor para cualquier frecuencia tal como se muestra en la Figura 6.11, por tanto se diseña la red de amortiguamiento para que Zo mm << ZIN , para un óptimo diseño fijemos una Zo 37 mm = 6Ω . Dimensionado de los Componentes de Potencia Figura 6.11 Diagrama de bode de la impedancia de salida del filtro Conociendo Zo mm y R0f=1.22Ω, podemos calcular n: 2 2 ⎞ ⎛ R ⎛ R0 f ⎞ ⎟ − 4·⎜ 0 f ⎟ = 0 n − n·⎜ ⎜ Zo ⎟ ⎜ Zo ⎟ mm ⎠ mm ⎠ ⎝ ⎝ 2 n 2 − n ·0 . 0413 − 0 . 1654 = 0 n = 0 .428 Conociendo n, podemos calcular Rf y Cb: R f = R0 f (2 + n)(· 4 + 3n) = R ·2.81 = 3.43Ω ⇒ R 0f f 2n 2 (4 + n ) = 3.48Ω Cb = C f ·n = 2.2μF ·0.428 = 941nF ⇒ Cb = 1μF 6.5.2 Filtro en Modo Común La función del filtro en modo común es atenuar el ruido que aparece entre las líneas de alimentación de entrada y chasis provocado por las conmutaciones de los mosfets de alta tensión. La Figura 6.12 muestra el diagrama del filtro de entrada. Podemos ver que la proximidad de los mosfets de alta tensión con el chasis provoca que aparezcan unas capacidades parásitas. Cuando se produce un dv/dt elevado en el drenador de los mosfets (conmutación del mosfet), estas capacidades provocan una circulación de corriente de alta frecuencia por el chasis, la función de los condensadores CYout es reducir lo máximo posible el “loop” de corriente producido por las capacidades parásitas. 38 Dimensionado de los Componentes de Potencia Figura 6.12 Diagrama del filtro de entrada El valor de estos condensadores se obtiene de forma experimental, aunque una primera aproximación es utilizar un valor 10 veces mayor que la capacidad parásita, en esta aplicación fijaremos un valor inicial de 2.2nF. Por otro lado el filtro en modo común también dispone de un choque en modo común y unos condensadores (CYin) conectados entre las líneas de alimentación y chasis. La frecuencia de corte de este filtro también se suele obtener de forma experimental ya que depende de las capacidades parásitas del sistema, fijemos una frecuencia de corte de 150kHz: 1 2 Definimos LCMC = 1mH: 1 2 1 1 2 150 1.12 → 1 Por tanto, los parámetros calculados del filtro son: 6.6 • Capacidad del condensador CYin = 1nF • Valor de la inductancia en modo común, LCMC = 1mH • Capacidad del condensador CYout = 2.2nF Transistores de Potencia Este convertidor dispone de dos tipos de transistores de potencia, los que forman el puente completo situados en la zona de alta tensión y los que forman la rectificación síncrona situados en la zona de baja tensión. En la Figura 6.13 se muestra el diagrama básico de ambos tipos de transistores. 39 Dimensionado de los Componentes de Potencia Figura 6.13 Esquema básico de los transistores La función principal de los transistores del puente completo es aplicar una tensión alterna en bornes del devanado del primario del transformador para que éste pueda transferir la energía al secundario. Mientras que la función de los transistores de la zona de baja tensión es permitir una rectificación síncrona i así poder reducir las pérdidas de conducción. Los parámetros principales necesarios para elegir correctamente los transistores son: - Tensión de ruptura: V(BR)DSS - Corriente continua de drenador: ID - Corriente pulsante en el drenador: IDpulse - Máxima resistencia interna: RDS(on) - Capacidades parásitas: COSS, CISS - Características dinámicas: td(on), tr, td(off), tf - Características del diodo parásito: IS, VSD, trr, Qrr En la sección 5.3 se detalló los modos de funcionamiento del convertidor y se explicó la metodología de conmutación de los transistores, en esta sección vamos a entrar más en detalle sobre las formas de onda de corriente y tensión de cada transistor durante un ciclo completo para posteriormente obtener sus requerimientos. Uno de los principales parámetros que se toma especial atención es la RDS(on), este parámetro corresponde a la resistencia que aparece entre drenador y surtidor cuando el mosfet está en conducción y por tanto define directamente las pérdidas de conducción. En el siguiente apartado se define los pasos a seguir para escoger correctamente un mosfet en función de la RDS(on). 6.6.1 Resistencia Interna del Transistor: RDS(on) La resistencia interna en ON del transistor (RDS(on)) es quizás uno de los parámetros más complicados de escoger ya que el límite depende de la máxima disipación de potencia permitida por el dispositivo, y este dato depende a su vez de la disipación térmica. 40 Dimeensionado dde los Comp ponentes dee Potencia Laas pérdidass de los transistores t se divideen en pérdidass de conmu utación y péérdidas de cconducción n. Las pérdidass de conduccción se pueeden calcullar de una forma f sencilla debido a que q la resisstencia inter erna se man ntiene más o m menos constante y esstá clarameente definid da en función de la temp peratura y corriente. En cambio o, las pérdidass de conmuttación tieneen una grann dependenccia de los elem mentos paráásitos del circuito, c sinn embargo estas pueden nno ser conssideradas assumiendo qque se cump ple la condicióón de conmu utación a 0 voltios v (ZV VT). Par ara calcularr la máxim ma RDS(ON) debemos tener previameente una esttimación dee la resistenc ncia térmica entre el encappsulado y el ambientte (RthC-A), este parám metro vendrá determinad do por la geometría y tamaño o del disipadoor. A continuació ón se detallla los pasoos a seguirr para m escoger lla RDS(on) máxima. Paaso 1: Calcu ular la máx xima potenccia de disip pación para unaa temperaturra de unión especifica El primer paaso consistee en calcullar las máx ximas e cuenta lla RthJ-C, RthhC-A a pérdidass permitidass teniendo en una tempperatura de unión deterrminada. Paaso 2: Calcu ular la RDS(oon) requeridaa que satisfaace la máxima potencia dee disipación n calculada een el paso 1 Lleegado a estte punto, el valor Pm max es cono ocido. Las form mas de ondaa de la corrriente del trransistor tam mbién son conoocidas, por tanto podeemos obteneer una exprresión que relaacione la RDS(on) en función fu de las pérdidaas de conducciión, para siimplificar lo os cálculos asumiremo os que la potenncia de disiipación corresponde úúnicamente a las pérdidass de conduccción. ger un tran nsistor del ffabricante con c la Paaso 3: Escog RDS(on) deefinida en el e paso 2 Enn este paso escogerremos el transistor más apropiaddo de un fabricante f que q cumplaa con la RDS(on) calculadaa en el passo 2. Es im mportante tenner en cuen nta la RDS(on) esspecificada a temperattura de unióón entre 110 0ºC y 120ºC ddado que normalmente n e suele serr el doble de la RDS(on) esspecificada a 25ºC. Paaso 4: Callcular las pérdidas totales parra el transistoor seleccionaado Unna vez realizado el paso 3 disponemo os de informacción suficieente para calcular las pérdidas to otales del trannsistor seleccionado bajo b un puunto de trrabajo conocidoo. 41 Dimensionado de los Componentes de Potencia Paso 5: Recalcular la máxima potencia de disipación para el transistor seleccionado Dado que ahora conocemos la resistencia térmica que hay entre la unión y el encapsulado (Rthj-c) específica para el transistor seleccionado es posible obtener un cálculo más preciso de la máxima potencia de disipación permitida. Paso 6: Comparar las pérdidas totales calculadas en el paso 4 para el transistor seleccionado con la potencia máxima de disipación permitida calculada en el paso 5 Llegado a este punto, es necesario comparar las pérdidas totales calculadas en el paso 4 con la potencia de disipación máxima permitida recalculada en el paso 5. Si las pérdidas totales del paso 4 son más bajas que las máximas permitidas del paso 5, entonces habremos seleccionado el transistor adecuado, de no ser así tendremos que escoger un transistor con menos RDS(on) y repetir los pasos 4,5 y 6. 6.6.2 Mosfets del Puente Completo Como se ha indicado previamente, la función básica del puente completo es suministrar una tensión y corriente alterna de alta frecuencia en el devanado primario del transformador. En los siguientes apartados se detalla los parámetros principales de estos mosfets. 6.6.2.1 Tensión y Corriente Drenador-Surtidor La Figura 6.14 muestra las formas de onda de la corriente de los transistores para cada modo de funcionamiento. VQB VQD+400 I(QB) I(QD) Figura 6.14 Formas de onda de la corriente del puente completo 42 Dimensionado de los Componentes de Potencia La tensión entre drenador y surtidor de los transistores cuando están en OFF corresponde a la tensión de entrada, de acuerdo a las especificaciones, la máxima tensión de entrada es de 430V, por tanto los transistores deben aguantar al menos 550V para permitir posibles picos se sobretensión provocados por los elementos parásitos. La corriente de pico de los transistores (IDpeak) se obtiene utilizando la siguiente expresión: ⎛ I Dpeak = ⎜ I Lout ⎝ ⎛ ⎛ Ns ⎞ ⎞ ⎜ ⎜⎜ VCin − VCout ⎟⎟ ⎟ Np Δi ⎞ N ⎜ ⎠ D ⎟· N S + Lout ⎟· S = ⎜ I Lout + ⎝ ⎟N 2 ⎠ NP 4 Lout · f SW ⎜ ⎟ P ⎜ ⎟ ⎝ ⎠ Particularizamos la ecuación para nuestra aplicación: 36 .13 A ⎞ 1 ⎛ I Dpeak = ⎜143 A + ⎟· = 13 .4 A peak 2 ⎠ 12 ⎝ Para calcular la corriente IDrms de los transistores consideraremos bajo rizado de corriente, por otro lado se comprueba que la forma de onda de la corriente de los transistores de la rama derecha no es la misma que la de la rama izquierda, sin embargo para el cálculo de la IDrms podemos considerarla equivalente para los cuatro transistores. La corriente RMS se calcula de la siguiente forma: I Drms = I Lout NS NP 1 0 .5 = 143 A· 0 .5 = 8 .43 ARMS 12 Por norma general, los transistores deberían aguantar al menos el doble de la corriente RMS calculada, por tanto los requerimientos de corriente y tensión para los mosfets de alta tensión son: • Tensión de ruptura, V(BR)DSS = 550V • Corriente continua, IDS = 21Adc • Corriente pulsante, IDSpulse = 50Apeak 6.6.2.2 Cálculo de la máxima potencia de disipación (paso 1) En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros del datasheet. Los parámetros necesarios se detallan a continuación: - Tj(max): Temperatura máxima de unión - TA: Temperatura máxima de ambiente - RthJ-C: Resistencia térmica entre unión y encapsulado - RthC-A: Resistencia térmica entre el encapsulado y el ambiente La temperatura máxima de unión podemos elegir un valor conservador de 110ºC. La temperatura ambiente según las especificaciones es de 85ºC. Obtener la RthC-A (resistencia térmica entre el encapsulado y el ambiente) en este caso particular resulta especialmente complicando dado que hay otros elementos alrededor que también se deben tener en cuenta. Por este motivo, la máxima potencia de 43 Dimensionado de los Componentes de Potencia disipación se ha obtenido mediante simulación, cuyos resultados se indican en secciones posteriores. Como conclusión de la simulación térmica de lo mosfets de alta tensión podemos indicar que la máxima potencia que deben disipar es de 13W cada uno. 6.6.2.3 Cálculo de la RDS(on) en función de la potencia de disipación (paso 2) En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros que se indican en un datasheet. Para el cálculo de las pérdidas de los transistores de alta tensión consideraremos que se cumple la condición ZVS y por tanto las pérdidas totales corresponden en a las pérdidas de conducción. Cabe destacar que las pérdidas de conducción son diferentes para cada rama, para ello estudiaremos ambos casos por separado 6.6.2.3.1 Pérdidas de Conmutación Para calcular las pérdidas de conmutación consideraremos el rizado de corriente de la bobina de salida nulo y por tanto tendremos en cuenta únicamente su corriente media. La ecuación que define las pérdidas de conmutación de los transistores QA y QB es la siguiente: | ⟨ _ ⟩ √0.5 La corriente de los transistores QC y QD, como se observa en la Figura 6.14, pasa a través del transistor en el sentido convencional durante el intervalo ON, de drenador a surtidor, pero durante el intervalo OFF se invierte el sentido de la corriente y la corriente se comparte entre el transistor y el diodo intrínseco, por tanto las pérdidas deben ser tratadas por intervalos. Las pérdidas de conducción durante el intervalo en ON se calculan utilizando la siguiente expresión: PDcond _ ON QC _ QD 1 = TSW tON / 2 ∫ 0 ⎛ N D ⎞⎟ RDS (on) ·i D (t ) ≈ RDS (on) ·⎜ I Lout · s · ⎜ N p 2 ⎟⎠ ⎝ ( 2 ) 2 Durante el intervalo OFF la corriente se reparte entre el diodo intrínseco y la resistencia RDS(on) del transistor. La Figura 6.15 muestra el circuito equivalente del transistor durante éste intervalo. Figura 6.15 Circuito equivalente del transistor con corriente inversa 44 Dimensionado de los Componentes de Potencia Las pérdidas de conducción del diodo anti-paralelo pueden estimarse usando la aproximación del diodo, es decir conectado con una fuente DC (VD0) representando la tensión en directa del diodo a corriente cero y una resistencia en serie (RD) que representa la resistencia equivalente del diodo en conducción, de esta forma podemos obtener la tensión en directa del diodo en función de la corriente. _ Estos parámetros se pueden obtener de la gráfica que aparece en el datasheet del transistor dónde se representa la corriente IF en función de VSD. Utilizando la ley de Kirchhoff definimos la corriente del diodo (ID_D) y la del transistor (ID_M): _ _ Las pérdidas de conducción instantáneas del diodo son: _ _ _ Si definimos la corriente media como ID_Dav y la rms como ID_Drms, entonces el valor promediado de las pérdidas de conducción del diodo en un periodo completo se define de la siguiente forma: 1 1 _ _ _ _ _ _ Siendo, ⟨ ⟩ ⟨ 1 _ ⟩ 1 2 ⟨ ⟩ 2 ⟨ 1 _ ⟩ 1 2 2 Por tanto, definimos las pérdidas totales de los transistores QC y QD cómo: | ⟨ _ ⟨ ⟩ ⟨ ⟩ 1 2 2 ⟩ 1 2 45 Dimensionado de los Componentes de Potencia 6.6.2.3.2 Cálculo de la RDS(on) Con la ayuda de una hoja de cálculo, podemos utilizar las expresiones anteriores para calcular la máxima RDS(on) que debe tener el mosfet en función de la máxima potencia de disipación. La Tabla 6.1 muestra los resultados. High Voltage Mosfet parameters 600 V 15,00 uC VDS(Tjmax) Qrr 70 mOhm trr 500,00 ns RDSonMAX (25ºC) 189,5 mOhm UD0 0,63 V RDSonMAX (Tj) 17 ns 20,00 mOhm tr (rise) RD 7 ns PG-TO247-3 tf (fall) Package Losses estimation of High Voltage Mosfets Mosfets QA & QB Mosfets QC & QD Pcond_mosfet 13,42 W Pcond_mosfet 7,3713 W Psw_mosfet --W Psw_mosfet --W Pcond_diode --W Pcond_diode 1,3323 W Psw_diode --W Psw_diode --W Ptotal 13,42 W Ptotal 8,7036 W Tabla 6.1 Cálculo de la máxima RDS(on) Comprobamos que para no superar los 13W la RDS(on) a Tj=150ºC debe ser inferior a 189mΩ (RDS(on) < 70mΩ a Tj=25ºC). 6.6.3 Mosfets de la Rectificación Síncrona La rectificación síncrona tiene como función principal reducir las pérdidas de conmutación provocadas por lo diodos, este modo es necesario cuando aparecen corrientes elevadas como en esta aplicación. 6.6.3.1 Tensión y Corriente Drenador-Surtidor La Figura 6.16 muestra las formas de onda de la corriente de los transistores para cada modo de funcionamiento. VQB VQD+400 800 600 400 200 0 -200 -I(MOS_LV1) -I(MOS_LV2) 200 150 100 50 0 Figura 6.16 Formas de onda de la corriente de la rectificación síncrona 46 Dimensionado de los Componentes de Potencia La tensión entre drenador y surtidor de los transistores cuando están en OFF se calcula utilizando la siguiente expresión: 2 2 1 430 12 71.7 De acuerdo a las especificaciones la máxima tensión de entrada es de 430V, por tanto los transistores deben aguantar al menos 100V para soportar los posibles picos debido a ringings. La corriente de pico de los transistores (IDpeak) se obtiene utilizando la siguiente expresión: Δi ⎛ I Dpeak = ⎜ I Lout + Lout 2 ⎝ ⎛ ⎛ Ns ⎞ ⎞ ⎜ ⎜⎜ VCin − VCout ⎟⎟ ⎟ ⎞ ⎜ ⎝ Np ⎠ D⎟ ⎟ = ⎜ I Lout + ⎟ 4 Lout · f SW ⎠ ⎜ ⎟ ⎜ ⎟ ⎝ ⎠ Particularizamos la ecuación para nuestra aplicación: 36 .13 A ⎞ ⎛ I Dpeak = ⎜143 A + ⎟ = 161 A peak 2 ⎠ ⎝ Para calcular la corriente IDrms de los transistores consideraremos bajo rizado de corriente, por tanto la corriente RMS se calcula de la siguiente forma: I Drms = I Lout 0.5 = 143A· 0.5 = 101.1ARMS Por norma general, los transistores deberían aguantar al menos el doble de la corriente RMS calculada, por tanto los requerimientos de corriente y tensión para los mosfets de baja tensión son: • Tensión de ruptura, V(BR)DSS = 100V • Corriente continua, IDS = 202Adc • Corriente pulsande, IDSpulse = 320Apeak 6.6.3.2 Cálculo de la Máxima Potencia de Disipación (paso 1) En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros del datasheet. Los parámetros necesarios se detallan a continuación: - Tj(max): Temperatura máxima de unión - TA: Temperatura máxima de ambiente - RthJ-C: Resistencia térmica entre unión y encapsulado - RthC-A: Resistencia térmica entre el encapsulado y el ambiente La temperatura máxima de unión podemos elegir un valor conservador de 110ºC. La temperatura ambiente según las especificaciones es de 85ºC. Obtener la RthC-A (resistencia térmica entre el encapsulado y el ambiente) en este caso particular resulta especialmente complicando dado que hay otros elementos alrededor que también se deben tener en cuenta. Por este motivo, la máxima potencia de 47 Dimensionado de los Componentes de Potencia disipación se ha obtenido mediante simulación, cuyos resultados se indican en secciones posteriores. Como conclusión de la simulación térmica de lo mosfets de baja tensión podemos indicar que la máxima potencia que deben disipar es de 36W cada uno. 6.6.3.3 Cálculo de la RDS(on) en función de la potencia de disipación (paso 2) En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros que se indican en un datasheet. Dado que se trata de una rectificación síncrona, consideraremos que los tiempos muertos entre conmutaciones permiten conmutar el mosfet una vez el diodo intrínseco ha empezado a conducir y por tanto las pérdidas de conmutación se pueden despreciar. 6.6.3.3.1 Pérdidas de Conmutación Para calcular las pérdidas de conmutación consideraremos el rizado de corriente de la bobina de salida nulo y por tanto tendremos en cuenta únicamente su corriente media. La ecuación que define las pérdidas de conmutación de ambos transistores es la siguiente: | ⟨ _ ⟩√0.5 6.6.3.3.2 Cálculo de la RDS(on) La resistencia RDS(on) en función de la potencia máxima disipada se calcula de la siguiente forma: | ⟨ _ ⟩√0.5 36 101.11 3.5 Ω Por tanto, como requerimiento inicial debemos garantizar que la RDS(on) considerando el peor caso (Tj=150ºC) no supere los 3.5mΩ. Posiblemente sea necesario utilizar varios mosfets en paralelo para cumplir con este requerimiento. 48 Simuulación en Lazo L Abierto 7 Simulacción del Convertidoor en Lazo Abierto o 7.1 Simulacióón Eléctrica a Una vez calculado los l parámeetros princip pales del convertidor c necesarios para dimeensionar loss componen ntes de potenncia, podem mos contrasttarlos con lla simulació ón del convvertidor trabbajando en lazo abierto en el mism mo punto de trabajo quee hemos utillizado para los cálculoos. El circu uito utilizaddo para reaalizar la sim mulación ccorrespondee a la Figura 7.1. Fig gura 7.1 Circuiito del convertidor en lazo abieerto Los valorees utilizadoss para la sim mulación see indican a continuación c n: - LIN = 3.33µH, CIN = 2.2µF (ESR R = 0.6Ω) - COSS = 480pF, 4 LR = 2.5µH, Npp/Ns = 12 - LOUT = 1µH, 1 COUT = 113µF (E SR = 5mΩ)) La Tabla 7.1 muestraa los resultaddos obtenid dos de la sim mulación. Condiciones: Vin=3345Vdc, Vo=14Vdc, D= =60%, fsw=100k kHz, IOUT = 143A Parámetro Valoor calculad do Valor simulado iLin 5.84 Adc 6.3 37 Adc ΔiLin 2 App 2.8 87 App vCin 345 Vdc 344 4.7 Vdc ΔvCin 7.8 Vpp 18.51 Vpp 55.95 Arms 6.5 5 Arms iLout 143 Adc 14 43 Adc ΔiLoutt 336.13 App 34.6 63 App vCout 14 Vdc 14.05 Vdc ΔvCoutt 2200 mVpp 235 5 mVpp 100.43 Arms 13.9 9 Arms I Cin I Cout _ RMS S _ RM MS 49 Simulación en Lazo Abierto Tabla 7.1 Resultados de la simulación Debemos tener en cuenta que el ciclo de trabajo utilizado en la simulación debe ser ligeramente superior al teórico puesto que el efecto de los tiempos muertos en las transiciones y la inductancia resonante hacen que el ciclo de trabajo efectivo sea inferior. La Figura 7.2 muestra la forma de onda de las variables de estado obtenidas en la simulación. GateA GateC+1.5 2.5 2 1.5 1 0.5 0 I(Lin) I(Cin) 15 10 5 0 -5 -10 Vcin 360 355 350 345 340 335 I(Lout) 170 160 150 140 130 120 VC1 14.1 14 13.9 13.8 13.7 Figura 7.2 Formas de onda del convertidor simulado De los resultados de la simulación obtenemos las siguientes conclusiones: - Aparece un rizado en la tensión de entrada por encima de las especificaciones (∆VCin < 7.9Vpp), debido a que el pico de corriente de alta frecuencia que aparece en el condensador de entrada produce un aumento instantáneo en la tensión, esto es debido en la mayor parte a la ESR del condensador de entrada. Por tanto, la capacidad debe ser ligeramente superior, y la ESR de CIN debe ser más pequeña. - El rizado de corriente de entrada supera los 2App, posiblemente cuando se optimice la ESR de CIN el rizado de corriente también disminuirá. - El rizado de tensión de salida es superior a 200mVpp, comprobamos que al tener forma sinusoidal es síntoma de que debemos aumentar la capacidad, de lo contrario si el rizado tuviese forma triangular (misma forma que la corriente) seria síntoma de exceso de ESR. 50 Simulación en Lazo Abierto 7.1.1 Optimización del Rizado de Tensión En base a los resultados obtenidos en la primera simulación, se realiza una segunda simulación con los siguientes valores: - LIN = 3.3µH, CIN = 2.8µF (ESR = 0.1Ω) - COSS = 480pF, LR = 2.5µH, Np/Ns = 12 - LOUT = 1µH, COUT = 120µF (ESR = 3mΩ) Los resultados de la simulación se indican en la Tabla 7.2. Condiciones: Vin=345Vdc, Vo=14Vdc, D=60%, fsw=100kHz, IOUT = 143A Parámetro iLin Valor calculado Valor simulado 5.84 Adc 6.36 Adc ΔiLin 2 App 1.3 App vCin 345 Vdc 344.7 Vdc ΔvCin 7.8 Vpp 7.56 Vpp 5.95 Arms 6.47 Arms iLout 143 Adc 143 Adc ΔiLout 36.13 App 34.41 App vCout 14 Vdc 14.05 Vdc ΔvCout 200 mVpp 199.5 mVpp 10.43 Arms 10.22 Arms I Cin I Cout _ RMS _ RMS Tabla 7.2 Resultados de la segunda simulación Se comprueba en esta segunda simulación que los nuevos valores utilizados son válidos para cumplir con las especificaciones con un margen de seguridad, por tanto los requerimientos de cada componente se pueden basar en estos resultados. 7.1.2 Comprobación del Tanque Resonante En apartados anteriores se ha explicado la estrategia ZVT así como los requisitos necesarios para que se cumpla la condición ZVT. En este apartado se comprueba esta condición por simulación y se contrasta los cálculos teóricos del apartado 6.2. Para la simulación se ha utilizado los siguientes parámetros: - VIN = 345V - IOUT(min) = 43A - Coss(eq) = 530pF (según datasheet de la referencia STW47NM60ND de STMicroelectronics) - Para la obtención de la Lr, se ha realizado un barrido de 5µH a 20 µH en intervalos de 5µH. - El tiempo muerto entre transición se ha fijado a 250ns para poder dar tiempo suficiente a la carga y descarga de las capacidades parásitas de los transistores. 51 Simulación en Lazo Abierto La Figura 7.3 muestra la tensión VDS de QB en el instante de conmutación a OFF, hay que destacar que cuando la tensión VDS de QB se aproxima a VIN significa que la tensión VDS de QA se hace cero y por tanto éste puede conmutar a cero voltios. Se realiza la simulación para valores Lr de 5µH, 10µH, 15µH y 20µH. GateA_1 GateB_1 GateC_1+1.5 GateD_1+1.5 2.5 GateA_1 2 GateB_1 GateC_1+1.5 GateD_1+1.5 2.5 2 1.5 1.5 1 1 0.5 0.5 0 0 VQB (Lr=5uH) VQB (Lr=5uH) VQB (Lr=10uH) VQB (Lr=15uH) VQB (Lr=20uH) 400 300 400 VQB (Lr=10uH) VQB (Lr=15uH) Lr = 15µH VQB (Lr=20uH) Lr = 20µH Lr = 10µH 200 300 100 Lr = 5µH 0 200 ZOOM -100 100 Tdelay(max) = 196ns 0 -100 0.000376 0.00038 0.000384 0.000388 Time (s) Figura 7.3 Condición de ZVT para diferentes valores de inductancia (Lr) Se comprueba por simulación que con una Lr de 15µH (señal de color verde) es suficiente para conmutar la rama resonante a cero voltios. Por otro lado, se comprueba que el tiempo máximo de la transición resonante (transición de la rama derecha, t(1)-t(0) visto en el apartado 5.2.2) es de 70ns, mientras que el tiempo máximo de la segunda transición (transición de la rama izquierda, t(3)-t(2) visto en el apartado 5.2.4) es de 196ns, esto es debido a que la corriente del primario en la primera transición corresponde al valor de pico, provocando que la energía acumulada en la inductancia resonante sea máxima, mientras que en la segunda transición la corriente del primario se ha reducido debido a las pérdidas y por tanto necesita más tiempo para cargar y descargar las capacidades parásitas. Se realiza una simulación fijando la Lr a 15µH pero modificando la corriente de salida, de esta forma podemos evaluar el tiempo muerto que se debe aplicar en cada rama en función de la corriente de salida. La Tabla 7.3 muestra los tiempos muertos mínimos que debe tener las transiciones en función de la corriente de salida. Se comprueba que a más corriente de salida menor tiempo de transición es requerido para cumplir con la condición ZVT, ya que la energía acumulada en la inductancia resonante es mayor y por tanto la carga y descarga de las capacidades parásitas se realizan en un tiempo menor. 52 Simulación en Lazo Abierto Condiciones: Vin=345Vdc, Vo=14Vdc, D=60%, fsw=100kHz, Lr = 15µH Iout 41 Adc 49 Adc 60 Adc 77 Adc 107 Adc 143 Adc tdead time QA-QB 200 ns 131 ns 96 ns 69 ns 47 ns 34 ns tdead time QC-QD 68 ns 60 ns 52 ns 43 ns 33 ns 26 ns Tabla 7.3 Tiempos muertos entre transiciones para Lr de 15µH en función de la corriente de salida Si contrastamos los resultados de la simulación con los cálculos teóricos, comprobamos que la inductancia resonante calculada en el apartado 6.2 (Lrteórica = 3.16µH) no coincide con la obtenida por simulación (Lrsimulada = 15µH). Esta desviación está causada por dos temas: - La capacidad resonante utilizada para los cálculos teóricos (Crteórica = 667pF+20pF) no coincide con la que especificada por el fabricante del mosfet (Crteórica=1060pF+20pF). - La corriente mínima del primario utilizada para los cálculos teóricos no tiene en cuenta las pérdidas del inductor resonante durante el modo OFF, mientras que el PSIM si las tiene en cuenta. Recalculamos el valor de inductancia mínima utilizando la ecuación del apartado 6.2 pero con los valores de la simulación: 2 2 530 20 3.03 14 345 Con los parámetros optimizados, el nuevo cálculo coincide con el resultado de la simulación. Pero, ¿debemos considerar aceptable un valor de inductancia de dispersión de 15µH? Ya sea mediante un inductor externo o mediante la inductancia de dispersión del transformador, obtener un valor de inductancia de 15µH es excesivamente elevado, ya que tal como se explica en el apartado 5.2.7.3, la inductancia de dispersión del devanado primario del transformador define la pendiente de la corriente del primario “slew rate”, y si ésta pendiente es pequeña (Lr↑↑) entonces el ciclo de trabajo efectivo se reduce, por lo que a plena carga es posible que el convertidor no pueda alcanzar la tensión de consigna en la salida. Para intentar reducir la inductancia de dispersión se ha rediseñado la topología de tal forma que la energía inductiva acumulada en el inductor resonante se mantenga lo más constante posible durante el modo OFF, de esta forma la corriente mínima del primario será superior y por tanto a una misma corriente de salida necesitaremos menos inductancia resonante para obtener la misma energía inductiva. 53 Simulación en Lazo Abierto 7.1.3 Optimización del Tanque Resonante Durante el modo OFF (ver Figura 5.6) la corriente del primario pasa a través de la inductancia resonante y de los transistores QA y QC. Considerando que la inductancia magnetizante es suficientemente grande para despreciar su efecto, durante este modo la corriente del inductor resonante iLr(t) es un reflejo de la corriente del secundario iLout(t) divida por la relación de espiras, es decir: | Por tanto, el rizado de la corriente de salida afecta proporcionalmente a la corriente del inductor resonante, esto significa que en el momento de la segunda transición (t(3)-t(2) visto en el apartado 5.2.4) la energía acumulada en el inductor ha disminuido considerablemente y por tanto para cumplir la condición ZVT es requerido una Lr elevada. La Figura 7.4 muestra una optimización en la topología ZVT Full Bridge con diodos Free-Wheeling, estos diodos tienen dos funciones principales: - Reducir las pérdidas de Lr durante el modo OFF y así poder mantener la corriente prácticamente constante. - Limitar los sobre picos de tensión entre drenador y surtidor de los mosfets de la rectificación síncrona que aparecen reflejados en el primario, estos sobre picos son provocados por las capacidades parásitas de los mosfets y la inductancia de dispersión del transformador. Figura 7.4 Topología ZVT Full Bridge con diodos Free-Wheeling Durante el modo OFF uno de los diodos Free-Wheeling aparece en paralelo con la inductancia resonante (ver Figura 7.5 a)), esto provoca que la máxima tensión del inductor sea la tensión forward del diodo. Dado que la pendiente de la corriente del inductor es proporcional a su tensión, si la tensión es pequeña la pendiente también y por tanto, la corriente se mantiene prácticamente constante. Las formas de onda de la Figura 7.5 muestran la diferencia entre ambos circuitos (con y sin diodos Free-Wheeling). se comprueba que en el momento de conmutar a OFF el transistor QA la corriente en Lr es superior si utilizamos los diodos, y por tanto en ese instante la energía inductiva acumulada también es mayor, por lo que favorece la condición ZVT. 54 Simulación en Lazo Abierto iLr sin Dfred iLr con Dfred 8 6 4 2 0 -2 -4 -6 Figura 7.5 Circuito equivalente durante el modo OFF y formas de onda Para comprobar el efecto de los diodos Free-Wheeling se realiza dos simulaciones con mismas condiciones de contorno:, con la única diferencia de los diodos. - VIN = 345V - IOUT(min) = 43A - Coss(eq) = 530pF (según datasheet de la referencia STW47NM60ND de STMicroelectronics) - Lr = 5µH. La Figura 7.6 muestra la comparación entre ambas simulaciones. Se comprueba que la transición de QB del circuito con diodos Free-wheeling se realiza a cero voltios, mientras que con el circuito sin diodos el transistor QB no conmuta a cero voltios. GateA GateB GateC+1.5 GateD+1.5 2.5 2 1.5 1 0.5 0 VQB sin Dfred VQB con Dfred 400 200 0 Figura 7.6 Circuito equivalente durante el modo OFF y formas de onda Como conclusión podemos indicar que si utilizamos los diodos Free-Wheeling, con una la Lr de 5µH es suficiente para que se produzca la transición a cero voltios con una corriente de salida de 43Adc, por el contrario es necesario una Lr de 15µH. 55 Simuulación en Lazo L Abierto 7.2 Simulacióón Térmica a La herram mienta “Thermal Moddule” de PSIM P permiite obtenerr la potencia de disippación de caada mosfet introducienndo los dato os del modeelo en una bbase de dato os, de esta fforma compparamos loss resultados teóricos co on los resultados de la ssimulación. En apartaados anterio ores hemos calculado la máxima RDS(on) quee debe teneer los Mosffets en funcción de la máxima m disiipación térm mica. Tenien ndo en cuennta los requ uisitos obtennidos hasta el momento, se ha reaalizado una búsqueda de d mosfets qque cumplan con los rrequisitos, finalmente f se ha optaddo por utiliizar la referencia IPW W60R080CP PA de Infinneon en laa zona de alta tensióón y 2 mosfets m en paralelo dde la referrencia AUIR RF7669L2 de Internattional Recttifier en la zona de baja tensiónn. La Figurra 7.7 muesstra el circuuito utilizado o para la sim mulación térrmica. Figura 7.77 Modelo térmicco en PSIM El program ma PSIM calcula c las pérdidas utilizando u lo os parámetrros del mossfet a 25ºC C, por tanto debemos teener en cuennta que la comparación n con los ressultados teó óricos tambbién se debben realizaar utilizandoo la RDS(onn) a 25ºC. La Tabla 7.4 muesttra la compparación enntre los resulltados teóriccos y los ob btenidos porr simulaciónn. Se observva que las pérdidas p callculadas coiinciden con n las pérdida das obtenidaas por simuulación, por tanto los cáálculos son vválidos. Condicio ones: Vin= =345Vdc, Vo=14Vdc, V D=60%, fsw=100k kHz, IOUT = 143ª, Tj=25 5ºC Parámetro Valoor calculad do Valor simulado Pd_QA A 5.66W 5.85W Pd_QB B 5.66W 5.28W Pd_QC C 4.84W 4.89W Pd_QD D 4.84W 4.07W Pd_LV1 1_1 9.41W 9.27W Pd_LV1 1_2 9.41W 9.27W Pd_LV2 2_1 9.41W 9.27W Pd_LV2 2_2 9.41W 9.27W Tabla 7.4 R Resultados de laa simulación térrmica No obstannte, la variaación de la R DS(on) en función fu de la l temperatuura es un teema a tenerr en cuenta, por esta razón r se haa calculado de nuevo las l pérdidass de los mo osfets utilizzando la RDS(on) a Tj=15 50ºC, los reesultados se muestran en la Tabla 77.5. 56 Simulación en Lazo Abierto VHV VLV IOUT Pout Fsw Converter Parameters 345 V Ns/Np 14 V Duty 142,9 A Tj 2000 W Total Losses 170 kHz Efficiency 0,08 48,72 25,00 84,40 95,78 % ºC W % VHV VLV IOUT Pout Fsw Converter Parameters 345 V Ns/Np 14 V Duty 142,9 A Tj 2000 W Total Losses 170 kHz Efficiency 0,08 48,72 150,00 148,51 92,57 % ºC W % 1 How many HV mosfets are in parallel? Infineon IPW60R08CPA Reference High Voltage Mosfet parameters 600 V 15,00 uC Qrr VDS(Tjmax) 80 mOhm trr 500,00 ns RDSonMAX (25ºC) 0,63 V 80 mOhm UD0 RDSonMAX (Tj) 20,00 mOhm 17 ns tr (rise) RD PG-TO247-3 7 ns tf (fall) Package 1 How many HV mosfets are in parallel? Infineon IPW60R08CPA Reference High Voltage Mosfet parameters 600 V 15,00 uC VDS(Tjmax) Qrr 80 mOhm trr 500,00 ns RDSonMAX (25ºC) 216,6 mOhm UD0 0,63 V RDSonMAX (Tj) 20,00 mOhm 17 ns tr (rise) RD 7 ns PG-TO247-3 tf (fall) Package 2 How many LV mosfets are in parallel? IR AUIRF7669L2 Reference Low Voltage Mosfet parameters 100 V 140 uC VDS(Tjmax) Qrr 3,5 mOhm trr 61 ns RDSonMAX (25ºC) 0,63 V 3,5 mOhm UD0 RDSonMAX (Tj) 2,4 mOhm 30 ns tr (rise) RD DirectFET 14 ns tf (fall) Package 2 How many LV mosfets are in parallel? IR AUIRF7669L2 Reference Low Voltage Mosfet parameters 100 V 140 uC VDS(Tjmax) Qrr 3,5 mOhm trr 61 ns RDSonMAX (25ºC) 6,947 mOhm UD0 0,63 V RDSonMAX (Tj) 30 ns 2,4 mOhm tr (rise) RD 14 ns DirectFET tf (fall) Package Losses estimation of High Voltage Mosfets Mosfets QA & QB Mosfets QC & QD Pcond_mosfet 5,66 W Pcond_mosfet 4,305 W Psw_mosfet --W Psw_mosfet --W Pcond_diode --W Pcond_diode 0,5338 W Psw_diode --W Psw_diode --W Ptotal 5,66 W Ptotal 4,8388 W Losses estimation of Low Voltage mosfets Pcond_mosfet 17,86 W Psw_mosfet --W Pcond_diode 0,973 W Psw_diode --W Ptotal 18,83 W Losses estimation of Planar transformer (TR1) Pcopper_W1 1,133 W Pcopper_W3 2,551 W Pcopper_W2 2,551 W Pcore 7,3 W Pdtotal 13,53 W Losses estimation of Output Inductor (Lout) Pcopper 10,2 W Pcore 2W Pdtotal 12,2 W Losses estimation of High Voltage Mosfets Mosfets QA & QB Mosfets QC & QD Pcond_mosfet 15,33 W Pcond_mosfet 8,2186 W Psw_mosfet --W Psw_mosfet --W Pcond_diode --W Pcond_diode 1,4189 W Psw_diode --W Psw_diode --W Ptotal 15,33 W Ptotal 9,6375 W Losses estimation of Low Voltage mosfets Pcond_mosfet 35,45 W Psw_mosfet --W Pcond_diode 0,973 W Psw_diode --W Ptotal 36,42 W Losses estimation of Planar transformer (TR1) Pcopper_W1 1,133 W Pcopper_W3 2,551 W Pcopper_W2 2,551 W Pcore 7,3 W Pdtotal 13,53 W Losses estimation of Output Inductor (Lout) Pcopper 10,2 W Pcore 2W Pdtotal 12,2 W (a) (b) Tabla 7.5 Cálculo teórico de las pérdidas de los mosfets; (a) para Tj=25ºC, (b) para Tj=150ºC 57 Especificaciones de los Componentes de Potencia 8 Especificaciones de los Componentes de Potencia Apartado eliminado por temas de Confidencialidad. 58 Confidencial Conclusiones 9 Conclusiones La metodología seguida durante el desarrollo de este trabajo ha sido la expuesta en el diagrama de la Figura 2.1. La primera tarea ha consistido en leer y entender la especificación del convertidor que teníamos que diseñar, posteriormente se ha realizado un estudio de las diferentes topologías con aislamiento galvánico más comunes que se utilizan hoy en día, la más adecuada para esta aplicación ha sido la “Phase Shift ZVT Full Bridge”, no obstante como segunda opción se podría analizar otras topologías adecuadas para la aplicación como es la “Flyback-current-fed Push-Pull”. Una vez se ha seleccionado la topología, se ha procedido a realizar su análisis estático, este análisis nos ha permitido obtener todas aquellas expresiones necesarias para el cálculo de las corrientes y tensiones de cada componente de potencia en régimen permanente. Por tanto, el objetivo cumplido de este análisis nos ha permitido dimensionar los componentes y obtener sus parámetros principales, para posteriormente compararlos con la simulación, cuyo programa utilizado ha sido PSIM. Con la ayuda de PSIM se ha corregido algunos aspectos no considerados en el análisis teórico, como son las pérdidas de la inductancia resonante (Lr). Según los cálculos, el valor mínimo era de 3.9µH, mientras que por simulación se ha demostrado que era necesario una inductancia mínima de 15µH para cumplir con la condición ZVT a carga mínima, posteriormente se ha comprobado que considerando las pérdidas en el cálculo teórico, la inductancia calculada teóricamente coincidía con la obtenida en simulación. Por otro lado, se ha demostrado que la influencia de unos diodos FreeWheeling en el inductor resonante reducía las pérdidas y por tanto, permitía utilizar una inductancia resonante de 5 µH en lugar de 15µH, por lo que se ha aplicado una optimización en la topología. La obtención de los requerimientos de los mosfets, tanto de alta como de baja tensión, ha sido una tarea laboriosa, para ello se ha definido unos pasos para calcular la máxima RDS(on) de los mosfet en función de la máxima potencia de disipación, cuyo parámetro es uno de los más importantes. El cálculo de las pérdidas se ha realizado de forma teórica y contrastado con el modelo térmico de PSIM. Con respecto al filtro de entrada, el hecho de que la zona de alta tensión (entrada) tenga los dos puntos flotantes respecto el chasis (masa) hace que pueda aparecer ruido en modo común, por esta razón ha sido necesario incluir un filtro en modo común aparte del filtro en modo diferencial. Finalmente, en el último apartado se ha detallado los requerimientos de cada componente en base a todo el trabajo realizado previamente. Este último apartado tiene varios objetivos, el primer objetivo consiste en recopilar toda la información de cada componente en un sólo apartado que, posteriormente de ser necesario una optimización, podamos acceder a sus requerimientos de una forma rápida. En las medianas y/o grandes empresas se crea la necesidad de repartir las tareas por departamentos, concretamente el departamento que se encarga de buscar alternativas a nivel económico de cada componente es el departamento de compras, el segundo objetivo de los requerimientos es permitir una cierta autonomía a este departamento en la búsqueda de alternativas. Cabe destacar que previamente a la edición de los esquemáticos es necesario realizar el análisis dinámico del convertidor para obtener su función de transferencia y diseñar el compensador. Este paso es necesario para confirmar que, con los 59 Conclusiones componentes actuales el convertidor, puede cumplir con los requerimientos dinámicos. Puede pasar que para limitar la impedancia de salida del convertidor sea necesario aumentar la capacidad de salida aun optimizando el compensador. Por tanto esto es una de las tareas pendientes. 60 Referencias Referencias [1]. [2]. [3]. [4]. [5]. [6]. [7]. [8]. Libro: Erickson, Robert W, Fundamentals of Power Electronics, Segunda edición, 2000. Libro: Colonel Wm. T. McLyman, Transformer and Inductor Design Handbook, Marcel Dekker, Tercera edición, 2004. Trabajo: Albert Trenchs, Análisis y Diseño de un Convertidor “Two-Switch Forward” con Control Digital, 2010, 57 páginas. Nota de Aplicación: Dr. Dusan Graovac, Marco Pürschel, Andreas Kiep, MOSFET Power Losses Calculation Using the DataSheet Parameters, Infineon, 2006, V1.1, 22 páginas. Nota de Aplicación: Dr. Ulrich Schumacher, AN-CoolMOS-03 How to Select the Right CoolMOS and its Power Handling Capability, Infineon, 2002, V1.2, 37 páginas. Nota de Aplicación: Bill Andreycak, Phase Shitfed Zero Voltage Transition Design Considerations and the UC3875 PWM Controller, Unitrode, 1997, U-136A, 14 páginas. Artículo de Revista: Bob Bell, Ajay Hari, Topology Key to Power Density in Isolated DC-DC Converters, Power Electronics Technology, 2011, 5 páginas. Página Web: HTTP://www.smps.us/topologies.html [consulta] Febrero 2011. 61
0
Anuncio
Documentos relacionados
Descargar
Anuncio
Añadir este documento a la recogida (s)
Puede agregar este documento a su colección de estudio (s)
Iniciar sesión Disponible sólo para usuarios autorizadosAñadir a este documento guardado
Puede agregar este documento a su lista guardada
Iniciar sesión Disponible sólo para usuarios autorizados