332010MI-Puente Vectorial Balanceado

Serie de Materiales de Investigación
Año 3
Año 7
Nº 3
Serie de Materiales de Investigación
Nº 15
Puente Vectorial Balanceado
José Luis Galoppo1, Daniel Rabinovich 2
Centro de Investigación Aplicada y Desarrollo en Informática
y Telecomunicaciones (CIADE-IT)
1
Profesor Asociado de Plantel Exterior y de Transmisión por Conductores,
Ing. en Telecomunicaciones
2
Profesor Adjunto de Mediciones Electrónicas,
Ing. en Telecomunicaciones
Marzo 2010
Enero 2014
Serie de Materiales de Investigación
Año 3
Nº 3
Puente Vectorial Balanceado
José Luis Galoppo1, Daniel Rabinovich 2
Centro de Investigación Aplicada y Desarrollo en Informática
y Telecomunicaciones (CIADE-IT)
1
Profesor Asociado de Plantel Exterior y de Transmisión por Conductores,
Ing. en Telecomunicaciones
2
Profesor Adjunto de Mediciones Electrónicas,
Ing. en Telecomunicaciones
Marzo 2010
Puente Vectorial Balanceado
José Luis Galoppo1, Daniel Rabinovich2
Centro de Investigación Aplicada y Desarrollo en Informática y Telecomunicaciones (CIADE-IT)
1
Profesor Asociado de Plantel Exterior y de Transmisión por Conductores, Ing. en Telecomunicaciones
[email protected]
2
Profesor Adjunto de Mediciones Electrónicas, Ing. en Telecomunicaciones
[email protected]
Resumen—Este documento presenta el desarrollo, desde la
teoría hasta la construcción, de un puente para la medición
vectorial de dipolos y cuadripolos balanceados. Este trabajo
surge de la necesidad de medir las características de las líneas
telefónicas para la aplicación de la tecnología ADSL.
señales de corriente continua análogas a la relación de
magnitud en dB y fase en º respectivamente.
Abstract—This document presents the development, from
the theory to the construction, of a bridge for vector
measurement of balanced dipoles and quadrupoles. This work
stems from the need to measure the characteristics of telephone
lines for the implementation of ADSL technology.
Palabras Claves—Puente, impedancia compleja, coeficiente
de reflexión, ADSL.
I. INTRODUCCIÓN
La construcción de este equipo electrónico permitió
disponer de un instrumento para medir las características de
líneas telefónicas y poder determinar de antemano su
capacidad para implementar en ellas la tecnología ADSL.
El equipo consta de 3 placas electrónicas. Figura 1.
Fuente de
alimentación
Puente
Fig. 2 Puente de reflexión implementado en el accesorio ROE R&S
FSH-Z2 del analizador de espectro FSH6
La tercera placa es una fuente de alimentación regulada
con salidas de 12V y 5V.
La idea original se deriva del documento [1] y del puente
implementado en el accesorio ROE R&S FSH-Z2 del
analizador de espectro FSH6, Figura 2. Este puente es solo
apto para cargas desbalanceadas.
Medidor de
magnitud y
fase
V5
V6
R/2
Fig. 1 El puente vectorial balanceado consta de 3 placas.
Una placa puente donde se implementa, en primer término,
un balún electrónico para convertir de desbalanceada a
balanceada la señal provista por un generador senoidal
exterior. Sigue el puente balanceado propiamente dicho que
permite tomar la tensión incidente y reflejada sin alterar la
simetría de la carga. Finalmente un grupo de cuatro
amplificadores diferenciales con salida desbalanceada que
entregan tensiones proporcionales a las tensiones incidente,
reflejada, de entrada y de salida.
Una placa medidora donde se monta el CI AD8302 con su
electrónica complementaria. Este CI es un detector de
ganancia y fase. A la entrada se aplican dos señales
sinusoidales provenientes del puente y a la salida entrega dos
UBP Serie Materiales de Investigación, Año 3, Nº 3, Marzo de 2010
V1
E
R1
R/2
R1
V3
R
R1
Z
R1
V2
V4
R/2
R/2
Fig. 3 Puente de reflexión balanceado resistivo, donde R1>>R
II. TEORÍA
1
Lo que sigue es una demostración, original del grupo, que
prueba que (V5-V6)/E es proporcional al coeficiente de
reflexión de la impedancia Z referida a Z0=R. El análisis
está vinculado a la Figura 3.
Se calcula V1 y V2
 E  3 R 3E
V1  


4
 2R  2
 E R E
V2  
 
 2R  2 4
III. ESQUEMA DE MEDICIÓN
A. Definición de Magnitudes
El Puente Vectorial Balanceado está concebido para medir
la magnitud y la fase de cualquier relación entre tensión
incidente, tensión relejada, tensión de entrada y tensión de
salida, por ejemplo VREF/VINC, VSAL/VINC, VSAL/VENT. Figura
4 y Figura 5.
100
Se define la impedancia de carga normalizada con R como
z = Z/R, se calcula V3, V4, V5 y V6
E=2*VINC
E
 E  R

V3  
 0, 5  z 
  Z  
 R  Z  2
 1 z
E
 E R
V4  
0, 5
 
R

Z

z
2
1


V V
E  1 0,5  z 
V6  2 3   

2
2  4 1 z 
V5 
VREF
VINC
VENT
Z
Fig. 5 Definición de magnitudes para un dipolo.
B. Arreglo de medición
Además del Puente Vectorial, el arreglo de medición
incluye un generador de señales sinusoidales y un voltímetro.
Figura 6.
V1  V4 E  3 0,5 
  

2
2  4 1 z 
Voltímetro
Generador
Puente
Vectorial
Balanceado
Ent
Sal
se opera con V5-V6 hasta reducirlo
E  3 1 0,5 0, 5  z 

  

2  4 4 1 z 1 z 
E  2 z  E 
z 
V5  V6   
   0,5 

2  4 1 z  2 
1 z 
E  0,5  0,5 z  z  E  0,5  0,5 z 
V5  V6  
 

2
1 z
 2  1 z 
V5  V6 
V5  V6 
Cuadripolo o
dipolo a medir
E  1 z  E

 
4  1 z  4
Fig. 6 Arreglo de medición. Si es un dipolo solo se conecta a Ent.
IV. PLACA DEL PUENTE
V5  V6
por lo tanto  
E
4
como   VREF queda que
VINC
VREF  k (V5  V6 ) y VINC  k
100
E=2*VINC
VREF
VENT
E
4
VINC
T WIST ED
PAIR
VSAL
100
Fig. 4 Definición de magnitudes para un cuadripolo
Esto es, medir V5-V6 y E/4 me permite conocer VREF y
VINC a través de la misma constante de proporcionalidad.
Galoppo, Rabinovich: Puente vectorial Balanceado
A. Análisis del Circuito
En la Figura 7 se muestra el circuito, realizado en Orcad
para poder ser simulado por PSPICE.
Los dos amplificadores operacionales de la izquierda,
convierten la señal sinusoidal desbalanceada que se aplica en
J3, en una señal balanceada entre los pines 6 de ambos
operacionales.
Esta señal excita al puente compuesto por R3, R4, R16 y
R17. Esta misma señal es escalada apropiadamente por U3
entregando una señal respecto a tierra proporcional a VINC.
Cuando la impedancia conectada a J1 es igual a 100Ω
(R11), la salida balanceada derivada de la unión entre R7R15 y R14-R8 es nula, por lo tanto representa a VREF como
se demostró en el análisis teórico. La misma es escalada por
U2 entregando una señal desbalanceada proporcional a VREF.
U5 amplifica entrega en forma desbalanceada una señal
proporcional a VENT.
U6 repite lo mismo para VSAL.
Como todo el puente R3-R4-R11-R16-R17 y el circuito a
medir, representan una impedancia bastante baja, alrededor
de los 50 para U1 y U4, estos amplificadores operacionales
deben ser capaces de manejarla y también de poseer una
2
Las características del AD844A se pueden encontrar en el
siguiente link: http://www.analog.com/en/other-products
/militaryaerospace/ad844/products/product.html
3k3
R20
VCC
LM318/NS
10k
C15
220u
25V
CON3
0
0
0
C16
.47u
-VEE
R31
Z3
J7
2
1
R32
10k
Z4
CON2
R30
20.5k
3
U6
+
LM318/NS
10k
2
R34
20.5k
7
V+
C3
V-
CON2
INC
0
C3
6
8
J6
ENT
1
2
0
CON2
0
J8
VCC
1
C1
1
2
SAL
6
8
OUT
C2
-
6
8
C9
.01u
C17
.01u
10k
R33
J4
1
2
-VEE
-VEE
C13
.01u
C14
.47u
4
25V
-
R29
20.5k
VCC
3
2
1
OUT
C2
V-
2
CON2
0
VCC
1
C1
5
R28
1k
C12
220u
+
10k
R27
J5
U5
R22
10k
1
2
0
OUT
C2
-
V+
4.7 R25
7
R24
20.5k
3
4
C11
.22u
R26
-VEE 0
4
0
10k
C10
.01u
VCC
1
C1
2
C3
500
0
0
C8
7
V-
-
6
5
C 0.01p
V+
OUT
2
+
LM318/NS
R21
V-
AD844A/AD
R23
U3
3
J2
REF
CON2
5
+
R18
10k
C6
.01u
10k
7
1
8
U4
3
0
0
0
R17
50
V+
N1
N2
CON2
-VEE
C5
.01u
CON2
C7 .22u R19 4.7
0
R12
46k
6
8
C3
Gen
R15
3k3
OUT
C2
-
Z2
R16
50
0
10k
1
2
R14
1k
2
J1
R11
100
C4 .22u 4.7 R10
R13
J3
2
1
R9
Z1
3k3
4
-VEE 0
4
0
3k3
+
LM318/NS
R8
7
-
1k
C3
U2
3
10k
V-
0
5
C 0.01p
V-
2
6
V+
OUT
R4
50
C2
.01u
VCC
1
C1
5
AD844A/AD
R2
46k
R5
R3
50
R7
4
+
V+
N1
N2
7
1
8
VCC
U1
3
R6
0
0
C1 .22u R1 4.7
0
5
respuesta en frecuencia lo más amplia posible. Para esta
función se selecciona el amplificador operacional AD844A.
-VEE
C18
.01u
0
Fig. 7 Esquemático del circuito para la placa Puente hecho en ORCAD para poder ser simulado con PSPICE.
B. Simulación
Con el PSPICE se simula repetidamente el circuito con
diferentes cargas, Figura 8.
0
T4
0
R40
1000k
T1
TP26AWG
T WIST ED
PAIR
R41
1000k
TWISTED
PAIR
R39
1000k
TWISTED
PAIR
R38
1000k
Las cargas de prueba se conectan en J1 cuando es un
dipolo y entre J1 y J7 cuando es un cuadripolo.
T2
TP26AWG
R45
R46
R47
Z1
Z3
C19
.01u
5
R50
5
R51
C20
.01u
5
C21
.01u
R52
R49
100
Z2
T3
Z1
Z2
Z4
5
R53
5
Z1
Z3
T WIST ED
PAIR
TP26AWG
R42
100
50
Z4
50
1000k
R44
T5
0
Z1
Z2
Z3
T WIST ED
PAIR
TP26AWG
R48
100
Z4
Z3
Z1
R54
100
R55
Z2
Z4
1000k
R43
5
Z3
C22
1n
Z2
Z4
L1
Z1
1
2
100u
Z2
Z3
R56
100
Z4
Fig. 8 Diferentes cargas de prueba que se emplearon para simular el comportamiento del circuito Puente con el PSPICE.
UBP Serie Materiales de Investigación, Año 3, Nº 3, Marzo de 2010
3
Los resultados de simulación, se pueden mostrar en
distintos formatos, ya sea como Bode o carta de Smith.
En la Figura 9, se muestra el resultado de simular con el
PSPICE una carga capacitiva de 10nF en J1, a la izquierda el
coeficiente de reflexión en fase y modulo, y a la derecha en
forma de Carta de Smith.
Los resultados de las simulaciones fueron muy
satisfactorios.
Fig. 9 Simulación con PSPICE del circuito de la placa Puente al que se conectó un capacitor de 10nF. A la izquierda el Bode y a la derecha en formato de
carta de Smith.
V. PLACA DEL MEDIDOR
El circuito de la placa Puente entrega señales sinusoidales
referidas a tierra (desbalanceadas), proporcionales y
respetando la fase original de VREF, VINC, VREF, VENT, y VSAL.
Determinar la relación de amplitud y fase entre ellas puede
ser una tarea ardua a menos que se disponga de un
osciloscopio digital con cursores.
Para facilitar el trabajo de la medición se diseña una placa
Medidor basada en el CI AD8302, que provee directamente
salidas de corriente continua, relacionadas en forma muy
sencilla con la relación de magnitud en dB y la fase en ⁰
sexagesimales. Las características del AD8302 se pueden
encontrar en el siguiente link: http://www.analog.com/en/rfifcomponents/log-mpsdetectors/ad8302/products/product.html
Fig. 11 Característica idealizada de la relación de fase.
En la Figura 10 y 11, se muestran las características de
transferencia idealizadas de VMAG y VPHS en función de
las relaciones de magnitud y de fase de las entradas INPA y
INPB.
VI. PLACA DE LA FUENTE
La fuente provee ±12V regulados para alimentar a los
amplificadores operacionales, y 5V regulados para alimentar
al AD8302.
Fig. 10 Característica idealizada de la relación de magnitud.
VII. DISEÑO Y FABRICACIÓN DE LAS PLACAS
Galoppo, Rabinovich: Puente vectorial Balanceado
El diseño de las 3 placas; Puente, Medidor y Fuente se
realizó con Protel DXP2004.
Las placas son doble faz con through holes
4
En el Anexo A se presentan los circuitos y PCB correspondientes y fotografías.
VIII. MEDICIONES
En el Anexo B se presentan resultados de mediciones,
algunas comparadas con los resultados ideales calculados.
IX. CONCLUSIONES
El circuito funcionó bien, aunque por debajo de las
expectativas.
Los errores en la medición de fase fueron mayores a los
esperados. En algunas frecuencias superiores a los 10⁰.
Los errores de magnitud fueron bajos, no mayores que
2dB.
Una causa es el integrado AD8302, en la zona cercana a 0⁰
tiene un error importante. En la Figura 12 se muestra el error
por no linealidad que alcanza al 8% y en la Figura 13 los 3σ a
ambos lados de la media de fabricación, que pueden ser
mayores que el 10%.
La otra razón fue el comportamiento no adecuado de los
amplificadores operacionales LM318N en el extremo superior de la banda ADSL, 1.1MHz.
En el diseño no se tuvo en cuenta, y en la simulación no
fue notable, que el defasaje de la tensión entre la entrada y la
salida de los mismos no solo dependía de la frecuencia sino
también de la ganancia y de la amplitud de las señales.
La dependencia de la ganancia se podría haber evitado con
cambios simples en el diseño.
Implementar la misma ganancia en todos los amplificadores diferenciales, aquella necesaria para VREF que es la
señal más pequeña, y implementar atenuadores resistivos en
la relación adecuada antepuestos a los restantes
amplificadores operacionales.
RECONOCIMIENTOS
Se agradece a la empresa Semak por la donación
desinteresada de los circuitos integrados AD844A y AD8302.
También al ingeniero Raúl Echegaray y al ingeniero
Nestor Pisciotta que colaboraron con sus ideas y apoyo.
A los alumnos Diego Maravankin, Gonzalo Alcaráz,
Alvaro Diaz Cornejo y Paris, que participaron en las
mediciones para evaluar el equipo.
REFERENCIAS Y BIBLIOGRAFÍA
[1]
Fig. 12 SalidaVPHS y la no linealidad respecto a la diferencia de fase de
entrada, nivel de entrada -30dBm, frecuencia 100MHz.
Bernado Celaya de la Torre, “DSL Line Tester Using
Wideband Frequency Domain Reflectrometry”, Tesis
de maestría, University of Saskatchewan, Saskatoon,
Canadá, August 2004.
[2] Thomas Starr, John M. Cioffi, “Understanding Digital
Subscriber Line Technology”, Prentice Hall, 1999.
[3]
Edson Brito Jr., Lamartine V.de Souza, Éder T. Patrício,
Agostinho L. Castro, Gervásio P. dos S. Cavalcante,and
João Crisóstomo W. A. Costa, “A Methodology for
Measurements of the ADSL Copper Loop
Parameters”DSL VI International Telecommunications
Symposium (ITS2006), September 3-6, 2006,
Fortaleza-CE, Brazil.
Fig. 13 Distribución de VPHS versus diferencia de fase de entrada, 3σ a
ambos lados del valor promedio, frecuencia 900MHz, nivel de entrada 30dBm.
UBP Serie Materiales de Investigación, Año 3, Nº 3, Marzo de 2010
5
ANEXO A
Fig. 1 Esquemático de la placa Puente
Galoppo, Rabinovich: Puente vectorial Balanceado
6
Fig. 2 Esquemático de la placa Medidor
UBP Serie Materiales de Investigación, Año 3, Nº 3, Marzo de 2010
7
Fig. 3 Esquemático de la placa Fuente
Galoppo, Rabinovich: Puente vectorial Balanceado
8
Fig. 4 PCB placa Puente, escala 1:1
Fig. 5 PCB de la placa Medidor, escala 1:1
Fig. 6 PCB de la placa Fuente, escala 1:1
UBP Serie Materiales de Investigación, Año 3, Nº 3, Marzo de 2010
9
Fig. 7 Fotografías
Fig. 8 Fotografías
Galoppo, Rabinovich: Puente vectorial Balanceado
10
ANEXO B
Ejemplos de mediciones:
C19
Z1
Z3
4.7n
R57
100
Z2
Z4
Fig. 1 Función de transferencia Vsal/Vinc de un filtro pasa alto
Nota: en todos los gráficos las unidades de los valores de abscisa son kHz
Fig. 2 Ejemplos de mediciones
L1
Z1
1
2
92.6u
Z2
Z3
R43
100
Z4
Fig. 3 Función de transferencia Vsal/Vinc de un filtro pasa bajo
Fig. 4 Impedancia característica de una línea telefónica de 1km por el método corto-circuito/circuito-abierto
Fig. 5 Ejemplo de mediciones
UBP Serie Materiales de Investigación, Año 3, Nº 3, Marzo de 2010
11
www.ubp.edu.ar
Sede Centro UBP
Sede Campus UBP
Lima 363 - Córdoba
Tel: 0351 - 414 4555
Fax 0351 - 414 4400
E:mail: [email protected]
Av. Donato Álvarez 380 - 5147
Argüello, Córdoba
Tel: 0351 - 414 4444 - Fax 0351 - 414 4400
E:mail: [email protected]