Descarga

TEMA II
FAMILIAS LÓGICAS
Introducción
Familias de
transistores de
paso
FAMILIA LÓGICA : LA ESTRUCTURA BÁSICA A PARTIR DE LA
CUAL SE PUEDEN CONSTRUIR LAS DIFERENTES PUERTAS
LÓGICAS
Famiilias
diferenciales
Familias en modo
corriente
Transistores
bipolares
Colector
Base
Emisor
TRANSISTORES
MOS
Puerta
(Gate)
Drenador
(Drain)
Fuente
(Source)
Transistor MOS
Introducción
NMOS
Familias de
transistores de
paso
G
G
S
D
S
D
P
P
N
N
P
N
D
Famiilias
diferenciales
G
D
Familias en modo
G
VG
=
0
VDD
VG
VD=0
ID
S
S
VDD
-> VS=VDD-VTH
--> VS = 0
VG
0
D
VG
S
=
=0
=
0
D
G
S
VD=VDD
VDD
D
G
S
corriente
PMOS
D
S
ID
=0
VD=0
--> VS = -VTH
VD=VDD
--> VS=VDD
VDD
S
D
0
S
D
=
Ejemplo I
Introducción
Familias de
transistores de
paso
F
A
Famiilias
diferenciales
A=0
F=1
A=1
B=0
B
F=1
B=0
Familias en modo
corriente
B
0
1
0
1
1
1
1
0
A
F = A·B
A=0
F=1
B=1
A=1
F=0
B=1
A
C
B
Famiilias
diferenciales
C=0
F
F=1
C=0
F=1
B=0
Familias de
transistores de
paso
B=0
A=0
Introducción
A=1
Ejemplo II
1
0
0
1
1
1
0
0
0
C=0
0
F=0
B=1
corriente
F=1
A=1
10
C=0
01 11
B=1
00
A
C=1
F=0
B=1
C=1
A=1
A=0
F=0
B=1
C=1
F=0
B=0
C=1
F=0
A=1
A=0
F = C + A·B
B=0
Familias en modo
A=0
BC
Ejemplo III
Introducción
Familias de
transistores de
paso
B
B=0
A
B=1
A=0
F
F=0
A=0
F=1
Famiilias
diferenciales
Familias en modo
corriente
B=0
B=1
B
0
1
0
0
1
1
1
0
A
F = A·B + A·B = A Ý B
A=1
A=1
F=1
F=0
Familia CMOS estática
Introducción
Pull-up: conectan la salida con
la fuente de polarización
Familias de
transistores de
paso
Árbol PMOS
F
data_in
Famiilias
diferenciales
Familias en modo
corriente
F
F
F
Árbol NMOS
Pull-down: conectan la salida con
el nodo de tierra
Familia negativa = se obtiene el valor negado de la función
Los datos de entrada sólo pueden estar conectados a las puertas de los ttores
Los drenadores y fuentes sólo pueden estar conectados a nodos internos,
polarización (PMOS) y tierra (NMOS)
El nodo de salida estará conectado a la unión de los árboles NMOS y PMOS
Árboles NMOS y PMOS comlementarios (CMOS) = no deben conducir ambos
árboles simultáneamente
Consumo de potencia en estática nulo
Márgenes de ruido elevados (robstez ante ruido, cambios en la polarización, ...)
Tiempos de propagación altos
Familia CMOS estática
Introducción
BC
Pull-up
00
01 11
10
0
1
1
0
0
1
1
0
0
0
A
Familias de
transistores de
paso
F
A
F = C + A·B
Famiilias
diferenciales
B
C
F = C + A·B = C + (A·B)
Pull-down
Familias en modo
corriente
F2
F1
F1
ÁRBOL PMOS
F2
F2
F1
Operación AND (F1 · F2)
ÁRBOL NMOS
F1
F2
Operación OR (F1 + F2)
Diseño lógico
Introducción
Familias de
transistores de
paso
Famiilias
diferenciales
TABLA DE VERDAD
x1 x2 x3
xN F
G
0
1
0
0
0
1
0
0
0
0
0
0
f0
f1
f2
g0
g1
g2
1
1
1
1
fn
Minimización
gn (Mapas de Karnaugh)
(Método de McCluskey)
FUNCIONES
REGLAS DE
LÓGICAS
CONECTIVIDAD
Familias en modo
x3 x2
corriente
x3 x2 x1 F
G
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
1
00
01 11
10
0
0
1
1
0
F = x2·x1 + x3·x1
1
0
0
1
1
F = x2·x1 + x3·x1
x1
x3 x2
00
01 11
10
0
0
0
1
1
G = x3·x1 + x 3 · x 2
1
0
0
0
1
G = x3 + x2·x1
x1
Diseño lógico
Introducción
CONEXIÓN DE TRANSISTORES
Familias de
transistores de
paso
FUNCIONES LÓGICAS
AND = serie (paralelo)
OR = paralelo(serie)
Famiilias
diferenciales
Familias en modo
corriente
G
F = x2·x1 + x3·x1
x3
x2
G = x3·x1 + x 3 · x 2 =
x3·(x1+x2)
F
x1
x2
x1
x3
Introducción
G
x3
Familias de
transistores de
paso
x2
Famiilias
diferenciales
F
x1
Familias en modo
corriente
x2 x1
x3
Introducción
Familias de
transistores de
paso
Famiilias
diferenciales
CONEXIÓN SIN INVERORES DE SALIDA
x1
F = x2·x1 + x3·x1
F
G = x3 + x2·x1
x1
x2
Familias en modo
corriente
G
x3
x2
x1
Familia de transistores de paso
Introducción
Familias de
transistores de
paso
Un transistor de paso es un transistor con una resistencia idealmente
nula en su fase de conducción
-- Comportamiento de un transisto de paso
W
with G select
D <= S when ‘1’,
Famiilias
diferenciales
Z when others;
-- Multiplexor con S como entrada de selección, y
-- A0 y A1 como entrada de datos.
Familias en modo
corriente
with S select
T
L
F <= A0 when ‘0’,
A1 when ‘1’,
Z
R = ρ · l / S = ρ · L / (W·T)
when others;
-- Puerta XOR de dos entradas.
VDD
with A select
F <= B
when’0’,
Degradación
not B when ‘1’,
Z
VDD-Vtn
T ON
when others;
0
0
Familia de transistores de paso
Introducción
Familias de
transistores de
paso
Vi
Vo
VO = VI - N·VTH
VO = VDD - N·VTH > VOH
VDD - VOH > N·VTH
corriente
Árbol de
llaves de
paso
datos de
entrada
Árbol de
llaves de
paso
diferencial
datos de
entrada
negadas
Regenerador
Familias en modo
datos de
entrada
Regenerador
Famiilias
diferenciales
salida
Señales de entrada conectadas
a drenador y puertas de ttores
Limitación del nº entradas por
degradación
La salida debe ser regenerada
salida
Una sola rama del árbol debe
conducir
Bajo consumo de potencia
salida
negada
Poco robustas frente a cambios
en la tecnología (polarización y
dimensiones)
Diseño lógico
datos de
entrada
Familias de
transistores de
paso
Regenerador
Introducción
Árbol de
llaves de
paso
F
Famiilias
diferenciales
corriente
Cada entrada en un nivel
x1
if (x1 = ‘1’) then
x1
x1
if (x2 = ‘1’) then F <= x3;
else F <= ‘0’;
x2
end if;
x2
Familias en modo
salida
x2
x3
else F <= ‘0’;
x3
0
Un diagrama de decisión binaria (BDD, Binary Decision Diagram) es un grafo
dirigido acíclico de tal forma que representa una función lógica como una
serie de sentencias if ... then ... else anidadas.
Un diagrama de decisión binaria ordenado (OBDD) es aquel en el que cada
variable aparecerá siempre en el mismo nivel, y de esta forma aparecerá una
sola vez en cada rama del BDD. También existirá un único nodo etiquetado
como ‘0’ y un único nodo etiquetado como ‘1’.
Diseño lógico
Reducción del diagrama lógico
Drenador
Puerta
Puerta
Puerta
Familias de
transistores de
paso
Fuente
Introducción
A
Famiilias
diferenciales
F
G
A
F
B
F
G
G
B
x1
x2
Familias en modo
corriente
1
x1
F
A
x3
x1
B
C
A
C
A
B
0
x2
x1
1
Diagrama lógico
(Estructura de multiplexores)
A
B
0
Diseño lógico
Introducción
XYZ
000
001
010
011
100
101
110
111
X
Familias de
transistores de
paso
Y
Y
Z
Famiilias
diferenciales
Z
0
1
Z
1
0
0
Z
0
0
0
F
0
0
0
0
0
1
1
0
Familias en modo
corriente
X
X
Y
Y
Z
0
Z
1
1
Y
Z
0
0
Z
0
X
0
Z
0
Y
Y
Z
Z
0
0
Z
0
Diseño lógico
Introducción
Familias de
transistores de
paso
Y
X
6 transistores
4 transistores
Famiilias
diferenciales
Familias en modo
corriente
Z
X
X
Y
Z
0
Z
0
Z
ORDENACIÓN DE LAS SEÑALES DE ENTRADA
ALGORITMO HEURÍSTICO DE PESOS
Se obtiene la fórmula mínima
Cada señal de salida partirá con un peso igual a 1
El peso de las entradas de una puerta es el peso de
la salida dividido entre el número de entradas
Las señales coenctadas a más de una puerta tendrán
como peso la suma del peso de cada una de las puertas
El orden de las entradas será el orden creciente
de los pesos
F = X·(Y ⊕ Z)
1/2
F
X
1/4
1
1/2
Y
Z
1/4
{(F, 1), (X, 1/2), (S1, 1/2),
(Y, 1/4), (Z, 1/4)}
X , Y, Z
Diseño lógico (Ejemplo)
Introducción
Obtención de la función lógica
Obtención de un ordenamiento de señales bueno para la generación del ROBDD*
Familias de
transistores de
paso
Generación del ROBDD* a partir del OBDD obtenido con el ordenamiento anterior,
utilizando las reglas de reducción.
Generación del árbol de transistores de paso siguiendo la arquitectura dictada por el
ROBDD* del punto anterior.
F
G
corriente
x3 x2 x1 F
G
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0 1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
1
x3
1/2
1/4
1/4
1/4
1/4
1/4
1/4
1/4
1/4
1
x3
F
x1
1/2
1/2
1
x2
x1
x2
x2
1/2
1
x2
x2
0
x1
x1
x2
x1 x3
x2
1
x3
x2
x2
0
x2
0
x3
x3
x1
x2
1
x1
G
x3
x2
x2
x1
G
F
x1
x1
0
x1
F
x1 x3
Reg
Familias en modo
1/2
x2
3/4
x1
3/4
x3
Reg
Famiilias
diferenciales
G
Ejemplos de familias
x1 x3
Introducción
x3
x2
Familias de
transistores de
paso
‘1’
F
x1
‘0’
x2
x2
Famiilias
diferenciales
Árbol de transistores de paso no diferencial
(menor número de cableado y capacidades)
‘1’
G
x1
Correcto funcionamiento para Vdd > Vtn + |Vtp|
‘0’
x1
x3
Regeneración del ‘1’ lenta
Poco robusto frente a cambios de polarización
x1
x3
LEAP (Lean Integration with Pass Transistor)
Familias en modo
corriente
5.8 µm x 3.8 µm = 22 µm2
Ejemplos de familias
x1
Introducción
x3
x2
x2 x1
Familias de
transistores de
paso
x1
x3
F
x1
G
x1
x3
x2 x1
F
x3
G
x2
x1
Famiilias
diferenciales
Capacidades de entrada pequeñas
Los inversores aceleran la salida
La realimentación de los ttores PMOS
aceleran la operación
El árbol diferencial produce mayores
corrientes de cortocircuito
x3
x3
x1
Eficiencia de implementaciones
basadas en puertas XOR
Mayor número de capacidades y
cableado
CPL (Complementary Pass Transistor Logic)
Familias en modo
x1
corriente
x1
x2
x1
x1
x3
x3
x2
x1
F
x1
x1
x1
El uso de llaves CMOS elimina la
degradación de las señales
x3
x3
x3
G
x3
x1
x2
x1
x1
x1
x3
x3
x3
F
x2
x1
x3
x1
DPL (Double Pass Transistor Logic)
G
El uso de llaves CMOS implica un
elevado número de recursos
Familias Diferenciales
Introducción
Familias de
transistores de
paso
Árbol PMOS
F
data_in
F
Árbol NMOS
FAMILIA ESTÁTICA
Famiilias
diferenciales
FAMILIA DIFERENCIAL
Familias en modo
corriente
FAMILIA DINÁMICA
F
data_in
F
evaluación precarga
φ
data_in
φ
F
F
Familias Diferenciales
Introducción
Familias de
transistores de
paso
Pull-up
φ
F
F
eval.
prec.
φ
in1
in1
in1,in1
Famiilias
diferenciales
prec.
Árbol NMOS
diferencial
F
F
inp,inp
Familias en modo
corriente
Modo de operación dinámico (basado en fases de evaluación y precarga)
Codificación en doble raíl (dos líneas por dato)
dato.v
0
0
1
1
dato.f
0
1
0
1
Valor
No válido
“0” (falso)
“1” (verdadero)
No válido
Uso de un árbol diferencial => posibilidad de compartir elementos =>
aumento de funcionalidad
Alta velocidad y baja generación de ruido
Familias Diferenciales
Introducción
COMOPONENTES DEL BLOQUE DE CARGA
Familias de
transistores de
paso
Transistores de precarga
(Transistores controlados por la señal de control)
control
q
q
Famiilias
diferenciales
Coloca los valores de precarga en las salidas
Par transistor PMOS débil-inversor
Consigue que un ‘1’ almacenado dinámicamente, se
almacene de forma estática
débil
Familias en modo
El carácter débil es necesario para permitir el posible cambio
de la señal en la nueva fase de evaluación
corriente
q
q
Amplificador de sensibilidad
(Cualquier estrategía de realimentación positiva que obtiene
valores lógicos de forma rápida)
La realimentación de dos inversores forzará un valor lógico
bueno en q cuando la señal q haya pasado la zona prohibida
q
q
Existen amplififcadores de dos niveles (inversores realimentados)
y de un solo nivel (transistores realimentados)
Diseño lógico
Introducción
Familias de
transistores de
paso
Utilizando BDD, un diseño similar a árbol de transistores de paso con
las siguientes diferencias
Las señales de entrada sólo pueden estar conectadas a las puertas de ttores
Los nodos de polarización son etiquetados como T (‘1’) y F (‘0’), que se
corresponden a cada una de las salidas del árbol diferencial
La jerarquía del árbol será la contraria, estando el último nodo conectado
a masa
Famiilias
diferenciales
Las reglas de reducción aplicables son las siguientes (un poco diferentes
de la familia de transistores de paso)
Familias en modo
corriente
T
A
F
G
A
F
B
F
G
G
x2
B
x1
n
A
B
C
A
T
C
T
x2
x1
x1
n
x2
x1
n
Diseño lógico
Introducción
TF
Familias de
transistores de
paso
x2
Famiilias
diferenciales
FF
x2
TF
x2
x3
FF
x2
x3
Bloque de carga
x2
X2
X2
X3
x3
x1
F
F
X3
X1
x1
X1
Familias en modo
corriente
x3 x2 x1 F
G
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
1
TG
x2
FG
x2
TG
x2
x1
x2
x1
x3
FG
x2
Bloque de carga
X2
x1
X2
X1
x3
G
G
X3
X1
X3
Diseño lógico
Introducción
TF
Familias de
transistores de
paso
x2
Famiilias
diferenciales
FF
x2
TF
x2
x3
FF
x2
x3
Bloque de carga
x2
X2
X2
X3
x3
x1
F
F
X3
X1
x1
X1
Familias en modo
corriente
x3 x2 x1 F
G
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
1
TG
x2
FG
x2
TG
x2
x1
x2
x1
x3
FG
Bloque de carga
G
G
x2
x2
x1
x1
x3
x3
x2
x1
x3
Introducción
Familias de
transistores de
paso
*
*
La existencia de los transistores de
salida provocará un aumento del
fan-out de la puerta
F
F
Dato
FF
No válido
0
1
00
01
10
xi
φ
Famiilias
diferenciales
Familias en modo
φ
Ejemplos de familia
Aumento del retraso y potencia
debido a los inversores
El transistor NMOS de precarga
aumenta la capacidad del árbol
DCVSL
(Differential Cascode Voltage Switch Logic)
corriente
φ
F
φ
Xi
F
φ
Dato
FF
No válido
0
1
00
01
10
ECDL
(Enable/Disable Differential Logic)
La utilización del amplificador de
sensibilidad de dos niveles provoca
un aumento en la velocidad
Los transistores NMOS de precarga
en esta configuración no aumenta la
cadena serie de ttores del árbol
Ejemplos de familia
Introducción
F
Familias de
transistores de
paso
Famiilias
diferenciales
Familias en modo
El amplificador de sensibilidad de un
nivel aumentará la velocidad
φ
φ
Xi
φ
F
Dato
FF
No válido
0
1
11
01
10
SODS
(Switched Output Differential Structure)
corriente
5.34 µm x 5.96 µm = 31.7 µm2
El transistor de precarga no involucra
directamente a la polarización ni a la
tierra (disminución de potencia)
La transmisión del ‘1’ a través de los
ttores NMOS de precarga implica un
menor swing en las salidas del árbol
Familias en modo de corriente
Introducción
Fuente de
intensidad
Familias de
transistores de
paso
F
Árbol NMOS
Bloque de
descarga
Xi
Famiilias
diferenciales
Va
Familias en modo
corriente
Va
I = β·(Vdd - Va - Vt)2
I = β·(Va - Vt)2
El ruido de conmutación se puede definir
como cualquier desviación de las fuentes
de polarización debido a la conmutación
de las señales digitales, lo cual se traduce
en la presencia de picos de intensidad y
tensión en la fuente de polarización y el
nodo de tierra
I1
I1
I1
Familias en modo de corriente
Introducción
Familias de
transistores de
paso
Famiilias
diferenciales
Familias en modo
corriente
Principales características insensibles a los
parámetros tecnológicos
Presencia de fuente de intensidad
(idealiza la fuente de polarización)
Familias de muy bajo ruido
El árbol NMOS no diferencial será
el mismo que el de la familia CMOS
estática
El árbol NMOS diferencial será el
mismo que el de cualquier familia
diferencial
El bloqe de descarga puede ser un
diodo o una fuente de intensidad
controlada por tensión
Consumo de potencia en estática (Vdd·I),
familias con mucho consumo
Uso en zonas limítrofes con las de mayor
sensibilidad
Niveles lógicos no compatibles con otras
familias, incluso del mismo tipo
Diseño lógico
Introducción
x3 x2
00
x1
0
0
1
0
Familias de
transistores de
paso
01
1
0
11
10
1
1
0
1
x3 x2
00
x1
0
0
1
0
F = x2·x1 + x3·x1
Famiilias
diferenciales
11
1
0
01
0
0
G = x3·x1 + x3·x2
F
Familias en modo
corriente
x1
x2
x1
x3 x2 x1 F
G
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
0
1
1
1
x3
x1
G
x2
x3
x2
10
1
1
Ejemplos de familia
Introducción
Familias de
transistores de
paso
VG
F
VP
Famiilias
diferenciales
Familias en modo
corriente
Xi
CSL
(Current Steering Logic)
VN
FSCL
(Folded Source-Coupled Logic)
Ejemplos de familia
Introducción
Familias de
transistores de
paso
Famiilias
diferenciales
CBL
(Current Balanced Logic)
Familias en modo
corriente
3.96 µm x 4.38 µm =17.4 µm2