TEMA 2: PARALELISMO INTERNO EN SISTEMAS COMPUTADORES

TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
SEGMENTACION
RIESGOS DE LA SEGMENTACION
IMPLEMENTACION SEGMENTACION
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
Caracterización del L.M. de un sistema computador:
•
•
•
•
•
¿Qué operaciones se pueden realizar?
Tipo y tamaño de los operandos
¿Dónde están los operandos?
¿Cuántos operandos designados explícitamente?
Posición del operando.¿Cómo especificar una dirección de memoria?
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
• PILA
– 3 OPERANDOS IMPLÍCITOS
– (a+b)/c
ab+c/
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
• PILA
– 3 OPERANDOS IMPLÍCITOS
– d=(a+b)/c
d=ab+c/
LD a
LD b
SUM
LD c
DIV
ST d
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
• ACUMULADOR
– 1 FUENTE Y DESTINO IMPLÍCITOS
– d=(a+b)/c
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
• ACUMULADOR
– 1 FUENTE Y DESTINO IMPLÍCITOS
– d=(a+b)/c
LDA
SUM
DIV
STA
a
b
c
d
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
• CONJUNTO DE REGISTROS
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
• CONJUNTO DE REGISTROS
(0,3): Registro-Registro.
(1,2): Registro-Memoria.
(3,3): Memoria-Memoria.
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
ALMACENAMIENTO INTERNO CPU (INSTRUCCIONES ALU)
(0,3): Registro-Registro (1,2): Registro-Memoria (3,3): Memoria-Memoria
LD R1,a
LD R1,a
ADD d,a,b
LD R2,b
ADD R1,R1,R2
ADD R1,b
DIV R1,c
DIV d,d,c
LD R2,c
DIV R1,R1,R2
ST d,R1
ST d,R1
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
MODOS DE DIRECCIONAMIENTO
•
•
•
•
DIRECTO
INMEDIATO
RELATIVO
INDIRECTO
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
INTRODUCCIÓN
CLASIFICACIÓN DE COMPUTADORES A NIVEL LENGUAJE MÁQUINA
TIPOS DE OPERACIONES
•
•
•
•
ARITMÉTICAS-LÓGICAS
TRANSFERENCIA DE DATOS
CONTROL DEL FLUJO
......
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS.
• DISEÑO DEL REPERTORIO DE INSTRUCCIONES.
• DISEÑO DE LA UNIDAD DE CONTROL.
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
– UNIDADES FUNCIONALES
• ALU ENTERA
• OPERACIONES FLOTANTES (+,*,/)
• DESPLAZADORES
– REGISTROS
• PROPÓSITO GENERAL
• PC
• ESTADO
– BUSES INTERNOS DE COMUNICACIONES
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL REPERTORIO DE INSTRUCCIONES:
IF :
F A S E D E B U S Q U E D A D E L A IN S T R U C C IO N
ID :
F A S E D E D E C O D IF IC A C IO N Y B U S Q U E D A D E R E G IS T R O S
EX :
F A S E D E E J E C U C IO N
M E M :F A S E A C C E S O A M E M O R IA
W B:
F A S E D E A L A M C E N A M IE N T O
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ADD R1,R2,R3)
←
M A R
IF :
←
IR
ID :
E X :
M
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
A L U
O
(C ) ←
A
]
o p
M E M :
W B :
R d ←
A L U
O
(C )
(B
O R
IR
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ADD R1,R2,R3)
←
M A R
IF :
←
IR
ID :
E X :
M
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
A L U
O
(C ) ←
A
]
o p
M E M :
W B :
R d ←
A L U
O
(C )
(B
O R
IR
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ADD R1,R2,R3)
←
M A R
IF :
←
IR
ID :
E X :
M
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
A L U
O
(C ) ←
A
]
o p
M E M :
W B :
R d ←
A L U
O
(C )
(B
O R
IR
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ADD R1,R2,R3)
←
M A R
IF :
←
IR
ID :
E X :
M
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
A L U
O
(C ) ←
A
]
o p
M E M :
W B :
R d ←
A L U
O
(C )
(B
O R
IR
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ADD R1,R2,R3)
←
M A R
IF :
←
IR
ID :
E X :
M
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
A L U
O
(C ) ←
A
]
o p
M E M :
W B :
R d ←
A L U
O
(C )
(B
O R
IR
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (LD R1,B[R2])
←
M A R
IF :
←
IR
ID :
M
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
M E M : M D R
←
W B :
A R
A
M A R
E X :
[M
P C
R d ←
]
A + e x t
M
[M
M D R
(I R )
A R
]
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (LD R1,B[R2])
←
M A R
IF :
←
IR
ID :
M
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
M E M : M D R
←
W B :
A R
A
M A R
E X :
[M
P C
R d ←
]
A + e x t
M
[M
M D R
(I R )
A R
]
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (LD R1,B[R2])
←
M A R
IF :
←
IR
ID :
M
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
M E M : M D R
←
W B :
A R
A
M A R
E X :
[M
P C
R d ←
]
A + e x t
M
[M
M D R
(I R )
A R
]
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (LD R1,B[R2])
←
M A R
IF :
←
IR
ID :
M
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
M E M : M D R
←
W B :
A R
A
M A R
E X :
[M
P C
R d ←
]
A + e x t
M
[M
M D R
(I R )
A R
]
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (LD R1,B[R2])
←
M A R
IF :
←
IR
ID :
M
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
M E M : M D R
←
W B :
A R
A
M A R
E X :
[M
P C
R d ←
]
A + e x t
M
[M
M D R
(I R )
A R
]
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (LD R1,B[R2])
←
M A R
IF :
←
IR
ID :
M
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
M E M : M D R
←
W B :
A R
A
M A R
E X :
[M
P C
R d ←
]
A + e x t
M
[M
M D R
(I R )
A R
]
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ST B[R2], R1)
M A R
IF :
←
IR
ID :
E X :
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
M A R
M E M : M
W B :
M
←
←
A + e x t
M D R
[M
A R
]
]←
←
(I R )
B
M D R
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ST B[R2], R1)
M A R
IF :
←
IR
ID :
E X :
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
M A R
M E M : M
W B :
M
←
←
A + e x t
M D R
[M
A R
]
]←
←
(I R )
B
M D R
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (ST B[R2], R1)
M A R
IF :
←
IR
ID :
E X :
P C
[M
A R
A
←
R s 1
B
←
R s 2
P C
←
P C + 4
M A R
M E M : M
W B :
M
←
←
A + e x t
M D R
[M
A R
]
]←
←
(I R )
B
M D R
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DEL CAMINO DE DATOS:
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN (BEQZ R1, etq)
M A R
IF :
←
IR
]
A R
←
R s 1
B
←
R s 2
P C
←
P C + 4
←
P C + IR
A L U
O
C O N D
M E M : IF
W B :
[M
P C
A
ID :
E X :
M
←
(C
←
A
O N D
O P
)
0
P C
←
A L U
O
(T
E M P
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN
M A R ← P C
IF :
IR ← M
[M
]
A R
A ← R s1
ID :
B ← R s2
P C ← P C +4
A LU
LO A D
E X:
S T O R E
S A LT O
A LU
O
(C ) ←
M A R ←
A op
(B
O R
A + e x t (I R
M D R ← B
A LU
O
← P C + IR
C O N D ←
A
O P
0
)
IR
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN
M D R ← M
LO AD
M EM:
STO RE
SALTO
Rd ← ALU
(C O
IF
O
(C )
W B:
Rd ← M DR
M
[M
N D
)
AR
[M
]←
AR
]
M DR
PC ← ALU
O
(T E M
P
)
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
PASOS BÁSICOS DE EJECUCIÓN
IF
ID
EX
A D D R 1 ,R 2 ,R 3
L D R 2 ,a [R 1 ]
LR
LR
O P
S T a [R 1 ],R 2
LR
M EM
W B
LM
ER
ER
EM
TEMA 2: PARALELISMO INTERNO EN SISTEMAS
COMPUTADORES
TÉCNICAS BÁSICAS DE IMPLEMENTACIÓN DE PROCESADORES
• DISEÑO DE LA UNIDAD DE CONTROL:
– CONTROL CABLEADO
• ESPECIFICAR DIAGRAMA DE ESTADOS
• CONSTRUIR HW. SISTEMA SECUENCIAL SINCRONO.
– CONTROL MICROPROGRAMADO
• UNIDAD DE CONTROL ES UN COMPUTADOR EN MINIATURA
• CADA INSTRUCCIÓN SE COMPONE DE VARIAS MICROINSTRUCCIONES
• CADA MICROINSTRUCCION CONTIENE LAS SEÑALES DE CONTROL DEL
CAMINO DE DATOS E INFORMACIÓN SOBRE LA SIGUIENTE
MICROINSTRUCCION A EJECUTAR