3ª Prueba Parcial 19 de diciembre de 2011

Arquitectura de Computadores
2011/2012 (1º semestre)
3ª Prueba Parcial
19 de diciembre de 2011
Ejercicio 1
(5 puntos)
Indica si las siguientes afirmaciones son verdaderas o falsas rodeando la opción (V o F) que
creas más adecuada. Cada respuesta errónea anula a una acertada.
V F El tiempo de acceso a memoria es inferior al ciclo de memoria.
V F La E/S mapeada tiene un espacio de direccionamiento separado para los dispositivos de
E/S.
V F La memoria estática necesita refresco cada cierto tiempo.
V F Cada tipo de dispositivo suele tener su propia rutina de tratamiento de interrupción.
V F La memoria DDR1 es síncrona.
V F Se accede a la tabla de vectores de interrupción cada vez que hay que hay que atender
a una interrupción.
V F En un sistema con dos bancos de memoria entrelazada es el bit más significativo de
cada dirección quien determina el banco al que pertenece la palabra.
V F Los módulos DDR2-800 y DDR3-800 tienen el mismo ancho de banda.
V F Los fallos de caché por carga inicial (Compulsory) no se pueden evitar por mucho que se
aumente el tamaño de la caché.
V F La caché con escritura inmediata provoca incoherencia de memoria.
V F En un sistema con memoria virtual y caché, las páginas y los bloques deben tener el
mismo tamaño.
V F El DMA no necesita la intervención del procesador en ningún momento.
V F El buffer de escritura sirve para enviar allí a los bloques expulsados de la caché con el fin
de que estén "a mano" si se los vuelve a necesitar en breve.
V F El funcionamiento del TLB (Translation Lookaside Buffer) es similar al de una caché.
V F El desbordamiento en una operación de multiplicación es un caso típico de interrupción
síncrona.
V F El trasvase de páginas entre memoria principal y virtual es realizado por una parte
especializada del procesador.
V F La espera activa es una característica de la E/S por polling.
V F El procesador indica la aceptación de una interrupción mediante el envío del número de
vector de interrupción.
V F El DMA es un dispositivo adecuado para atender al teclado.
V F Los procesadores actuales suelen tener dos memorias principales separadas: una para
los datos y otra para las instrucciones.
Ejercicio 2
(5 puntos)
Dado un sistema de memoria virtual, basado en paginación, con las características siguientes:
• Espacio de direccionamiento físico de 4 G direcciones
• Espacio de direccionamiento virtual de 242 direcciones (V41-V0)
• Tamaño de los marcos de memoria: 4 KB
• TLB de 1024 entradas con correspondencia directa.
Se pide:
1. Muestra el formato de las direcciones virtuales.
Nº de página (30 bits)
Desplazamiento de página (12 bits)
2. Si sólo tenemos instalada una memoria física de 1 GB, ¿cuántos marcos de memoria
están disponibles?
Nº marcos = 230/212 = 218
3. Indica el número de páginas de esta configuración.
230
4. Suponiendo que cada entrada de la tabla de páginas ocupa 4 octetos, ¿cuántos marcos
de página ocupa la tabla de páginas?
Tamaño Tabla de Páginas = 230 x 22 / 212 = 220 marcos
5. ¿Qué bits de la dirección virtual se utilizan para calcular la línea de la TLB?
V21-V12
6. ¿Qué bits de la dirección virtual se utilizan como etiqueta en el acceso a la TLB?
V41-V22