El Transistor de Efecto de Campo (FET) J.I.Huircan, R.A. Carrillo Universidad de La Frontera. December 10, 2011 Abstract El FET es un dispositivo activo que opera como una fuente de corriente controlada por voltaje. Los más comunes son los transistores de compuerta aislada llamados MOSFET y los de compuerta de unión llamados JFET. Posee cuatro zonas de operación, ohmica o lineal, saturación, corte y ruptura. 1 Introducción El Transistor de Efecto de Campo ( Field E¤ect Transistor) es un dispositivo semiconductor cuyo funcionamiento se basa en el control de la corriente por medio de un campo eléctrico. Estos fueron propuestos inicialmente en su versión JFET por W. Shockley en 1952. 1.1 Características Generales El FET tiene tres terminales: Fuente (Source), Drenador (Drain) y Compuerta (Gate). Este último es el terminal de control. El voltaje aplicado entre la compuerta y la fuente controlará la corriente entre la fuente y el drenador. Es un dispositivo unipolar, pues, la corriente es transportada por portadores de una polaridad, será canal N si la corriente se debe a e , o canal P, si la corriente se debe a h+ . Ventajas Alta impedancia de entrada 107 10 12 [ ]: Ideal como etapa de entrada para todo ampli…cador. Mejor estabilidad a To que el BJT. Niveles de ruido más bajo. Tecnología de fabricación más sencilla Desventajas 1 Respuesta en frecuencia no muy aceptable, debido a su alta capacidad de entrada. No poseen buena linealidad. Muy sensibles a descargas electrostáticas. 1.2 Tipos de FET De puerta aislada, MOSFET (Metal - Oxide - Semiconductor FET). De puerta de unión, MESFET o bien, JFET (junction FET). FET Puerta Aislada Puerta de Unión MOSFET Enriquecimiento Canal N D G JFET Empobrecimiento Canal P D Canal N D G G G S S MESFET Canal N Canal P D D Canal P D D S S S S S G G G Figure 1: Tipos de FET. 2 El MOSFET de enriquecimiento canal n También recibe el nombre de MOSFET de Acumulación, Incremental o Acrecentamiento. El símbolo se muestra en la Fig. 2b. Si el sustrato está unido a la fuente, se simpli…ca de acuerdo a la Fig. 2 c - d. G S n n G Sustrato p D D D D G G S S S Sustrato (a) (b) (c) (d) Figure 2: (a) MOSFET canal n. (b) Símbolo. (c) Simbolo, sustrato unido a la fuente. (d) Símbolo abreviado del MOSFET. 2 2.1 Funcionamiento De acuerdo el diagrama de la Fig. 2a, la compuerta está aislada por una película de SiO2 (Dióxido de silicio), el transistor se polariza de acuerdo a la Fig. 3a. v GS iD G v GS + iD G S D + + D n n v DS + p v DS S (b) (a) Figure 3: Polarización del MOSFET. El análisis se realiza de acuerdo a la variación del voltaje en la compuerta y el voltaje vDS . Para vGS = 0, de acuerdo a la Fig. 4a se observan dos junturas, sustrato-drenador y sustrato-fuente, donde la primera está polarizada inversa debido a vDS , así iD = 0, por lo tanto se dice que el transistor está en corte. El MOSFET permanecerá en corte para valores de vGS menores al voltaje umbral VT . v > VT GS + v = 0 GS iD G S D n + p (a) G S n n v GS > V T vDS iD ------ + D n p v DS (b) D n n + iD G S + p vDS > v _V GS T (c) Figure 4: (a) vGS = 0. (b) Formación del canal n. (b) Estrangulamiento del canal. Si se incrementa vGS , la tensión positiva en la compuerta, de acuerdo a la Fig. 4b, ésta atrae a los e del sustrato ubicado entre los terminales D y S , lo que implica que dichos e se acumulan en la super…cie inferior de la compuerta (G), formándose un canal conductor tipo n, produciéndose una corriente iD para vGS > VT . Al aumentar lévemente vDS , la corriente iD aumenta de acuerdo a (1), lo cual ocurre mientras vDS < (vGS VT ). iD = k 2 (vGS VT ) vDS 2 vDS (1) Esta zona se conoce como zona ohmica o lineal, sin embargo, al aumentar vDS , el canal se empieza a estrechar hasta que se produce el estrangulamiento 3 (pinch-o¤) como se indica en la Fig. 4c. Esto ocurre para valores de vDS = vGS VT : Dado que se produce un aumento de la resistencia del canal, para un nuevo aumento de vDS , el aumento de iD será pequeño, por lo tanto el FET se encuentra en saturación y su comportamiento estará dado por (2). iD = k (vGS 2 VT ) (2) Donde k depende de la estructura física del FET. La curva indicada en la Fig. 5 muestra el comportamiento de la ecuación (1) y (2) para un valor vGS …jo mayor que VT , en función de vDS . iD v DS > v vDS < vGS - VT Ohmica GS Saturación - VT vDS Figure 5: Zona ohmica y saturación. La curva iD vGS se indica en la 6a. Para distintos valores de vGS es posible obtener distintas curvas iD vDS , luego para valores de vGS3 > vGS2 > vGS1 se tendrán las curvas de la Fig. 6b. iD iD [mA] [mA] Región Óhmica Región S a t ura ció n v GS 3 v GS 2 v GS 1 V T v [V] GS C orte (a) v DS [V] (b) Figure 6: (a) Curva iD vGS . (b) Curva iD vDS del MOSFET de acumulación. 2.2 Características del MOSFET de Enriquecimiento No existe IDSS : 4 Se utilizan para fabricación de circuitos integrados. Requiere una vGS > 0. Para canal n, vT > 0 y vGS > 0; para canal p, VT < 0 y vGS < 0: 2 Para vGS > vT ) iD = k (vGS VT ) , donde k es una constante dependiente del método de fabricación, su dimensión es [ mA V 2 ]: 3 El JFET canal n Sea el JFET canal n de la Fig. 7. G D p S G D Canal n p S (b) (a) Figure 7: (a) Estructura de un JFET. (b) Símbolo. La operación del JFET se realiza mediante un circuito externo como se muestra en la Fig. 8. Se aplica una fuente de tensión VDD , al drenaje y una fuente de tensión a la compuerta, VGG . La fuente VDD provoca una tensión vDS , la cual hace circular una corriente de drenaje iD hacia la fuente, la que será identica a la corriente de la fuente. La tensión vGS que es igual la VGG , crea una región desértica en el canal, que reduce el ancho de éste y por lo tanto aumenta la resistencia entre el drenaje y fuente, como la juntura compuerta fuente está polarizada inversa, entonces la corriente por la compuerta es cero. + + G VGG G VGG D V DD S + p Canal n p D + VDD S (a) (b) Figure 8: Polarización del JFET. Considerando VGG = 0 y un pequeño potencial en el drenaje como se indica en la Fig. 9a, los e ‡uirán desde la fuente hasta el drenador, así existirá una 5 v GS =0 G G p S D Canal n + p p S + + + + p VDD (a) D + VDD (b) Figure 9: Funcionamiento del JFET. corriente iD . La corriente en la compuerta será cero, pues la juntura p-n está polarizada inversa. La intensidad de la corriente dependerá de vDS . Mientras aumenta vDS , la corriente iD alcanza la saturación. Si vDS sigue aumentando iD será constante. La corriente de saturación para vGS = 0, se denomina IDSS . Haciendo vGS más negativo, se crea una región desértica (región donde no existen portadores) y se cierra para un valor de iD menor al de saturación. iD [mA] iD I DSS 0 [mA] I DSS -1 -2 [V] v DS [V] v GS Vp (a) (b) Figure 10: (a) Curva iD vDS . (b) Característica iD vGS . Si vGS disminuye más, se alcanza un valor de vGS después del cual iD se hace cero, sin importar el valor de vDS . este valor se llama vGSOF F , o tensión de estrangulamiento (Vp ). Para el JFET el Vp es negativo. La ecuación de Schockley indicada en (3) describe la característica iD vGS del JFET, la cual se indica grá…camente en la Fig. 10b. iD = IDSS 1 vGS Vp 2 (3) Donde IDSS es la corriente de saturación inversa y Vp ; la tensión de estrangulación del canal. Bastará conocer IDSS y Vp ;los cuales son proporcionados por el fabricante, para que la característica quede determinada . La corriente IDSS es función de la T o . Vp < 0 para JFET canal n y Vp > 0 para JFET canal 6 iD [mA] I = 10 DSS 0 -1 -2 [V] v GS v DS -3 Figure 11: Ejemplo de curva iD vGS ; iD [V] vDS . p. La Curva de la Fig. 11, entrega una descripción completa del dispositivo, en ella se dibuja la ecuación de Schockley en conjunto con la curva de salida. 4 Polarización Básica del JFET 4.1 Diseño Sea el circuito de polarización, diseñar para IDQ = 3 [mA], vDS = 4 [V ] ; IDSS = 5 [mA], VDD = 10 [V ] y Vp = 4 [V ] : RD RG VGG iD iG V DD Figure 12: Circuito de Polarización …ja para el FET. Planteando la una ecuación en la entrada, se tiene VGG = iG RG + vGS (4) Planteando una ecuación en la salida VDD = iD RD + vDS Dado que iG = 0, entonces VGG = se determina vGS . (5) vGS : Mediante la ecuación de Schockley 7 3 [mA] vGS = 5 [mA] 1 = r 4 3 5 ! 1 2 vGS 4 [V ] = (6) 0:901 [V ] (7) Así se tiene que VGG = 0:901 [V ] ; luego de la ecuación de salida RD = VDD vDS iD = 10 [V ] 4 [V ] = 2 [K ] 3 [mA] (8) El valor de RG se considera un valor alto, comunmente 1 [M ] : El punto de operacion se muestra en la Fig. 13. iD [mA] 5 0V -0.9V 3 [V] v GS -4 4 -0.9 10 v DS [V] Figure 13: Ejemplo punto de operación. 5 Conclusiones El FET es un dispositivo activo que funciona como una fuente de corriente controlada por voltaje. Básicamente el voltaje en la compuerta vGS , controla la corriente iD entre el drenador y la fuente. Para el JFET, la ecuación que da cuenta del comportamiento es la ley de Schockley, en la cual al corriente IDSS , llamada corriente de saturación será la máxima permitida (para el JFET canal n), el voltaje Vp (también llamado VGSOF F ) permite establecer el rango del voltaje vGS y delimita el corte del transistor. Para el MOSFET de enriquecimiento se utiliza la relación en la región de saturación como ecuación para la zona activa, donde la el voltaje umbral VT , establece el valor mínimo del voltaje en la compuerta, la constante K de fabricación será considerada como dato del fabricante. 8