Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 1 GENERADOR DE RELOJ 8284 Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 2 DIAGRAMA DE BLOQUES Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 3 DIAGRAMA DE BLOQUES Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 4 DIAGRAMA DE BLOQUES Generador de reloj 8284 Escuela de Ingeniería Electrónica DIAGRAMA DE BLOQUES t VC (t ) = V (1 − e RC ) t = 50μseg V = 4.5 VC = 1.05 RC = 188 X 10 −6 EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 5 Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 6 ESTADOS LOGICOS DE PINES DE CONTROL Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 7 Respecto al cristal • X1 y X2 • Entrada de cristal • Frecuencia máxima 24Mhz – 30Mhz para el 8284A1 – IBM PC utiliza 14.31818Mhz Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 8 ENTRADAS PARA SINCRONIA • CSYNC • Sincronía de reloj • Le permite a diferentes 8284 utilizar la misma señal de reloj. Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 9 ENTRADAS • • • • RDY1 y AEN1 Ready 1 Address Enable 1 Provee la señal de ready al CPU a insertar estados de espera • RDY1 conectada a DMAWAIT • AEN1 conectada a RDY/WAIT Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 10 ENTRADAS • • • • RDY2 & AEN2 Ready 2 Address Enable 2 Utilizada para sistemas con múltiples procesadores Generador de reloj 8284 Escuela de Ingeniería Electrónica EL - 4311 Estructura de Microprocesadores Ing. José Alberto Díaz García Página 11 Salidas • PCLK • Peripheral clock • Salida 1/6 de la frecuencia a el temporizador 8253 – Tonos a parlantes – Otras funciones