Parcial de Febrero - Universitat de les Illes Balears

Escuela Politécnica Superior
Universitat de les Illes Balears
Ingenierı́a Técnica Industrial
3 de Febrero de 2004
EXAMEN PARCIAL DE
INFORMÁTICA INDUSTRIAL
Convocatoria de Febrero
tiempo asignado: 4h
(1P) P1. Responder a las siguientes cuestiones teóricas:
a)
Describir y comparar las estrategias de comunicación serie sı́ncrona y ası́ncrona. Poner también algún
ejemplo real de cada una de ellas.
b) Fundamento de las jerarquı́as de memoria. Justificar su aparición.
(2.5P) P2. Se dispone de un microcontrolador de la familia MCS-51, 8052, con una interfaz BASIC CAN 2.0B. De forma
previa a su conexión al bus, se plantea el desarrollo de una rutina software capaz de filtrar los mensajes recibidos
mediante una máscara. Dichos mensajes —el último—, bien sean de tipo estándar o extendido, son almacenados
en la parte alta de la RAM interna del µC a partir de la dirección 80h. En cuanto a la máscara, sus dı́gitos
pueden tomar valores del alfabeto A = {0, 1, # —no importa—}. Para cada tipo de mensaje tendremos una
máscara diferente, siendo de nuevo ambas mantenidas en RAM, esta vez, en los 128 bytes bajos. Implementar
la mencionada rutina software para cumplir con la funcionalidad descrita.
(2.5P) P3. Un nodo de una red CAN se encuentra transmitiendo un determinado mensaje, en concreto, un mensaje tipo
estándar de acuerdo a la especificación CAN 2.0A. Mediante un analizador lógico se determina que el identificador
del mensaje es 10Ah y que su campo data consta de tres bytes (03h, BAh y FFh). A partir de la información
proporcionada, resolver los siguientes apartados:
a)
Construir la trama de datos enviada por el controlador al bus. Explicar, al mismo tiempo, el significado y
la función de cada campo y de cada bit de la trama. Con el objetivo de facilitar el cálculo del C ódigo de
Redundancia Cı́clica, suponer que su valor tras procesar el segundo byte del campo de datos es 64BCh.
b) El número de nodos conectados a la red CAN es igual a tres. Denominaremos nodo A al nodo transmisor
del mencionado mensaje, haciendo referencia a los receptores del mismo como nodos B y C. Notar que con
ello suponemos que estos dos últimos nodos están interesados en el tipo de mensaje enviado por el nodo A.
Explicar con detalle el proceso de detección y tratamiento de errores para las siguientes dos situaciones:
1)
2)
Se produce un fallo en la monitorización del décimo bit1 : el nodo A recibe del bus un bit recesivo en
lugar de un bit dominante.
Se produce un fallo en la recepción del decimosexto bit: el nodo B recibe del bus un bit recesivo en
lugar de un bit dominante.
(2.5P) P4. Tenemos tres dispositivos conectados por medio de un bus I2C con la capacidad de actuar como maestros. En
un momento dado, inician una transferencia de datos de forma prácticamente simultánea: el dispositivo 1, D1,
se adelanta 3 µs con respecto a D2 y 4 µs en relación a D3. Teniendo en cuenta que las frecuencias de las señales
6 y 50.000 Hz, y que en todos
de clock generadas por dichos dispositivos son, respectivamente, 100.000, 66.666,b
Ciclo Alto
los casos se satisface la relación Duracion
=
0,
75,
se
pide:
Duracion Ciclo
1
3 a) Explicar detalladamente el proceso de sincronización de las mencionadas señales como parte fundamental
del mecanismo de arbitraje.
2
3 b) El proceso descrito anteriormente se basa en una conexión tipo AND de todos los dispositivos del bus a la
lı́nea SCL. Adaptarlo bajo la suposición de que la lógica de dicha conexión ha cambiado primeramente a
una OR y, posteriormente, a una XOR. Para el caso particular que nos ocupa, ¿qué alternativa crees que
es más adecuada en términos de eficiencia del canal de comunicaciones?.
1 Se
incluyen los bits de stuff.
1
Examen Parcial de Febrero
Informática Industrial
(1.5P) P5. La fig. 1 muestra la jerarquı́a de memoria de un determinado computador. Según sus especificaciones, cuando se
referencia una palabra que se encuentra en la cache se requieren 6 ns para acceder a ella. Adicionalmente, las
penalizaciones de fallo2 en memoria cache y memoria principal son, respectivamente, 10 µs y 12 ms. Se pide:
a)
Determinar las tasas de acierto, H, vinculadas a cada nivel jerárquico sabiendo que desde la puesta en
marcha del sistema —74 segundos— el µP ha realizado 4.041.000 peticiones de acceso a memoria de las
cuales 767.790 han requerido el acceso a memoria principal y 307.116 a memoria secundaria.
b) Calcular el Tiempo Medio de Acceso.
Figura 1: Jerarquı́a de memoria de tres niveles
2 Notar
que en este caso las penalizaciones de fallo son relativas al nivel inmediatamente inferior.
2