Practica2_SD_ver1.

UASLP – FI
Laboratorio de Sistemas Digitales
Práctica 2
Práctica 2
Maxitérminos, minitérminos y técnicas de reducción de ecuaciones
2.1 Objetivo
Obtener la función lógica en maxitérminos o minitérminos y mediante técnicas de síntesis encontrar la
función lógica reducida.
2.2 Antecedentes
Los sistemas digitales pueden ser representados mediante tablas de verdad en la que se muestran todos
los cambios que afectan a la (las) salida(s) del sistema digital. En esta tabla están implícitas las
representaciones canónicas del sistema digital, siempre y cuando se consideren todos sus estados que
modifican en forma inversa o directa la salida del sistema. En esta tabla de verdad todos los términos
contenidos en ella se les conocen como términos canónicos.
Los términos canónicos aparecen de dos formas, minitérminos también conocidos como “sumas de
productos” o una representación en maxitérminos también conocida como “productos de suma”. En la
siguiente expresión se representa una función lógica en forma de suma de productos (minitérminos) y
productos de suma (maxitérminos) respectivamente.
f1   m2 ,m3 ,m4 ,m6 ,m7 
(1.1)
f1   M0 ,M1,M5 
(1.2)
1
0
Una vez obtenida la función canónica, ya sea en maxitérminos (ecuación 1.1) o minitérminos (ecuación
1.2), el sistema digital puede ser realizado empleando compuertas lógicas, sin embargo su función de
costo puede arrojar un valor muy alto de compuertas lógicas.
Para reducir el número de componentes a utilizar para representar físicamente el sistema lógico digital es
conveniente emplear una serie de postulados y teoremas contenidos en el álgebra de Boole.
Estos teoremas y postulados, bien utilizados, pueden reducir significativamente la función de costo del
sistema. Sin embargo una mala aplicación de los teoremas, pueden arrojar una función errónea.
A continuación se presentan los principales teoremas y postulados del álgebra booleana en la tabla 2.1 .
Tabla 3.1 Principales teoremas y postulados del álgebra booleana.
2.1.
2.2.
2.3.
2.4.
Postulado de identidad 1
Postulado de identidad 2
Teorema de idempotencia
Teorema de identidad
(Elemento identidad)
2.5. Teorema de involución
2.6. Ley Conmutativa
2.7. Ley Asociativa
2.8. Ley Distributiva
2.9. Teorema de De Morgan
(a)
x0 x
(b)
x 1  x
x  x 1
xx 0
xx  x
x0  0
xx  x
x  1 1
(x)  x
xy  yx
xy  yx
x ( y  z ) ( x  y )  z
x( y  z)  xy  xz
x  yz  ( x  y )( x  z)
2.10. Teorema de absolución
( x  y)  x y
x  xy  x
2.11. Teorema de múltiples variables
x  xy  x  y
x( y z)  ( xy)z
( xy)  x  y
x(x  y)  x
2
UASLP – FI
2.2.1
Laboratorio de Sistemas Digitales
Práctica 2
Teorema de De Morgan
Los teoremas de De Morgan son de gran utilidad en la simplificación de expresiones en la cual se invierte
el producto o suma de variables.
El teorema 2.9.(a), de la tabla 2.1, afirma en condiciones de invertir la suma OR de dos variables, esta
inversión es la misma que la de cada variable en forma individual y luego la operación con AND de estas
variables invertidas. El teorema 2.9.(b), expresa que, cuando se invierte el producto AND de dos
variables, esto equivale a invertir cada variable en forma individual y luego operarlas con OR.
Otro método de síntesis, es la reducción mediante mapas de Karnaugh. Este método, es completamente
gráfico que elimina el uso de teoremas y postulados siendo más fácil de manipular y reducir las
expresiones a su mínima realización.
Un mapa de Karnaugh es una representación en dos dimensiones de las posibles adyacencias de
minitérminos y maxitérminos, de tal forma que permiten fácilmente la identificación de las mismas y su
consecuente agrupación. En el mapa de Karnaugh se colocan los índices de los minitérminos y
maxitérminos, además de las variables de entrada y sus valores para cada término.
La numeración de los cuadros en el mapa de Karnaugh es una secuencia de código reflejado, con sólo
cambiar el valor entre dos renglones adyacentes o columnas. En la figura 4.1 se ilustra la manera como
quedaría representado, para un circuito digital de cuatro variables de entrada empleando minitérminos.
00
01
11
10
00 m0
m1
m3 m2
01 m4
m5
m7 m6
11 m12 m13 m15 m14
10 m8
m9 m11 m10
Figura 2.1 Representación del mapa de Karnaugh.
La reducción de la función se realiza a través del agrupamiento de cuadros adyacentes. Además, se
considera que el mapa K tiene adyacencia en los extremos superior e inferior, así como en las orillas
derecha e izquierda, se tocan uno a otro para formar cuadros adyacentes.
2.3 Ejemplo de la obtención de una función lógica reducida mediante sus formas
canónicas y reduciéndola partir del uso de postulados y teoremas y mapas de
Karnaugh.
Partiendo de la tabla de verdad siguiente, obtenga sus representaciones canónicas en suma de
productos y productos de suma.
Tabla de verdad (ejemplo 2.3)
x y z f
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
3
UASLP – FI
Laboratorio de Sistemas Digitales
Práctica 2
El siguiente paso, consiste en identificar los maxitérminos y minitérminos.
Índice
x
y
z
Minitérminos ( fm )
f1(x,y,z)
Minitérmino
Maxitérmino
xyz
Maxitérminos ( fM )
xyz
0
0
0
0
0
------
M0
1
0
0
1
xyz
xyz
0
------
M1
2
0
1
0
xyz
xyz
1
m2
------
3
0
1
1
xyz
xyz
1
m3
-----------
4
1
0
0
xyz
xyz
1
m4
5
1
0
1
xyz
xyz
0
------
M5
6
1
1
0
xyz
1
m6
------
7
1
1
1
xyz
xyz
xyz
1
m7
------
Por lo tanto la representación canónica de la tabla de verdad es
a) En maxitérminos
f1   m2 ,m3 ,m4 ,m6 ,m7  ó f1   2,3,4,6,7
1
1
Por lo tanto f1 es f1   x  y  z    x  y  z    x  y  z    x  y  z    x  y  z 
b) En minitérminos
f1   M0 ,M1,M5  ó f1   0,1,5
0
Por lo tanto f1 es f1   x  y  z    x  y  z    x  y  z 
0
La representación canónica en minitérminos tiene una función de costo más elevada que la
representación en maxitérminos. Es decir, para construir un circuito digital que represente la función en
maxitérminos deberá contener cinco compuertas AND de tres entradas y una compuerta OR de cinco
entradas, además de los inversores NOT. En cambio, la representación en maxitérminos solo requiere de
tres compuertas OR de tres entradas y una compuerta and de tres entradas.
Ahora se procede a reducir la ecuación empleando los teoremas del algebra de Boole. Tomando la
función en minitérminos, para demostrar la utilización de los teoremas y postulados
f1   x  y  z    x  y  z    x  y  z    x  y  z    x  y  z   m2  m3  m4  m6  m7
En f1 se puede ver que las adyacencias son: m2 ,m3  , m2 ,m6  , m3 ,m7  , m4 ,m6  y m6 ,m7  . Por
identidad se tiene:
f1   x  y  z  x  y  z    x  y  z  x  y  z    x  y  z  x  y  z    x  y  z  x  y  z    x  y  z  x  y  z  .
m2 m3
m2 m6
m3 m7
m4 m6
m6 m7
Por el postulado de asociatividad, se obtiene
f1   z  z    x  y    x  x    y  z    x  x    y  z    y  y    x  z    z  z    x  y 
Por complemento se reduce a:
f1  x  y  y  z  y  z  x  z  x  y  p1  p2  p3  p4  p5
La expresión anterior aún contiene adyacencias p1,p5  y p2 ,p3  lo que da:
4
UASLP – FI
Laboratorio de Sistemas Digitales
Práctica 2
f1   x  y  x  y    y  z  y  z   x  z  p1  p2  p3  p4  p5
p1 p5
p2 p3
Mediante el postulado asociativo se tiene:
f1   x  x   y   z  z   y  x  z
Por complemento se reduce a:
f1  y  y  x  z
Por último, se emplea el postulado de identidad y la función resultante es:
f1  y  x  z
Por lo tanto la función de costo se reduce a dos compuertas, una AND de dos entradas y una OR de
dos entradas.
Como puede verse, este método es de sumo cuidado ya que una mala utilización de los teoremas o
postulados dará como resultado función lógica errónea.
Mediante mapas de Karnaugh encontrar la función lógica empleando los minitérminos.
yz
x
0
1
00
1
01
11
10
1
1
1
1
En el mapa de Karnaugh anterior, solo se muestran los minitérminos. Mediante inspección
localizamos las adyacencias y las encerramos mediante un lazo
yz
x
0
1
00
1
01
11
10
1
1
1
1
yz
x
0
1
00
1
01
11
10
1
1
1
1
f1  y  x  z
En el primer lazo se puede notar que solamente la variable “y” no presenta cambio alguno y en el
segundo lazo “x” y “z” no presentan cambio alguno.
Por lo tanto la función resultante es:
Note que es el mismo mapa K, sin embargo se representa de manera independiente para ejemplificar
la obtención de cada uno de los términos reducidos de la función f 1.
Como paso final la implementación en compuertas lógicas. La función lógica final requiere sólo dos
compuertas lógicas y un inversor. El circuito final se muestra en la figura 2.1. Los circuitos integrados
empleados son 7404 que es la compuerta NOT, la 7408 que corresponde a la compuerta AND y la
compuerta 7432.
5
UASLP – FI
Laboratorio de Sistemas Digitales
Vcc=5V
Vcc=5V
x
Vcc=5V
y
1
Vcc
13
3
14
4
11
1KW
5
10
6
9
7
8
GND
1
2
Vcc 14
13
3
14
0
LS
74
4
8
10
6
9
8
GND
1
2
Vcc 14
13
3
14
3
LS
74
4
2
330W
11
5
7
f
14
2
4
1KW
z
Vcc=5V
0
LS
74
1KW
Práctica 2
11
5
10
6
9
7
GND
8
Figura 2.1 Representación en compuertas lógicas de la función (f 1) lógica minimizada.
2.4 Desarrollo de la práctica

Utilizando Maxitérminos, encuentre la función mínima realizable y empleando el paquete de
simulación CircuitMaker o Electronics Workbench (Multisim) y arme y simule el circuito que se
obtiene de la función.
o
NOTA: Recuerde que al utilizar los maxitérminos, encontrará una función que está
formada por productos de suma.
3
UASLP – FI

Laboratorio de Sistemas Digitales
Práctica 2
Implemente El circuito simulado y compruebe la salida mediante el manejo de las entradas
correspondientes a cada una de las compuertas utilizadas y compare lo obtenido con su
respectiva tabla de verdad.
Nota. Antes de empezar a probar los experimentos, verifique que todo CI esté correctamente
montado en la tablilla de proyectos (Proto board), que esté perfectamente energizado y conexiones a
tierra. En caso de no estar seguro de lo anterior, pregunte al instructor.

Anote sus conclusiones y responda el cuestionario de la práctica.
1.3.1 Material y equipo
Material
Cantidad
1
1
1
1
3
1
1
1
1
Elemento
Fuente de 5 VCD
Tablilla de conexiones
Interruptor DIP
Diodo Emisor de Luz
Resistencias de 1KW
Resistencia 330 W
74LS04
74LS08
74LS32
Descripción
Fuente de alimentación
Para circuitos integrados
4 entradas de cambio deslizable
Estándar
Para proteger de un corto circuito el circuito
Para protección de diodo emisor de luz.
Circuito integrado inversor
Circuito integrado AND de dos entradas
Circuito integrado OR de dos entradas
Elemento
Unidad de cómputo
Probador lógico de CI
Descripción
Equipada con el programa Circuit Maker y/o Electronics Workbench.
Utilidad opcional para comprobar estado de los CI
Equipo
Cantidad
1
1
1.4 Conclusiones
1.5 Cuestionario
1) Empleando la tabla de verdad siguiente obtenga lo siguiente:
índice
0
1
2
3
4
5
6
7
x
0
0
0
0
1
1
1
1
y
0
0
1
1
0
0
1
1
z
0
1
0
1
0
1
0
1
f2
1
0
1
0
0
1
1
0
a. Encuentre los maxitérminos y minitérminos.
b. Empleando los teoremas del álgebra de Boole y la función en minitérminos encuentre la
función lógica reducida.
c. Utilizando los mapas de Karnaugh y Maxitérminos obtenga la función lógica reducida.
d. Compare el número de compuertas a utilizar en cada una de las funciones.
4
UASLP – FI
Laboratorio de Sistemas Digitales
Práctica 2
i. ¿Cuántas compuertas se utilizaron en maxitérminos?
ii. ¿Cuántas compuertas se utilizaron en minitérminos?
e. Realice un dibujo esquemático de cada representación minimizada (maxitérminos y
minitérminos).
f. Simule los circuitos obtenidos.
Anexar las simulaciones de los circuitos solicitados
5