UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÈRICA)
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
E.A.P. INGENIERÍA DE ELECTRONICA
Av. Venezuela s/n - Lima, Perú
Teléfono: 6197000 anexo 4203 Fax: 4209
________
SYLLABUS
DESCRIPCION DEL CURSO
Escuela Académico Profesional
Nombre del Curso
Código
Número de créditos
Ciclo
Carácter del curso
Horas de clase semanales
Duración
Pre-requisito
SUMILLA:
:
:
:
:
:
:
:
:
:
Ingeniería Electrónica
CIRCUITOS DIGITALES I
191055
5
Quinto
Obligatorio
04 (T) y 02 ( L)
17 semanas
Circuitos Electrónicos I
Transistor bipolar y unipolar en conmutación. Sistemas de numeración Códigos
Binarios. Funciones lógicas. Familias lógicas (TTL, CMOS). Análisis y diseño de
circuitos combinacionales.
OBJETIVO GENERAL:
Capacitar en forma teoría y experimental en las técnicas de análisis y diseño de
los circuitos digitales combinacionales.
CONTENIDO TEMATICO
Primera Semana:
Introducción a la Electrónica Digital.
El transistor bipolar en conmutación (corte y saturación).
Sistemas de numeración binario, octal, decimal y hexadecimal.
Segunda Semana:
Códigos de numeración binaria: Binario natural BCD, Exceso-3,
Gray, ASCII.
Detección de errores. Códigos de detección y corrección de
errores.
Puertas lógicas básicas: AND, OR, NOT, OR-EXCLUSIVO;
funciones, tabla de verdad, símbolos.
1
Tercera Semana:
Puertas lógicas básicas NAND, NOR, NOR-EXCLUSIVO;
Funciones, Tabla de verdad, símbolos.
Puertas lógicas especiales: Buffer, Tri-estado, Smitt Trimer,
Colector abierto. Características y especificaciones técnicas
aplicaciones.
Cuarta Semana:
Tecnologías de los circuitos integrados digitales. Familias lógicas
digitales.
Especificaciones técnicas de las puertas lógicas: Tiempo de
propagación, voltaje de alimentación, niveles lógicos, margen de
inmunidad al ruido, consumo de potencia , Fan-in, Fan-out.
Familias lógicas TTL y CMOS: especificaciones técnicas.
Quinta Semana:
TTL-CMOS.
Interfaces CMOS TTL.
Circuitos de aplicaciones
Sexta Semana:
Implementación de funciones lógicas.
Minimización de funciones lógicas: Algebra de Boole, Mapa de
Karnaught.
Funciones lógicas expresadas como suma de productos y
productos de sumas.
Ejemplos de aplicaciones.
Séptima Semana:
Interfaces de entrada/salida de un circuito digital.
Codificadores binarios. Diseño de codificadores.
Decodificadores a display numéricos, alfanuméricos, matriciales.
Octava semana:
EXAMEN PARCIAL
Novena Semana:
Multiplexores digitales (selectores de datos).
Demultiplexores digitales (distribuidores de datos).
Diseño y aplicaciones.
Décima Semana:
Comparadores Binarios. Diseño y aplicaciones.
Dispositivos Lógicos Programables.
Décima Primera Semana:Operadores aritméticos: Sumador Binario, Medio Sumador total
Restador
Tipos de sumadores: sumador paralelo, serie
Binario: Resta Binaria. Circuitos restadores.
Circuitos sumador/restador. Aplicaciones.
Décima Segunda Semana:
Unidad lógica y aritmética. Diseño y aplicaciones.
Diseño y aplicaciones de circuitos combinacionales.
Décima Tercera Semana:
Biestables asincronos (Latch) y sincronos (Flip-Flop).
Funcionamiento características y tipos. Disparo de Rlip Rlop
Por flancos y por nivel.
2
Décima Cuarta Semana:
Tipos de Flip Flops: R-S, J-K, D, T Master-Slave.
Aplicaciones.
Décima Quinta Semana:
Circuitos multivibradores: Estable y monostable.
Dispositivos multivibradores: IC 555, Cristal de cuarzo
IC TTL, CMOS: Frecuencias de operación, Niveles de señal
Tipo de activación.
Décima Sexta Semana:EXAMEN FINAL
Décima Séptima Semana:
EVALUACIÓN
EXAMEN SUSTITUTORIO
Por lo menos consta de :
EP + EF + PP
PFT= -----------------3
PFT: Promedio Final de Teoría
EP : Examen Parcial
EF : Examen Final
PP : Promedio de Practicas Calificadas
BIBLIOGRAFIA:
1. Ronald Tocci
:
Sistemas Digitales
2. Enrique Mandado
:
Sistemas Electrónicos Digitales
3. Thomas Floyd
:
Fundamentos de Sistemas Digitales
4. Jhon Wakerly
:
Diseño Digital Principios y Prácticas
5. Nelson,Nagle, Carroll.
:
Análisis y Diseño de Circuitos Lógicos Digitales
3
0
