1 Circuiti Integrati Microcontrollori

Microcontrollori
Circuiti integrati
A.A. 2022/2023
Dipartimento di Ingegneria e Architettura
Nicola Delmonte
E4res research group
https://dia.unipr.it/it/node/5941
Evoluzione tecnologica
Prima idea
brevettata di
transistor:
1920
Tubi a vuoto
Primi del 900
John
Bardeen
Walter Houser
Brattain
Primo transistor
con giunzione a
semiconduttore
brevettato
1947
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
2
Evoluzione tecnologica
William
Bradford
Shockley
Semiconduttore
impiegato: germanio
Prototipo del
1950
Brevetto del
transistor bipolare a
singolo cristallo
1948
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
3
…ma nel 1956 a tutti loro viene assegnato
il Premio Nobel per la Fisica
Fra loro non scorreva buon sangue…
Bardeen
Brattain
Shockley
1972
1948
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
4
Evoluzione tecnologica
I circuiti integrati
Si può dire che l’idea di realizzare circuiti integrati nasce assieme al transistor. Inizialmente l’idea fu quella
di porre più transistor su un unico substrato.
Nel 1949 Werner Jacobi (Siemens AG) brevettò un circuito integrato con dispositivi a semiconduttore.
Si trattava di un amplificatore a tre stadi con 5 transistor montati su un substrato comune. Pare che
questo brevetto non fu mai sfruttato dal punto di vista industrial e mai vi furono tentativi di farlo.
A sinistra, vediamo una foto del primo circuito integrato
costruito con dispositivi al germanio e interconnessioni
in oro da Jack Kilby (Texas Instruments) nel 1958.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
5
Evoluzione tecnologica
I circuiti integrati
Nel 1959, Robert Noyce, cofondatore della Fairchild Semiconductor, soprannominato
«Sindaco della Silicon Valley», inventa il primo circuito integrato monolitico al silicio.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
6
Evoluzione tecnologica
I circuiti integrati
Quindi, una volta inventati i transistor, si sono cominciati a costruire circuiti molto più compatti di quelli
che si realizzavano in precedenza utilizzando le valvole. Il desiderio, però, di ottenere circuiti sempre più
piccoli miniaturizzandoli era ed è forte per vari motivi. Così, dai circuiti costruiti con componenti discreti
(diodi, transistor, resistori, condensatori, induttori, etc.), una volta sviluppata la tecnologia di processo del
silicio, si sono cercati metodi per realizzare più dispositivi interconnessi fra loro con specifiche
metallizzazioni.
Componenti discreti
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
7
Realizzazione con componenti discreti
Evoluzione tecnologica
I circuiti integrati
Esempio dell’amplificatore operazionale 741
Realizzazione con circuito integrato
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
8
Evoluzione tecnologica
I circuiti integrati
Passi principali di processo di un IC DIP (Dual In-line Package)
Chip ottenuto con più passi fotolitografici
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
9
Evoluzione tecnologica
Fotolitografia
Per la miniaturizzazione dei dispositivi,
va rivolta grande attenzione a questa
parte del processo di lavorazione dei
semiconduttori per la realizzazione dei
circuiti integrati. Infatti, è proprio grazie
alla sua evoluzione che si può
incrementare la scala d’integrazione.
Vedremo, poi, che insieme a questa,
nuovi layout in verticale, permettono di
avere una densità per unità d’area
sempre più elevata.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
10
Evoluzione tecnologica
I circuiti integrati
Foto di un IC a cui è stata rimossa gran
parte della resina incapsulante: si tratta
del primo microcontrollore della Intel,
l’8048 della serie MCS-48, rilasciato nel
1976 con una architettura Harward
modificata.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
11
I circuiti integrati
La tecnologia attuale per la produzione dei circuiti integrati
Video introduttivi consigliati
1. https://www.youtube.com/watch?v=UWPxa6N7VvA
2. https://www.youtube.com/watch?v=Bu52CE55BN0&list=PLQ8F0IoNR3Z4hOe5NA4Cm5rpCKlR5QLK&index=1
3. https://www.youtube.com/watch?v=bor0qLifjz4&list=PLQ8F0IoNR3Z4hOe5NA4Cm5rpCKlR5QLK&index=4
4. https://www.youtube.com/watch?v=35jWSQXku74&list=PLQ8F0IoNR3Z4hOe5NA4Cm5rpCKlR5QLK&index=3
5. https://www.youtube.com/watch?v=g8Qav3vIv9s&list=PLQ8F0IoNR3Z4hOe5NA4Cm5rpCKlR5QLK&index=5
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
I circuiti integrati
Legge di Moore
L’attuale, aggiornata al 2020
L’originale del 1965
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
13
I circuiti integrati
Circuiti integrati digitali: i nodi tecnologici
I nodi nella produzione di dispostivi a
semiconduttore indicano le caratteristiche che
la linea di produzione può creare su un circuito
integrato, come il pitch delle interconnessioni,
la densità dei transistor, il tipo di transistor e
così via.
Spesso sentiamo parlare di un certo numero di
nanometri associato ai tipi di circuito integrato
di cui ci stiamo interessando. Per esempio il
recente M2 della Apple è 5 nm, oppure che gli
Ice Lake della Intel sono processori da 10 nm.
M2 Max features 67 billion transistors, 400GB/s of unified
memory bandwidth, and up to 96GB of fast, low-latency
unified memory.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
14
I nodi tecnologici dei circuiti integrati digitali
Vi siete mai chiesti cosa sono questi ‘‘nanometri’’?
Non solo, cosa ancor più importante, come mai una tecnologia con switch più piccoli porta a velocità e
potenze di calcolo sempre più elevate nei chip più moderni?
Proviamo a spiegarlo.
Quello dei nodi tecnologici è davvero un bel problema per i processori moderni. Questo perché negli
ultimi 70 anni siamo passati dal transistor di un centimetro al primo circuito integrato agli attuali 2, o
addirittura 1 nanometro. Proprio un bel salto, direi!
Come indicato prima, un nodo tecnologico corrisponde essenzialmente a una dimensione fisica di
qualche parte del circuito integrato. Dalla ‘‘microtecnologia’’ si passati ‘‘nanotecnologia’’. Fino a
qualche anno fa si era soliti sentir parlare di tecnologie a 65 nm fino ad arrivare a quella da 22 nm che
era considerata il limite minimo in quanto limite della risoluzione fotolitografica che viene impiegata
nella costruzione degli IC. Infatti, fino ad un certo punto della curva di Moore, per nodo si intendeva la
caratteristica grafica più piccola che poteva essere disegnata nel layout del circuito (e.g. mezzo pitch
fra le piste metalliche, o la lunghezza del gate). Di solito ci si riferiva, indicando questa risoluzione
minima, alla lunghezza del gate dei singoli transistor.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
15
I nodi tecnologici dei circuiti integrati digitali
Transistor scaling trend
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
16
I nodi tecnologici dei circuiti integrati digitali
Tecnologia planare
La corrente va dal drain al source attraversando
un canale superficiale di lunghezza Lg.
Attraverso l’applicazione di un determinato
potenziale sul gate è possibile controllare il
flusso di corrente nel canale. Come detto,
oggigiorno i transistor di questo tipo hanno
dimensioni da poterli definire microscopici, anzi
meglio dire ‘‘nanoscopici’’. Si ricorda che nei
circuiti digitali i transistori sono utilizzati come
interruttori. Attraverso opportune connessioni e
un opportuno controllo delle accensioni e degli
spegnimenti dei singoli transistor del circuito, si
possono svolgere numerose funzioni logiche e
funzioni matematiche. Così le CPU, le GPU,
piuttosto che le MCU possono svolgere funzioni
sempre più complesse in tempi sempre più
brevi.
Drain
Source
Lg
Comunque, anche se non sono qualcosa di standardizzato, i
‘‘nodi tecnologici’’ rappresentano un buon modo per indicare con
quale densità (per unità d’area) possono essere piazzati i
dispositivi in un chip di silicio.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
17
I nodi tecnologici dei circuiti integrati digitali
Tecnologia planare
Drain
Lg
Planar transistor in ‘‘off’’ state
Leakage current ­ if Lg ¯
Gate oxide tunneling ­ if Thicknessoxide ¯
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
18
I nodi tecnologici dei circuiti integrati digitali
Una volta giunti alla tecnologia da 22 nm, si è avuto una sorta di cambiamento di paradigma, perché dalla
Drain
tecnologia planare si passati a quella dei finFET, per i quali la fisica da considerare diventa 3D.
Dopo i finFET, vi è stata un’ulteriore svolta con
l’implementazione di transistor a nantubi, in cui il gate
circonda completamente il semiconduttore in cui si
forma il canale. Così, attualmente i nodi da 10, 5 nm non
corrispondono né alla lunghezza dei gate, o al ½ pitch
minimo che si può avere fra due interconnessioni
metalliche dello stesso livello.
Lg
Planar transistor in ‘‘off’’ state
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
19
I nodi tecnologici dei circuiti integrati digitali
Drain
Lg
Come si può osservare da
questi disegni con geometrie
semplificate, gli attuali
transistor integrati per
applicazioni digitali sono
alquanto diversi da quelli della
tecnologia planare.
Planar transistor in ‘‘off’’ state
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
20
I nodi tecnologici dei circuiti integrati digitali
Next-gen transistor architectures. Source: Imec/ISS
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
21
I nodi tecnologici dei circuiti integrati digitali
Qui la lunghezza di canale di per se perde in qualche modo il suo significato tecnologico col quale
Drainper molto tempo sono
stati classificati i nodi tecnologici.
Oggigiorno il discorso è più complesso e tener conto solo della lunghezza del canale effettiva o della minima distanza che
si può realizzare fra le tracce metalliche di un layer ha poco senso.
Come mai allora si continua a indicare una lunghezza in nanometri? …almeno, finora non si è scesi sotto al nanometro!
Cerchiamo di spiegarlo.
Nella slide a seguire è mostrata una tabella che mostra alcune caratteristiche dei nodi sviluppati fra il 2013 e il 2021, dove
sono indicati i valori di varie grandezze caratteristiche dei circuiti integrati logici.
Lg
Giusto per fare un esempio, si può vedere che per il nodo da 10 nm, si ha una distanza di half-pitch pari a 32 nm, la
lunghezza del gate è 19 nm, mentre lo spessore del fin è 7,2 nm.
Il problema deriva dal fatto che il gate dai finFET in poi non è più un rettangolo e che i transistor possono essere realizzati
Planar
transistor
in ‘‘off’’ statediverse dal dispositivo. Mentre nella
ponendo in parallelo un diverso numero di fin o più nanotubi per
ottenere
prestazioni
tecnologia planare, la lunghezza di canale domina le prestazioni.
Quindi con le nuove tecnologie, risulta un po’ complicato trovare una lunghezza caratteristica effettiva a cui far
riferimento.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
22
I nodi tecnologici dei circuiti integrati digitali
Drain
S. S. Chopade, D. V. Padole, TCAD
Simulation and Analysis of Drain
Current and Threshold
Voltage in
Lg
Single Fin and Multi-Fin FinFET, Indian
Journal of Science and Technology,
2017
Planar transistor in ‘‘off’’ state
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
23
I nodi tecnologici dei circuiti integrati digitali
Ormai si può dire che il numero che indica il nodo tecnologico con cui è stato costruito l’integrato
Drainsia più una questione di
marketing che non una vera grandezza caratteristica.
L’idea è quella di prendere come riferimento la nuova tecnologia e comparala con quella planare immaginaria
(immaginando di poterla scalare) che fornirebbe le stesse prestazioni. Così, la lunghezza di canale del dispositivo
equivalente immaginario è il nodo indicato dal produttore del dispositivo realizzato con la nuova tecnologia.
In qualche modo, tutto dipende dalla corrente che può attraversare il transistor e quali sono le perdite che si possono
avere.
Nel discorso entra in gioco la riduzione dei consumi che si può
Lg
ottenere con la riduzione delle dimensioni dei transistor planari, o
con nuove geometrie. Si immaginino i benefici derivati da un minor
consumo da parte dell’elettronica di un dispositivo portatile.
Poiché la potenza dissipata è data dal prodotto della corrente ePlanar transistor in ‘‘off’’ state
della tensione, abbassando la tensione e/o la corrente, si abbassa
questa potenza. Nella tecnologia planare è chiaro che il modo
principale di ridurre la potenza dissipata è quello di ridurre le
dimensioni del dispositivo e le tensioni applicate.
Con i finFET il discorso è più articolato, perché la sezione di
passaggio delle cariche è differente.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
24
I nodi tecnologici dei circuiti integrati digitali
In questo grafico è mostrata la
corrente (per unità della larghezza
di canale Wg) che può essere
pilotata (driving capability) dal
transistor in funzione della
tecnologia.
Drain
Source
Gate
Lg
Lg
Drain
Wg
Vista in pianta di un MOSFET planare
E. Sicard, L. Trojman, Introducing 5-nm FinFET technology in Microwind, Microwind Application Note, 2021
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
25
I nodi tecnologici dei circuiti integrati digitali
Drain
In questo grafico è mostrata la
tensione di alimentazione in
funzione della tecnologia.
Con la 5n, che attualmente si
trova in commercio, la
tensione applicata
esternamente all’integrato è
di 1 V, mentre quella
distribuita internamente è pari
a 0,65 V.
Lg
Planar transistor in ‘‘off’’ state
Siamo ben più bassi dei
rispettivi 5 e 3,3 V del nodo a
350 nm!
E. Sicard, Introducing 14-nm FinFET technology in Microwind, Microwind Application Note, 2017
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
26
I nodi tecnologici dei circuiti integrati digitali
Drain
Nella tecnologia planare, visto che il controllo della corrente di canale avviene per un effetto di
campo al di sotto del gate,
si può ridurre la tensione applicata al gate riducendo lo spessore dell’ossido.
Attualmente lo spessore
dell’ossido può essere
dell’ordine di una o qualche
decina di Å e la riduzione di
potenza per eseguire le stesse
Lg
operazioni con le vecchie
tecnologie è evidente.
GAA = Gate-All-Around
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
27
I nodi tecnologici dei circuiti integrati digitali
Drain
Nella tecnologia planare, visto che il controllo della corrente di canale avviene per un effetto di
campo al di sotto del gate,
si può ridurre la tensione applicata al gate riducendo lo spessore dell’ossido.
Attualmente lo spessore
dell’ossido può essere
dell’ordine di una o qualche
decina di Å e la riduzione di
potenza per eseguire le stesse
Lg
operazioni con le vecchie
tecnologie è evidente.
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
28
I nodi tecnologici dei circuiti integrati digitali
Un altro vantaggio della riduzione delle dimensioni è quello dell’aumento della velocità di commutazione dei transistor
Drain di eseguire più
(per un microprocessore il che equivale a poter applicare clock a frequenza più elevata. Ciò permette
operazioni nello stesso intervallo di tempo. In maniera molto semplificata questo può essere spiegato mettendo in
evidenza che con la riduzione dell’area del gate, si riducono le capacità parassite ad esso associate.
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
29
I nodi tecnologici dei circuiti integrati digitali
Vale la pena ricordare che per i nodi più recenti (10n, 5n), la velocità è limitata più dalle interconnessioni,
Drain
dalla resistenza
delle interconnessioni, che non dalle capacità di gate e che, proprio per questo, la frequenza di clock non va oltre alcuni
GHz.
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
30
I nodi tecnologici dei circuiti integrati digitali
Infine, ma non meno importante delle altre due prima citate, la riduzione delle dimensioni consente di realizzare le stesse
Drain
funzioni con meno materiale, occupando meno area, con tutti i vantaggi che questo comporta.
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
31
I nodi tecnologici dei circuiti integrati digitali
Ancora una volta, ricordiamo che non vi è uno standard di riferimento per indicare il nodo tecnologico e ogni azienda o
Drain a parità di nodo
foundry che sia, indica il proprio come ‘‘vuole’’. Può essere benissimo che la densità di una azienda
annunciato sia più elevata di quella dell’altra.
Ricordiamo alcuni competitor a livello mondiale: Intel, TSMC (Taiwan Semiconductor Manufactoring Company),
Samsung, Global Foundries.
Esempio: la tecnologia da 10 nm della Intel è più densa di quella da 10 nm della Samsung e paragonabile a quella da 7 nM
della TSMC.
Lg
…c’è di certo anche una strategia di marketing dietro ai nodi dichiarati da ciascuna azienda.
Intel ha deciso di non indicare più i nanometri, menziona solo il numero per indicare la propria evoluzione tecnologica.
Così troviamo indicate sigle come Intel7 (10 nm), Intel4 (7 nm) e così via.
Insomma, quando un’azienda produttrice di circuiti integrati annuncia la sua nuova tecnologia, non fa più riferimento alla
risoluzione minima del suo processo di produzione, ma alle prestazioni in termini di
PPA (Power, Performance, Area).
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
32
I nodi tecnologici dei circuiti integrati digitali
Come abbiamo visto dai video, la fabbricazione allo stato dell’arte dei nodi tecnologici è un processo alquanto complesso
Drain
e costoso.
Si pensi che tipicamente, da quando una compagnia annuncia la sua nuova tecnologia a quando effettivamente la
produzione viene avviata passano un paio di anni (…ricordate la pendenza della curva di Moore?).
Giusto per far un esempio dei costi, facciamo riferimento alla tecnologia da 5 nm. Essa si basa pesantemente su macchine
per la fotolitografia estrema agli ultravioletti di grande complessità che hanno un costo che si aggira intorno ai 120 M$.
Poi, i costi di esercizio e di manutenzione di queste macchine che devono operare con alti volumi di produzione non sono
affatto trascurabili.
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
33
I nodi tecnologici dei circuiti integrati digitali
Così, un wafer da 12 pollici (circa 30 cm di diametro) della TSMC con questa tecnologia costa 17.000
Drain $.
Giusto per fare una comparazione, un wafer di queste dimensioni con la tecnologia da 7 nm consta circa 9.000 $.
Sebbene i prezzi salgano alle stelle, vi sono numerose aziende prestigiose (Apple, AMD, Qualcomm,…) disposte a pagare
per queste tecnologie, perché comunque con PPA elevati si possono ottenere dispositivi apprezzati sul mercato.
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
34
I nodi tecnologici dei circuiti integrati digitali
A fine 2021 IBM, assieme a Samsung, ha annunciato una tecnologia da 1 nm con i Vertical Transport
Drain Field Effect
Transistor (VTFET), in cui la corrente non scorre parallelamente alla superficie del chip di silicio, ma verticalmente
attraverso dei nanosheet.
Attualmente la risoluzione fotolitografica minima è pari a 5 nm, quindi per ridurre le dimensioni in pianta e aumentare la
scal d’integrazione, si può pensare di far crescere i transistor verticalmente.
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
35
I nodi tecnologici dei circuiti integrati digitali
Questo permette di avere una maggiore integrazione per unità d’area e una maggior efficienza
Drain
dei transistor perché le
aree di contatto di drain e source possono essere più grandi e di conseguenza può essere più grande anche la corrente di
canale. La maggior integrazione permette di ridurre anche la lunghezza delle interconnessioni (ricordate il limite sulla
frequenza di clock indicato per le tecnologie discusse in precedenza?).
Lg
CORSO DI Microcontrollori
N I C O L A
D E L M O N T E
36