Universidad Tecnológica de Panamá Facultad de Ingeniería Eléctrica Licenciatura en Ingeniería Electromecánica Laboratorio de Circuitos Lógicos Laboratorio #8 Circuito comparador y el 7 segmento Integrantes: López, Xavier, 8-996-2373. Deng, Hector 8-977-32 Aguilar, Dilan 8-984-968 Flores, Fabián 8-1014-766 Grupo: 1IE133-B Profesor: Vargas, Salvador Fecha de entrega: Lunes, 30 de octubre de 2023 PRÁCTICA N°8 CIRCUITO COMPARADOR Y EL 7 SEGMENTO Materiales: 1 display de 7 segmentos Cátodo Común Fuente DC Plantilla Cables de Conexión 7 resistencias 220 Ω Parte 1. Convertido BCD/ 7Segmentos. Diseñe un convertidor BCD 8421 / 7 segmentos (Usando compuertas Lógicas y un display cátodo común.) y pruebe el circuito en multisim. El circuito debe alimentar un display 7 segmentos. 1. 2. 3. 4. 5. 6. 7. 8. Elabore la Tabla de la Verdad indicada en la tabla 1 Adjunto sus mapas K de como obtuvo las ecuaciones del convertidor. Repita el punto 2 para el 7 segmento ánodo común. Adjunte también dibujos de como se ve cada número y que leds se prenden para cada uno. Pruebe los convertidores alimentando los 7 segmentos cátodo común. (En multisim) Implemente el circuito en la plantilla y compruebe su funcionamiento. Busque el multisim el integrado del convertidor BCD 8421/ 7 segmentos y arme el circuito usando el IC, Analice su comportamiento. Implemente el circuito en la plantilla y compruebe su funcionamiento. Compare. Recomendación: Busque Convertidor BCD / 7 segmentos Datasheet en internet para obtener el código del integrado y después con los números del código en multisim en TTL busca el bloque, ejemplo 7404. N.Decimal A B C D a b c d e f G 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 1 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 10 1 0 1 0 x x x x x x x 11 1 0 1 1 x x x x x x x 12 1 1 0 0 x x x x x x x 13 1 1 0 1 x x x x x x x 14 1 1 1 0 x x x x x x x 15 1 1 1 1 x x x x x x x TABLA N° 1 Mapas K obtenidos Para cada salida. “a” AB CD 00 00 01 11 10 1 1 1 1 1 1 01 11 x x x x 10 1 1 x x Función obtenida: a=C+A+DB+B’D’ “b” b=C’D’+CD+B AB 00 01 11 10 00 1 1 1 1 01 1 0 1 0 11 x x x x 10 1 1 x x 00 01 11 10 00 1 1 1 0 01 1 1 1 1 11 x x x x 10 1 1 x x 00 01 11 10 00 1 0 1 1 01 0 1 0 1 11 x x x x 10 1 1 x x “c” AB c=C’+D+B “d” AB d=B’D’+A+BC’D+CD’+CA’B’ “e” AB 00 01 11 10 00 1 0 0 1 01 0 0 0 1 11 x x x x 10 1 0 x x 00 01 11 10 00 1 0 0 0 01 1 1 0 1 11 x x x x 10 1 1 x x 00 01 11 10 00 0 1 x 1 01 0 1 x 1 11 1 0 x x 10 1 1 x x e=B’D’+CD’ “f” AB f=C’D’+BD’+BC+A “g” AB g=CB’+A+C’B+CD’ Circuito Armado en multisim: V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 7 1 2 6 3 5 4 74LS08N A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14 74LS48N U4 CK AB CDE FG 150Ω R2 150Ω Figura1. Representación del numero decimal 0, cuando todas las entradas están en un nivel lógico bajo(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 74LS08N 7 1 2 6 3 5 4 A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura2. Representación del número decimal 1, cuando la entrada A esta en High(1)un nivel lógico alto y las demás entradas en un nivel lógico bajo low(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 7 1 2 6 3 5 4 74LS08N A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 3. Representación del número decimal 2, cuando la entrada B está en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 74LS08N 7 1 2 6 3 5 4 A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 4. Representación del número decimal 3, cuando la entrada A y B están High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U4 U2 7 1 2 6 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 A B C D 3 5 4 LT RBI BI/RBO 74LS08N OA OB OC OD OE OF OG 74LS48N CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 5. Representación del número decimal 4, cuando la entrada C está en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 74LS08N 7 1 2 6 3 5 4 A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 6. Representación del número decimal 5, cuando la entrada C y A están en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U4 U2 7 1 2 6 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 A B C D 3 5 4 LT RBI BI/RBO 74LS08N OA OB OC OD OE OF OG 74LS48N CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 7. Representación del número decimal 6, cuando las entradas C y B están en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 74LS08N 7 1 2 6 3 5 4 A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 8. Representación del número decimal 7, cuando las entradas A , B y C están en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U4 U2 7 1 2 6 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 A B C D 3 5 4 OA OB OC OD OE OF OG LT RBI BI/RBO 74LS08N CK 13 12 11 10 9 15 14 74LS48N AB CDE FG 150Ω R2 150Ω Figura 9. Representación del número decimal 8, cuando la entrada D está en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 74LS08N 7 1 2 6 3 5 4 A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 10. Representación del número decimal 9, cuando la entrada D y A están en High(1) un nivel lógico alto y las de más están low(0). V 5V R1 U2 U3 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y S1 74LS08N 7 1 2 6 3 5 4 A B C D LT RBI BI/RBO OA OB OC OD OE OF OG 74LS48N U4 CK 13 12 11 10 9 15 14 AB CDE FG 150Ω R2 150Ω Figura 11. Representación del número decimal fuera del rango, cuando la entrada D , A y B están en High(1) un nivel lógico alto y las de más están low(0) se aprecia que el display no es capaz de representar el número 11 en decimal . DISPLAY 7 SEGMENTOS Parte 2. Comparador: Diseñar comparadores de 2 bits el mismos debe tener 3 salidas: una que sea 1 cuando A>B, otra que sea 1 cuando A<B y la última que sea 1 cuando A = B. Diseñe ahora un comparador de 2 cifras de 4 bits. Utilice la Table N° 1 (Indique como determina las ecuaciones del circuito) Implemente el circuito en Multisim. Utilizando compuertas y tomando como base el circuito de 2 bits implemente en protoboar el convertidor de 4 bits, análisis y compare. A3, B3 A3 >B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A2, B2 x x A2>B2 A2<B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A1, B1 x x x x A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A0, B0 x x x x x x A0>B0 A0<B0 A0=B0 M 1 0 1 0 1 0 1 0 0 L 0 1 0 1 0 1 0 1 0 M: Mayor L : menor Tabla 2. NOTA: Adjunte el procedimiento de como obtuvo este circuito. Puede ser explicación escrita. Comparador de 2 Bit A A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X A=B 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 X X=(B’D’+BD)(A’C’+AC) ̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅ 𝑿 = (𝑩 ⊕ 𝑫)(𝑨 ⊕ 𝑪) Y Y= [BD’(C’+A)]+AC’ Z Y A>B 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0N Z A<B 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 Z=B’D(A’+C)+A’C Fig. 10 Cuando A=B Fig. 11 cuando A>B Fig. 12 cuando A<B Comparador de 4 bit con comparador de 2 bit Conclusión En esta experiencia se pudo efectuar y verificar que mediante el uso de temas ya aprendidos en clases anteriores como es el caso del tema del mapa K puedo obtener la reducción más simple encontrada que llevada a un circuito en el plano práctico hace el mismo ejercicio que usando la ecuación canónica (las que más variables lleva), esto es de gran beneficio puesto que usando el circuito más simplificado posible puedo ahorrar en factor monetario y tengo menor probabilidad de cometer un error. Cabe resaltar que también se comprendió como se diseña un comparador desde sus raíces, se debe recordar que dichas ecuaciones se plantearon usando el LEDS, por ejemplo, si los dichos LEDS se encendían abajo significa que las variables eran A=B; algo que no puede faltar que el cátodo común del display los valores se leen al revés.