T4 ED2 G31 Eq4 Banco de Memoria

Tarea 4
Electrónica Digital 2
Grupo A31
Equipo 4
Andy Garcés Pantoja
Mairelis Goicochea Lemus
Rebeca Leal Fernández
Karla Vázquez Ucio
Ejercicio 1.
Complete las tablas 1 y 2.
tabla 1.
tipo
de
memoria
MROM
volatilidad
No volátil.
PROM
No volátil.
EPROM
No volátil.
EEPROM
No volátil.
SRAM
Volátil.
DRAM
Volátil.
tabla 2.
memoria
posibilidades de escritura y
borrado
Viene programada de fábrica. No
puede borrarse ni escribirse.
Se programa una sola vez fuera
del circuito mediante un
dispositivo
denominado
Programador.
No
puede
borrarse.
Se programa fuera del circuito
(con programador) y puede
borrase fuera del circuito al
exponer el chip a luz ultravioleta.
Puede programarse y borrarse
en el circuito.
Puede programarse y borrarse
en el circuito.
Puede programarse y borrarse
en el circuito.
27C64
tipo
de
memoria
EPROM
bus
de
direcciones
13 bits
bus
datos
8 bits
DS1258W
SRAM
17 bits
16 bits
AT28C16
EEPROM
11 bits
8 bits
HM62256A
SRAM
15 bits
8 bits
de
celda básica de almacenamiento
La información se encuentra en
un patrón de conexiones,
programado durante el proceso
de fabricación.
Cada celda contiene un transistor
conectado a través de un fusible.
Cada celda contiene un transistor
MOS de compuerta flotante.
Cada celda contiene un transistor
MOS de compuerta flotante.
El dispositivo de almacenamiento
de cada celda es un Latch D.
Cada celda almacena el bit de
información en un capacitor, al
cual se tiene acceso a través de un
transistor MOS.
señales de
control
/CE, /OE,
/PGM
/CEU, /CEL,
/OE, /WE
/CE, /OE,
/WE
/CS, /OE,
/WE
capacidad
de
almacenamiento
64 K (8 K  8) bits
2048 K (128K 
16) bits
16 K (2 K  8) bits
256 k (32 K  8)
bits
Ejercicio 2.
Un sistema digital (que usted no va a diseñar) debe realizar diversas operaciones aritméticas. El sistema, que
está respaldado por batería, precisa almacenar en un banco de memoria los resultados parciales de las
operaciones que se realicen durante un día de trabajo. Se estima que como máximo deberán almacenarse
90 000 palabras digitales de 16 bits en cada jornada y estos datos no necesitan ser preservados para el
siguiente día. Las preguntas siguientes están relacionadas con ese banco.
a) Teniendo en cuenta la cantidad de información que debe almacenar, diga qué capacidad de
almacenamiento debe tener el banco de memoria para esta aplicación. Justifique.
La cantidad de información que se debe almacenar es de 90 000 palabras digitales de 16 bits. Expresando
una aproximación excesiva de la cantidad de palabras en potencias de 2 con exponentes enteros, donde
210 = K, se determina que el banco de memoria debe tener una capacidad de almacenamiento de 128 K
 16 bits, suficiente para lo requerido.
90 000  16 bits < 217  16 bits
;
217 × 16 bits = 27  210 bits = 𝟏𝟐𝟖 𝐊  𝟏𝟔 𝐛𝐢𝐭𝐬
b) Teniendo en cuenta la volatilidad y la posibilidad de escritura, cuál de los circuitos integrados de la tabla
2 usted seleccionaría para realizar el banco. Justifique.
El circuito a seleccionar: puede ser volátil ya que el sistema está respaldado por batería y debe tener
posibilidad de escritura. Los CIs DS1258W y HM62256A son del tipo SRAM y concuerdan con lo anterior.
Se selecciona el CI DS1258W ya que: su capacidad es de 128 K  16 bits; su bus de datos es de 16 bits
permitiendo almacenar palabras digitales de 16 bits; su bus de direcciones es de 17 bits permitiendo
almacenar 217 palabras digitales.
A pesar de ser del tipo SRAM es no volátil.
Características:
 Retención de datos mínima de 10 años en ausencia de alimentación externa.
 Los datos se protegen automáticamente durante una pérdida de energía.
 Entradas de Chip Select separadas para byte superior y byte inferior.
 Ciclos de escritura ilimitados.
 CMOS de bajo consumo.
 Tiempos de acceso de lectura y escritura de hasta 100 ns.
 Rango de temperatura industrial opcional de −40 ℃ a +85 ℃.
Descripción de entradas y salidas:
A0 – A16
entradas
DQ0 – DQ15
entradas/salidas
/CEU
entrada
/CEL
entrada
/WE
entrada
/OE
entrada
de direcciones
de datos
chip enable para byte superior
chip enable para byte inferior
enable para la escritura
enable para la lectura/salida
Tabla funcional lectura/escritura:
DQ0 –
/OE /WE /CEL /CEU
DQ7
DQ8 –
DQ15
Ciclo
Explicación
deshabilit
ado
están desactivados lectura y escritura
por lo que no ocurre ningún ciclo.
está sólo activada la lectura por lo que
ocurre tal ciclo de los dos byte ya que
están estos habilitados.
está sólo activada la lectura por lo que
ocurre tal ciclo del byte inferior ya que
está sólo este habilitado.
está sólo activada la lectura por lo que
ocurre tal ciclo del byte superior ya que
está sólo este habilitado.
está sólo activada la escritura por lo
que ocurre tal ciclo de los dos byte ya
que están estos habilitados.
está sólo activada la escritura por lo
que ocurre tal ciclo del byte inferior ya
que está sólo este habilitado.
está sólo activada la escritura por lo
que ocurre tal ciclo del byte superior ya
que está sólo este habilitado.
están deshabilitados los dos byte por lo
que no ocurre ningún ciclo.
H
H
X
X
Z
Z
L
H
L
L
salida
salida
L
H
L
H
salida
Z
L
H
H
L
Z
salida
X
L
L
L
entrada
entrada
X
L
L
H
entrada
Z
X
L
H
L
Z
entrada
X
X
H
H
Z
Z
lectura
escritura
deshabilit
ado
c) ¿Cuántos circuitos integrados del tipo seleccionado se necesitan para construir el banco?
Se necesita sólo un CI DS1258W.
d) Diseñe el banco de memoria (circuito y mapa de memoria). Considere que el sistema digital (que usted
no va a diseñar) tiene un bus de datos bidireccional de 16 bits, bus de direcciones de 20 bits y señales
de control Rd y Wr activas en ‘0’ para atender respectivamente operaciones de lectura y escritura.
Dispone de los circuitos integrados seleccionados en el inciso b), 74HC138 y 74HC00. El banco se ubicará
a partir de la dirección 80000H.
Esquema con la problemática:
sistema digital
que no hay que diseñar
A(19..0)
D(15..0)
/Rd
/Wr
banco de memoria 128 K x 16
que hay que diseñar
Mapa de memoria:





El banco se ubica a partir de la dirección 80000H.
A(19..0) representa los bits del bus de direcciones del sistema digital que maneja el banco de
memoria.
A(19..18) se emplea para habilitar el banco de memoria.
A17 se emplea para habilitar el banco y el CI de memoria.
A(16..0) se emplea para seleccionar la localización dentro de la CI de memoria habilitado.
Para diseñar CLC que habilita la memoria del banco de memoria se emplea un CI 74HC1388 que es un
decodificador binario de 3 a 8 líneas con salidas activas LOW.
Descripción de entradas y salidas:
Proteus
A0, A1, A2
A, B, C
entradas
/Y0 – /Y7
salidas
/E1, /E2
/E2, /E3
entrada
E3
E1
entrada
de código
de código activas LOW
de control enable activas LOW
de control enable activas HIGH
Tabla funcional:
Input = Entradas
Output = Salidas
Explicación de la tabla funcional:
 Cuando alguna de las entradas de control está desactivada, el decodificador se inhabilita y sus salidas
se desactivan (HIGH).
 Cuando todas las entradas de control están activadas, el decodificador se habilita y solo una de sus
salidas se activa (LOW) a partir del valor del código de la entrada.
Banco de memoria:
U1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
U2
A17
A19
A18
1
2
3
6
4
5
A
B
C
E1
E2
E3
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
15
14
13
12
11
10
9
7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
/CEL
/CEU
/Rd
/Wr
/OE
/WE
DS1258W
74HC138
La familia HC y las memorias semiconductoras cumplen con las condiciones de acoplamiento.
e) Explique la secuencia de operaciones que debe realizar el sistema digital para efectuar una operación de
escritura en la última dirección del banco.
Similar a los diagramas de tiempo 1 y 2, para efectuar una operación de escritura en la última dirección
del banco, el sistema digital debe:
 Establecer en su bus de direcciones A(19..0) = “10011111111111111111”; los bits A(19..18) = “10”
se emplean para habilitar el banco de memoria; el bit A17 = ‘0’ se emplea para habilitar el CI de
memoria, de manera que se activan las señales /CEL y /CEU para habilitar byte inferior y byte superior
y acceder a la palabra completa de 16 bits; los bits A(16..0) = “11111111111111111” definen que se
accede a la última palabra de datos o dirección del banco de memoria.
 Mantener válidas las entradas de direcciones A(19..0) durante el tiempo del ciclo de escritura tWC.
 Mantener inactiva la señal de control /Rd (HIGH), durante el tiempo del ciclo de escritura tWC, para
evitar la contención del bus de datos. Sin embargo, si estuviera activa /Rd (LOW), la activación de
/Wr (LOW) deshabilitaría las salidas en un tiempo de deselección tODW desde su flanco
descendente.
 Activar la señal de control /Wr (LOW) durante un tiempo de ancho de pulso de lectura tWP, después
que las entradas de direcciones sean estables durante un tiempo de set-up de dirección tAW.
 Establecer en su bus de datos la palabra digital correspondiente un tiempo de set-up de datos tDS
antes de finalizar el tiempo de ancho de pulso de lectura tWP.


Desactivar /Wr (HIGH) durante un tiempo de recuperación de escritura tWR antes de finalizar el
tiempo del ciclo de escritura tWC.
Mantener válidas las entradas de datos D(15..0) durante un tiempo de retención de dato tDH antes
de finalizar el tiempo del ciclo de escritura tWC.
Tiempos:
descripción
tiempo de ciclo de escritura
duración de pulso de escritura
tiempo de set-up de dirección
tiempo de recuperación de escritura
tiempo de deselección de escritura
tiempo de set-up de dato
tiempo de hold de dato
símbolo
tWC
tWP
tAW
tWR1
tWR2
tODW
tDS
tDH1
tDH2
peor caso
mínimo
mínimo
mínimo
mínimo
máximo
mínimo
mínimo
valor
100 ns
75 ns
0 ns
5 ns
20 ns
35 ns
40 ns
0 ns
20 ns
notas
[1]
[2]
[3]
[4]
[2]
[3]
[1] tWP se mide desde /WE bajando hasta /WE subiendo.
[2] tWR1 y tDH1 se miden desde /WE subiendo.
[3] tWR2 y tDH2 se miden desde /CEL o /CEU subiendo.
[4] tDS se mide desde CEU o CEL subiendo.
diagrama de tiempo 1:
diagrama de tiempo 2:
Fuentes:
 Hoja de datos del 27C64 de Microchip Technology.
http://www.datasheet.es/PDF/489581/27C64-pdf.html
 Hoja de datos del DS1258W de Dallas Semiconductor.
http://www.datasheet.es/PDF/556212/DS1258W-pdf.html
 Hoja de datos del AT28C16 de Atmel Corporation.
http://www.datasheet.es/PDF/181407/AT28C16-pdf.html
 Hoja de datos del HM62256A de Hitachi Semiconductor.
http://www.datasheet.es/PDF/176971/HM62256A-pdf.html
 Hoja de datos del 74HC_HCT138 de Nexperia.
https://assets.nexperia.com/documents/data-sheet/74HC_HCT138.pdf