Unidad 1 - Tarea 3
Circuitos Combinacionales
Ejercicio 1:
Describa en VDHL dos multiplexores utilizando la sentencia with-select. Los dos
multiplexores deben tener un tamaño diferente (4 a 1, 8 a 1, etc.) y cada entrada un
número de bits diferente.
a. Un pantallazo de la descripción en VHDL (Ver la advertencia al final de la guía,
con respecto a las impresiones de pantallas válidos)
Multiplexor de 3 a 1 con selector a dos bit, una salida a 6 bit.
Multiplexor de 2 a 1, con selector a dos bit, una salida a 8 bit.
b. Un pantallazo del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño. NO se debe incluir el código
VHDL de la simulación.
Multiplexor de 3 a 1 con selector a dos bit, una salida a 6 bit.
Multiplexor de 2 a 1, con selector a dos bit, una salida a 8 bit.
Electronica Digital Circuitos. (s.f.). Obtenido de Introducción a Sistemas Digitales > Compuertas Lógicas:
https://sites.google.com/site/electronicadigitalmegatec/home/compuertas-logicas
Logicbus. (01 de 07 de 2019). Obtenido de Compuertas Lógicas:
https://www.logicbus.com.mx/blog/compuertas-logicas/
Playground. (s.f.). Obtenido de https://www.edaplayground.com/x/uPT
Youtube. (s.f.). Obtenido de https://www.youtube.com/watch?v=X53K330jGTk&feature=youtu.be
0
