Introducción al diseño analógico y a la física de los dispositivos MOS

1. Introducción al diseño analógico y a la física de los dispositivos MOS.
1.1. Consideraciones generales
1.1.1. El MOSFET como interruptor
1.1.2. Estructura del MOSFET
1.1.3. Símbolos asociados al MOSFET
1.2. Características I/V del MOS
1.2.1. Tensión umbral.
1.2.2. Obtención de las características I/V
1.3. Efectos de segundo orden
1.3.1. Body effect o polarización del sustrato
1.3.2. Modulación de la longitud del canal
1.3.3. Conducción subumbral
1.4. Modelos del dispositivo MOS
1.4.1. Layout del dispositivo MOS.
1.4.2. Condensadores asociados al dispositivo MOS
1.4.3. Modelo de pequeña señal
1.4.4. Modelo SPICE
1.4.5. NMOS frente a PMOS
1.4.6. Dispositivos de canal largo frente a dispositivos de canal corto
1.4.7. Comportamiento del MOS como condensador.
1
1
Introducción al diseño analógico y a la física de los
dispositivos MOS.
En la industria actual de los Circuitos Integrados es fundamental un sólido entendimiento de los
dispositivos semiconductores, más en el caso analógico que en el digital ya que los transistores no
son considerados como simples interruptores y muchos de sus efectos de segundo orden afectan a
su funcionamiento. Más aún, como cada nueva generación de tecnología de CIs aumenta el nivel de
integración estos efectos aún se hacen más importantes. Como es el diseñador quien decide que
efectos pueden despreciarse y cuales no en un determinado circuito el conocimiento interno del
dispositivo se hace inestimable.
En este capítulo estudiaremos la física del dispositivo a un nivel elemental, cubriendo el mínimo
necesario para un diseño analógico básico. Para acabar desarrollando un modelo circuital para cada
nivel de dispositivo entendiendo bien sus principios básicos.
Empezaremos nuestro estudio con la estructura del transistor MOS y obtendremos sus
características corriente tensión. A continuación estudiaremos sus efectos de segundo orden como el
Body effect o polarización del sustrato, la modulación de la longitud del canal y la conducción
subumbral. Identificaremos sus capacidades parásitas, obtendremos sus modelos de pequeña señal y
veremos un modelo simple de SPICE. Suponiendo siempre que os acordáis de los conceptos de
dopado, movilidad y uniones pn.
1.1 Consideraciones generales.
1.1.1 El MOSFET como interruptor
Antes de profundizar en el modo de operación del MOSFET, consideremos un modelo simple
para obtener una impresión general de que se espera que sea y que aspectos de su comportamiento
son importantes.
En la Figura 1 vemos el símbolo de un MOSFET de canal N. Vemos que tenemos tres
terminales: puerta, surtidor y drenador. Estos dos últimos son intercambiables ya que el dispositivo
es simétrico. Cuando el MOS trabaja como interruptor el transistor conecta le surtidor si la tensión
de puerta Vg es lo suficientemente alta y aísla el surtidor del drenador si Vg es baja.
Figura 1.- Esquema general de un NMOS.
Incluso ante esta visión simplificada debemos contestar a varias preguntas como:
¿Para qué valor de Vg el dispositivo conduce? O lo que es lo mismo ¿Cuál es su tensión umbral?
¿Cuál e la resistencia entre el surtidor y el drenador cuando el dispositivo está on u off?
¿Cómo depende esta resistencia de los valores de las tensiones de los terminales?
¿Se puede modelizar el camino entre surtidor y drenador cono una resistencia lineal?
¿Cuáles son los límites de velocidad del dispositivo?
Todas estas preguntas surgen al ver el dispositivo a nivel de circuito y sólo pueden contestarse
analizando la estructura física del transistor.
2
1.1.2 Estructura del MOSFET
La Figura 2 muestra la estructura simplificada e un NMOS. Fabricado sobre un sustrato tipo p
(también llamado “body” o “bulk”) el dispositivo consta de dos regiones n fuertemente dopadas que
forman los terminales drenador y surtidor, un trozo de polisilicio1 fuertemente dopado que actúa
como puerta y una fina capa de dióxido de silicio que aísla la puerta del sustrato. Lo que hace que el
dispositivo “funcione” ocurre el sustrato debajo del óxido de puerta. Como podemos ver es una
estructura completamente simétrica.
Figura 2.- Estructura de un dispositivo NMOS.
La dimensión de la puesta a lo largo del camino surtidor-drenador se llama longitud, L, y su
perpendicular se llama anchura W. Durante el proceso de fabricación de las uniones S-D se produce
su difusión lateral de modo que la distancia real entre le surtidor y el drenador es ligeramente
inferior a L. Es L eff = L drawn − 2 ⋅ L D donde Leff es la longitud efectiva, Ldrawn en la longitud total y LD
es la difusión lateral que se produce durante el proceso de fabricación. Como veremos más adelante
los parámetros Leff y tox juegan un papel muy importante en el funcionamiento de los dispositivos
MOS. Dimensiones habituales en la actualidad son L≅0.15µm y tox=50Å.
Hasta ahora hemos ignorado el sustrato sobre el que se ha fabricado el dispositivo. En realidad la
tensión a la que se encuentra el sustrato influye mucho sobre las características del dispositivo. Esto
equivale a decir que el MOS es un dispositivo de cuatro terminales. Como en el modo de trabajo
habitual del MOS las uniones S-D deben estar polarizadas inversamente se asume que el sustrato
del transistor NMOS está conectado a la alimentación más negativa del sistema. Por ejemplo en un
dispositivo que trabaja entre 0 y 3 voltios el sustrato se encuentra a 0V (Vsubs,NMOS=0).
Normalmente esta conexión se realiza a través de un contacto ohmico p+, como puede verse en la
Figura 3.
Figura 3.- Conexión del sustrato
En la tecnología CMOS (MOS complementario) se usan simultáneamente los transistores NMOS
y PMOS. Desde un punto de vista simplista el dispositivo PMOS se obtiene negando todos los
dopajes incluido el del sustrato (Figura 1a), pero en la práctica los dos dispositivos están
construidos sobre la misma oblea y por tanto sobre el mismo sustrato. Por este motivo uno de los
dos dispositivos o a veces los dos se colocan sobre un “sustrato local” o “pozo”. En la mayoría de
los procesos CMOS el dispositivo PMOS está fabricado sobre un pozo n (Figura 4b). El pozo n
debe estar conectado al potencial que haga que los diodos formado por las uniones S-D estén
polarizadas inversamente bajo todas las condiciones. En la mayoría de los circuitos el pozo n está
conectado a la tensión más positiva.
1
Polisilicio: silicio policristalino o amorfo.
3
Figura 4.- a) Dispositivo PMOS, b) PMOS dentro de un pozo n (N-well).
1.1.3 Símbolos asociados al MOSFET
Los símbolos circuitales usados para los transistores NMOS y PMOS se ven en la Figura 5.
NMOSPMOS
NMOS
d)
PMOS
e)
Figura 5.- Diferentes símbolos del MOS
Los símbolos de la Figura 5 a contienen los cuatro terminales con el sustrato con el símbolo B
de “bulk” para evitar confusiones con el sustrato. El surtidor del PMOS está en la parte superior
porque su tensión en mayor que la del gate. Normalmente en la mayoría de los circuitos el sustrato
está conectado a tierra en los NMOS y a Vdd en los PMOS por lo que se omite esta conexión cono
se ve en Figura 5b. En los circuitos digitales cono se usan como interruptores su símbolo se reduce
a Figura 5c. En la electrónica analógica discreta o en potencia se usan los símbolos Figura 5 d y e
para enriquecimiento y empobrecimiento.
1.2 Características I/V del MOS
Aquí analizaremos la generación y transporte de carga en los MOSFET en función de la tensión
en sus terminales. Obtendremos las ecuaciones para las características I/V de modo que podamos
pasar de trabajar del dispositivo físico al dispositivo a nivel circuital.
1.2.1 Tensión umbral.
Consideremos un NMOS conectado a tensiones externas como se muestra en la Figura 6 a.
4
Figura 6.-
¿Qué ocurre si la tensión de puerta Vg aumenta? Como la puerta y el sustrato forman un
condensador, a medida que Vg se hace más positivo, los agujeros en el sustrato p son repelidos de la
zona de puerta, dejando a los iones negativos detrás, como una carga espejo de la existente en la
puerta. Con otras palabras, se crea una zona de vaciamiento o agotamiento Figura 6 b. Bajo estas
condiciones no fluye ningún tipo de corriente ya que no hay portadores de carga libres.
A medida que Vg aumenta, también lo hace la anchura de la zona de agotamiento y el potencial
en la interfase óxido-silicio. Es como si tuviésemos dos condensadores en serie: el condensador
gate-óxido y el condensador de la zona de agotamiento (Figura 6c). Cuando el potencial en la
interfase es lo suficientemente alto debajo del óxido de puerta, los electrones fluyen desde el
surtidor a la interfase y hasta el drenador. De manera que se forma un canal de portadores de carga
libres debajo del óxido de puerta y entre el surtidor y el drenador, y el transistor pasa a on. Es lo que
se conoce como la inversión de la interfase. El valor de Vg para el que esto ocurre se llama tensión
umbral VTH. Si Vg aumenta la carga en la zona de agotamiento permanece prácticamente constante
mientras que la densidad de carga del canal aumenta, proporcionando una corriente mayor de
electrones de surtidor a drenador.
En realidad el paso a on es gradual. En física de semiconductores la VTH se define como la
tensión de puerta que hace que la interfase sea tan tipo n como el sustrato es tipo p. Lo que hace
que:
φMS función de trabajo metal/polisilicio semiconductor
VTH = φMS + 2φF +
Qdep
Cox
Qdm = Qdep = qNA Wm = 4εsi φF qNsub = QSC carga almacenada en
la zona de agotamiento
(1)
C ox =
ε ox
capacidad por unidad de área.
t ox
φF = E F − E i ,
φF =
KT  N A
ln 
q  n i
Vox =
Q sc
C ox



Para tox≅50Å Cox≅6.9fF/µm2.
Hay veces que la tensión umbral obtenida de esta manera no es la más adecuada para el diseño.
Entonces podemos modificar la tensión umbral mediante la implantación de sustancias dopantes en
la zona del canal durante el proceso de fabricación. Lo que hacemos es alterar la concentración de
sustancias dopantes cerca de la interfase óxido-silicio. Por ejemplo en la Figura 7 se ha creado una
capa fina p+, de modo que la tensión necesaria para vaciar esta zona ha aumentado.
5
Figura 7.-
El paso a on de un dispositivo PMOS en el mismo que in NMOS pero con todas las polaridades
invertidas:
Figura 8.-
1.2.2 Obtención de las características I/V
Para obtener la relación entre la corriente de drenador y surtidor de un MOSFET y las tensiones
de sus terminales vamos a considerar dos observaciones:
1. Consideremos un semiconductor llevando una corriente I Figura 9 a. Si la densidad de
carga en la dirección de la corriente es Qd culombios por metro (C/m) y la velocidad de la
carga es v metros por segundo (m/s), entonces podemos escribir:
I = Q d ⋅ v [C/s=A]
(2)
Para entender por qué mediremos la carga total que pasa a través de una sección del
semiconductor en una unidad de tiempo. Si la carga se mueve con una velocidad v, toda la carga
contenida en v metros habrá atravesado la sección transversal en un segundo Figura 9 b. Como la
densidad de carga es Qd, la carga total en v metros es Q d ⋅ v [C].
Figura 9.-
2. Consideremos un NMOSFET cuyo surtidor y drenador estén conectados a tierra Figura
10 a. ¿Cuál es la densidad de carga en la capa de inversión? Como el comienzo de la zona
de inversión hemos supuesto que sucede cuando VGS=VTH, la densidad de carga
producida en la zona de inversión es proporcional a VGS − VTH . Para VGS≥VTH cualquier
carga de la puerta aparecerá por efecto espejo en el canal, dando lugar a una densidad de
carga uniforme por unidad de longitud igual a:
Q d = W ⋅ C ox ⋅ (VGS − VTH )
2
(3)
Cox es capacidad por unidad de área, al multiplicar por la anchura W, Qd es capacidad por unidad
de longitud.
2
Viene de que en un condensador Q = C ⋅ V .
6
Figura 10.- a) NMOS polarizado a VD y VS =0V. B) NMOS polarizado a VDS>0V.
Supongamos ahora que la tensión de drenador en mayor que cero (Figura 10 b). Como el
potencial del canal varía desde cero en el surtidor a VD en el drenador, Hay una variación entre la
tensión aplicada en la puerta y la tensión que hay en el canal que va desde Vg en las proximidades
del surtidor a VG-VD en el drenador. Así que la densidad de carga por unidad de longitud en un
punto x del canal es:
Q d (x ) = W ⋅ C ox ⋅ (VGS − VTH − V( x ) )
(4)
donde V(x) es la tensión aplicada en ese punto x.
Como hemos definido I = Q d ⋅ v la corriente vendrá dad por:
I D = Q d ⋅ v = −W ⋅ C ox ⋅ (VGS − VTH − V( x ) ) ⋅ v
(5)
donde el signo negativo se debe la que los portadores de carga son negativos y v es la velocidad
de los electrones en el canal. Para los semiconductores v = µ ⋅ E donde µ es la movilidad de los
portadores de carga y E es el campo eléctrico. Como E( x ) = −
la movilidad se representa por µn tenemos:
dV
y estamos tratando con electrones
dx
 dV(x) 
I D = Qd ⋅ v = −W⋅ Cox ⋅ (VGS − VTH − V(x)) ⋅ v = −W⋅ Cox ⋅ (VGS − VTH − V(x)) ⋅ µn ⋅ E(x) = −W⋅ Cox ⋅ (VGS − VTH − V(x)) ⋅ µn ⋅  −
=
 dx 
 dV(x) 
= W⋅ Cox ⋅ (VGS − VTH − V(x)) ⋅ µn ⋅ 

 dx 
(6)
Donde las condiciones de contorno son: V(0)=0 y V(L)=VDS. Multiplicando a ambos lados por
dx e integrando tenemos:
L
∫
x =0
IDdx =
VDS
∫
V=0
W⋅ Cox ⋅ µn ⋅ (VGS − VTH − V(x)) ⋅ dV(x)
(7)
Como Id es constante a lo largo del canal3:
I D = µ n ⋅ C ox ⋅
W
L
1 2 

( VGS − VTH )VDS − 2 ⋅ VDS 
(8)
donde L es la longitud del canal.
Representado la ecuación (8) para diferentes valores de VGS, vemos que la capacidad de corriente
3
Aquí suponemos que µn y VTH son constantes.
7
del dispositivo aumenta al aumentar VGS:
Figura 11.- Representación de la ecuación (8)
Calculando
Figura 12.- Zoom de la figura 11.
∂I D
vemos que el máximo de cada parábola ocurre cuando VDS = VGS − VTH y que la
∂VDS
corriente máxima es:
I D ,max =
1
W
⋅ µ n ⋅ C ox ⋅ ⋅ ( VGS − VTH ) 2
2
L
A VGS − VTH se le llama tensión efectiva o “overdrive voltaje” y
(9)
W
es el factor de forma. Si
L
VDS ≤ VGS − VTH decimos que el MOSFET opera en la región lineal o triodo.
Las ecuaciones (8) y (9) son la base del diseño analógico CMOS, ya que descrien la dependencia
de ID frente a la constante tecnológicas µ n ⋅ C ox , las dimensiones del dispositivo como son W y L y
las tensiones del gate y del drenador respecto del surtidor.
Si en la ecuación (8) VDS <<<< 2 ⋅ (VGS − VTH ) tenemos:
I D = µ n ⋅ C ox ⋅
W
⋅ ( VGS − VTH ) ⋅ VDS
L
( 10 )
que indica que la corriente de drenador es una función lineal de VDS. Lo que también puede verse si
hacemos un zoom de la Figura 11 para VDS pequeñas: cada parábola puede aproximarse a una línea
recta (Figura 12). Esta relación lineal nos dice que la región del canal puede representarse por una
resistencia lineal de valor:
R on =
1
W
µ n ⋅ C ox ⋅ ⋅ ( VGS − VTH )
L
( 11 )
Esto nos dice que un MOS puede trabajar como una resistencia cuyo valor está controlado por
la tensión efectiva siempre que VDS <<<< 2 ⋅ (VGS − VTH ) . Este concepto se ilustra en la Figura 13
Figura 13.- Modelo del NMOS en la región triodo o lineal profunda.
Cuando VDS <<<< 2 ⋅ (VGS − VTH ) decimos que estamos en la región triodo o lineal profunda.
El MOSFET como resistencia controlable por tensión se usa en muchos circuitos analógicos
como veremos a lo largo de la asignatura.
¿Qué es lo que ocurre si en la Figura 11 le tensión drenador surtidor supera VGS-VTH? Pues que
la corriente de drenador no sigue el comportamiento parabólico. De echo lo que ocurre es que IDS
8
permanece relativamente constante como se ve en la Figura 14. Cuando VDS>VGS-VTH se dice que
el dispositivo está en la región de saturación.
Figura 14.-
Para entender este fenómeno recordemos la ecuación Q d (x ) = W ⋅ C ox ⋅ (VGS − VTH − V( x )) ( 4 ),
donde vemos que la densidad de carga en la zona de inversión es proporcional a VGS − VTH − V( x ) .
De modo que si V(x) se aproxima a VGS-VTH la densidad de carga se hace cero. En otras palabras, si
VDS>VGS-VTH la capa de inversión se acaba en x≤L y se dice que el canal se ha pinzado. Si VDS
sigue aumentando el punto en el Qd=0 se mueve gradualmente hacia el surtidor. Esto significa que
en algún punto a lo largo del canal la diferencia del potencial local entre la puerta y la interfase de
silicio no es suficiente para mantener la capa de inversión.
Con estas observaciones re-estudiamos la ecuación
L
∫
x =0
IDdx =
VDS
∫
V=0
W⋅ Cox ⋅ µn ⋅ (VGS − VTH − V(x)) ⋅ dV(x)
( 7 ) para un dispositivo saturado. Como Qd es la densidad de cargas libres la integral del lado
izdo. de la igualad debe hacerse entre x=0 y x=L’, donde L’ es el punto en el que Qd se hace cero, y
el lado dcho. De la integral se hace desde V(x)=0 a V)x)=VGS-VTH. Como resultado:
ID =
1
W
⋅ µ n ⋅ C ox ⋅ ' ⋅ ( VGS − VTH ) 2
2
L
( 12 )
donde vemos que ID es independiente de VDS siempre que L’ permanezca cercana a L.
Para dispositivos PMOS las ecuaciones 8 y 13 se escriben como:
I D = −µ p ⋅ C ox ⋅
W
1 2 
( VGS − VTH )VDS − ⋅ VDS


L 
2
1
W
I D = − ⋅ µ p ⋅ C ox ⋅ ' ⋅ ( VGS − VTH ) 2
2
L
( 13 )
( 14 )
El signo negativo aparece porque se asume que ID fluye del drenador al surtidor, mientras que los
huecos fluyen en sentido contrario. Como la movilidad de los huecos es entre un medio y un cuarto
la movilidad de los electrones los dispositivos PMOS tienen menos capacidad de corriente.
Cuando se cumple la aproximación L≅L’ un MOSFET en saturación puede usarse como una
fuente de corriente conectada entre el drenador y el surtidor como se ve en la Figura 15. Notar que
la fuente de corriente inyecta corriente hacia la tierra o la saca de VDD. Es decir, sólo uno de los
terminales está flotante.
Figura 15.-
Como el MOSFET que trabaja en saturación genera una corriente como respuesta a la tensión
efectiva o “overdrive voltaje” podemos definir un parámetro de calidad que nos indica cómo de
9
bien un dispositivo convierte una tensión en una corriente. Como en el procesado de señales
realmente tratamos con cambios en tensiones y en corrientes, definimos el parámetro de calidad
como el cambio en la corriente de drenador dividido por el cambio en la tensión puerta-surtidor. Lo
llamaremos transconductancia y lo indicaremos por gm siendo su expresión:
gm =
∂I D
∂VG
= µ n ⋅ C ox ⋅
VDS ,cte
W
⋅ ( VGS − VTH )
L
( 15 )
En cierto modo gm representa la sensibilidad del dispositivo: para un valor elevado de gm un
pequeño cambio en VGS se traduce en un gran cambio en ID. Es curioso comprobar como la
expresión de gm cuando el MOS está en saturación coincide on el inverso de Ron definida en la zona
triodo profundo.
Otras formas de expresar gm son:
g m = 2 ⋅ µ n ⋅ C ox ⋅
2 ⋅ ID
W
⋅ ID =
L
VGS − VTH
( 16 )
En la Figura 16 teneos dibujadas cada una de las expresiones de gm, lo que resulta muy útil para
estudiar el comportamiento de gm en función de un parámetro cuando otro se mantiene constante:
Figura 16.-
Por ejemplo la ecuación g m = ∂I D
∂VG
= µ n ⋅ C ox ⋅
VDS ,cte
W
⋅ ( VGS − VTH )
L
( 15 ) nos indica que gm aumenta
con la tensión efectiva u “override” VGS-VTH si el factor de forma W/L se mantiene constante,
2 ⋅ ID
mientras que la expresión g m =
implica que gm disminuye con la tensión efectiva u
VGS − VTH
“override” VGS-VTH si ID se mantiene constante4.
El concepto de transconductancia también puede aplicarse a un dispositivo operando en la región
triodo. La transconductancia en la región triodo siempre es menor que en la región de saturación.
Veamos conceptualmente cuando los MOS pasan de saturación a triodo:
NMOS: VG − VD < VTH ⇐ VDS > VGS − VTH
PMOS: VD − VG < VTH ⇐ VDS > VGS − VTH
Figura 17.1
W
⋅ µ n ⋅ C ox ⋅ ' ⋅ ( VGS − VTH ) 2 al mantener ID
2
L
constante y aumentar la tensión efectiva u “override” VGS-VTH, estamos obligados a disminuir el factor de forma W/L.
4
lo cual no es una contradicción ya que si nos fijamos en I D =
10
1.3 Efectos de segundo orden
Hasta ahora hemos hecho un estudio muy sencillo del MOS haciendo muchas suposiciones que
no se pueden aplicar en la mayoría de circuitos analógicos. Y eso es lo que vamos a ver en esta
sección. Vamos a estudiar tres efectos de segundo orden que son esenciales para los circuitos a
estudiar en los siguientes temas. Realmente hay más efectos a tener en cuenta sobre todo en niveles
de integración realmente altos, pero nosotros no vamos a profundizar tanto de momento.
1.3.1 Body effect o polarización del sustrato
En el análisis de la figura Figura 10 supusimos que el sustrato y el surtidos estaban conectados
entre ellos y a su vez a tierra. Pero ¿Qué es lo que ocurre si en un NMOS la tensión del sustrato es
inferior a la tensión del surtidor? (Figura 18).
Figura 18.-
Como el surtidor y el drenador siguen estando polarizadas inversamente respecto al sustrato,
podemos suponer que el dispositivo seguirá funcionando correctamente pero algunas de sus
características habrán cambiado. Veamos cuales.
Supongamos uqe VS=VD=0 y VG es algo menor que VTH de modo que la zona de agotamiento
del canal se ha formado pero la capa de inversión aún no. A medida que VB se hace más negativa
tendremos más huecos atraídos hacia la conexión del sustrato, lo que hará que la zona de
agotamiento sea mayor (Figura 19).
Figura 19.-
Recordemos que la tensión umbral VTH = φMS + 2φF +
Qdep
Cox (1) es función de la carga total en la
zona de agotamiento. Esto significa que para que la zona de inversión se forme, primero debemos
inyectar una carga que compense la existente en la zona de agotamiento. Esto significa que cuanto
más negativa es VB mayor es la carga almacenada en la zona de agotamiento y mayor es la tensión
umbral necesaria para general el canal de conducción. Esto es lo que se llama “Body Effect o
backgate effect” o polarización del sustrato.
Figura 20.-
Cuando está presente el efecto de polarización del sustrato:
VTH = φ MS + 2 φ F +
Q dep
C ox
+γ⋅
(
2 ⋅ φ F + VSB −
)
2 ⋅ φ F = VTH 0 + γ ⋅
(
2 ⋅ φ F + VSB −
)
2 ⋅ φ F ( 17 )
Donde VTH0 es la tensión umbral del dispositivo sin el efecto de polarización del sustrato y
11
γ=
2 ⋅ q ⋅ ε si ⋅ N sub
C ox
es el coeficiente del efecto de polarización del sustrato, cuyo valor está entre
γ ∈ [0.3..0.4]V 1 / 2 y VSB es la tensión entre el surtidor y el sustrato.
Para que el efecto de polarización del sustrato se manifieste no es necesario que la tensión del
sustrato cambie, basta con que la tensión del surtido cambie respecto de la del sustrato como se ve
en la Figura 21.
Figura 21.-
Veamos que sucede.
Primero supondremos que el efecto de la polarización del sustrato no sucede. I1 es constante, por
lo tanto el dispositivo está en saturación:
I1 =
W
1
W
1
⋅ µ n ⋅ C ox ⋅ ' ⋅ ( VGS − VTH ) 2 = ⋅ µ n ⋅ C ox ⋅ ' ⋅ ( Vin − Vout − VTH ) 2
L
2
L
2
( 18 )
lo que nos dice que Vout sigue de cerca la variación de VIN para que la corriente permanezca
constante. Es decir, VIN-Vout permanece constante.
Ahora supongamos que el sustrato está conectado a tierra y el efecto de polarización del sustrato
es importante. Entonces a medida que VIN aumenta también lo hace Vout, lo que nos dice que
VSB=VS-VB= Vout-0 aumenta, aumentando el valor de VTH lo que implica que la diferencia VIN-Vout
debe aumentar para mantener ID constante. Lo que indica que Vout disminuye.
El efecto de polarización del sustrato es indeseable ya que el cambio en la tensión umbral
complica el diseño de los circuitos. Para lograrlo los diseñadores deben encontrar un equilibrio
entre Nsub con Cox para obtener un valor razonable de γ.
1.3.2 Modulación de la longitud del canal
En la sección 1.2 vimos que al producirse el pinzamiento del canal la longitud real del canal de
conducción disminuye cuanod la diferencia de potencial en la puerta y el drenador aumenta. Es
1
2
decir, de acuerdo con I D = ⋅ µ n ⋅ C ox ⋅
W
⋅ ( VGS − VTH ) 2
L'
( 12 ), la longitud real L’ es función de la
tensión VDS. Este efecto se llama modulación de la longitud del canal. Llamando L’=L ∆L 
1 +

∆L
1 
L 
∆L⇒ ≈
y considerando una relación de primer orden entre
y VDS de modo que
L
L
L'
∆L
= λ ⋅ VDS donde λ es el coeficiente de modulación del canal, podemos escribir que en saturación:
L
ID ≈
1
W
⋅ µ n ⋅ C ox ⋅ ' ⋅ ( VGS − VTH ) 2 ⋅ (1 + λ ⋅ VDS )
2
L
( 19 )
El fenómeno de la modulación del canal hace que en saturación la corriente no sea constante,
como se ve en Figura 22.
12
Figura 22.-
λ representa la variación relativa de la longitud del canal para un incremento dado de VDS. Por
ello para canales largos el valor de λ es pequeño. El efecto es más pronunciado en los dispositivos
de canal corto donde ya no se puede decir que la variación del canal se proporcional a la tensión
DS.
En los dispositivos en los que se tenga en cuenta este fenómeno la transconductancia se rescribe:
g m = µ n ⋅ C ox ⋅
W
⋅ ( VGS − VTH ) ⋅ (1 + λ ⋅ VDS ) =
L
W
⋅ ID
2 ⋅ ID
L
=
1 + λ ⋅ VDS
VGS − VTH
2 ⋅ µ n ⋅ C ox ⋅
( 20 )
No es un efecto deseado.
1.3.3 Conducción sub-umbral
Hasta ahora hemos supuesto que el MOS pasaba a corte de forma abrupta cuando VGS < VTH . En
realidad cuando VGS ≈ VTH tenemos una inversión débil del canal de manera que aún pasa corriente
de D a S. Incluso cuando VGS < VTH ID tiene un valor finito con una dependencia exponencial en
VGS. Esto es lo que se llama conducción subumbral o zona de inversión débil y cuando VDS algo
mayor de 200mV puede escribirse:
I D = I 0 ⋅ exp
VGS
ζ ⋅ VT
( 21 )
donde ζ>1 es un factor de no idealidad y VT =
K⋅T
q
. Lo que viene a decirnos es que una vez
VGS < VTH la corriente disminuye de forma exponencial hasta hacerse cero. Para un valor típico de ζ
estando a temperatura ambiente VGS debe disminuir 80 mV para que ID disminuya una década,
como puede verse en
Figura 23.-
1.3.4 Limitaciónes de tensión:
VG excesivamente alta rompe el dieléctrico de puerta
En dispositivos de canal corto VDS elevada la zona de agotamiento del drenador invade la del
surtidor dando lugar a una corriente muy elevada que rompe el dispositivo. Es lo que se conoce
como “punchtrough”.
Otras limitaciones son la generación de hot electrons......
13
1.4 Modelos del dispositivo MOS
1.4.1 Layout del dispositivo MOS.
1.4.2 Condensadores asociados al dispositivo MOS
1.4.3 Modelo de pequeña señal
1.4.4 Modelo SPICE
1.4.5 NMOS frente a PMOS
1.4.6 Dispositivos de canal largo frente a dispositivos de canal corto
1.4.7 Comportamiento del MOS como condensador.
14