s - Cenidet
Anuncio
S.E.P. S.E.I.T. D.G.I.T. CENTRO NACIONAL DE INVESTIGACION Y DESARROLLO TECNOLOGICO cenidet CONVERTIDORES CD/CD PARA APLICACIONES DE BAJA TENSION T E S I S PARA OBTENER EL GRADO DE: D O C T O R E N C I E N C I A S EN INGENIERIA ELECTRONICA P R E HORACIO S E N VISAIRO T A : CRUZ DIRECTORES DE TESIS: DR. ELIAS JOSE JUAN RODRIGUEZ SEGURA DR. JOSE ANTONIO COBOS MARQUEZ CUERNAVACA, MORELOS OCTUBRE DE 2004 Convertidores CD/CD para Aplicaciones de Baja Tensión Autor Horacio Visairo Cruz (RESUMEN) Los microprocesadores constituyen una de las aplicaciones de baja tensión y alta corriente con los más estrictos límites de regulación. Estos dispositivos demandan de su fuente de alimentación un nivel de voltaje cada vez menor, así como una respuesta dinámica lo suficientemente rápida para responder a los transitorios de corriente. Por consiguiente, en estas aplicaciones se requiere de un convertidor CD/CD dedicado exclusivamente a proveer la energía requerida por el microprocesador. Esta fuente de alimentación se conoce como Módulo de Regulación de Voltaje multifase, o VRM multifase, el cual consiste en la conexión en paralelo de varios convertidores desfasados entre sí. A medida que disminuye la tensión de salida del VRM, también lo hace su eficiencia; ya que a menor voltaje de salida, la caída de tensión a través del dispositivo rectificador a la salida del VRM, se hace cada vez más significativa. Por lo tanto, en estas aplicaciones es indispensable el uso de la técnica de rectificación síncrona, la cual consiste en la sustitución de los diodos rectificadores convencionales por dispositivos MOSFET´s, cuya caída de voltaje a través de él está determinada por su resistencia de encendido. Mediante la técnica de rectificación síncrona, el proceso de rectificación se lleva a cabo de manera más eficiente. El MOSFET síncrono debe encender y apagar en los mismos tiempos en que lo haría el diodo rectificador al cual sustituye. Por lo tanto, es necesario considerar la excitación de la compuerta del rectificador síncrono, la cual puede llevarse a cabo de manera autoexcitada, empleando las mismas formas de onda generadas en el convertidor; o bien, mediante excitación externa, generando las señales de compuerta del rectificador síncrono mediante un circuito externo. i Resumen H. Visairo Al emplear convertidores multifase, la corriente total de salida es distribuida a través de las n fases del VRM, con lo cual se consigue un mejor procesamiento de la energía y, por ende, una mejor eficiencia global del convertidor en comparación con la eficiencia que se obtendría al procesar toda la potencia de salida en un solo convertidor. Una de las ventajas más importantes de los VRM´s multifase, es la rapidez de su respuesta transitoria ante cambios en la corriente de salida. Dado que los inductores de salida de cada fase están conectados en paralelo, la inductancia efectiva del VRM es reducida por un factor igual al número de fases. Asimismo, gracias al desfasamiento en el tiempo de los convertidores conectados en paralelo, los rizos de corriente pueden cancelarse parcial o totalmente a la entrada de los capacitores de salida, con lo cual es posible mejorar la respuesta transitoria mediante el uso de inductores de salida de menor valor, así como emplear capacitores de salida de menor tamaño. La topología típica de un VRM multifase está basada en el convertidor Buck síncrono, el cual ha proporcionado resultados muy favorables en aplicaciones con voltaje de entrada de 5 V. Sin embargo, con la tendencia del incremento del voltaje de entrada hacia los 48 V y el decremento continuo del voltaje de salida, el convertidor Buck síncrono multifase ha dejado de ser la solución más viable debido a la disminución sustancial de la eficiencia, como consecuencia de su operación con un ciclo de trabajo muy pequeño. Por lo tanto, el objetivo principal de este trabajo de investigación se centra en el estudio de VRM´s multifase alimentados desde una tensión de entrada alta (48 V), con baja tensión de salida (1.5 V) y alta corriente (60 A). Un VRM alimentado con un bus de entrada alto es más fácil de optimizar, ya que las pérdidas por conducción a la entrada del VRM son menores y el transitorio en la carga tiene menor efecto sobre el bus del voltaje de entrada. En el presente trabajo se estudian cuatro convertidores de baja tensión, empleando tanto rectificación síncrona autoexcitada como rectificación síncrona con excitación externa. Se propone el estudio de un convertidor multisalidas y de tres VRM´s multifase, diseñados con una potencia de salida de 25 W y 90 W, respectivamente. Gracias al uso de un transformador reductor, los convertidores pueden diseñarse con una relación de transformación adecuada para ajustar el ciclo de trabajo y optimizar la cancelación de los rizos de corriente, la eficiencia y la respuesta dinámica del VRM. ii DC/DC Converters for Low Voltage Applications Author Horacio Visairo Cruz (ABSTRACT) In order to improve the processing capabilities, the number of transistors that can be located in modern microprocessors is growing more and more. Nevertheless, advances in semiconductor processing allow that size features can be reduced, enabling high integration density and high speed of new microprocessor technologies. As a result, modern microprocessors are being designed to work with lower voltage levels, which means lower power consumption. On the other hand, these new microprocessor technologies require a highly accurate supply voltage and therefore, a dedicated DC/DC converter must be used. This power supply, known as a voltage regulator module (VRM), is placed very close to the microprocessor and it must be capable to provide high output current at low output voltage. In low output voltage DC/DC converters it is difficult to obtain a high efficiency due to rectification losses. Therefore, synchronous rectification is necessary to achieve high efficiency in low output voltage applications. The fundamental target of synchronous rectification is to reduce the power dissipation due to rectification losses by using a controlled MOSFET in place of a standard or Schottky rectifier. There are two different ways to implement synchronous rectification: by using an external control to calculate adequate timings for the gate signals of the synchronous MOSFETs, or by using self-driven synchronous rectification in which the gate terminals of the synchronous MOSFETs are connected to appropriate points of the circuit where voltage waveform can turn them on and off with a right timing. iii Abstract H. Visairo In multiphase converters the total output current is distributed among all the phases and therefore it is possible to achieve a better energy processing. Due to the phasing operation in multiphase VRMs, steady-state current ripples in the output capacitors are reduced, which enables the use of small output inductances in order to improve the transient response. On the other hand, because of the reduction of the current ripples, a small output capacitance can be used, thus increasing the power integration density. Most of today’s VRMs are based on the multiphase Buck converter, which draws power from the 5 V or 12 V output of the silver box. However, at lower output voltage levels such as 1 V, the multiphase Buck converter is required to operate at very small duty cycles and both, the transient response and the efficiency are worsen. Therefore, the main target of this dissertation is focused on the study of high input voltage (48 V) multiphase VRMs with low output voltage (1.5 V) and high output current (60 A). This dissertation shows the study of a multi-output DC/DC converter and three multiphase VRMs designed with an output power of 25 W and 90 W, respectively. Because of transformers are used, the duty cycle can be optimized in order to improve the transient response, efficiency and ripple cancellation. iv A: Mi amada esposa Alejandra, Mis padres Susana y Celedonio, Dios, sustento de todas las cosas. v vi AGRADECIMIENTOS Durante los cuatro años en que realicé este trabajo de investigación pude constatar el apoyo incondicional de profesores, familiares y amigos, a los cuales quiero expresar mi más sincero agradecimiento. A mis asesores, el Dr. Elías Rodríguez Segura del Instituto Tecnológico de Celaya (ITC-México) y el Dr. José Antonio Cobos Márquez de la Universidad Politécnica de Madrid (UPM-España), gracias por guiarme en este trabajo de investigación mediante sus invaluables consejos y observaciones. Elías, gracias por tu apoyo incondicional y por ser ese entusiasta promotor de verdaderos retos como lo fue este tema de investigación. Agradezco tu confianza durante estos seis años en que he recibido tu asesoría en mi formación de posgrado. José, realmente ha sido un honor trabajar bajo tu tutela, te agradezco que me hayas compartido un poco de tu enorme experiencia en el campo de la electrónica de potencia. Tu trayectoria académica es un ejemplo a seguir. A los miembros de mi comité tutorial; el Dr. Jaime Arau Roffiel, el Dr. Mario Ponce Silva y el Dr. Abraham Claudio Sánchez de CENIDET; el Dr. Pedro Bañuelos Sánchez de la Universidad de las Américas (UDLA-México), y el Dr. Javier Sebastián Zúñiga de la Universidad de Oviedo (España), gracias por sus invaluables y acertados comentarios y observaciones acerca de mi trabajo. Dr. Arau, gracias por fungir como otro de mis asesores, y por todo su apoyo desde el inicio de este trabajo y hasta aún después del mismo, su actitud siempre positiva ha sido un aliciente en aquellos momentos difíciles. Agradezco también a todos mis profesores de CENIDET, quienes desde hace seis años me han transmitido parte de sus conocimientos; y a mis compañeros Nancy Visairo, Sinuhé Ramírez, Marco A. Contreras, Jesús Aguayo, José A. Hoyo, Marving Aguilar, Roberto Galindo, Iván Alcalá y Víctor Olivares, con quienes compartí la ilusión de algún día ver concluidos nuestros estudios. vii Agradecimientos H. Visairo Asimismo, agradezco todas las atenciones y el apoyo que recibí por parte de los profesores y alumnos de la División de Ingeniería Electrónica (DIE) de la UPM durante mi estancia en España. Dr. Javier Uceda Antolín, gracias por facilitarme los medios para la realización de mi estancia de investigación en la UPM. Dr. Pedro Alou Cervera, gracias por compartir conmigo un poco de tu vasta experiencia en aplicaciones de baja tensión, tus comentarios siempre tan certeros fueron de gran ayuda. De igual manera agradezco a mis colegas el Dr. Nimrod Vázquez y la M.C. Claudia Hernández del ITC, por todas sus atenciones cada vez que estoy en Celaya. Igualmente, quiero a gradecer a aquellos alumnos que también formaron parte de este trabajo de investigación como tesistas de maestría y licenciatura: el M.C. Arturo Sánchez, el Ing. Rosendo Hernández, el Ing. Rogelio Franco y el Ing. Artemio Martínez; su ayuda e interés en este trabajo de investigación son algo digno de destacar. Ante todo, agradezco el apoyo incondicional de mi esposa Alejandra. Querida Ale, te he dicho que “la felicidad de un hombre no radica en su propia satisfacción, sino en la de sus seres queridos”; este tiempo de sacrificio lo verás recompensado toda la vida. Gracias por tu paciencia y apoyo incondicional durante esta etapa de nuestras vidas. Agradezco profundamente el apoyo incondicional de mis padres Celedonio y Susana, y mis hermanos Celedonio, Nancy, Sarahí y Román; ustedes son parte de mi inspiración. Mi más sincero agradecimiento a la familia Vera Zanabria: Baldomero, Mary, Elvita y Zandra; gracias por brindarme su apoyo y confianza. También quiero expresar mi agradecimiento a la familia Villanueva Ponce; su amistad es una de las cosas más valiosas que me llevo de Cuernavaca. Mi gran amigo Rubén, gracias por siempre darme ánimos en mi formación profesional. Sin duda, he dejado de mencionar a muchas otras personas que hicieron más placentera mi estancia en Cuernavaca. No obstante a todos ustedes les reitero mi más sincero agradecimiento. Finalmente, agradezco al CENIDET, al ITC, a la UPM-DIE, a la Fundación TELMEX, a la SEP y al COSNET por el apoyo económico para la realización de este trabajo de investigación. viii TABLA DE CONTENIDO Resumen Abstract ............................................................................................................................................................................................... iii .............................................................................................................................................................................................. Tabla de Contenido Nomenclatura Acrónimos i ix .................................................................................................................................................................. ............................................................................................................................................................................. xiii ..................................................................................................................................................................................... xvi Lista de Figuras Lista de Tablas ....................................................................................................................................................................... xvii ......................................................................................................................................................................... xxv Capítulo 1 Introducción 1.1 Antecedentes ...................................................................................................................................................... 1 ................................................................................................................................................................... 1 1.2 Problemática asociada a los convertidores CD/CD de baja tensión 1.3 Rectificación síncrona ..................................... 5 ............................................................................................................................................. 6 1.3.1 Rectificación síncrona con excitación externa 1.3.2 Rectificación síncrona autoexcitada ...................................................................... ........................................................................................... 1.3.3 Rectificación síncrona autoexcitada con un solo devanado (SWSDSR) 10 ........ 15 ........................................... 21 ....................................................................................... 21 .................................................................................................................................................................. 23 Capítulo 2 Módulos de Regulación de Voltaje (VRM´s) Multifase 2.1 Resumen y aportaciones del trabajo de tesis 2.2 Introducción 8 2.3 Topología típica de un VRM ........................................................................................................................... 2.4 Propuesta de estudio de VRM´s basados en topologías aisladas 2.4.1 Topologías alimentadas con un bus de entrada de 48 V ......................................... 27 ............................................. 31 2.4.2 Tamaño del capacitor de entrada en función del voltaje de alimentación ix 25 ..... 35 Tabla de Contenido H. Visairo Capítulo 3 Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada ................................................................................................................................................... 39 3.1 Introducción .................................................................................................................................................................. 39 3.2 Convertidor propuesto .......................................................................................................................................... 40 3.3 Diseño del convertidor ......................................................................................................................................... 42 ..................................................................................................................................................... 45 3.4 Diseño magnético 3.4.1 Consideraciones de diseño para la construcción de transformadores planos 45 3.4.2 Diseño del transformador de potencia 3.4.3 Resultados de simulación en PSpice ...................................................................................... 48 .......................................................................................... 51 3.4.4 Caracterización experimental del transformador de potencia 3.5 Regulación cruzada ................................. 54 ................................................................................................................................................. 56 3.6 Resultados experimentales 3.7 Conclusión ................................................................................................................................ 57 ..................................................................................................................................................................... 62 ................................... 63 .................................................................................................................................................................. 63 Capítulo 4 VRM Multifase con Rectificación Síncrona Autoexcitada 4.1 Introducción 4.2 Convertidor propuesto .......................................................................................................................................... 63 4.3 Diseño del convertidor ......................................................................................................................................... 66 4.3.1 Diseño de los transformadores de potencia ........................................................................... 69 4.3.2 Influencia del ciclo de trabajo sobre la cancelación de los rizos de corriente ........................................................................................................................................................... 72 ....................................................................................................... 74 ......................................................................................................... 76 ..................................................................................................................... 77 4.3.3 Cálculo del capacitor de salida 4.4 Distribución de pérdidas en el VRM 4.4.1 Pérdidas por conducción 4.4.2 Pérdidas por excitación de la compuerta ................................................................................. 80 .................................................................................................................. 81 .................................................................................................................................. 83 4.4.3 Pérdidas por conmutación 4.5 Análisis en pequeña señal ........................................................................... 86 ...................................................................................................................................... 92 4.6 Distribución homogénea de la corriente de salida 4.7 Respuesta en frecuencia 4.8 Resultados experimentales 4.9 Conclusión ................................................................................................................................ ................................................................................................................................................................... x 99 111 H. Visairo Tabla de Contenido Capítulo 5 VRM Multifase con Rectificación Síncrona con Excitación Externa 5.1 Introducción ....... 113 ............................................................................................................................................................... 113 5.2 Convertidor propuesto ........................................................................................................................................ 113 5.3 Diseño del convertidor ....................................................................................................................................... 116 5.3.1 Diseño de los transformadores de potencia ........................................................................ 117 5.3.2 Influencia del ciclo de trabajo sobre la cancelación de los rizos de corriente ......................................................................................................................................................... 119 5.4 Respuesta en frecuencia .................................................................................................................................... 5.5 Resultados experimentales 5.6 Conclusión 121 .............................................................................................................................. 124 ................................................................................................................................................................... 131 Capítulo 6 VRM Multifase Basado en una Estructura de Dos Etapas 6.1 Introducción ................................ 133 ............................................................................................................................................................... 133 6.2 Convertidor propuesto ........................................................................................................................................ 134 6.3 Diseño del convertidor ....................................................................................................................................... 135 6.3.1 Consideraciones de diseño para el convertidor Medio Puente ............................. 6.3.2 Consideraciones de diseño para el convertidor Buck síncrono multifase 6.4 Distribución de pérdidas en el VRM ... 138 ....................................................................................................... 140 6.4.1 Pérdidas en el convertidor Medio Puente ............................................................................. 6.4.2 Pérdidas en el convertidor Buck síncrono multifase 6.5 Respuesta en frecuencia 142 .................................................................................................................................... 143 .............................................................................................................................. 147 ................................................................................................................................................................... 158 Capítulo 7 Conclusiones y Trabajos Futuros 7.1 Conclusiones generales .............................................................................................. 161 ..................................................................................................................................... 161 7.2 Estudio comparativo de las soluciones propuestas ....................................................................... 163 .............................................................................................................. 165 ................................................................................................................................................................................... 167 7.3 Sugerencias para trabajos futuros Referencias 140 ................................................... 6.6 Resultados experimentales 6.7 Conclusión 136 xi Tabla de Contenido H. Visairo Apéndice A Ecuaciones Fundamentales del Convertidor Medio Puente Simétrico …………......……………………………………………………………………………………. 177 A.1 Cálculo del ciclo de trabajo ........................................................................................................................... A.2 Cálculo del inductor de salida ..................................................................................................................... A.3 Cálculo de la razón de cambio en el inductor de salida xii ........................................................... 178 179 180 NOMENCLATURA η Eficiencia α Angulo sin usar del patrón de la geometría del material flexible. ∆I Incremento de corriente ∆t Incremento de tiempo ∆V Incremento de voltaje A Ampere A/div Amperes por división A/us Amperes por microsegundo CA Corriente alterna CD Corriente directa Cds Capacitancia de salida del MOSFET Cgd Capacitancia Miller del MOSFET Cgs Capacitancia de compuerta del MOSFET Cin Capacitor de entrada Ciss Capacitancia de entrada Co Capacitor de salida D Ciclo de trabajo Def Ciclo de trabajo efectivo Dmax Diámetro máximo del patrón de la geometría del material flexible. E Energía disipada ESL Inductancia serie equivalente ESR Resistencia serie equivalente F Faradios f Frecuencia Fc Factor de cancelación de los rizos de corriente de un convertidor multifase fp Frecuencia del polo fs Frecuencia de conmutación xiii Nomenclatura H. Visairo fseq Frecuencia de conmutación equivalente ft Frecuencia de transición fz Frecuencia del cero Gv Ganancia de voltaje H Henrrios Hz Hertz iD Corriente de drenaje IL(avg) Corriente promedio en el inductor de salida Io Corriente de salida Leq Inductancia equivalente Lo Inductor de salida n Número de fases N Relación de transformación Pc Pérdidas por conducción Pd Pérdidas en la etapa rectificadora Pexc Pérdidas por excitación de la compuerta PGS Potencia disipada en la compuerta del MOSFET Pin Potencia de entrada Po Potencia de salida Psw Pérdidas por conmutación Ptotal Pérdidas totales Q Energía RCD Resistencia en CD RDSon Resistencia de encendido del MOSFET Req Resistencia de ecualización Rg Resistencia interna de la compuerta del MOSFET RwLo Resistencia en CD del inductor de salida RwPrim Resistencia en CD del devanado primario RwSec Resistencia en CD del devanado secundario Sff Factor de relleno de la superficie del material flexible. SR(Iin) Razón de cambio de la corriente de entrada xiv H. Visairo Nomenclatura SR(Io) Razón de cambio de la corriente de salida T Periodo td Tiempo de retardo tdead Tiempo muerto ton Tiempo de encendido tr Tiempo de subida Ts Periodo de conmutación Tt(off) Tiempo de transición durante el apagado del MOSFET Tt(on) Tiempo de transición durante el encendido del MOSFET V Volts V/div Volts por división Vaux Voltaje en el devanado auxiliar del transformador VC(avg) Voltaje promedio en el capacitor de la red de sensado RC Vd Caída de tensión directa a través del diodo VDS Voltaje drenaje-fuente VGS Voltaje compuerta-fuente Vin Voltaje de entrada Vo Voltaje de salida Vprim Voltaje en el devanado primario del transformador Vsec Voltaje en el devanado secundario del transformador W Watts xv ACRÓNIMOS BJT Transistor bipolar CD/CD Corriente directa a corriente directa CPES Siglas en inglés de “Center for Power Electronics Systems” DSP Procesador digital de señales EDSR Rectificación síncrona con excitación externa FPGA Arreglo lógico de campos programables GAL Arreglo lógico programable MCC Modo de conducción continuo MIPS Millones de instrucciones por segundo MOSFET Transistor de efecto de campo MRC Convertidor multi-resonante PC Computadora personal PCB Tablero de circuito impreso PRC Convertidor resonante paralelo PWM Modulación de ancho de pulso QRC Convertidor cuasi-resonante RS Rectificador síncrono SDSR Rectificación síncrona con excitación externa SDSR Rectificación síncrona autoexcitada SWSDSR Rectificación síncrona autoexcitada con un solo devanado VRM Módulo de regulación de voltaje ZCS Conmutación a corriente cero ZVS Conmutación a voltaje cero xvi LISTA DE FIGURAS Figura 1-1. Tendencia del incremento del consumo de potencia de microprocesadores de Intel [A1]. ......................................................................................................................................................... 1 Figura 1-2. Tendencia del incremento de la frecuencia de operación de microprocesadores de Intel [A4]. ..................................................................................................... 2 Figura 1-3. Tendencia del incremento del número de transistores en microprocesadores de Intel [A4]. .................................................................................................................................................... 2 Figura 1-4. Tendencia del aumento de la capacidad de procesamiento de microprocesadores como consecuencia del incremento del número de transistores en un chip [A12]. ................................................................................................................ 3 Figura 1-5. Tendencia del incremento del consumo de corriente en microprocesadores [A15]. ........................................................................................................................................................................ 4 Figura 1-6. Tendencia de la reducción de los voltajes de alimentación de microprocesadores [A16]. ......................................................................................................................... 4 Figura 1-7. Uso de nanotecnología en semiconductores para la fabricación de microprocesadores [A18]. ......................................................................................................................... 5 Figura 1-8. Efecto de la disminución del voltaje de salida sobre la eficiencia de un convertidor (considerando sólo la etapa rectificadora). ..................................................... 6 Figura 1-9. Dispositivos empleados como rectificadores síncronos. ................................................... 7 Figura 1-10. Convertidor Forward con rectificación síncrona empleando excitación externa. ................................................................................................................................................................. 9 Figura 1-11. Convertidor Forward con rectificación síncrona autoexcitada convencional. 10 Figura 1-12. Implementación de la rectificación síncrona autoexcitada en topologías resonantes. ....................................................................................................................................................... 14 Figura 1-13. Circuito del modelo simplificado del MOSFET. ............................................................... Figura 1-14. Convertidor Medio Puente simétrico con SDSR convencional. ............................ 15 16 Figura 1-15. Convertidor Medio Puente simétrico con SDSR usando devanados auxiliares. ......................................................................................................................................................... 16 Figura 1-16. Devanado auxiliar conectado a las compuertas de los RS´s. .................................... 17 Figura 1-17. Esquema de rectificación síncrona autoexcitada con un solo devanado (SWSDSR). .................................................................................................................................................... 18 Figura 1-18. Convertidor Medio Puente simétrico con SWSDSR. xvii ..................................................... 19 Lista de Figuras H. Visairo Figura 2-1. Requerimientos de corriente en sistemas de alimentación para microprocesadores de Intel [C1]. .................................................................................................. 23 Figura 2-2. Tarjeta madre para un microprocesador Pentium 4 con un VRM de tres fases. ....................................................................................................................................................................... 25 Figura 2-3. Ejemplo de un VRM de cuatro fases basado en el convertidor Buck síncrono y sus correspondientes formas de onda. ...................................................................................... 26 Figura 2-4. Arquitecturas de sistemas de alimentación. a) Sistema centralizado. b) Sistema distribuido. ..................................................................................................................................... 28 Figura 2-5. Respuesta transitoria asimétrica de un VRM basado en el convertidor Buck síncrono multifase. ....................................................................................................................................... 30 Figura 2-6. Estructura general de un VRM basado en una topología aislada. ........................................................................................................................................................................................ 30 Figura 2-7. Topologías rectificadoras para el lado secundario. a) Tipo Forward o de media onda. b) Con derivación central o de onda completa. c) Doblador de corriente. .............................................................................................................................................................. 32 Figura 2-8. Topologías adecuadas para el lado primario. a) Push-Pull. b) Medio Puente. c) Puente Completo. ................................................................................................................................... 34 Figura 2-9. Energía que requiere ser provista por el capacitor de entrada durante un transitorio en la carga. ............................................................................................................................... 35 Figura 2-10. Capacitancia del filtro de entrada en función del voltaje de alimentación. Figura 3-1. Estructura del convertidor multisalidas propuesto. ... 37 ............................................................. 41 Figura 3-2. Devanado auxiliar conectado a las compuertas de todos los rectificadores síncronos. ............................................................................................................................................................ 41 Figura 3-3. Formas de onda de corriente y de voltaje en el inductor de salida. ........................ .... 44 ......................................................................... 45 Figura 3-4. Razón de cambio de la corriente en el inductor de salida en función de D. Figura 3-5. Relación de transformación en función de D. 43 Figura 3-6 Transformador plano con espiras de PCB con conexiones internas [E1]. ......... 46 Figura 3-7 Transformador plano con espiras de PCB con conexiones externas [E2]. ........ 47 Figura 3-8 Tecnología Flex-Foil para la construcción de transformadores planos. a) Núcleo tipo E, b) Núcleo tipo RM o POT [E6]. .................................................................... 47 Figura 3-9 Descripción de los patrones geométricos [E7]. ...................................................................... 48 Figura 3-10. Cuatro diferentes casos para la estrategia de construcción de los devanados del transformador. ...................................................................................................................................... 50 xviii H. Visairo Lista de Figuras Figura 3-11. Resultados de simulación del voltaje de compuerta y del voltaje drenajefuente en un rectificador síncrono de la salida principal, para cuatro diferentes estrategias de devanado. .............................................................................................. 52 Figura 3-12. Voltajes de compuerta en el convertidor empleando la estrategia de devanado del caso I. ................................................................................................................................. 53 Figura 3-13. Voltajes de compuerta en el convertidor empleando la estrategia de devanado del caso IV. ............................................................................................................................. 53 Figura 3-14. Fotografía del transformador de potencia del convertidor multisalidas. .......... 54 Figura 3-15. Inductancia medida y simulada vista desde el devanado auxiliar con el devanado primario en cortocircuito. ............................................................................................ 55 Figura 3-16. Prototipo de laboratorio del convertidor Medio Puente multisalidas con rectificación síncrona autoexcitada. a) Vista superior. b) Vista inferior. ........ 57 Figura 3-17. Formas de onda del voltaje de compuerta obtenidas del devanado auxiliar con Vin=36 V, (Ch1, Ch2: 5 V/div). ............................................................................................. 58 Figura 3-18. Formas de onda del voltaje de compuerta obtenidas del devanado auxiliar con Vin=48 V, (Ch1, Ch2: 5 V/div). ............................................................................................. 59 Figura 3-19. Formas de onda del voltaje de compuerta obtenidas del devanado auxiliar con Vin=72 V, (Ch1, Ch2: 10 V/div). ........................................................................................ 59 Figura 3-20. Formas de onda del voltaje de compuerta y voltaje drenaje-fuente de un RS de la salida principal. (Ch1, Ch2: 5 V/div). ........................................................................... 59 Figura 3-21. Comportamiento de la eficiencia de la etapa de potencia en todo el rango de tensión de entrada, considerando sólo la salida principal. ................................... 60 Figura 3-22. Comportamiento de la eficiencia global de la etapa de potencia en todo el rango de tensión de entrada, considerando tanto la salida principal como la salida auxiliar. ............................................................................................................................................... 61 Figura 3-23. Respuesta transitoria del voltaje de salida principal ante un escalón de carga positivo del 10 % al 70 %, y viceversa (Ch1: 100 mV/div; Ch2: 5 A/div; Ch3: 2 V/div; Ch4: 2 A/div). ............................................................................................ 61 Figura 3-24. Respuesta transitoria del voltaje de salida auxiliar ante un escalón de carga positivo del 10 % al 70 %, y viceversa (Ch1: 100 mV/div; Ch2: 5 A/div; Ch3: 500 mV/div; Ch4: 2 A/div). .................................................................................................. 62 Figura 4-1. VRM Multifase basado en el convertidor Medio Puente simétrico con rectificación síncrona autoexcitada empleando SWSDSR. .......................................... 64 xix Lista de Figuras H. Visairo Figura 4-2. Formas de onda típicas del VRM propuesto, para un diseño específico de dos fases. a) Formas de onda del voltaje de compuerta de los RS´s y el efecto de la cancelación de los rizos de corriente. b) Respuesta transitoria ante un escalón de carga positivo. ................................................................................................... 65 Figura 4-3. Razones de cambio de la corriente en los inductores de salida en función de D. ............................................................................................................................................................................... 68 Figura 4-4. Diseño de los transformadores de potencia. a) Estrategia de construcción de los devanados. b) Fotografía de uno de los transformadores. ..................................... 70 Figura 4-5. Factor de cancelación del rizo de corriente para un convertidor Medio Puente multifase. ........................................................................................................................................... 73 Figura 4-6. Energía provista por el capacitor de salida durante un transitorio. ......................... 74 Figura 4-7. Influencia de los elementos parásitos sobre el transitorio del voltaje de salida de un VRM. ....................................................................................................................................... 76 Figura 4-8. Corriente de drenaje en modo continuo. ..................................................................................... 78 Figura 4-9. Formas de onda de voltaje y corriente a través de un MOSFET durante la transición. ........................................................................................................................................................... 82 Figura 4-10. Convertidor Medio Puente multifase simplificado a un convertidor Buck de una sola fase para su análisis en pequeña señal. ......................................................... 84 Figura 4-11. Modelo en pequeña señal del VRM propuesto. a) Modelo del interruptor PWM en MCC. b) Circuito equivalente del VRM para su análisis en pequeña señal. c) Circuito equivalente para la obtención de la función de transferencia control-salida. ............................................................................................................... 84 Figura 4-12. Técnica no disipativa de sensado de corriente current-sharing. ............................ 87 Figura 4-13. Ejemplo de un mal diseño del Layout del VRM. a) Capa superior del PCB. b) Capa inferior del PCB. c) Ensamble de componentes en la capa superior. d) Ensamble de componentes en la capa inferior. ...................................... 88 Figura 4-14. Ejemplo de un buen diseño del Layout del VRM. a) Capa superior del PCB. b) Capa inferior del PCB. c) Ensamble de componentes en la capa superior. d) Ensamble de componentes en la capa inferior. ...................................... 89 Figura 4-15. Diagrama a bloques del sistema en lazo cerrado. .............................................................. 90 Figura 4-16. Sensado de la corriente promedio en los inductores de salida empleando la técnica current-sharing. ........................................................................................................................ 91 Figura 4-17. Diseño del lazo de corriente. a) Compensador. b) Diagrama de Bode. ............ 92 Figura 4-18 Margen de fase y margen de ganancia de un sistema retroalimentado. ............ 93 .................................. 94 Figura 4-19. Respuesta en frecuencia del VRM operando en lazo abierto. Figura 4-20. Respuesta en frecuencia del VRM considerando la atenuación del modulador PWM. ...................................................................................................................................... 95 xx H. Visairo Lista de Figuras Figura 4-21. Diseño del lazo de voltaje. a) Compensador con dos polos y un cero. b) Diagrama de Bode. ................................................................................................................................... 96 Figura 4-22. Respuesta en frecuencia del compensador para el lazo de retroalimentación de voltaje. ......................................................................................................................................................... 97 Figura 4-23. Respuesta en frecuencia total en lazo cerrado. .................................................................... Figura 4-24. Respuesta en frecuencia del lazo de corriente, current-sharing. Figura 4-25. Prototipo de laboratorio del VRM multifase con SWSDSR. 97 ........................... 98 ................................... 99 Figura 4-26. Diagrama a bloques del concepto propuesto para generar las señales PWM con su respectivo desfasamiento. ................................................................................. 101 Figura 4-27. Circuito para la generación de las señales PWM desfasadas. ............................... 102 Figura 4-28. Señales diente de sierra desfasadas para generar patrones PWM desfasados (Ch1-Ch4: 2 V/div). ................................................................................................... 102 Figura 4-29. Voltaje en el devanado secundario y corriente en el inductor de salida de una fase con Io=60 A (Ch1: 10 V/div; Ch2: 10 A/div). .............................................. 103 Figura 4-30. Formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s de una de las fases con Vin=36 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). ............................................................................ 103 Figura 4-31. Formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s de una de las fases con Vin=48 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). ............................................................................ 104 Figura 4-32. Formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s de una de las fases con Vin=72 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). ............................................................................ 104 Figura 4-33. Formas de onda del voltaje de compuerta de uno de los RS´s para cada una de las fases, obtenidas del devanado auxiliar con Vin=36 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). ............... 105 Figura 4-34. Formas de onda del voltaje de compuerta de uno de los RS´s para cada una de las fases, obtenidas del devanado auxiliar con Vin=48 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). ............... 105 Figura 4-35. Formas de onda del voltaje de compuerta de uno de los RS´s para cada una de las fases, obtenidas del devanado auxiliar con Vin=72 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). ............... 106 Figura 4-36. Corriente en los inductores de salida con Vin=36 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). …………………..………... 106 Figura 4-37. Corriente en los inductores de salida con Vin=48 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). ………………….……….... 107 xxi Lista de Figuras H. Visairo Figura 4-38. Corriente en los inductores de salida con Vin=72 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). …………………..………... 107 Figura 4-39. Eficiencia experimental del VRM multifase con SWSDSR. Figura 4-40. Distribución de pérdidas del VRM con SWSDSR. ................................. 108 ....................................................... 109 Figura 4-41. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=15 A/us, b) Escalón de 50 A - 0 A con slew rate=350 A/us. (Ch1: 200 mV/div, Ch2: 20 A/div). ........... 110 Figura 4-42. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=30 A/us, b) Escalón de 50 A - 0 A con slew rate=700 A/us. (Ch1: 200 mV/div, Ch2: 10 A/div). ........... 111 Figura 5-1. VRM propuesto basado en el convertidor Medio Puente con los devanados primarios conectados en serie y rectificación síncrona con excitación externa. ............................................................................................................................................................... 114 Figura 5-2. Formas de onda típicas del VRM propuesto, considerando un diseño de 3 fases con dos diferentes formas de temporización. ........................................................... 115 Figura 5-3. Estrategia de devanado para la construcción de los transformadores de potencia. ............................................................................................................................................................. 118 Figura 5-4. Resultados de simulación de la corriente a través de los inductores de salida y cancelación de los rizos de corriente para una Io=60 A. .......................................... 120 Figura 5-5. Resultados de simulación de la respuesta dinámica del VRM propuesto. Figura 5-6. Respuesta en frecuencia del VRM operando en lazo abierto. ...... 120 .................................. 122 Figura 5-7. Respuesta en frecuencia del VRM considerando la atenuación del modulador PWM. ....................................................................................................................................... 122 Figura 5-8. Respuesta en frecuencia del compensador para el lazo de retroalimentación de voltaje. ......................................................................................................................................................... 123 Figura 5-9. Respuesta en frecuencia total en lazo cerrado. ..................................................................... 124 Figura 5-10. Prototipo de laboratorio del VRM propuesto. a) Vista superior. b) Vista inferior. ............................................................................................................................................................ 125 Figura 5-11. Corriente en los inductores de salida con: a) Io=6 A, b) Io=60 A. (Ch1Ch3: 10 A/div). .......................................................................................................................................... 126 Figura 5-12. Voltaje drenaje-fuente de los interruptores en el primario y voltaje a través de todos los devanados primarios con Io=6 A. (Ch1-Ch3: 50 V/div). ............. 127 xxii H. Visairo Lista de Figuras Figura 5-13. Voltaje drenaje-fuente de los interruptores del primario y corriente a través de los devanados primarios con Io=60 A. (Ch1-Ch2: 50 V/div; Ch3:10 A/div). ........................................................................................................................................... 127 Figura 5-14. Voltaje a través de todos los devanados primarios y su voltaje correspondiente en el devanado primario de cada fase. (Ch1-Ch4: 50 V/div). .............................................................................................................................................................. 128 Figura 5-15. Voltaje en el devanado primario y voltaje compuerta-fuente de los RS´s, así como corriente en el inductor de salida de una fase. (Ch1: 50 V/div, Ch2-Ch3: 20 V/div; Ch4: 20 A/div). ........................................................................................ 128 Figura 5-16. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 6 A - 60 A. b) Escalón de 60 A - 6 A. (Ch1-Ch3: 20 A/div, Ch4: 100 mV/div). ................................................................................................................. 129 .......................................... 130 ................................................................ 131 Figura 5-17. Eficiencia experimental del VRM multifase con EDSR. Figura 5-18. Distribución de pérdidas del VRM con EDSR. Figura 5-19. Comparación de la distribución de pérdidas en dos VRM´s basados en el convertidor Medio Puente simétrico. VRM de 4 fases con SWSDSR versus VRM de 3 fases con EDSR. ........................................................................................... 131 Figura 6-1. Convertidor Buck síncrono seguido de una estructura inversora Medio Puente con D=50 %, [B31]. ................................................................................................................ 134 Figura 6-2. VRM multifase propuesto basado en una estructura de dos etapas. .................... 135 Figura 6-3. Voltaje de salida del convertidor Medio Puente en función de la relación de transformación. ............................................................................................................................................. 137 Figura 6-4. Factor de cancelación del rizo de corriente para un convertidor Buck síncrono multifase. .................................................................................................................................... 139 Figura 6-5. Respuesta en frecuencia del VRM operando en lazo abierto. .................................. 144 Figura 6-6. Respuesta en frecuencia del VRM considerando la atenuación del modulador PWM. ....................................................................................................................................... 145 Figura 6-7. Respuesta en frecuencia del compensador para el lazo de retroalimentación de voltaje. ......................................................................................................................................................... 146 Figura 6-8. Respuesta en frecuencia total en lazo cerrado. ..................................................................... 146 Figura 6-9. Prototipo de laboratorio del VRM propuesto. a) Vista superior. b) Vista inferior. ............................................................................................................................................................... 147 Figura 6-10. Voltaje de compuerta para los RS´s y corriente en el inductor de salida del convertidor Medio Puente con Io=15 A: a) Vin=36 V, b) Vin=48 V, c) Vin=72 V. (Ch1-Ch2: 10 V/div; Ch3: 10 A/div). ............................................................. 150 xxiii Lista de Figuras H. Visairo Figura 6-11. Voltaje de salida del convertidor Medio Puente en función de la corriente de salida y del voltaje de entrada. ................................................................................................ 150 Figura 6-12. Eficiencia experimental del convertidor Medio Puente. ............................................ 151 Figura 6-13. Corrientes en los inductores de salida del convertidor Buck síncrono multifase con Vin=48 V y una corriente de salida de: a) Io=20 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). .................................................................................................................... 152 Figura 6-14. Eficiencia experimental del convertidor Buck síncrono multifase. ................... 152 Figura 6-15. Comportamiento experimental de la eficiencia global del VRM propuesto. 153 Figura 6-16. Distribución de pérdidas en el convertidor Medio Puente. ...................................... Figura 6-17. Distribución de pérdidas en el convertidor Buck síncrono multifase. ............. Figura 6-18. Distribución de pérdidas en el convertidor Medio Puente, para una relación de transformación de N=7 y N=3 en la primera etapa del VRM. ... 154 154 155 Figura 6-19. Distribución de pérdidas en el convertidor Buck síncrono multifase, para una relación de transformación de N=7 y N=3 en la primera etapa del VRM. ................................................................................................................................................................ 155 Figura 6-20. Comportamiento de la eficiencia teórica del VRM en función de la relación de transformación del convertidor Medio Puente, considerando una corriente de salida máxima de 60 A. ............................................................................... 156 Figura 6-21. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=15 A/us, b) Escalón de 50 A - 0 A con slew rate=350 A/us. (Ch1: 200 mV/div, Ch2: 20 A/div). ........... 157 Figura 6-22. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=30 A/us, b) Escalón de 50 A - 0 A con slew rate=700 A/us. (Ch1: 200 mV/div, Ch2: 10 A/div). ........... 158 Figura A-1. Convertidor Medio Puente simétrico. a) Circuito eléctrico. b) Formas de onda típicas. ................................................................................................................................................... 177 xxiv LISTA DE TABLAS Tabla 3-1. Especificaciones de diseño del prototipo multisalidas. Tabla 3-2. Especificaciones del transformador de potencia. ..................................................... 42 ................................................................... 49 Tabla 3-3. Resultados experimentales de la inductancia magnetizante y resistencia en CD de todos los devanados del transformador de potencia. .......................................... 54 Tabla 3-4. Resultados simulados y experimentales de las pruebas de cortocircuito del transformador de potencia (150 kHz). ................................................................................... 55 Tabla 3-5. Especificaciones de los inductores de salida. ............................................................................ Tabla 3-6. Inductancia magnetizante y resistencia en CD de los inductores de salida. ...... 56 57 Tabla 3-7. Resultados experimentales de las pruebas de cortocircuito con los inductores de salida acoplados (300 kHz). ............................................................................................................ 57 Tabla 4-1. Especificaciones de diseño para el VRM multifase con SWSDSR. ........................ 66 Tabla 4-2. Voltaje en el devanado auxiliar para distintas relaciones de transformación y distinta tensión de entrada. .................................................................................................................. 69 Tabla 4-3. Especificaciones de los transformadores de potencia del VRM con SWSDSR. ............................................................................................................................................................. 70 Tabla 4-4. Inductancia magnetizante y resistencia en CD de todos los devanados de los transformadores de potencia del VRM con SWSDSR. ............................................. 71 Tabla 4-5. Resultados experimentales de las pruebas de cortocircuito entre distintos pares de devanados de un transformador de potencia (150 kHz). ............................. 72 Tabla 4-6. Datos del compensador para el lazo de retroalimentación de voltaje. ................... 96 Tabla 4-7. Datos del integrador para el lazo de retroalimentación de corriente. ...................... 98 Tabla 4-8. Resumen de los valores calculados del VRM multifase con SWSDSR. 100 ............................... 116 Tabla 5-2. Especificaciones de los transformadores de potencia del VRM con EDSR. xxv 99 …......... Tabla 4-9. Interruptores de potencia usados en el VRM multifase con SWSDSR. Tabla 5-1. Especificaciones de diseño para el VRM multifase con EDSR. ….......... .. 118 Lista de Tablas H. Visairo Tabla 5-3. Inductancia magnetizante y resistencia en CD de todos los devanados de los transformadores de potencia del VRM con EDSR. ................................................... 119 Tabla 5-4. Datos del compensador para el lazo de retroalimentación de voltaje. ................. 123 Tabla 5-5. Resumen de los valores calculados del VRM multifase con SWSDSR. ............ 125 Tabla 5-6. Interruptores de potencia usados en el VRM multifase con SWSDSR. ............. 126 Tabla 6-1. Especificaciones de diseño para el VRM basado en una estructura de dos etapas. .................................................................................................................................................................... 136 Tabla 6-2. Voltaje en el devanado auxiliar para distintas relaciones de transformación y distinta tensión de entrada. ............................................................................................................... 138 Tabla 6-3. Datos del compensador para el lazo de retroalimentación de voltaje. ................. 147 Tabla 6-4. Resumen de los valores calculados del VRM multifase de 2 etapas. ................... 148 Tabla 6-5. Interruptores de potencia usados la primera etapa del VRM. ..................................... 149 Tabla 6-6. Interruptores de potencia usados la segunda etapa del VRM. .................................... 149 Tabla 6-7. Impacto de la relación de transformación sobre la eficiencia teórica del VRM. ..................................................................................................................................................................... 156 Tabla 7-1. Comparación de los resultados obtenidos en cada VRM propuesto. .................... 164 Tabla 7-2 Comparación de uno de los VRM´s propuestos, con soluciones basadas en el convertidor Buck síncrono multifase. ..................................................................................... 164 Tabla 7-3 Comparación de uno de los VRM´s propuestos, con otras soluciones. xxvi .............. 165 Capítulo 1 Introducción 1.1 Antecedentes El continuo incremento del desempeño en microprocesadores así como la tendencia hacia la reducción del costo de estos dispositivos, ha provocado cambios significativos en la tecnología de semiconductores debido a la reducción del espacio, al incremento del consumo de potencia y a la reducción de los voltajes de operación. Los primeros microprocesadores, introducidos al mercado desde la década de los 70´s hasta principios de los 90´s, tenían un consumo de potencia por debajo de los 10 W y por tanto, el sistema de alimentación para estos primeros microprocesadores no representaba mayor problema. Sin embargo, a partir del microprocesador Pentium las demandas de potencia empezaron a crecer, incrementándose cada vez más a medida que se desarrollaron nuevas generaciones de este procesador. En la actualidad, las nuevas generaciones del microprocesador Pentium tienen un consumo de potencia entre los 60 W y 90 W, como se observa en la Figura 1-1, ocasionando que estos dispositivos operen con niveles de temperatura cada vez más elevados lo cual conlleva un incremento de la disipación de potencia en el mismo [A1]-[A3]. Figura 1-1. Tendencia del incremento del consumo de potencia de microprocesadores de Intel [A1]. 1 Capítulo 1. Introducción H. Visairo Las aplicaciones de hoy en día, tales como el procesamiento de datos y telecomunicaciones, requieren microprocesadores con capacidades y velocidades de operación cada vez mayores (Figura 1-2). Como consecuencia, el número de transistores alojados dentro del microprocesador ha incrementado exponencialmente como lo muestra la Figura 1-3, desde los mil transistores en la década de los 70´s hasta los 42 millones de transistores en el procesador Pentium 4 introducido en el año 2000 [A1]-[A1]. Figura 1-2. Tendencia del incremento de la frecuencia de operación de microprocesadores de Intel [A4]. Figura 1-3. Tendencia del incremento del número de transistores en microprocesadores de Intel [A4]. 2 H. Visairo Capítulo 1. Introducción Esta tendencia tecnológica fue predicha por Gordon Moore, cofundador de Intel Corporation, quien en 1965 dijera que el número de transistores que la tecnología de semiconductores sería capaz de alojar en un circuito integrado se duplicaría cada par de años [A11]-[A12]. Esta importante observación, conocida como la “Ley de Moore”, aún tiene vigencia hoy en día y permite vislumbrar un incremento exponencial en la capacidad de procesamiento del microprocesador, medida en millones de instrucciones por segundo (MIPS), como consecuencia del incremento exponencial del número de transistores alojados en un chip (Figura 1-4). Figura 1-4. Tendencia del aumento de la capacidad de procesamiento de microprocesadores como consecuencia del incremento del número de transistores en un chip [A12]. Sin embargo, como se observa en la Figura 1-5, a pesar de obtenerse un mejor rendimiento del microprocesador con un mayor número de transistores, también se tiene un aumento exponencial del consumo de corriente, con lo cual se aumenta también la disipación de potencia en el chip. Por tanto, la única manera de reducir el consumo de potencia y mejorar aún más la funcionalidad del microprocesador con frecuencias de operación cada vez mayores, es mediante la reducción de los voltajes de alimentación [A13]-[A17]. La reducción del voltaje de alimentación es la clave para lograr que el microprocesador o cualquier otro circuito integrado opere de manera más eficiente. Un menor voltaje de alimentación significa un menor consumo de energía y como consecuencia se espera que los microprocesadores operen con niveles de voltaje por debajo de 1 V, como se observa en la Figura 1-6. 3 Capítulo 1. Introducción H. Visairo Figura 1-5. Tendencia del incremento del consumo de corriente en microprocesadores [A15]. Figura 1-6. Tendencia de la reducción de los voltajes de alimentación de microprocesadores [A16]. Por otra parte, dada la gran cantidad de transistores alojados en el microprocesador, para disminuir la disipación de potencia así como el tamaño del chip es necesario el uso de semiconductores fabricados con nanotecnología [A16]-[A18], con estructuras cada vez más pequeñas como las que se muestran en la Figura 1-7. Estas nuevas tecnologías de semiconductores requieren voltajes de alimentación con niveles cada vez menores, por lo cual los niveles de la tensión de salida de los sistemas de alimentación han disminuido desde 5 V a niveles tan bajos como 3.3 V, 2.5 V, 1.5 V, 1.1 V, o menores. Toda esta tendencia tecnológica obedece a los requerimientos de microprocesadores con mayor velocidad de operación, menor tamaño, bajo voltaje de alimentación y bajo consumo de energía, lo cual impone el reto de diseñar convertidores CD/CD de baja tensión de salida con altas densidades de potencia. 4 H. Visairo Capítulo 1. Introducción Figura 1-7. Uso de nanotecnología en semiconductores para la fabricación de microprocesadores [A18]. 1.2 Problemática asociada a los convertidores CD/CD de baja tensión La problemática asociada a los convertidores CD/CD de baja tensión de salida es la pérdida de potencia que se produce en la etapa rectificadora. Este hecho limita enormemente el rendimiento del convertidor, independientemente de la topología utilizada. Las pérdidas de potencia que se producen en las diferentes etapas de un convertidor, tales como la etapa de filtrado, de transformación, de control y de rectificación, así como en los elementos resonantes y los interruptores de potencia, dependen de numerosos factores entre los que se encuentran la topología utilizada, la frecuencia de conmutación y sobre todo la tensión de salida. Esta última afecta fundamentalmente al porcentaje que representa las pérdidas en la etapa rectificadora en comparación con la potencia de salida del convertidor. Como ejemplo ilustrativo de hasta qué punto influye la etapa rectificadora en la eficiencia global del convertidor al ir disminuyendo el voltaje de salida (Vo), se puede calcular la eficiencia del convertidor (η) teniendo en cuenta sólo las pérdidas en la etapa de rectificación (Pd). Asumiendo que se trata de una topología en la que la corriente de salida (Io) circula en todo momento por algún diodo de la etapa rectificadora, la eficiencia puede determinarse mediante la ecuación (1-1), en la cual se aprecia que la caída de tensión directa (Vd) en el diodo rectificador es tanto más significativa cuanto menor es la tensión de salida del convertidor. η= Po I o ⋅ Vo Vo = = Pd + Po I o ⋅ Vd + I o ⋅ Vo Vd + Vo 5 (1-1) Capítulo 1. Introducción H. Visairo En la Figura 1-8 se muestra la gráfica que describe el comportamiento de la ecuación (1-1) en función del voltaje de salida. En esta gráfica se muestra el efecto de la disminución del voltaje de salida sobre la eficiencia del convertidor, considerando como ejemplo un diodo de rectificación convencional y un diodo Schottky, con una caída de tensión de 0.6 V y 0.3 V respectivamente. Diodo Schottky: VD=0.3 V Diodo rectificador: VD=0.6 V 100 Eficiencia (%) 90 80 70 60 1 1.5 2 2.5 3 3.5 4 4.5 5 Tensión de salida (V) Figura 1-8. Efecto de la disminución del voltaje de salida sobre la eficiencia de un convertidor (considerando sólo la etapa rectificadora). En convertidores CD/CD de baja tensión de salida es difícil lograr una eficiencia alta mediante el empleo de diodos rectificadores convencionales en la etapa de rectificación. Por tanto, la única manera de mantener la eficiencia en niveles considerablemente altos es mediante el empleo de rectificación síncrona. El objetivo fundamental de la rectificación síncrona es disminuir la potencia disipada en la etapa rectificadora, sustituyendo los diodos rectificadores convencionales por rectificadores síncronos con menor caída de tensión. 1.3 Rectificación síncrona La rectificación síncrona consiste en la sustitución de los diodos rectificadores convencionales por dispositivos controlados con menor caída de tensión, conocidos como rectificadores síncronos. Un rectificador síncrono (RS) está constituido por un transistor bipolar (BJT) o de efecto de campo (MOSFET) de baja resistencia en conducción, que puede ser encendido o apagado en sincronización con otros elementos de conmutación del 6 H. Visairo Capítulo 1. Introducción convertidor para conseguir la función rectificadora. Dependiendo del tipo de funcionamiento, el RS no es sólo un dispositivo sino que también está constituido por su circuito de control, como se muestra en la Figura 1-9. S D C G E B Circuito de control Circuito de control Figura 1-9. Dispositivos empleados como rectificadores síncronos. El uso de transistores BJT está limitado debido a su baja frecuencia de operación. Durante el tiempo de encendido existe un tiempo de retardo que evita que el interruptor encienda inmediatamente, ocasionando sobretiros de tensión a través de él. Por otra parte, durante el tiempo de apagado existe un tiempo de recuperación inversa que evita que el interruptor sea apagado inmediatamente, ocasionando sobretiros de corriente inversa. Estas limitaciones hacen que el BJT presente grandes pérdidas a altas frecuencias de operación y no pueda emplearse convenientemente en fuentes de alimentación conmutadas, las cuales operan con frecuencias de conmutación que van desde cientos de kHz hasta el orden de los MHz [B1]. En aplicaciones de rectificación síncrona, es más conveniente el uso de transistores MOSFET. Sin embargo, es necesario hacerlos trabajar en el tercer cuadrante; es decir, conduciendo corriente en el sentido fuente-drenaje, de modo inverso a como normalmente se utilizan. Es imprescindible hacerlo así porque el diodo parásito que presentan los MOSFET´s debe quedar en el mismo sentido en que estaba originalmente el diodo rectificador. En caso contrario, debido a la conducción del diodo parásito, este dispositivo sería incapaz de bloquear tensión cuando no esté activado. El RS MOSFET es encendido cuando el voltaje aplicado a su compuerta es el mismo que causaría la conducción normal del diodo rectificador convencional y es apagado cuando se le aplica un voltaje inverso, evitando que la corriente fluya a través del diodo parásito. Si la resistencia de encendido del MOSFET es lo suficientemente baja, la caída de voltaje permanece por debajo de la del diodo parásito y evita su conducción [B2]. 7 Capítulo 1. Introducción H. Visairo El principal riesgo con el RS es que puede ocurrir la conducción inversa. Mientras que un diodo rectificador convencional puede tener una conducción inversa limitada (recuperación inversa), el RS puede tener conducción inversa no limitada. En el mejor de los casos, la conducción inversa del RS reducirá la eficiencia; pero en el peor de los casos, ésta puede destruirlo [B3]. El uso de la rectificación síncrona permite mejorar la eficiencia del convertidor debido a la disminución de las pérdidas en la etapa de rectificación. Sin embargo, esto también implica un aumento de la complejidad del circuito de potencia ya que ahora debe considerarse la forma de onda para la excitación de la compuerta de los RS´s. En general, existen dos formas en que se puede manejar la compuerta del RS: mediante una excitación externa o mediante autoexcitación. La primera consiste en generar externamente la circuitería adicional requerida por el control y manejo de los MOSFET´s y la segunda utiliza las formas de onda derivadas del convertidor. No obstante, independientemente del modo de excitación de los RS´s, la condición más importante cuando se emplea rectificación síncrona es que el momento de encendido y apagado de los RS´s debe corresponder al mismo en que lo harían los diodos rectificadores convencionales. 1.3.1 Rectificación síncrona con excitación externa Con este método puede conseguirse un buen desempeño del convertidor ya que es factible tener cierta precisión en la temporización de las señales de compuerta de los RS´s. Además, puede controlarse la amplitud de la señal de compuerta del MOSFET síncrono, lo cual es imprescindible para asegurar un encendido correcto del MOSFET o para evitar un daño en la compuerta del mismo debido a una tensión de compuerta muy alta. Las desventajas de este método se asocian principalmente al incremento de la complejidad, el tamaño y el costo del convertidor. En esta forma de excitación es necesario adicionar al convertidor toda la circuitería externa requerida para controlar el encendido y apagado de los RS´s, en el mismo tiempo en que lo haría un diodo rectificador convencional. En esta circuitería debe considerarse el circuito de control, el impulsor, el aislamiento y la fuente auxiliar para energizar al circuito de control o al impulsor. 8 H. Visairo Capítulo 1. Introducción En la Figura 1-10 se muestra el ejemplo de un convertidor Forward con desmagnetización convencional con rectificación síncrona empleando excitación externa. Como se observa en la figura, para evitar un cortocircuito en el devanado secundario del transformador, deberá existir un tiempo muerto entre las señales de compuerta de los RS´s. Sin embargo, durante este tiempo muerto, en el cual los dos RS´s permanecen apagados, el diodo parásito D3 conduce e introduce pérdidas por conducción y por recuperación inversa. D2 L Q2 VGQ2 VGQ3 Q3 Vin D3 C + Vo - + - Q1 Dr VGQ1 D1 Control + impulsor Figura 1-10. Convertidor Forward con rectificación síncrona empleando excitación externa. En el caso ideal, la temporización de las formas de onda de compuerta de los RS´s debe ser complementaria. Sin embargo, no es posible emplear formas de onda de compuerta complementarias debido a que un traslape accidental en las señales encendería simultáneamente a ambos RS´s y causaría un cortocircuito en el devanado secundario del transformador, incrementando la corriente en el secundario y reduciendo con ello la eficiencia del convertidor [B4]. En el caso de la rectificación síncrona autoexcitada, las señales de compuerta de los RS´s son obtenidas a partir de las formas de onda derivadas del transformador de potencia. Sin embargo, en una topología no aislada, como en el caso del convertidor Buck, la rectificación síncrona sólo puede implementarse mediante excitación externa. En [B5]-[B7] se encuentran reportadas algunas aplicaciones de rectificación síncrona mediante excitación externa en topologías aisladas con conmutación suave. Por su parte, en [B8]-[B12] se muestran aplicaciones en topologías no aisladas como el convertidor Buck. 9 Capítulo 1. Introducción H. Visairo 1.3.2 Rectificación síncrona autoexcitada El manejo de la compuerta del MOSFET síncrono puede simplificarse empleando rectificación síncrona autoexcitada o SDSR (por sus siglas en inglés de Self-Driven Synchronous Rectification), ya que la conmutación del encendido y apagado de los RS´s se lleva a cabo mediante formas de onda derivadas del mismo convertidor, generalmente tomadas del transformador de potencia. El principio de funcionamiento del esquema SDSR convencional es muy sencillo, basta con conectar la compuerta de los MOSFET´s directamente a devanados auxiliares en los principales componentes magnéticos del convertidor. O bien, se interconectan los dispositivos de tal manera que el voltaje compuerta-fuente de un dispositivo sea el mismo que el voltaje drenaje-fuente del otro [B13], como se muestra en el ejemplo de la Figura 1-11 correspondiente a un convertidor Forward con desmagnetización convencional con rectificación síncrona autoexcitada. La operación del circuito es de la siguiente manera: cuando la tensión Vs del secundario del transformador es positiva, la corriente de salida fluye inicialmente a través del diodo D2; mientras que el voltaje de compuerta de Q3 es cercano a cero y lo mantiene apagado bloqueando el voltaje positivo del secundario. Al mismo tiempo, Q2 es encendido debido a que su compuerta es cargada con una tensión igual a Vs. Cuando la tensión Vs es negativa, la situación es opuesta; Vs es bloqueado por Q2/D2, y la corriente de salida fluye a través de D3/Q3. L Q3 + Vs - Vin VGQ1 D3 C Q2 + - D2 Dr VGQ1 + Vo - VDSQ1 VS Tiempo muerto IQ2 Q1 IQ3 a) IDQ2 IDQ3 IDQ3 b) Figura 1-11. Convertidor Forward con rectificación síncrona autoexcitada convencional. 10 H. Visairo Capítulo 1. Introducción El desempeño de la rectificación síncrona autoexcitada convencional depende en gran medida de la técnica de desmagnetización del transformador, debido a que el RS es controlado por la tensión reflejada en el devanado secundario. Por lo tanto, es importante conocer las diferentes técnicas de desmagnetización del transformador de potencia. En una técnica convencional de desmagnetización en el convertidor Forward, en la cual se emplea un tercer devanado para desmagnetizar al transformador, las formas de onda para manejar a los RS´s tienen un tiempo muerto como el que se observa en la Figura 1-11 b). Durante el periodo de tiempo muerto, el diodo parásito del MOSFET síncrono que sustituye al diodo de libre circulación es forzado a entrar en conducción, lo cual impacta de manera significativa la eficiencia del convertidor ya que ésta se ve afectada por la caída de tensión en el diodo y por las pérdidas debidas a la recuperación inversa cuando este diodo es apagado, especialmente a alta frecuencia de conmutación. Para minimizar el efecto de las pérdidas por recuperación inversa, la frecuencia de conmutación debe mantenerse lo suficientemente baja. Sin embargo, esta medida evita obtener una densidad de potencia alta, lo cual es prioritario en la mayoría de las aplicaciones. Una solución más viable es agregar un diodo rectificador Schottky en paralelo con el RS [B14]. De esta manera, puede evitarse el decremento de la eficiencia debido a la caída de voltaje directo en el diodo parásito del MOSFET y a las pérdidas por recuperación inversa durante el apagado de dicho diodo. Para topologías en las cuales el voltaje del secundario no es adecuado para implementar la rectificación síncrona autoexcitada, como en el caso del convertidor Forward con desmagnetización convencional explicado anteriormente, debe emplearse excitación externa [B15] o bien emplear una técnica de desmagnetización que permita mantener encendido al RS todo el tiempo en que estaría conduciendo el diodo rectificador convencional de libre circulación al cual sustituye. Una mejor desmagnetización del transformador puede llevarse a cabo usando otras técnicas tales como el enclavamiento activo [B16]-[B18], o empleando una red de desmagnetización RCD [B4],[B19], o resonante [B20]-[B23]. Aunque el método de rectificación síncrona autoexcitada es muy sencillo, no en todas las topologías puede emplearse de manera confiable y eficiente. Para asegurar un buen funcionamiento debe considerarse que el nivel de la tensión aplicada a la compuerta del MOSFET sea lo suficientemente alto para asegurar el encendido del interruptor, pero debe cuidarse que esta tensión sea menor al voltaje de ruptura de la compuerta. Por lo tanto, estos niveles de tensión no deben sufrir grandes variaciones ante cambios en la tensión de entrada, ya que de lo contrario el RS puede ser destruido. 11 Capítulo 1. Introducción H. Visairo No obstante, al igual que con la excitación externa, el tiempo de encendido y apagado de los RS´s debe llevarse a cabo tal y como lo haría un rectificador convencional. Es decir, la temporización de las señales de compuerta derivadas del transformador debe ser tal que los RS´s sustituyan a los diodos convencionales durante la mayor parte del tiempo. Sin embargo, debido al hecho de que la señal de compuerta que se aplica al RS proviene del transformador de potencia, existe cierta imprecisión en la temporización, siendo más notoria en convertidores resonantes. Asimismo, deben tomarse las medidas necesarias para evitar que las oscilaciones transitorias que aparecen en los devanados del transformador de la mayoría de las topologías de potencia, ocasionen encendidos o apagados indeseados en los RS´s. A pesar de que este método es de fácil implementación y ocupa un menor número de componentes, tiene la desventaja de un rango de voltaje de entrada limitado, aplicabilidad sólo a ciertas topologías de convertidores y variación en el valor de la resistencia de encendido del MOSFET síncrono dependiendo de las condiciones de operación. Por otro lado, una de las tendencias en fuentes de alimentación ha sido el aumento de la frecuencia de conmutación ya que mediante ello se consigue disminuir el valor de los elementos reactivos requeridos por el circuito, dando como resultado una reducción considerable del tamaño. Sin embargo, el aumento de la frecuencia de conmutación tiene implícito un aumento de las pérdidas tanto en los dispositivos semiconductores como en los componentes magnéticos. No obstante, existen diversas topologías resonantes en las cuales es factible el uso de rectificación síncrona. Cuando los circuitos PWM operan a baja frecuencia de conmutación, la disipación de potencia en el MOSFET síncrono está determinada principalmente por las pérdidas por conducción. Sin embargo, cuando el circuito opera con una frecuencia de conmutación alta, la disipación de potencia es ahora dominada por las pérdidas en el circuito de manejo de la compuerta como consecuencia de la carga y descarga abrupta de las capacitancias parásitas del MOSFET. El efecto de estas capacitancias parásitas representa un inconveniente cuando el control de los MOSFET´s se lleva a cabo mediante una excitación externa de onda cuadrada. Esto es debido a que las pérdidas son muy afectadas por el valor de dichas capacitancias, como se observa en la ecuación (1-2). Afortunadamente, los RS´s pueden ser manejados de manera no disipativa en topologías resonantes. PGS = Ciss ⋅ VGS 2 ⋅ f s (1-2) 12 H. Visairo Capítulo 1. Introducción Cuando se usa un RS tipo MOSFET, las pérdidas de potencia son causadas por su resistencia de encendido (RDSon), siendo afectadas por el valor rms de la corriente de salida. Por tanto, la característica más importante del MOSFET síncrono es su resistencia de encendido, la cual puede reducirse conectando varios dispositivos en paralelo. Sin embargo, una minimización de la resistencia de encendido afecta las otras características del MOSFET. Cuando se conectan p dispositivos en paralelo, tanto la resistencia de encendido como la resistencia de compuerta se dividen p veces, pero todas las capacitancias parásitas son multiplicadas p veces. La importancia del valor de estas capacitancias dependerá del tipo de excitación de la compuerta de los RS´s. Por lo tanto, la reducción de la resistencia de encendido mediante la conexión en paralelo de varios dispositivos está limitada por el incremento de las capacitancias parásitas. En algunos convertidores resonantes, los RS´s pueden manejarse de manera autoexcitada incluyendo en la etapa de potencia las capacitancias parásitas de los MOSFET´s síncronos. De esta manera, los RS´s proveen parte de la capacitancia resonante requerida por la topología resonante. La conmutación de los MOSFET´s se consigue mediante la carga y descarga de la capacitancia resonante, sin requerir energía adicional para hacer la conmutación. Esta característica es muy importante debido a que permite la elección del RS con un valor mínimo de resistencia de encendido sin poner mucha atención en el valor de las capacitancias parásitas. La mayor ventaja de los convertidores resonantes, desde el punto de vista de la rectificación síncrona, es que pueden evitarse las pérdidas ocasionadas por el manejo de compuerta. Por otra parte, la mayor desventaja de esta solución es que la temporización de la señal de compuerta del MOSFET no es muy precisa. Los RS´s no sustituyen a los diodos rectificadores convencionales en su totalidad de tiempo, en el mejor de los casos sólo lo hacen aproximadamente en un 70 % [B19]. Por tanto, los diodos no son sustituidos completamente y es necesario mantener conectado un diodo Schottky en paralelo con los RS´s. Cuando se conmuta a alta frecuencia, las capacitancias parásitas no pueden despreciarse. Por lo que el primer criterio para decidir si la topología resonante es adecuada para esta aplicación, es verificar si las capacitancias de unión de los diodos rectificadores están incluidas en el tanque resonante. El segundo criterio se relaciona con la forma de manejo de la compuerta del RS. Para conectar la compuerta del MOSFET a un punto del circuito donde pueda llevarse a cabo la autoexcitación, debe verificarse que una de las capacitancias resonantes pueda conectarse a la terminal de drenaje o fuente del RS. Además 13 Capítulo 1. Introducción H. Visairo de que la forma de onda de voltaje en el capacitor resonante sea capaz de conmutar el encendido y apagado en los tiempos requeridos. Por tanto, no todas las topologías resonantes son adecuadas para la implementación de rectificación síncrona autoexcitada, ya que estos dos requerimientos son equivalentes a tener una forma de onda de voltaje senoidal en el devanado secundario del transformador y un comportamiento de fuente de corriente constante del filtro de salida LC [B24]. En la Figura 1-12 se muestra la implementación de la rectificación síncrona autoexcitada en este tipo de topologías. La estructura de la etapa del RS es siempre la misma. La forma de onda de voltaje en el devanado secundario del transformador es casi senoidal y corresponde a la forma de onda de la señal de compuerta de ambos RS´s. Para obtener el mayor beneficio de esta técnica, el MOSFET deberá tener una resistencia de encendido lo suficientemente baja para reducir la caída de voltaje a través de él y también un voltaje de umbral de compuerta muy pequeño para incrementar el tiempo de conducción del MOSFET. L + Convertidor Resonante Vin C + Vo - C + Vo - RS2 Cr - RS1 L + Vin - Convertidor Resonante RS2 Cr RS1 Figura 1-12. Implementación de la rectificación síncrona autoexcitada en topologías resonantes. Las capacitancias parásitas de los MOSFET´s están conectadas en paralelo con la capacitancia resonante y por lo tanto, parte de la corriente resonante fluye a través de las compuertas de los MOSFET´s. Para una mejor apreciación de estas capacitancias parásitas, en 14 H. Visairo Capítulo 1. Introducción la Figura 1-13 se muestra el modelo simplificado del MOSFET; donde Rg corresponde a la resistencia interna de la compuerta, mientras que Cgs, Cgd y Cds son las capacitancias de compuerta, la capacitancia Miller y la capacitancia de salida, respectivamente. D Rd G Rg Cgd Rcha Cds Cgs Rcha=f(Vgs) S Figura 1-13. Circuito del modelo simplificado del MOSFET. En la literatura pueden encontrarse diversas topologías resonantes con rectificación síncrona autoexcitada, tales como el convertidor Forward cuasi-resonante conmutado a corriente cero (ZCS-QRC) [B25], el convertido Forward multi-resonante con conmutación a voltaje cero (ZVS-MRC) [B26], el convertidor resonante paralelo LCC-PRC [B26] y el convertidor Forward multi-resonante conmutado a voltaje cero en modo de enclavamiento (CM ZVS-MRC) [B27]. En todas estas topologías, las compuertas de los RS´s pueden cargarse y descargarse de manera resonante sin pérdidas debidas al manejo de la compuerta. 1.3.3 Rectificación síncrona autoexcitada con un solo devanado (SWSDSR) Mediante el empleo de rectificación síncrona autoexcitada convencional se han obtenido resultados muy favorables para aplicaciones de 3.3 V de salida. Sin embargo, para el caso en que la tensión de salida es muy baja (< 1.5 V) es necesario usar devanados auxiliares para excitar la compuerta de los RS´s. Dichos devanados auxiliares, además de requerir estar bien acoplados con el devanado secundario, ocasionan que el voltaje de compuerta sea negativo cuando el dispositivo está apagado, dando lugar a mayores pérdidas en el manejo de la compuerta. La principal desventaja del esquema tradicional de rectificación síncrona autoexcitada con o sin devanados auxiliares es que cuando el voltaje en el transformador es cero, los RS´s permanecen apagados y la corriente fluye a través de los diodos parásitos de los RS´s causando un aumento considerable de pérdidas. Por tanto, el uso de esta técnica está restringido a aquellos convertidores en los cuales no existen tiempos muertos, tales como el 15 Capítulo 1. Introducción H. Visairo convertidor Forward con enclavamiento activo o el Medio Puente con control complementario. En las figuras 1-14 y 1-15 se muestra el convertidor Medio Puente simétrico y sus formas de onda correspondientes, con rectificación síncrona autoexcitada convencional y con devanados auxiliares, respectivamente. Como puede observarse en estas figuras, los diodos parásitos de los RS´s conducen durante los tiempos muertos. T Vsec dT VGSR1 DSR2 Vin/2 Vin + - C2 - S2 D2 VSec1 Lo VPrim + Vin/2 VGSR2 SR2 + S1 C1 - VSec2 D1 ISR1 + Vo - Co SR1 Io ISR2 IDSR1 IDSR2 DSR1 (a) (b) Figura 1-14. Convertidor Medio Puente simétrico con SDSR convencional. Vsec T dT VGSR1 DSR2 Vin/2 Vin + - - C2 S2 D2 - VSec1 Vaux2 Lo VPrim + Vin/2 VGSR2 SR2 + C1 S1 D1 VSec2 ISR1 Co Vaux1 SR1 + Vo - Io ISR2 IDSR1 IDSR2 DSR1 (a) (b) Figura 1-15. Convertidor Medio Puente simétrico con SDSR usando devanados auxiliares. 16 H. Visairo Capítulo 1. Introducción La única forma de evitar este problema es usando rectificación síncrona con excitación externa o bien, emplear una técnica de rectificación síncrona autoexcitada que garantice el encendido de los RS´s durante los tiempos muertos. En [B28] se presenta una técnica novedosa conocida como rectificación síncrona autoexcitada con un solo devanado o SWSDSR (por sus siglas en inglés de Single Winding Self-Driven Synchronous Rectification), que resuelve el problema presentado en este tipo de topologías. Este esquema está basado en el uso de un solo devanado auxiliar y permite mantener encendidos los RS´s aún durante los tiempos muertos. Este esquema es adecuado para aplicaciones de baja tensión; pero tiene el inconveniente de que su desempeño es altamente dependiente del acoplamiento magnético entre los devanados del transformador. Para un adecuado funcionamiento del convertidor, deberá existir un buen acoplamiento entre los devanados primario, secundario y auxiliar. Por tanto, es necesario determinar la estrategia de devanado (o interleaving) más adecuada para la construcción del transformador de potencia [B29]. En esta técnica de rectificación síncrona autoexcitada se emplea un solo devanado auxiliar conectado a las compuertas de los rectificadores síncronos pero no a la fuente. El voltaje aplicado entre las terminales de compuerta y fuente de cada MOSFET síncrono es determinado por el divisor capacitivo formado por las capacitancias parásitas de los MOSFET´s. Por tanto, para un voltaje dado en dicho devanado, el voltaje de compuerta VGS en cada MOSFET es aproximadamente igual a la mitad del voltaje en el devanado, como se aprecia en la Figura 1-16. En este esquema, la misma corriente fluye a través de las capacitancias parásitas, cargando una mientras se descarga la otra. Esto significa que, teóricamente, toda la energía almacenada en una es transferida a la otra. Vaux V SR1 -V VGSR1 V/2 VGS1 Vaux Tiempo muerto dT Ambos RS´s apagados -V/2 VGSR2 V/2 VGS2 SR2 -V/2 a) b) Figura 1-16. Devanado auxiliar conectado a las compuertas de los RS´s. 17 Capítulo 1. Introducción H. Visairo Sin embargo, como se aprecia en las formas de onda de la Figura 1-16, aún se tiene el problema de la conducción de los diodos parásitos durante los tiempos muertos, además de que el voltaje de compuerta VGS es positivo para encender al RS y negativo para apagarlo, como ocurre en un esquema tradicional con devanados auxiliares. Esto se resuelve agregando un diodo entre las terminales de compuerta y fuente de cada MOSFET síncrono, como puede verse en la Figura 1-17. Vaux V Tiempo muerto dT SR1 -V VGSR1 V V/2 Ambos RS´s conducen VGSR2 V V/2 SR2 a) b) Figura 1-17. Esquema de rectificación síncrona autoexcitada con un solo devanado (SWSDSR). En las formas de onda de esta última figura, puede observarse que el nivel de voltaje en el devanado auxiliar se aplica a la compuerta, en lugar de la mitad de dicho voltaje como ocurre en el caso anterior y se observa también que la parte negativa ha desaparecido. Esto significa que la energía circulante para manejar a los rectificadores síncronos es ½ en cada proceso de carga, lo cual corresponde a ¼ en cada ciclo, de toda la que se requiere en la solución tradicional y en el esquema de la Figura 1-16 para el mismo voltaje. Cuando el voltaje en el devanado auxiliar es positivo, la capacitancia parásita de SR1 se carga y el voltaje en dicho devanado se aplica directamente a la compuerta. Por tanto, SR1 es encendido y SR2 permanece apagado debido a que su voltaje de compuerta es sujetado a aproximadamente -0.6 V gracias al diodo colocado entre sus terminales de compuerta y fuente. El caso contrario ocurre cuando el voltaje en el devanado auxiliar es negativo, SR2 es encendido y SR1 permanece apagado. Durante los tiempos muertos, cuando el voltaje en el devanado auxiliar es cero, ambos RS´s son encendidos. Esto es posible debido a que la energía almacenada en una capacitancia parásita es transferida a la otra y el voltaje aplicado entre la compuerta y la fuente de cada RS es determinado por el divisor capacitivo formado por las capacitancias parásitas de los MOSFET´s. 18 H. Visairo Capítulo 1. Introducción Aunque el voltaje de compuerta de ambos RS´s durante los tiempos muertos corresponde a la mitad del voltaje en el devanado auxiliar, éste puede ser lo suficientemente alto para manejar apropiadamente la compuerta de los RS´s gracias a la relación de vueltas en dicho devanado. Además, cabe señalar que los MOSFET´s síncronos empleados actualmente en aplicaciones de baja tensión tienen un voltaje de umbral de compuerta tan bajo como 1 V. La ventaja más importante del esquema SWSDSR es que los RS´s conducen aún cuando existan tiempos muertos en la forma de onda del voltaje en el transformador. Este esquema trabaja apropiadamente en convertidores con topologías que manejan simétricamente el transformador, tales como el convertidor Push-Pull y el convertidor Medio Puente simétrico mostrado en la Figura 1-18. Por otra parte, cuando se usa este esquema en topologías que no manejan simétricamente el transformador, tales como el convertidor Forward y el convertidor Medio Puente con control complementario, y con ciclo de trabajo diferente del 50 %, el voltaje de compuerta (VGS) de uno de los interruptores es ligeramente positivo durante su tiempo de apagado, debido a que los voltajes positivo y negativo en el transformador son diferentes. Por lo tanto, cuando se usa esta técnica en topologías que manejan el transformador asimétricamente, su aplicabilidad es limitada, dependiendo del rango del voltaje de entrada. No obstante, cuando el transformador es manejado simétricamente, esta técnica trabaja apropiadamente aún para aplicaciones con un amplio rango de tensión de entrada. Vsec Vin/2 Vin + - - S2 D2 - VSec1 Dc2 Vaux VPrim Lo ISR1 Dc1 + Vin/2 VGSR2 Vaux Vaux/2 SR2 C2 C1 S1 D1 dT VGSR1 Vaux Vaux/2 DSR2 + T VSec2 Co SR1 + Vo - ISR2 Io IDSR1 IDSR2 DSR1 (a) (b) Figura 1-18. Convertidor Medio Puente simétrico con SWSDSR. 19 Capítulo 1. Introducción H. Visairo 20 Capítulo 2 Módulos de Regulación de Voltaje (VRM´s) Multifase 2.1 Resumen y aportaciones del trabajo de tesis Este trabajo de investigación está enfocado al estudio de convertidores CD/CD con estructuras multifase con baja tensión de salida, alta corriente y rápida respuesta dinámica. El presente documento está organizado en dos secciones generales: La primera parte consiste en una introducción tanto de la técnica de rectificación síncrona como de los VRM´s con estructura multifase, así como en el estudio de la aplicabilidad de la técnica de rectificación síncrona autoexcitada con un solo devanado (SWSDSR) en convertidores multisalidas y multifase. La segunda sección consiste en el estudio y desarrollo de tres VRM´s multifase para aplicaciones de microprocesadores. Las principales contribuciones de este trabajo son el estudio y desarrollo de: • Un convertidor Medio Puente multisalidas con rectificación síncrona autoexcitada empleando SWSDSR; • Un VRM multifase con rectificación síncrona autoexcitada empleando SWSDSR; • Un VRM multifase con rectificación síncrona con excitación externa; y • Un VRM multifase basado en una estructura de dos etapas. En el Capítulo 1 se presentan los antecedentes que han dado origen a la disminución del voltaje de alimentación de los microprocesadores así como a la problemática asociada a los convertidores CD/CD de baja tensión de salida. Asimismo, se da una descripción detallada de la técnica de rectificación síncrona, incluyendo la rectificación síncrona autoexcitada convencional y con un solo devanado (SWSDSR), así como con excitación externa. 21 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo En el Capítulo 2 se explica el funcionamiento de la estructura típica de un VRM multifase y se propone el estudio y desarrollo de VRM´s multifase con topologías aisladas alimentadas con 48 V. Con la finalidad de evaluar la aplicabilidad de la técnica SWSDSR en convertidores con múltiples salidas y en VRM´s con estructura multifase, en el Capítulo 3 se presenta el estudio de un convertidor Medio Puente multisalidas con rectificación síncrona autoexcitada empleando un solo devanado [C25], [C26]. Con los resultados obtenidos en el diseño del convertidor propuesto en el Capítulo 3, ha sido posible extender el concepto SWSDSR a VRM´s multifase como el que se presenta en el Capítulo 4, el cual está basado en el convertidor Medio Puente simétrico. La gran ventaja de este VRM es la simplificación en la excitación de los RS´s, así como su alta eficiencia y su rápida respuesta dinámica [C27]. En el Capítulo 5 se presenta el estudio de un VRM multifase basado en el convertidor Medio Puente simétrico con rectificación síncrona con excitación externa. En esta solución se busca una simplificación en el lado del primario mediante la conexión en serie de los devanados primarios, lo cual permite ocupar tan sólo dos interruptores en el primario, independientemente del número de fases [C28]. En el Capítulo 6 se incluye una solución basada en un esquema de dos etapas, en la cual se emplea un convertidor Medio Puente seguido de un convertidor Buck síncrono multifase. El convertidor Medio Puente actúa como un “transformador CD/CD” que adecua el voltaje de entrada de 48 V a un nivel de aproximadamente 3 V que sirve como voltaje de entrada del convertidor Buck síncrono multifase. Finalmente, en el Capítulo 7 se presenta una comparación de los resultados más importantes de las topologías analizadas así como las conclusiones generales de todo el trabajo de investigación. Asimismo, se plantean algunas sugerencias para trabajos futuros en esta misma temática. Cabe señalar que el diseño magnético juega un papel muy importante en todos los convertidores desarrollados, por lo que los transformadores de potencia se construyeron con núcleos de bajo perfil usando espiras planas de PCB y espiras con tecnología Flex-Foil. 22 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase 2.2 Introducción En el ámbito de los convertidores CD/CD para baja tensión y alta corriente, los microprocesadores constituyen una de las aplicaciones que impone los más estrictos límites de regulación, ya que conforme incrementan su velocidad de operación, éstos llegan a convertirse en cargas más dinámicas para su fuente de alimentación. Las fuentes de alimentación para servidores o estaciones de trabajo, conocidas como Power Pod, han evolucionado rápidamente debido al creciente desarrollo de microprocesadores, los cuales operan con voltajes de alimentación entre 1.1 V y 1.8 V y con corrientes de hasta 100 A. Durante los transitorios, los actuales microprocesadores presentan razones de cambio (slew rates) de corriente de hasta 120 A/us, como se muestra en la Figura 2-1, lo cual significa que la fuente de alimentación deberá ser capaz de proveer un escalón de corriente desde 0 A hasta 120 A en un periodo de tiempo de 1 us. Por otra parte, para incrementar aún más la velocidad de procesamiento y disminuir el consumo de potencia, los voltajes de operación de la próxima generación de microprocesadores diminuirán a niveles por debajo de 1 V. Al mismo tiempo, se espera que estos microprocesadores requieran mucho más energía y se conviertan en cargas aún más dinámicas que los microprocesadores actuales [C1]. Figura 2-1. Requerimientos de corriente en sistemas de alimentación para microprocesadores de Intel [C1]. 23 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo Estas altas razones de cambio (120 A/us) no representan problemas significativos para cambios de carga pequeños. Sin embargo, sí representan un grave problema para cambios de carga mayores (1-100 A), como usualmente ocurre en sistemas con administración de energía cuando el sistema hace una transición de modo activo (active mode) a modo de bajo consumo de energía (sleep mode) y viceversa. En el modo de bajo consumo de energía, el microprocesador demanda una corriente relativamente pequeña, típicamente ≤ 1 A, mientras que la corriente que demanda en modo activo es una corriente sustancialmente grande, típicamente > 10 A. Además, la transición entre estos dos modos de operación ocurre en un periodo de tiempo muy pequeño, dando como resultado altas razones de cambio di/dt de la corriente de salida de la fuente de alimentación [C2]. Además de las altas razones de cambio, los microprocesadores requieren de una muy buena regulación de su voltaje de alimentación, la cual se ve seriamente afectada por la inductancia parásita de la conexión de la fuente de alimentación al microprocesador. Si esta inductancia no es lo suficientemente pequeña, el voltaje de alimentación puede exceder los límites de regulación durante los transitorios. Para aliviar este problema, la fuente de alimentación deberá localizarse lo más cerca posible al microprocesador. No obstante, sin importar qué tan cerca esté colocada la fuente de alimentación, siempre existirá cierta cantidad de elementos parásitos de interconexión y será necesario conectar capacitores de desacoplo entre el microprocesador y su fuente de alimentación. Sin embargo, la cantidad de capacitancia de desacoplo puesta a través de la carga se ve limitada por el espacio disponible. Como consecuencia, los valores de los parásitos de interconexión y la capacitancia de desacoplo tienen un efecto significativo en el desempeño del sistema de alimentación. Estas nuevas tecnologías de microprocesadores requieren un voltaje de alimentación altamente regulado y por tanto, es necesario el uso de un convertidor CD/CD dedicado exclusivamente a alimentar al microprocesador con un voltaje de alimentación muy bajo y una corriente lo suficientemente alta. Esta fuente de alimentación, conocida como Módulo de Regulación de Voltaje o VRM (por sus siglas en inglés de Voltage Regulator Module), es puesta lo más cerca posible al microprocesador, como se observa en la Figura 2-2. 24 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase VRM Figura 2-2. Tarjeta madre para un microprocesador Pentium 4 con un VRM de tres fases. 2.3 Topología típica de un VRM Hasta hace algunos años, la mayoría de los convertidores CD/CD usados en aplicaciones de microprocesadores habían empleado la topología Buck convencional con rectificación síncrona. Sin embargo, esta topología presenta serias limitaciones ante los requerimientos de respuesta dinámica de las nuevas generaciones de microprocesadores, ya que para mantener la regulación del voltaje de salida ante transitorios de carga, esta topología requiere una mayor cantidad de capacitores de salida y de desacoplo, haciéndola impráctica. Por otra parte, para disminuir el rizo de la corriente de salida, se requieren valores de inductancia más grandes, lo cual implica una degradación de la respuesta dinámica. Hasta hace poco, el uso del convertidor Buck era apropiado debido a que las corrientes de operación habían permanecido típicamente por debajo de los 30 A. Sin embargo, los requerimientos de corriente de los microprocesadores de hoy en día han incrementado de manera exponencial y, consecuentemente, los convertidores Buck convencionales ya no pueden alimentar adecuadamente a este tipo de cargas [C3]. Para superar estas deficiencias, en 1997 el CPES (Center for Power Electronics Systems) de Virginia Tech. propuso el uso de 25 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo VRM´s multifase, los cuales consisten en la conexión en paralelo de varios convertidores desfasados entre sí [C4]-[C7]. En la Figura 2-3 se muestra el ejemplo de un VRM de cuatro fases basado en el convertidor Buck síncrono. El rizo de la corriente de entrada en este tipo de estructuras puede ser continuo o discontinuo; éste depende del número de fases, el corrimiento de fases y el ciclo de trabajo del convertidor. El corrimiento de fases se fija dividiendo 360° entre el número de fases, mientras que el ciclo de trabajo es función de la relación Vo/Vin. Como se observa en la Figura 2-3 b), mediante estas estructuras con convertidores fuera de fase los rizos de corriente a través de cada fase pueden cancelarse, con lo cual se consigue minimizar los rizos de corriente tanto en el filtro de entrada como en el de salida, reducir el valor de los componentes reactivos y reducir el tiempo de la respuesta transitoria. Con el corrimiento de fase adecuado, en el peor caso el rizo de la corriente de entrada será aproximadamente igual al valor pico de la corriente de salida, dividido entre el número de fases. La Vin + + Vo - Co Lb Io Ifrec=X ILa Irizo=X ILb ILc ILd Lc Iin ICo Ifrec=4X Irizo=X/4 Suma de las 4 Fases Ld Convertidor de cuatro Fases (Desfasamiento=90º) (a) (b) Figura 2-3. Ejemplo de un VRM de cuatro fases basado en el convertidor Buck síncrono y sus correspondientes formas de onda. 26 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase En este tipo de estructuras, los convertidores demandan de los capacitores de entrada una suma de todas las corrientes de entrada pulsantes, dando como resultado un incremento de la frecuencia del rizo y por ende, una reducción de la capacitancia requerida por el filtro de entrada. Las formas de onda de la Figura 2-3 b) también muestran los efectos sobre el rizo de la corriente de salida del VRM diseñado con cuatro fases y con un corrimiento de fase de 90°. Los rizos de corriente de los inductores de salida en cada fase se suman en el capacitor de salida, dando como resultado una cancelación de la magnitud y un incremento de la frecuencia del rizo de salida, por un factor igual al número de fases. La magnitud de esta cancelación está determinada por el número de fase y por el corrimiento de fase entre ellas. Una de las características clave de los VRM´s multifase es la rapidez del tiempo de la respuesta transitoria. Los inductores de salida de cada fase están en paralelo, reduciendo así la inductancia de salida efectiva por un factor igual al número de fases. Consecuentemente, un VRM de n fases disminuye el tiempo de respuesta transitoria del circuito de salida por un factor igual a n. Por otra parte, gracias al efecto de la cancelación de los rizos de corriente, es posible mejorar aún más la capacidad de respuesta transitoria mediante el incremento de la razón de cambio de la corriente de salida, como consecuencia de la disminución del valor de la inductancia de salida en cada fase. Por otra parte, la frecuencia de operación de un VRM por arriba de los 500 kHz, permite el uso de inductancias aún menores y pocos capacitores en el diseño del convertidor, mejorando con ello su respuesta transitoria. Desafortunadamente, existe un compromiso entre los beneficios ganados por el incremento de la frecuencia de operación y la consecuente disminución de la eficiencia causada por el incremento de las pérdidas por conmutación de los MOSFET´s. Para el diseño de convertidores con restricciones de tamaño, el punto óptimo de la frecuencia de conmutación ha estado tradicionalmente en el rango de los 200-300 kHz. Más allá de estas frecuencias, las pérdidas por conmutación de los MOSFET´s llegan a ser muy significativas, mientras que la reducción en el tamaño o número de componentes reactivos es mínima. 2.4 Propuesta de estudio de VRM´s basados en topologías aisladas Los VRM´s se alimentan de los voltajes provenientes del sistema de alimentación centralizado de la PC (Silver Box), mismos que se usan para alimentar a otros dispositivos del 27 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo sistema tales como los discos duros (5 o 12 V) y otros dispositivos lógicos (5 V). La mayoría de los VRM´s están basados en el convertidor Buck síncrono multifase y son alimentados desde una tensión de entrada de 5 V [C8]-[C16]. Sin embargo, este voltaje es demasiado bajo para aplicaciones futuras de procesamiento de alta corriente y baja tensión de salida. Los microprocesadores Pentium 4 más recientes, emplean un VRM basado en el convertidor Buck síncrono multifase alimentado desde un voltaje de 12 V. Sin embargo, un VRM con un voltaje de salida tan pequeño como 1 V y con un voltaje de entrada de 12 V opera con un ciclo de trabajo muy pequeño, lo cual impide optimizar la eficiencia y la cancelación del rizo de salida; ya que la eficiencia en un VRM con 12 V de entrada llega a ser 6 % menor que la eficiencia de uno con 5 V de entrada [C17]. Una solución más atractiva es un sistema de alimentación distribuido con un bus de voltaje de entrada de 48 V. Comparado con un sistema de alimentación centralizado con un bus tan bajo de 5 V, un sistema de alimentación distribuido es más fácil de optimizar. En este último, el transitorio causado por la carga tiene menor efecto en el bus del voltaje de entrada y por tanto, menor efecto en los demás dispositivos conectados en el mismo sistema de alimentación. Asimismo, en un sistema distribuido los componentes parásitos del sistema también tienen menor impacto y las pérdidas por conducción del bus son menores. En la Figura 2-4 se muestran estas dos arquitecturas de sistemas de alimentación. 5V CA VRM 1.5 V uP 3.3 V Silver Box 12 V a) VRM CA 48 V Front End CD/CD VRM 1.1 V 1.5 V uP uP 5V b) Figura 2-4. Arquitecturas de sistemas de alimentación. a) Sistema centralizado. b) Sistema distribuido. 28 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase Mientras la demanda de corriente de los microprocesadores aumenta de manera exponencial, los VRM´s requieren operar con voltajes de entrada mayores para reducir las pérdidas por distribución y simplificar el diseño del sistema de alimentación. La tendencia actual en la industria es que para aplicaciones de equipo de cómputo, los VRM´s se alimenten con una tensión de entrada de 12 V [C17]-[C19], dando lugar a que los VRM´s con tensión de entrada de 48 V se establezcan como un estándar práctico para aplicaciones de estaciones de trabajo [C20]-[C23]. Sin embargo, la respuesta transitoria de un VRM es cada vez más asimétrica debido al hecho de que su voltaje de salida es cada vez menor, al mismo tiempo que su voltaje de entrada ha ido en aumento. Es decir, la respuesta transitoria ante un escalón de corriente negativo (carga máxima a mínima) es peor que la respuesta transitoria ante un escalón de corriente positivo (carga mínima a máxima). Lo anterior se debe a que cuando ocurre un escalón de corriente positivo, el ciclo de trabajo puede ser lo suficientemente grande para proveer la energía a la salida y el voltaje de carga del inductor (Vin-Vo) es grande, dando lugar a que la caída en la tensión de salida sea pequeña, ecuación (2-1). Sin embargo, cuando ocurre un escalón de corriente negativo, el voltaje de descarga del inductor (Vo) es pequeño, provocando que la caída en la tensión de salida sea grande, ecuación (2-2). V − Vo di Lo = in dt Lo Step −up (2-1) − Vo di Lo = dt Lo Step −down (2-2) Esta respuesta transitoria asimétrica, mostrada en la Figura 2-5, ocasiona que tanto el filtro de salida como el de entrada sean sobredimensionados y la eficiencia del VRM no pueda optimizarse [C24]. Según las ecuaciones (2-1) y (2-2), para lograr una respuesta transitoria simétrica es necesario que el voltaje de entrada sea igual al doble del voltaje de salida. No obstante, desde el punto de vista del sistema de alimentación distribuido, es preferible un voltaje de entrada lo más grande posible. 29 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo 1.8 Voltaje de salida (V) 1.7 1.6 1.5 1.4 1.3 1.2 50 100 150 200 250 Tiempo (us) Figura 2-5. Respuesta transitoria asimétrica de un VRM basado en el convertidor Buck síncrono multifase. Esta problemática puede abordarse mediante el estudio de topologías aisladas alimentadas con un bus de entrada de 48 V que utilizan un transformador reductor, como la estructura que se muestra en la Figura 2-6. Sin embargo, estos requerimientos de voltaje de entrada alto imponen un nuevo reto en el diseño de VRM´s ya que las topologías basadas en el convertidor Buck síncrono no pueden trabajar apropiada y eficientemente en conversiones desde 48 V a tensiones tan bajas como 1 V. No obstante, uno de los grandes beneficios de las topologías alimentadas desde 48 V es que, debido al uso de un transformador, los VRM´s pueden diseñarse con la relación de transformación adecuada para ajustar fácilmente su ciclo de trabajo y optimizar la cancelación del rizo de salida, la eficiencia y la respuesta dinámica. Filtro de entrada Topología aislada Lin + Vin Filtro de salida La + VLa - Cin Co - + Vo - Io Lb + VLb - Ln + VLn - Figura 2-6. Estructura general de un VRM basado en una topología aislada. 30 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase 2.4.1 Topologías alimentadas con un bus de entrada de 48 V Generalmente, la conversión de energía con una relación reductora grande, tal como la conversión de 48 V a un nivel por debajo de 1 V, puede realizarse eficientemente sólo en topologías con un transformador reductor. En dichas topologías aisladas de baja tensión de salida, las pérdidas en el lado del secundario son dominantes y, consecuentemente, tienen un mayor efecto en la eficiencia del convertidor. Por tanto, para maximizar la eficiencia es necesario reducir las pérdidas en el lado del secundario, además de las pérdidas por rectificación y en los devanados del transformador. Por otra parte, para lograr una buena regulación de la tensión de salida durante los transitorios de carga, el convertidor debe poseer una respuesta transitoria rápida, ya que desde el punto de vista topológico la respuesta dinámica es determinada principalmente por la respuesta del filtro de salida. El sobretiro en la tensión de salida durante un escalón de carga puede reducirse maximizando la rapidez de cambio de la corriente en el inductor del filtro de salida, lo cual se logra mediante la disminución del valor de la inductancia o maximizando el voltaje en dicho inductor. Por su parte, la inductancia del filtro puede reducirse mediante el incremento de la frecuencia de conmutación y/o mediante la selección apropiada de la topología del convertidor. En la Figura 2-7 se muestran las topologías del lado del secundario que son adecuadas para aplicaciones de alta corriente y baja tensión de salida. La topología tipo Forward, Figura 2-7 a), tiene la estructura más simple. Sin embargo, es la menos adecuada para aplicaciones de alta corriente y baja tensión de salida. Las topologías tipo Forward requieren una inductancia de filtrado grande y presentan mayores pérdidas por rectificación que las topologías con rectificador de onda completa o con doblador de corriente. Por su parte, en la topología con rectificador de onda completa, Figura 2-7 b), la frecuencia de la forma de onda de tensión del inductor del filtro de salida es del doble de la frecuencia de conmutación, mientras que en la topología tipo Forward es igual a la frecuencia de conmutación. Por tanto, la inductancia del filtro de salida en la topología con rectificador de onda completa es significativamente más pequeña que la que se requiere en la topología tipo Forward. 31 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo En el caso de la topología doblador de corriente, Figura 2-7 c), la frecuencia de la forma de onda de tensión en el inductor del filtro de salida es igual a la frecuencia de conmutación, tal como ocurre en la topología tipo Forward. Sin embargo, en la topología doblador de corriente, el rizo de corriente del capacitor del filtro de salida se reduce debido a que los rizos de corriente de los inductores L1 y L2 se cancelan parcialmente uno con otro. Debido a la cancelación del rizo, el valor requerido de la inductancia del filtro de salida decrece significativamente. Lo + VLo SR2 Co DSR2 SR1 + Vo - Io DSR1 a) DSR2 + Vsec - SR2 Lo + VLo SR1 Co + Vo - Io Co + Vo - Io DSR1 b) DSR2 L1 + Vsec L2 + VL1 VL2 + SR2 SR1 DSR1 c) Figura 2-7. Topologías rectificadoras para el lado secundario. a) Tipo Forward o de media onda. b) Con derivación central o de onda completa. c) Doblador de corriente. 32 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase En términos generales, la topología tipo Forward del lado del secundario presenta mayores pérdidas por conducción de los RS´s que la topología con rectificador de onda completa o con doblador de corriente manejadas simétricamente. En el caso de la topología tipo Forward, la corriente de salida fluye a través del rectificador síncrono SR1 durante el tiempo de encendido y a través del rectificador síncrono SR2 durante el tiempo de apagado, dando como resultado que las pérdidas por conducción totales de ambos rectificadores sean iguales a las pérdidas de un solo rectificador soportando toda la corriente de salida durante el periodo de conmutación completo. Por otra parte, tanto en la topología con rectificador de onda completa como en la topología con doblador de corriente manejadas simétricamente, durante el tiempo de apagado la corriente de carga es distribuida equitativamente entre los rectificadores SR1 y SR2. Por lo tanto, en estas dos topologías se reducen las pérdidas totales por conducción de los RS´s durante el tiempo de apagado. No obstante, si ambas topologías son manejadas de tal manera que operen sin el intervalo del tiempo de apagado, como ocurre en el convertidor Medio Puente asimétrico, sus pérdidas por rectificación son las mismas que las de la topología tipo Forward. En cuanto al lado del primario, las topologías que son adecuadas para aplicaciones de alta corriente y baja tensión de salida son las topologías Push-Pull, Medio Puente (HalfBridge) y Puente Completo (Full-Bridge), mostradas en la Figura 2-8. La topología Push-Pull es más adecuada para convertidores operando con 12 V de tensión de entrada en lugar de 48 V, ya que los interruptores del primario tienen dos veces menores esfuerzos en corriente pero el doble de esfuerzos en voltaje que en la topología Medio Puente. La eficiencia del convertidor Push-Pull está limitada por la inductancia de dispersión del transformador y por tanto no puede esperarse una eficiencia lo suficientemente alta en VRM´s basados en esta topología. Durante el apagado de los interruptores del primario del convertidor Push-Pull, la inductancia parásita del transformador de potencia induce un sobretiro de voltaje muy elevado, lo cual implica grandes pérdidas durante el apagado. Estos sobretiros de voltaje también ocasionan que los interruptores tengan una mayor especificación de su voltaje de operación, incrementando con ello las pérdidas por conducción; ya que cuanto mayor es la especificación de voltaje de un MOSFET, mayor es su resistencia de encendido. 33 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo No obstante, las topologías tipo Puente pueden ser una solución más atractiva para convertidores con tensión de entrada de 48 V. Aunque la topología Puente Completo tiene la ventaja de bajos esfuerzos en corriente de la topología Push-Pull y bajos esfuerzos en tensión de la topología Medio Puente, la topología Medio Puente se prefiere debido a la menor cantidad de componentes y a su simplicidad. Una de las grandes ventajas del convertidor Medio Puente es que durante el apagado de los interruptores del primario, el voltaje a través de dichos interruptores se sujeta al voltaje de entrada. Sin embargo, la corriente en el lado primario es igual al doble de la que circularía en el convertidor Push-Pull, ya que sólo se aplica la mitad del voltaje de entrada al devanado primario del transformador. + Vin S1 D1 S2 D2 (a) + Vin/2 + - C2 D2 S1 D1 S3 D3 S4 D4 VPrim Vin - S2 + Vin/2 - C1 (b) S2 D2 + VPrim Vin S1 D1 (c) Figura 2-8. Topologías adecuadas para el lado primario. a) Push-Pull. b) Medio Puente. c) Puente Completo. 34 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase 2.4.2 Tamaño del capacitor de entrada en función del voltaje de alimentación Otra de las limitantes de los VRM´s alimentados con una tensión de entrada baja es la razón de cambio, o slew rate, de la corriente de entrada, ya que para minimizar el efecto de la interacción entre las distintas cargas conectadas en un mismo sistema de potencia, se requiere que la razón de cambio de la corriente de entrada sea lo suficientemente pequeña para que las variaciones en dicha corriente no afecten a las demás cargas. Es decir, durante un transitorio en la carga, el filtro de salida requiere proveer energía a la carga y al mismo tiempo, el filtro de entrada debe ser capaz de mantener la razón de cambio de la corriente de entrada en niveles considerablemente bajos, mientras provee la energía necesaria al filtro de salida. Por tanto, se requerirá de una capacitancia de entrada lo suficientemente grande para asegurar que el voltaje del bus de entrada del VRM no esté fuera del rango de regulación durante los transitorios. La capacitancia del filtro de entrada de los actuales VRM´s es de alrededor de 3 mF y para aplicaciones futuras se espera que ésta sea mucho mayor, lo cual será demasiado grande y voluminoso. No obstante, la gran ventaja de un sistema de alimentación distribuido con un voltaje de entrada alto es que el tamaño del filtro de entrada del VRM puede reducirse significativamente [C23]. El tamaño del capacitor del filtro de entrada puede determinarse en función de la energía que éste debe proveer al VRM durante los transitorios en la carga. En la Figura 2-9 se observa que el slew rate de la corriente de entrada, SR(Iin), debe ser mucho menor que el slew rate de la corriente de salida, SR(ILo), ya que el capacitor de entrada deberá proveer la energía necesaria al filtro de salida para evitar que el transitorio se vea reflejado en el bus del voltaje de entrada. ∆ Iin SR(ILo) = dILo/dt Energía (Q) provista por Cin SR(Iin) = dIin/dt ∆t t Figura 2-9. Energía que requiere ser provista por el capacitor de entrada durante un transitorio en la carga. 35 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase H. Visairo El slew rate de la corriente de entrada se define, mediante la ecuación (2-3), como el incremento de la corriente de entrada en una unidad de tiempo. SR(I in ) = ∆I in ∆t (2-3) La energía provista por el capacitor de entrada está representada por el área sombreada de la Figura 2-9 y es descrita por la ecuación (2-4). Q= A= 1 ⋅ ∆I in ⋅ ∆t 2 (2-4) Sustituyendo la ecuación (2-3) en la ecuación (2-4), se tiene: 2 1 ∆I in Q= ⋅ 2 SR(I in ) (2-5) Mientras el capacitor de entrada provee la energía necesaria requerida por el VRM, éste sufre una caída de tensión ∆Vin, como lo expresa la ecuación (2-6). Cin > ∆I in 2 Q > ∆Vin 2 ⋅ SR(I in ) ⋅ ∆Vin (2-6) Por tanto, el valor mínimo de la capacitancia de entrada, en función del voltaje de alimentación y el slew rate de la corriente de entrada, puede determinarse mediante la ecuación (2-7). Cin > Pin 2 (2-7) 2 ⋅ SR(I in ) ⋅ ∆Vin ⋅ Vin 2 Finalmente, asumiendo la condición ideal en que la potencia de entrada es igual a la potencia de salida, la ecuación anterior puede expresarse como en la ecuación (2-8). 36 H. Visairo Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase Cin > Po 2 (2-8) 2 ⋅ SR(I in ) ⋅ ∆Vin ⋅ Vin 2 En las especificaciones de diseño del VRM 9.0 para microprocesadores Pentium 4 se establece que durante un escalón de corriente, con un slew rate máximo de 50 A/us, de carga mínima a carga máxima (0-65 A) o viceversa, el slew rate de la corriente de entrada no deberá exceder 1 A/us, siendo éste el parámetro principal en el diseño del filtro de entrada de los actuales VRM´s [C19]. Como un ejemplo ilustrativo de cómo influye el voltaje de entrada en el diseño del filtro de entrada del VRM, en la Figura 2-10 se muestra la gráfica que describe el comportamiento de la ecuación (2-8) para el caso de un VRM 9.0 con un voltaje de salida de 1.5 V y una corriente de salida de 65 A. La gráfica permite determinar la capacitancia de entrada mínima para mantener la razón de cambio de la corriente de entrada por debajo de l A/us y un rizo máximo de la tensión de entrada del 1 %. Es importante notar que cuando la tensión de entrada es de 48 V, la capacitancia de entrada requerida es de 4.3 uF; mucho menor en comparación con la capacitancia de 3.8 mF requerida en el caso en que la tensión de entrada es de 5 V. 100000 Cin (uF) 10000 1000 100 10 1 0 10 20 30 40 50 Vin (V) Figura 2-10. Capacitancia del filtro de entrada en función del voltaje de alimentación. 37 Capítulo 2. Módulos de Regulación de Voltaje (VRM´s) Multifase 38 H. Visairo Capítulo 3 Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada 3.1 Introducción Los convertidores con múltiples salidas son ampliamente utilizados en aplicaciones de telecomunicaciones, en las cuales normalmente se requieren niveles de voltaje de 15 V, 12 V y 5 V. Sin embargo, las nuevas tecnologías de circuitos integrados han hecho indispensable contar no sólo con estos niveles de voltaje sino también con niveles mucho menores, tales como 3.3 V, 2.5 V, 1.5 V, etc. En estas aplicaciones, un convertidor multisalidas constituye una solución mucho más económica y de menor espacio, que agregar una fuente individual para cada voltaje de alimentación requerido. Debido a estos requerimientos de bajos voltajes de alimentación, es muy difícil lograr una eficiencia considerablemente alta; por lo cual, es indispensable el empleo de rectificación síncrona. Algunas de estas soluciones incluyen post-regulación en cada una de las salidas, implementada con reguladores lineales [D1] o mediante rectificación síncrona con excitación externa [D2]-[D4]. No obstante, a pesar de conseguir voltajes de salida altamente regulados con la post-regulación, es importante considerar el incremento de la complejidad y costo del convertidor al tener que agregar un regulador lineal o un lazo de retroalimentación por cada salida. Por otra parte, en [D5] se presenta un convertidor Flyback multisalidas con post-regulación empleando rectificación síncrona autoexcitada. Esta técnica consiste en la variación de la resistencia de encendido del RS mediante la variación de su voltaje de compuerta, buscando un comportamiento lineal en el dispositivo. Por tanto, con esta técnica de post-regulación la eficiencia no puede optimizarse y además, sólo funciona adecuadamente en aplicaciones donde la carga presenta muy poca dinámica. 39 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo No obstante, es posible utilizar el convertidor Medio Puente simétrico con rectificación síncrona autoexcitada en aplicaciones con múltiples salidas. Este convertidor, además de ser muy útil en aplicaciones multisalidas, es muy adecuado para aplicaciones de baja tensión de salida y alta corriente, así como para aquellas aplicaciones con un amplio rango de tensión de entrada. El esquema tradicional de rectificación síncrona autoexcitada (SDSR) trabaja muy bien en topologías donde el voltaje en el transformador de potencia no presenta tiempos muertos. Sin embargo, en topologías con tiempos muertos, como es el caso del convertidor Medio Puente simétrico, el esquema tradicional de SDSR no puede emplearse debido a la conducción de los diodos parásitos de los MOSFET´s síncronos durante los tiempos muertos. No obstante, este problema puede evitarse mediante el uso del esquema de rectificación síncrona autoexcitada con un solo devanado (SWSDSR), descrito en la sección I.3.3. Este esquema permite mantener en estado de encendido a ambos RS´s durante los tiempos muertos, aún cuando no exista voltaje en el transformador de potencia. 3.2 Convertidor propuesto Con el fin de evaluar experimentalmente las características de la técnica SWSDSR y determinar su factibilidad de implementación en VRM´s multifase, se propuso el diseño de un convertidor Medio Puente simétrico multisalidas. Con el esquema propuesto, mostrado en la Figura 3-1, es posible obtener una salida principal y una auxiliar usando un solo devanado auxiliar para excitar la compuerta de todos los RS´s. Es decir, los RS´s de ambas salidas son manejados mediante las formas de onda del voltaje de compuerta obtenidas del único devanado auxiliar. En la Figura 3-1 se puede observar que el transformador de potencia tiene seis diferentes devanados: un devanado primario, cuatro devanados secundarios y sólo un devanado auxiliar. Por tanto, para asegurar un adecuado funcionamiento del esquema SWSDSR y para reducir los sobretiros de tensión y las pérdidas por conmutación en el convertidor, es muy importante lograr un alto factor de acoplamiento entre todos los devanados del transformador de potencia. El desempeño del esquema SWSDSR depende fuertemente de los elementos parásitos, tales como la inductancia de dispersión entre el devanado auxiliar y el resto de los devanados 40 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada del circuito y las capacitancias parásitas de los RS´s. Cuando el devanado auxiliar no está bien acoplado con el resto de los devanados, puede ocurrir un pequeño desbalance en el voltaje de compuerta de ambos RS´s y puede ser necesario conectar resistencias de ecualización (Req) de alto valor ohmico entre la compuerta y la fuente, como se muestra en la Figura 3-2. Cabe señalar que el buen funcionamiento de esta técnica también depende de otros factores como lo son las inductancias parásitas del Layout y de interconexión de la salida auxiliar. DSR2A SR2A + Vin/2 Vin + - - C2 S2 D2 Prim + Vin/2 - Sec1a C1 S1 D1 VGSR2A Lo1 + VLo1 - Sec1b VGSR1A SR1A DSR1A DSR2B + Vo1 - Io1 + Vo2 - Io2 SA SR2B Sec2a VGSR2B Lo2 + VLo2 - Sec2b VGSR1B SR1B DSR1B SB VGSR1(A,B) Aux S(A,B) VGSR2(A,B) Figura 3-1. Estructura del convertidor multisalidas propuesto. SR1B GSR1B GSR1A Req S1B Req S1A Vaux Req SR2B SR1A Req GSR2B GSR2A SR2A Figura 3-2. Devanado auxiliar conectado a las compuertas de todos los rectificadores síncronos. 41 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo Por otra parte, es importante señalar que al intentar reducir la resistencia de encendido de los RS´s mediante la conexión en paralelo de varios MOSFET´s también se incrementan las capacitancias parásitas, lo cual puede afectar el funcionamiento de la técnica SWSDSR. Por tanto, debe tenerse especial cuidado en la cantidad de dispositivos que serán conectados en paralelo. En convertidores de múltiples salidas es importante asegurar un buen acoplamiento magnético tanto en el transformador de potencia como en los inductores de salida, ya que sólo una salida es regulada completamente y las demás tendrán una regulación que dependerá principalmente del acoplamiento entre los devanados del transformador. Por tanto, para mejorar la regulación cruzada, los inductores de salida también están acoplados en un solo núcleo magnético. La única desventaja del convertidor propuesto es la falta de aislamiento galvánico entre la salida principal y las salidas auxiliares, debido a que la terminal fuente es la misma para todos los RS´s. No obstante, existen aplicaciones en las cuales no es indispensable contar con dicho aislamiento. 3.3 Diseño del convertidor El esquema propuesto se verificó mediante el diseño de un prototipo de laboratorio de 25 W con dos voltajes de salida, uno principal de 1.5 V y uno auxiliar de 3 V. Las especificaciones de diseño se muestran en la Tabla 3-1. Tabla 3-1. Especificaciones de diseño del prototipo multisalidas. Rango del voltaje de entrada (Vin) 36~72 V Voltaje de salida principal (Vo1) 1.5 V Corriente de salida principal (Io1) 10 A Voltaje de salida auxiliar (Vo2) 3V Corriente de salida auxiliar (Io2) 3.3 A Potencia de salida total (Po) 25 W Frecuencia de conmutación (fs) 42 150 kHz H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada La Figura 3-3 muestra las formas de onda de corriente y de voltaje en el inductor de salida del convertidor Medio Puente, donde T representa el periodo de la forma de onda de la corriente en el inductor de salida y Ts el periodo de conmutación del convertidor. Debido a que la frecuencia de la forma de onda del rizo de corriente en el inductor de salida es igual al doble de la frecuencia de conmutación del convertidor, el valor de dicho inductor, dado por la ecuación (3-1), corresponde a la mitad del valor del inductor de salida de otras topologías operando a la misma frecuencia de conmutación. IL VL Vsec-Vo -Vo T DTs (1/2 - D)Ts Figura 3-3. Formas de onda de corriente y de voltaje en el inductor de salida. Lo = Vo ⋅ ( 1 − 2 ⋅ D) 2 ⋅ ∆I L ⋅ f s (3-1) El ciclo de trabajo, dado por la ecuación (3-2), puede determinarse realizando un balance de energía en el voltaje del inductor. Este se expresa en función del voltaje de salida principal (Vo1), el voltaje de entrada (Vin) y la relación de transformación de la salida principal (N1). D= Vo1 ⋅ N1 Vin (3-2) Como se observa en la ecuación (3-1), la respuesta dinámica del convertidor puede mejorarse incrementando la frecuencia de conmutación (fs) o incrementando el rizo de corriente a través del inductor de salida (∆IL), lo cual significa reducir el valor de dicho inductor. Por tanto, existe un compromiso entre la respuesta dinámica y la eficiencia del convertidor. 43 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo Las razones de cambio de la corriente en el inductor de salida ante un escalón de carga positivo y negativo están dadas por las ecuaciones (3-3) y (3-4), respectivamente. ∆I ⋅ f ∆I = L s ∆t D Step −up (3-3) 2 ⋅ ∆I L ⋅ f s ∆I = ∆t 1− 2⋅ D Step − down (3-4) La Figura 3-4 muestra el comportamiento de las ecuaciones anteriores para una frecuencia de conmutación de 150 kHz, un rizo de corriente de 2 A y diferentes valores de ciclo de trabajo. Como se observa en la gráfica, para conseguir una respuesta dinámica simétrica, tanto para un escalón de corriente positivo como para uno negativo, es necesario que el convertidor opere con un ciclo de trabajo centrado del 25 %, lo cual sólo es posible si el transformador de potencia se diseña con una relación de transformación en la salida principal de 8:1 (Prim:Sec1), como se observa en la Figura 3-5. En el Apéndice A se encuentran desglosadas las ecuaciones correspondientes para el cálculo del inductor de salida, el ciclo de trabajo y la razón de cambio de la corriente en el inductor de salida ante un escalón de corriente positivo y uno negativo, mostradas anteriormente. Razón de cambio de la corriente del inductor de salida (A/us) 10 8 6 Escalón Positivo Escalón Negativo 4 2 0 0.1 0.2 0.3 0.4 Ciclo de trabajo (D) Figura 3-4. Razón de cambio de la corriente en el inductor de salida en función de D. 44 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Relación de transformación (N) 16 14 12 10 8 6 4 2 0 0.1 0.2 0.3 0.4 Ciclo de trabajo (D) Figura 3-5. Relación de transformación en función de D. 3.4 Diseño magnético La principal aportación del convertidor multisalidas propuesto es demostrar que es posible manejar la compuerta de todos los RS´s, incluyendo los de la salida auxiliar, con un solo devanado adicional derivado del transformador de potencia. Sin embargo, esto sólo es posible si todos los devanados (Prim, Sec1a, Sec1b, Sec2a, Sec2b y Aux de la Figura 3-1) están bien acoplados. Como ya se mencionó previamente, la técnica SWSDSR es muy dependiente del acoplamiento magnético entre los devanados del transformador, siendo crítico el acoplamiento entre el devanado primario y el auxiliar. Por lo tanto, el diseño magnético es decisivo en el buen funcionamiento del convertidor y es necesario considerar el uso de tecnologías planares para la construcción de los transformadores e inductores del convertidor. 3.4.1 Consideraciones de diseño para la construcción de transformadores planos El uso de transformadores planos ha crecido en los últimos años debido a los beneficios que esta técnica ofrece en comparación con la técnica de diseño tradicional de diseño magnético, tales como la reducción de la inductancia de dispersión, la reducción de la resistencia de CA y la reducción del tamaño. Sin embargo, como toda tecnología nueva, ésta tiene sus respectivos inconvenientes como lo son el aumento de los efectos capacitivos y el incremento de la temperatura. 45 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo La inductancia de dispersión puede disminuirse mediante la optimización del acoplamiento magnético, lo cual es posible gracias al uso de conductores planos en lugar de circulares, ya que debido a la cercanía y al fácil entrelazado entre los devanados, el acoplamiento mejora considerablemente. Sin embargo, a medida que los conductores están más próximos, los efectos capacitivos se hacen más notorios. Por otra parte, cuando se opera en alta frecuencia tiene que considerarse el efecto piel, en el cual la corriente tiende a circular por la superficie del conductor. Este efecto en alta frecuencia tiene mucho menor impacto en un conductor plano, reduciendo con ello la resistencia de CA. Existen básicamente dos técnicas de diseño para la implementación de transformadores planos, la tecnología PCB [E1]-[E4], y la tecnología Flex-Foil [E5]-[E7]. La primera consiste en formar los devanados con espiras planas de PCB y la segunda consiste en el uso de un sistema de capas dobladas de material flexible. En las figuras 3-6 y 3-7 se observa el diseño de un transformador plano con espiras de PCB con conexiones internas y externas, respectivamente. Las desventajas de esta técnica se asocian principalmente a su costo elevado de fabricación además de que se requieren conexiones internas o externas para formar los devanados, lo cual repercute e un incremento de la resistencia del devanado. Figura 3-6. Transformador plano con espiras de PCB con conexiones internas [E1]. 46 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Figura 3-7. Transformador plano con espiras de PCB con conexiones externas [E2]. Por su parte, en la tecnología Flex-Foil se evitan las conexiones en serie entre los devanados, con lo cual también se evita el correspondiente aumento de la resistencia del devanado como ocurre en la tecnología PCB. Con la tecnología Flex-Foil, el material flexible se dobla hacia a dentro para formar el devanado, como se muestra en las figuras 3-8 a) y b) para un núcleo tipo E y uno tipo RM o POT, respectivamente. a) b) Figura 3-8. Tecnología Flex-Foil para la construcción de transformadores planos. a) Núcleo tipo E, b) Núcleo tipo RM o POT [E6]. 47 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo Los factores principales a tomar en cuenta en la definición del patrón geométrico son: • El factor de relleno de la superficie del material (Sff), definido como la relación entre la superficie ocupada por la capa y la superficie ocupada por el conductor; • El ángulo sin usar (α), definido como la diferencia entre una vuelta completa (360°) y la vuelta parcial contenida en una capa; • El diámetro máximo (Dmax), definido como el diámetro del cilindro que contiene al devanado incluyendo el extremo de los dobleces. Como se observa en la Figura 3-9, el factor de relleno está relacionado con el costo, mientras que el ángulo sin usar determina el área de ventana del núcleo sin utilizar. Por su parte, el diámetro máximo deberá considerarse para la elección del tipo de núcleo, ya sea un núcleo abierto como el tipo EE o un núcleo cerrado como el tipo RM o POT. Figura 3-9. Descripción de los patrones geométricos [E7]. 3.4.2 Diseño del transformador de potencia El transformador se construyó con un núcleo RM10LP usando capas de PCB para los devanados. La razón de vueltas en la salida principal se escogió de 6:1 (Prim:Sec1) y la salida auxiliar se diseñó con una relación de 6:2 (Prim:Sec2). Por su parte, el devanado auxiliar se diseñó con una relación de 6:3 (Prim:Aux). Para reducir las pérdidas por conducción en el transformador y mejorar el acoplamiento magnético, se conectaron varios devanados en paralelo. Las especificaciones de diseño para el transformador se resumen en la Tabla 3-2. 48 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Tabla 3-2. Especificaciones del transformador de potencia. Devanado Nomenclatura No. de vueltas Capas en paralelo Primario Prim 6 5 Secundario 1a Sec1a 1 6 Secundario 1b Sec1b 1 6 Secundario 2a Sec2a 2 3 Secundario 2b Sec2b 2 3 Aux 3 6 Auxiliar La mejor estrategia de devanado (o interleaving) se determinó mediante la herramienta de diseño magnético PEmag [F1]. Con esta herramienta se obtuvo el modelo del transformador basado en el análisis de elementos finitos, el cual se utilizó para realizar la simulación en PSpice del convertidor en conjunto. Se estudiaron cuatro diferentes casos para determinar la mejor estrategia de construcción de los devanados del transformador. En la Figura 3-10 se muestran estos cuatro casos y puede observarse el entrelazado de todos los devanados del transformador. En el caso I, se busca optimizar el acoplamiento entre los devanados primario y auxiliar. Desde el punto de vista del empleo de la técnica SWSDSR, se espera que los voltajes de compuerta de cada RS sean los adecuados. Sin embargo, debido a que no se tiene un acoplamiento óptimo entre el devanado primario y secundario, los MOSFET´s síncronos pueden tener sobretiros de tensión causados por la elevada inductancia de dispersión entre dichos devanados. En la estrategia correspondiente al caso II, la optimización se hace entre los devanados secundario y auxiliar. En este caso el devanado auxiliar queda mal acoplado con el primario, por lo que seguramente la técnica SWSDSR no podrá emplearse adecuadamente. En el caso III, se busca optimizar el acoplamiento entre los devanados primario y secundario pero, al igual que en el caso II, los devanados primario y auxiliar quedan mal acoplados. En el caso IV, se busca optimizar el acoplamiento entre todos los devanados del transformador. Con esta estrategia se busca tanto un buen acoplamiento entre el devanado primario y el auxiliar, así como también un buen acoplamiento entre los devanados primario y secundario. 49 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Caso I: Optimización Primario-Auxiliar H. Visairo Caso II: Optimización Secundario-Auxiliar Aux Prim Prim Prim Aux Sec1a Prim Aux Aux Sec1b Prim Sec1a Aux Aux Prim Sec1b Aux Sec1a Prim Aux Aux Sec1b Sec1a Prim Sec1b Sec2a Sec2a Aux Sec2b Sec2b Sec1a Sec2a Sec1b Aux Sec2a Sec2b Sec2b Sec2a Sec1a Aux Sec1b Sec2b Sec2a Prim Sec2b Prim Caso IV: Optimización Primario-Auxiliar-Secundario Caso III: Optimización Primario-Secundario Sec1a Sec2b Sec1b Sec2a Prim Aux Sec1a Prim Sec1b Aux Prim Sec1b Sec1a Sec1a Sec1b Prim Prim Sec2a Sec2a Sec2b Sec2b Aux Prim Prim Sec2a Aux Sec2b Sec1a Prim Sec1b Sec2a Prim Sec2b Sec2b Aux Sec2a Aux Aux Aux Prim Aux Aux Aux Sec1a Aux Sec1b Figura 3-10. Cuatro diferentes casos para la estrategia de construcción de los devanados del transformador. 50 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada 3.4.3 Resultados de simulación en PSpice Mediante la herramienta de diseño magnético PEmag se obtuvo el modelo del transformador de potencia para cada una de las estrategias de devanado mostradas en la Figura 3-10. Con estos modelos se realizaron distintas simulaciones para verificar el comportamiento del convertidor. Mediante los resultados obtenidos en estas simulaciones puede determinarse claramente cuál es la estrategia de devanado óptima para este diseño. En la Figura 3-11 se muestran las formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s correspondientes a la salida principal, para las cuatro estrategias de devanado. En estas figuras puede observarse que en las formas de onda para los casos II y III, se hace notorio el mal acoplamiento entre el devanado primario y el auxiliar. Por lo tanto, estas dos estrategias para construir el transformador quedan descartadas. Por otra parte, las estrategias de los casos I y IV parecen ser las más adecuadas, de los cuales el que presenta los mejores resultados es el caso IV, correspondiente al diseño en el que se busca optimizar el acoplamiento entre todos los devanados, tal como se observa en la Figura 3-10. En los resultados de simulación tanto para el caso I como para el IV se observa que el voltaje de compuerta es negativo durante el tiempo de apagado del interruptor, siendo más negativo en el caso IV, con lo cual se asegura el apagado del interruptor en los momentos adecuados. Sin embargo, en el caso I se puede observar un mayor sobretiro de tensión en la forma de onda drenaje-fuente que la que se observa en el caso IV. Esto ocurre debido a que en el caso I la inductancia de dispersión es mayor que en el caso IV, debido al acoplamiento no óptimo entre el devanado primario y el secundario. De igual manera, en las figuras 3-12 y 3-13 se muestran las formas de onda de compuerta, tanto de la salida principal como de la salida auxiliar, para el caso I y el caso IV, respectivamente. Como puede observarse en estas figuras, todos los RS´s son manejados adecuadamente por el único devanado auxiliar derivado del transformador de potencia. 51 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo Caso I: Optimización Primario-Auxiliar Caso II: Optimización Secundario-Auxiliar Caso III: Optimización Primario-Secundario Caso IV: Optimización Primario-Auxiliar-Secundario Figura 3-11. Resultados de simulación del voltaje de compuerta y del voltaje drenaje-fuente en un rectificador síncrono de la salida principal, para cuatro diferentes estrategias de devanado. 52 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Salida principal Salida Auxiliar Figura 3-12. Voltajes de compuerta en el convertidor empleando la estrategia de devanado del caso I. Salida principal Salida Auxiliar Figura 3-13. Voltajes de compuerta en el convertidor empleando la estrategia de devanado del caso IV. 53 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo 3.4.4 Caracterización experimental del transformador de potencia En la Tabla 3-3 se resumen los valores experimentales de la inductancia magnetizante y de la resistencia en CD de todos los devanados del transformador de potencia, construido con la estrategia de devanado del caso IV de la Figura 3-10 y cuya fotografía se muestra en la Figura 3-14. Tabla 3-3. Resultados experimentales de la inductancia magnetizante y resistencia en CD de todos los devanados del transformador de potencia. Experimentales Nomenclatura L (uH) RCD (mΩ) Primario Prim 210 19 Secundario 1a Sec1a 5.91 4.9 Secundario 1b Sec1b 5.92 4.8 Secundario 2a Sec2a 23.2 8.1 Secundario 2b Sec2b 23.3 8.2 Aux 48.4 7.6 Devanado Auxiliar Figura 3-14. Fotografía del transformador de potencia del convertidor multisalidas. Para tener un indicio del acoplamiento magnético entre los diferentes devanados del transformador, se realizaron pruebas de cortocircuito entre todos los devanados, tanto por simulación como experimentalmente. La inductancia de cortocircuito es un buen parámetro para conocer el acoplamiento entre los devanados; ya que a menor inductancia de dispersión, mejor es el acoplamiento. Un ejemplo de estas pruebas se muestra en la Figura 3-15, en la cual se observan los resultados simulados y medidos experimentalmente, excitando desde el devanado auxiliar con el devanado primario en cortocircuito. Asimismo, en la Tabla 3-4 se 54 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada muestran los resultados simulados y medidos experimentalmente entre los diferentes pares de devanados, tomados a 150 kHz con un Analizador de Impedancia/Ganancia-Fase HP4194A. Inductancia de dispersión (nH) 30 25 20 15 10 Medida 5 Modelada 0 1.0E+04 1.0E+05 1.0E+06 Frecuencia (Hz) Figura 3-15. Inductancia medida y simulada vista desde el devanado auxiliar con el devanado primario en cortocircuito. Tabla 3-4. Resultados simulados y experimentales de las pruebas de cortocircuito del transformador de potencia (150 kHz). Simulados Experimentales L (nH) R (mΩ) L (nH) R (mΩ) Aux - Prim en cortocircuito 6.5 5.1 7.9 6.8 Aux - Sec1a en cortocircuito 20 6.2 69 23 Aux - Sec1b en cortocircuito 23 6.2 80 28 Aux - Sec2a en cortocircuito 17 6.2 26 14 Aux - Sec2b en cortocircuito 20 6.2 30 22 Prim - Sec1a en cortocircuito 73 27 276 102 Prim - Sec1b en cortocircuito 80 29 326 115 Prim - Sec2a en cortocircuito 83 28 108 56 Prim - Sec2b en cortocircuito 92 29 118 60 Sec1a - Prim en cortocircuito 2.0 0.7 3.1 1.0 Sec1b - Prim en cortocircuito 2.2 0.8 4.6 1.2 Sec2a - Prim en cortocircuito 9.2 3.1 5.1 3.7 Sec2b - Prim en cortocircuito 10 3.2 6.5 4.1 Prueba de cortocircuito 55 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo Cuando se hace la comparación de los resultados simulados y medidos experimentalmente, es importante tomar en cuenta que las mediciones pueden verse afectadas por el valor de las conexiones externas del transformador y por tanto, puede existir un error apreciable en dicha comparación. Además, también debe considerarse que las mediciones se ven fuertemente afectadas debido al efecto que tiene la relación de vueltas al cuadrado sobre las inductancias parásitas del cortocircuito. Por ejemplo, observando los resultados de la Tabla 3-4 se puede ver que donde hay mayor discrepancia es en las pruebas hechas con el devanado Sec1 en cortocircuito. Si asumimos una inductancia parásita de 4 nH por soldaduras en el cortocircuito del devanado Sec1, esta inductancia se ve como un valor de 4⋅62=144 nH desde el primario y como 4⋅22=16 nH desde el auxiliar, debido a la relación de transformación de 6:1 y de 6:3, respectivamente. Este efecto es mucho más atenuado con el devanado Sec2 ya que la relación de vueltas es menor en comparación con el devanado Sec1. Por tanto, los devanados con menor número de vueltas son más sensibles a este efecto. 3.5 Regulación cruzada Por otra parte, para asegurar una adecuada regulación cruzada en la salida auxiliar, los inductores de salida están acoplados en un mismo núcleo magnético RM10 de bajo perfil usando espiras de PCB para los devanados y evitando la saturación del núcleo debido a la densidad de flujo máxima manejada por el transformador. En la Tabla 3-5 se muestran los requerimientos de dichos inductores de salida. Al igual que en el caso anterior, se hicieron mediciones de la inductancia magnetizante y pruebas de cortocircuito y los resultados experimentales se muestran en las tablas 3-6 y 3-7, respectivamente, tomados a una frecuencia de 300 kHz (el doble de la frecuencia de conmutación). Tabla 3-5. Especificaciones de los inductores de salida. Devanado Nomenclatura Vueltas Capas en paralelo Inductor de salida 1 Lo1 2 7 Inductor de salida 2 Lo2 3 8 56 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Tabla 3-6. Inductancia magnetizante y resistencia en CD de los inductores de salida. Experimentales Nomenclatura L (uH) RCD (mΩ) Inductor de salida 1 Lo1 1.34 5.6 Inductor de salida 2 Lo2 2.95 5.2 Devanado Tabla 3-7. Resultados experimentales de las pruebas de cortocircuito con los inductores de salida acoplados (300 kHz). Experimentales Prueba de cortocircuito L (nH) R (mΩ) Lo1 - Lo2 en cortocircuito 58 15.9 Lo2 - Lo1 en cortocircuito 77 23.5 3.6 Resultados experimentales El convertidor propuesto se validó experimentalmente con el prototipo de laboratorio mostrado en la Figura 3-16, el cual se diseñó con las especificaciones dadas en la Tabla 3-1. a) b) Figura 3-16. Prototipo de laboratorio del convertidor Medio Puente multisalidas con rectificación síncrona autoexcitada. a) Vista superior. b) Vista inferior. 57 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo En el prototipo desarrollado se emplearon MOSFET´s Si4410DY como RS´s ya que estos dispositivos tienen una resistencia de encendido baja, así como una capacitancia de entrada baja. En la salida principal se conectaron dos MOSFET´s síncronos en cada rama y en la salida auxiliar sólo un MOSFET para cada rama. En cuanto al lado del primario, se utilizaron MOSFET´s Si4480DY. Todos los RS´s fueron manejados apropiadamente mediante las formas de onda del voltaje de compuerta derivadas del único devanado auxiliar. El esquema SWSDSR funciona adecuadamente debido al alto factor de acoplamiento entre los devanados del transformador. No obstante, para evitar algún posible desbalance en las formas de onda de compuerta de los RS´s, se conectaron resistencias de ecualización de 1.5 kΩ entre la compuerta y la fuente de los RS´s. El convertidor se evaluó en todo el rango del voltaje de entrada, desde 36 V hasta 72 V. Las formas de onda del voltaje de compuerta de los RS´s se obtuvieron con tensión de entrada mínima de 36 V (Figura 3-17), nominal de 48 V (Figura 3-18) y máxima de 72 V (Figura 3-19). Como puede observarse en estas figuras, gracias al diodo conectado entre la compuerta y la fuente de los RS´s, en todos los casos el voltaje de compuerta se sujeta a aproximadamente -0.6 V cuando el RS tiene que estar apagado. Por otra parte, gracias al alto factor de acoplamiento entre los devanados primario y secundario, prácticamente no existen sobretiros de tensión en las formas de onda drenaje-fuente de los RS´s. Como ejemplo, en la Figura 3-20 se muestran los esfuerzos de voltaje de uno de los RS´s de la salida principal. VGS_SR1(A,B) VGS_SR2(A,B) Figura 3-17. Formas de onda del voltaje de compuerta obtenidas del devanado auxiliar con Vin=36 V, (Ch1, Ch2: 5 V/div). 58 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada VGS_SR1(A,B) VGS_SR2(A,B) Figura 3-18. Formas de onda del voltaje de compuerta obtenidas del devanado auxiliar con Vin=48 V, (Ch1, Ch2: 5 V/div). VGS_SR1(A,B) VGS_SR2(A,B) Figura 3-19. Formas de onda del voltaje de compuerta obtenidas del devanado auxiliar con Vin=72 V, (Ch1, Ch2: 10 V/div). VGS_SR1(A,B) VDS_SR1A Figura 3-20. Formas de onda del voltaje de compuerta y voltaje drenaje-fuente de un RS de la salida principal. (Ch1, Ch2: 5 V/div). 59 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo En términos de eficiencia, el convertidor se probó primeramente conectando sólo la salida principal, con la salida auxiliar desconectada, evitando con ello la inductancia parásita del Layout y la capacitancia parásita de los RS´s de la salida auxiliar. La Figura 3-21 muestra el comportamiento de la eficiencia obtenida bajo estas condiciones, en la cual se observa una eficiencia máxima del 90.5 % a una potencia de salida de 5 W con un voltaje de entrada de 36 V. La eficiencia alcanzada a potencia de salida máxima con tensión de entrada nominal fue del 87 %. En la Figura 3-22 se muestra la eficiencia global del convertidor, considerando tanto la salida principal como la auxiliar. Puede observarse una eficiencia máxima del 87 % a una potencia de salida de 18 W con un voltaje de entrada de 36 V. La potencia de salida total se forma con aproximadamente 16.2 W a través de la salida principal y con 10.8 W a través de la salida auxiliar. La eficiencia global del convertidor alcanzada a una potencia de salida máxima con tensión de entrada nominal fue del 84.7 %. La Figura 3-23 muestra la respuesta transitoria del convertidor ante un escalón de corriente positivo en la salida principal del 10 % (1 A) al 70 % (7 A) y viceversa. Como puede observarse en la figura, el voltaje de salida principal muestra una respuesta transitoria simétrica; tanto en el escalón positivo como en el negativo se observa una desviación de voltaje de 65 mV. También se observa que el voltaje de salida auxiliar es de alrededor de 3.3 V y durante el transitorio sufre una desviación de voltaje de 200 mV. Vin=36V Vin=48V Vin=72V 95 85 Eficiencia (%) 75 65 55 45 35 25 0 2 4 6 8 10 12 14 16 Potencia de salida principal (W) Figura 3-21. Comportamiento de la eficiencia de la etapa de potencia en todo el rango de tensión de entrada, considerando sólo la salida principal. 60 H. Visairo Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada Vin=36V Vin=48V Vin=72V 95 85 Eficiencia (%) 75 65 55 45 35 25 0 5 10 15 20 25 30 Potencia de salida total (W) Figura 3-22. Comportamiento de la eficiencia global de la etapa de potencia en todo el rango de tensión de entrada, considerando tanto la salida principal como la salida auxiliar. ∆Vo1 Io1 Vo2 Io2 Figura 3-23. Respuesta transitoria del voltaje de salida principal ante un escalón de carga positivo del 10 % al 70 %, y viceversa (Ch1: 100 mV/div; Ch2: 5 A/div; Ch3: 2 V/div; Ch4: 2 A/div). De igual forma, la Figura 3-24 muestra la respuesta transitoria ante un escalón de corriente positivo en la salida auxiliar del 10 % (0.3 A) al 70 % (2.1 A) y viceversa. Como puede observarse en esta figura, el voltaje de salida auxiliar sufre una desviación de voltaje inferior a 200 mV y el voltaje de salida principal prácticamente no se ve afectado por el transitorio, con lo cual se comprueba una buena regulación cruzada. 61 Capítulo 3. Convertidor Medio Puente Multisalidas con Rectificación Síncrona Autoexcitada H. Visairo ∆Vo1 Io1 ∆Vo2 Io2 Figura 3-24. Respuesta transitoria del voltaje de salida auxiliar ante un escalón de carga positivo del 10 % al 70 %, y viceversa (Ch1: 100 mV/div; Ch2: 5 A/div; Ch3: 500 mV/div; Ch4: 2 A/div). 3.7 Conclusión Mediante el convertidor propuesto se comprobó que es posible emplear rectificación síncrona autoexcitada en la topología Medio Puente simétrico con múltiples salidas. Se verificó que mediante la técnica SWSDSR es posible manejar con un solo devanado auxiliar los RS´s tanto de una salida principal como de una auxiliar. El desempeño de la técnica SWSDSR depende fuertemente de los elementos parásitos del convertidor, tales como la inductancia de dispersión ente los devanados del transformador y las inductancias parásitas del Layout. Por tanto, para asegurar un adecuado funcionamiento es necesario optimizar el acoplamiento entre todos los devanados del transformador. El acoplamiento magnético no sólo es importante en el transformador de potencia sino también en los inductores de salida, ya que para mejorar la regulación cruzada es conveniente acoplar el inductor de la salida principal con el de las salidas auxiliares en un solo núcleo magnético. Un punto importante en el diseño del convertidor propuesto es considerar el incremento de las capacitancias parásitas cuando los RS´s de una salida auxiliar se conectan al devanado auxiliar. Por tanto, el número de salidas auxiliares manejadas con un solo devanado auxiliar está determinado por los elementos parásitos en el convertidor. 62 Capítulo 4 VRM Multifase con Rectificación Síncrona Autoexcitada 4.1 Introducción Una de las tendencias dadas en VRM´s ha sido el incremento de la tensión de entrada de 5 V a 12 V; y por tal razón, los sistemas de alimentación distribuidos con una tensión de entrada alta de 48 V representan una mejor opción para aplicaciones de baja tensión y alta corriente. A diferencia de un sistema de alimentación centralizado con un bus tan bajo de 5 V, un sistema distribuido con tensión de entrada de 48 V es más fácil de optimizar ya que los transitorios en la carga tienen menor efecto en el bus de entrada, permitiendo con ello una disminución sustancial del tamaño del filtro de entrada. La tendencia en la reducción de los voltajes de alimentación de los microprocesadores así como el incremento de la tensión de entrada de su fuente de alimentación, han impuesto nuevos retos en el diseño de VRM´s ya que la topología tradicional basada en el convertidor Buck síncrono multifase ha dejado de ser la mejor alternativa. Por tanto, es preferible el uso de topologías aisladas que permitan la conversión desde niveles de 48 V hasta niveles de 1.5 V o menores. Gracias al uso de un transformador reductor, el ciclo de trabajo del VRM puede optimizarse mediante una adecuada selección de la relación de transformación para mejorar la respuesta dinámica, la eficiencia y el efecto de la cancelación del rizo de salida. 4.2 Convertidor propuesto La topología Medio Puente es muy adecuada para aplicaciones de baja tensión y alta corriente con un amplio rango de voltaje de entrada. Sin embargo, cuando esta topología se emplea en un VRM multifase, usualmente se utiliza rectificación síncrona con excitación 63 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo externa para manejar la compuerta de los RS´s debido a que los devanados secundarios del transformador presentan tiempos muertos y el esquema de rectificación síncrona autoexcitada convencional es incapaz de mantener encendidos a los RS´s durante estos tiempos. En este capítulo se estudia el esquema de rectificación síncrona autoexcitada con un solo devanado (SWSDSR), descrito detalladamente en el apartado 1.3.3 y evaluado experimentalmente en el capítulo anterior, para su aplicación en VRM´s multifase, con lo cual se soluciona el problema de la conducción de los diodos parásitos durante los tiempos muertos. En la Figura 4-1 se muestra el circuito del VRM propuesto, basado en el convertidor Medio Puente simétrico con rectificación síncrona autoexcitada empleando el esquema SWSDSR. + Vin/2 Vin - C2 D2a S2a + Va + Vin/2 - Prima C1 S1a D2b S2b S2n SR2a Dc2a Auxa Primn Primb La + VLa - D1b S1b DSR2a Sec1a Vn Vb D1a D2n D1n Sec2a S1n Co Dc1a SR1a + Vo - DSR1a DSR2b Sec1b SR2b Dc2b Auxb Lb + VLb - Sec2b Dc1b SR1b DSR1b DSR2n Sec1n SR2n Dc2n Auxn Ln + VLn - Sec2n Dc1n SR1n DSR1n Figura 4-1. VRM Multifase basado en el convertidor Medio Puente simétrico con rectificación síncrona autoexcitada empleando SWSDSR. 64 Io H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Mediante el empleo de la técnica SWSDSR, el control en el lado secundario se simplifica grandemente ya que no es necesario el uso de un control externo para excitar la compuerta de los RS´s. La gran ventaja de la estructura propuesta radica en la simplicidad del esquema de control para el manejo de los RS´s, ya que éstos son controlados con las señales de compuerta obtenidas de un solo devanado auxiliar derivado de cada uno de los transformadores de potencia correspondientes a cada fase. Respecto al control del lado primario, cada fase se diseña con formas de onda de voltaje de compuerta desfasadas 180° para S1 y S2. Por su parte, el corrimiento de fase entre todas las fases se determina dividiendo 180° entre el número de fases. La Figura 4-2 muestra las formas de onda típicas del VRM propuesto, para un diseño específico de dos fases. Io Va Io T Escalón de carga dT Va VGSR1a VAuxa VAuxa/2 dT VGSR2a VAuxa VAuxa/2 Vb dT T Vb T ILa ILa/ t ILb ILb/ t dT VGSR1b VAuxb VAuxb/2 VGSR2b VAuxb VAuxb/2 ILa+ILb ILa I/ t ILb ILa+ILb a) b) Figura 4-2. Formas de onda típicas del VRM propuesto, para un diseño específico de dos fases. a) Formas de onda del voltaje de compuerta de los RS´s y el efecto de la cancelación de los rizos de corriente. b) Respuesta transitoria ante un escalón de carga positivo. En la Figura 4-2 a) pueden observarse las formas de onda del voltaje en los devanados primarios y las formas de onda del voltaje de compuerta de los RS´s así como la cancelación 65 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo de los rizos de corriente de los inductores de salida. Gracias al efecto de esta cancelación, es posible usar inductores de salida muy pequeños para mejorar la respuesta dinámica. No obstante, deberá considerarse la consecuente disminución de la eficiencia debido al incremento del rizo de corriente en cada fase. Asimismo, en la Figura 4-2 b) se observa la respuesta transitoria de la corriente en los inductores de salida cuando ocurre un escalón de carga positivo. Cuando la carga demanda un incremento de corriente, el ciclo de trabajo en cada fase es saturado al 100 % lo que permite una rápida respuesta dinámica ya que como se observa en la figura, la corriente en cada inductor de salida se suma a la entrada del capacitor de salida. 4.3 Diseño del convertidor El funcionamiento del VRM propuesto se verificó mediante el diseño de un prototipo de laboratorio de 90 W, con un voltaje de salida de 1.5 V y corriente de salida de 60 A. El convertidor se diseñó con las especificaciones de diseño dadas en la Tabla 4-1. Tabla 4-1. Especificaciones de diseño para el VRM multifase con SWSDSR. Rango del voltaje de entrada (Vin) 36~72 V Voltaje de salida (Vo) 1.5 V Corriente de salida (Io) 60 A Potencia de salida (Po) 90 W Frecuencia de conmutación por fase (fs) Número de fases (n) 150 kHz 4 Dependiendo de los requerimientos de respuesta dinámica, el esquema propuesto puede diseñarse para n fases. En este diseño se propone el empleo de 4 fases, manejando cada una de ellas una corriente de 15 A. Uno de los aspectos más importantes en el diseño del VRM es la respuesta transitoria. Para lograr una respuesta simétrica ante escalones de carga, es necesario que el voltaje en los inductores de salida sea el mismo tanto para un escalón de carga positivo (step-up) como para uno negativo (step-down). Es decir, el voltaje en el devanado secundario del transformador 66 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada debe ser igual a dos veces el voltaje de salida, como se aprecia en las ecuaciones (4-1) y (4-2), lo cual puede conseguirse escogiendo una relación de transformación adecuada. V − Vo di Lo = sec dt Lo Step −up (4-1) − Vo di Lo = dt Lo Step −down (4-2) Dado que el voltaje en el devanado primario es la mitad del voltaje de entrada, una relación de transformación N=8 permitiría conseguir un voltaje de 3 V en el devanado secundario del transformador, como se aprecia en la ecuación (4-3). N= V prim Vsec = Vin 2 ⋅ Vsec (4-3) Considerando una pequeña caída de tensión a través de los RS´s, con una relación de vueltas igual a 8 se obtendría un voltaje a través del inductor de salida menor a los 3 V requeridos. Por tanto, en este diseño se propone el uso de una relación de transformación de N=6. Las ecuaciones correspondientes para el cálculo del ciclo de trabajo y del inductor de salida del convertidor Medio Puente son las mismas que se dedujeron en el Capítulo 3 y que se encuentran desglosadas en el Apéndice A. Mediante la ecuación (4-4) puede determinarse un ciclo de trabajo del 18.8 % para una relación de transformación de 6:1 (Prim:Sec). D= Vo ⋅N Vin (4-4) Los inductores de salida se diseñan considerando un rizo de corriente (∆IL) igual al 45 % del valor de la corriente de salida en cada fase. Dado que en cada fase circula una corriente de 15 A, el rizo de corriente en cada inductor corresponde a 6.75 A. 67 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Mediante la ecuación (4-5) se determinó un valor de inductancia de 462 nH para cada uno de los inductores de salida del VRM. L= Vo ⋅ ( 1 − 2 ⋅ D) 2 ⋅ ∆I L ⋅ f s (4-5) Las ecuaciones correspondientes a las razones de cambio de la corriente en los inductores de salida ante un escalón de carga positivo y uno negativo, ecuaciones (4-6) y (4-7), también son muy similares a las que se dedujeron en el Capítulo 3, excepto que en este caso, se considera un rizo de corriente equivalente a través de los inductores de salida igual a n veces el rizo de corriente en cada fase (∆ILeq=27 A). ∆I Leq ⋅ f s ∆I = ∆t D Step −up (4-6) 2 ⋅ ∆I Leq ⋅ f s ∆I = ∆t 1− 2⋅ D Step − down (4-7) En la Figura 4-3 se muestra la gráfica del comportamiento de las ecuaciones (4-6) y (4-7) en función del ciclo de trabajo y como puede observarse, un ciclo de trabajo cercano al 25 % proporciona una misma dinámica tanto para un escalón de corriente positivo como para uno negativo. Razón de cambio de la corriente en los inductores de salida (A/us) 100 80 60 40 20 0 Escalón Negativo 0 0.1 Escalón Positivo 0.2 0.3 0.4 0.5 Ciclo de trabajo (D) Figura 4-3. Razones de cambio de la corriente en los inductores de salida en función de D. 68 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada 4.3.1 Diseño de los transformadores de potencia Una consideración importante en la implementación de la técnica SWSDSR es la relación de vueltas del devanado auxiliar, dada por la ecuación (4-8). Esta deberá escogerse adecuadamente para que en todo el rango de la tensión de entrada (36~72 V) se pueda obtener un voltaje de compuerta con un nivel lo suficientemente alto para asegurar el encendido de los RS´s pero lo suficientemente bajo para evitar sobrepasar su voltaje de compuerta máximo. N aux = V prim (4-8) Vaux En la Tabla 4-2 se muestran los voltajes de compuerta para distintas relaciones de transformación y distinta tensión de entrada obtenidos mediante la ecuación (4-8). Escogiendo una relación de transformación de Naux=2 (6:3, Prim:Aux) para el devanado auxiliar, se obtiene un voltaje máximo en la compuerta de 9 V, 12 V y 18 V para una tensión de entrada de 36 V, 48 V y 72 V, respectivamente. Tabla 4-2. Voltaje en el devanado auxiliar para distintas relaciones de transformación y distinta tensión de entrada. Vaux Naux Vin=36 V Vin=48 V Vin=72 V 2 9 12 18 3 6 8 12 6 3 4 6 Como ya se ha señalado, el desempeño de la técnica SWSDSR depende en gran medida del acoplamiento magnético entre los devanados del transformador de potencia (Prim, Sec y Aux). Para lograr un alto factor de acoplamiento, los transformadores se construyeron con núcleos planos RM10LP usando tecnología Flex-Foil. Los transformadores se construyeron conectando varios devanados en paralelo con la finalidad de disminuir las pérdidas por conducción así como para optimizar la distribución de 69 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo los devanados dentro del núcleo. Las especificaciones de diseño para cada transformador se resumen en la Tabla 4-3. Tabla 4-3. Especificaciones de los transformadores de potencia del VRM con SWSDSR. Devanado Nomenclatura No. de vueltas Capas en paralelo Primario Prim 6 2 Secundario 1 Sec1 1 6 Secundario 2 Sec2 1 6 Auxiliar Aux 3 3 Al igual que en la topología anterior, para determinar la mejor estrategia de devanado se empleó la herramienta de diseño magnético PEmag [F1], mediante la cual se obtuvieron modelos de diferentes transformadores de potencia para su simulación en PSpice. En la Figura 4-4 se muestra la estrategia de devanado empleada para optimizar el acoplamiento magnético entre todos los devanados, así como la fotografía de uno de los transformadores diseñados con tecnología Flex-Foil. Sec2 Aux Prim Aux Prim Aux Prim Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Aux Sec1 Aux Sec2 Aux Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Prim Aux Prim Aux Prim Aux Sec1 a) b) Figura 4-4. Diseño de los transformadores de potencia. a) Estrategia de construcción de los devanados. b) Fotografía de uno de los transformadores. 70 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada En la Tabla 4-4 se muestran los valores de las inductancias magnetizantes y las resistencias en CD de todos los devanados de los transformadores de potencia de dos fases, a y d, obtenidos experimentalmente con un medidor de impedancias LCR HP4384A. Los resultados correspondientes a las fases b y c se encuentran dentro del rango de los valores mostrados en la tabla. Como se observa en los resultados de la Tabla 4-4, la diferencia entre el valor de la inductancia magnetizante de un devanado de dos transformadores de potencia diferentes está por debajo del 10 %. Esta diferencia se debe a la tolerancia del factor de inductancia (AL) de +30/-20 % dado por el fabricante de los núcleos magnéticos (RM10LP, N87). Cabe señalar que debido a la precisión del medidor de impedancias, éste no puede medir valores muy bajos tanto de inductancia como de resistencia y por tanto, algunas mediciones se realizaron a las frecuencias indicadas en la parte inferior de la Tabla 4-4. Asimismo, la Tabla 4-5 muestra los resultados, tomados a una frecuencia de 150 kHz, de las pruebas de cortocircuito realizadas entre diferentes pares de devanados. Estos resultados permiten tener una idea del grado de acoplamiento entre los devanados del transformador, ya que el acoplamiento es tanto mejor cuanto más baja es la inductancia de dispersión. Fase d Fase a Tabla 4-4. Inductancia magnetizante y resistencia en CD de todos los devanados de los transformadores de potencia del VRM con SWSDSR. Devanado Nomenclatura L (uH) RCD (mΩ) Primario a Prima 178.5 4.65 Secundario 1a Sec1a 4.75 1.6 ** Secundario 2a Sec2a 4.75 1.59 ** Auxiliar a Auxa 44.3 0.1 * Primario d Primd 163 4.3 Secundario 1d Sec1d 4.33 1.05 ** Secundario 2d Sec2d 4.45 1.0 ** Auxiliar d Auxd 40.35 0.15 * Nota: Mediciones hechas a: * 600 Hz, ** 40 kHz 71 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Tabla 4-5. Resultados experimentales de las pruebas de cortocircuito entre distintos pares de devanados de un transformador de potencia (150 kHz). L (nH) R (mΩ) Prim - Sec1 y Sec2 en cortocircuito 52 40.7 Prim - Sec1 en cortocircuito 239 189 Prim - Aux en cortocircuito 26 * 24.2 Aux - Sec1 y Sec2 en cortocircuito 6 ** 10.8 Aux - Sec1 en cortocircuito 163 83 Sec2 - Sec1 en cortocircuito 27 *** 3.1 Prueba de cortocircuito Nota: Mediciones hechas a: * 800 Hz, ** 600 Hz, *** 1 kHz 4.3.2 Influencia del ciclo de trabajo sobre la cancelación de los rizos de corriente Uno de los principales beneficios de una estructura multifase es el efecto de la cancelación de los rizos de corriente de los inductores de salida, lo cual permite una disminución de la capacitancia de salida requerida por el convertidor. La cancelación de los rizos de corriente permite mejorar la respuesta dinámica del convertidor mediante el uso de inductores de salida muy pequeños que permitan una transferencia de energía lo suficientemente rápida desde la entrada hasta la salida. No obstante, debe considerarse el correspondiente compromiso entre la respuesta dinámica y la eficiencia del convertidor, ya que a menor inductancia se tiene un mayor rizo de corriente en cada fase, lo cual afecta directamente las pérdidas en condiciones de estado estable. En convertidores multifase, el factor de cancelación (Fc) de los rizos de corriente puede definirse como la relación de la magnitud del rizo de la corriente de salida total y la magnitud del rizo de la corriente en el inductor de salida de cada fase. El factor de cancelación puede calcularse considerando el número de fases donde la corriente del inductor está incrementando y el número de fases donde la corriente del inductor está disminuyendo, para un ciclo de trabajo y un número de fases dado. 72 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada El factor de cancelación para un convertidor Medio Puente es muy similar al de un convertidor Buck multifase ([C29], [C30]), a diferencia que en el convertidor Medio Puente el ciclo de trabajo máximo es del 50 %. Asumiendo que el convertidor opera en modo de conducción continuo, el factor de cancelación está dado por las ecuaciones (4-9) y (4-10). Fc = ( ) Def ⋅ 1 − Def ∆I o = ∆I Fase 2 ⋅ D ⋅ (1 − 2 ⋅ D ) ⋅ n (4-9) Def = 2 ⋅ n ⋅ D − int (2 ⋅ n ⋅ D ) (4-10) Donde Def es el ciclo de trabajo efectivo, n es el número de fases e int(2⋅n⋅D) es la parte entera de 2⋅n⋅D. En la Figura 4-5 se muestra la gráfica del factor de cancelación en función del ciclo de trabajo. Como puede observarse, el rizo de la corriente de salida puede llegar a ser cero para ciertos valores del ciclo de trabajo. Esto significa que si el VRM trabaja con un ciclo de trabajo adecuado, la inductancia de salida en cada fase puede ser tan pequeña como se desee para satisfacer los requerimientos de respuesta dinámica. Factor de cancelación del rizo de corriente 1 2 Fases 0.9 3 Fases 0.8 4 Fases 0.7 5 Fases 0.6 0.5 0.4 0.3 0.2 0.1 0 0 0.1 0.2 0.3 0.4 0.5 Ciclo de trabajo (D) Figura 4-5. Factor de cancelación del rizo de corriente para un convertidor Medio Puente multifase. 73 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo 4.3.3 Cálculo del capacitor de salida El valor del capacitor de salida puede estimarse considerando la energía que éste debe proveer a la carga durante un transitorio, la cual está representada por el área sombreada de la Figura 4-6. Como se observa en la figura, la carga del capacitor está dividida en dos partes: una parte es la energía provista durante un tiempo de retardo (td) causado por el tiempo que le lleva al control responder ante el transitorio, el retardo de los impulsores, el retardo en el encendido y apagado de los MOSFET´s, etc.; la otra parte es la energía provista durante el tiempo de subida de la corriente en los inductores de salida (tr). El tiempo de subida de la corriente de salida puede ignorarse debido a que su razón de cambio es mucho mayor que la razón de cambio de la corriente en los inductores de salida. Io: ∆ Io / ∆ t ∆ Io IL: ∆ ILo / ∆ t td tr t Figura 4-6. Energía provista por el capacitor de salida durante un transitorio. Considerando la energía provista por el capacitor de salida y una caída de voltaje (∆Vo) durante el transitorio, el valor mínimo de la capacitancia puede estimarse mediante la ecuación (4-11). Co = ∆I o 1 ⋅ (t d + ⋅ t r ) ∆Vo 2 (4-11) Como se observa en la ecuación (4-12), el tiempo de subida (tr) depende de la razón de cambio (slew rate) de la corriente en los inductores de salida. Dicha razón de cambio, SR(ILo), puede calcularse mediante las ecuaciones (4-13) y (4-14) para un escalón de carga positivo y negativo, respectivamente. Cuando ocurre un escalón de corriente positivo, el ciclo de trabajo es saturado al 100 % y el voltaje a través del inductor de salida corresponde a la diferencia del 74 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada voltaje en el secundario del transformador y el voltaje de salida. Durante un escalón de corriente negativo, el ciclo de trabajo es igual a cero y el voltaje en el inductor de salida es sólo el voltaje de salida. Como puede observarse en la ecuación (4-13), para una determinada relación de transformación, la razón de cambio puede ser la misma en ambos casos pero de no ser iguales tendrá que considerarse la que represente el peor caso. tr = ∆I o SR(ILo ) SR(ILo )Step-up (4-12) Vin − Vo 2 ⋅ N = Lo (4-13) − Vo Lo (4-14) SR(ILo )Step-down = Dado que se trata de una estructura multifase, debe considerarse que el valor de Lo en las ecuaciones (4-13) y (4-14) corresponde al valor del inductor de salida equivalente del VRM, el cual es igual al valor de cada inductor de salida dividido entre el número de fases. Si consideramos un escalón de corriente del 0 al 100 % (∆Io=60 A), una caída de tensión durante el transitorio de ±5 % del voltaje de salida (∆Vo=75 mV) y un tiempo de retardo (td) de alrededor de 4 us, el valor del capacitor de salida requerido, dado por la ecuación (4-11), sería de Co=5 mF. No obstante, es muy importante considerar que el primer sobretiro en el voltaje de salida dependerá de los elementos parásitos del capacitor de salida, tales como la inductancia serie equivalente (ESL) y la resistencia serie equivalente (ESR), así como de la inductancia y resistencia parásitas asociadas al Layout. Como se observa en la Figura 4-7, el primer sobretiro en el voltaje de salida durante la respuesta transitoria está determinado por la ESR del capacitor de salida, como se establece en la ecuación (4-15). ∆Vo = ∆I o ⋅ ESR (4-15) 75 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Io Vo Influencia del convertidor: Filtro de salida (L, C) y control Influencia de los elementos parásitos: ESR, ESL, R y L parásitas del Layout Tiempo de recuperación Figura 4-7. Influencia de los elementos parásitos sobre el transitorio del voltaje de salida de un VRM. Para formar la capacitancia de salida requerida, podrían utilizarse 5 capacitores de 1000 uF conectados en paralelo. Si se emplearan capacitores de tantalio de KEMET Electronics Corporation con una ESR de 10 mΩ, el banco de capacitores tendría una ESR de 2 mΩ, causando un sobretiro de tensión de ±120 mV. Como puede verse en la ecuación (4-15), para un sobretiro de voltaje máximo ∆Vo=75 mV, la ESR del banco de capacitores debe ser menor a 1.25 mΩ, la cual se conseguiría conectando 8 capacitores en paralelo de 1000 uF. Por tanto, es necesario conseguir la capacitancia mínima requerida pero con una ESR lo suficientemente pequeña para evitar un sobretiro mayor en el voltaje de salida. En este diseño se emplea un banco de capacitores de 6 mF, formado por la conexión en paralelo de 6 capacitores de tantalio de 1000 uF, obteniendo una ESR de 1.66 mΩ. Con esta ESR teórica, se espera que ante un escalón de carga de 0 a 60 A y viceversa, se tenga un sobretiro de tensión de alrededor de ±100 mV. Sin embargo, debe considerarse que en un prototipo experimental la ESR se verá incrementada por la resistencia de las soldaduras y del Layout, incrementando con ello dicho sobretiro. 4.4 Distribución de pérdidas en el VRM Para investigar la influencia del ciclo de trabajo, de los rizos de corriente y de la frecuencia de conmutación sobre la eficiencia del convertidor, es importante analizar y cuantificar las pérdidas en los principales elementos del VRM, incluyendo las pérdidas por 76 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada conducción (Pc), por conmutación (Psw) y por excitación de la compuerta de los MOSFET´s (Pexc), tanto en el lado primario como en el lado secundario del convertidor. Por lo tanto, las pérdidas totales en el VRM las podemos expresar como en la ecuación (4-16). Ptotal = Pc + Pexc + Psw (4-16) 4.4.1 Pérdidas por conducción Las pérdidas por conducción se asocian a la disipación de potencia debida a la resistencia de los principales elementos del convertidor. Las pérdidas totales por conducción se distribuyen en pérdidas debidas a la resistencia de encendido de los MOSFET´s del primario (Pc_SPrim) y del secundario (Pc_SSec), a la resistencia del devanado de los inductores de salida (Pc_WLo), a la resistencia de los devanados primario (Pc_WPrim) y secundario (Pc_WSec) de los transformadores de potencia y a la resistencia serie equivalente de los capacitores de salida (Pc_ESRCo), como se expresa en la ecuación (4-17). Pc = Pc _ S Prim + Pc _ S Sec + Pc _ WLo + Pc _ WPrim + Pc _ WSec + Pc _ ESRCo (4-17) Las pérdidas por conducción en un MOSFET se definen como las pérdidas entre las terminales drenaje-fuente del interruptor durante el periodo de encendido. La energía disipada durante el tiempo de conducción puede obtenerse resolviendo la integral de la ecuación (4-18). E c _ MOSFET = ton ∫ RDS(on) ⋅ i D 2 (t) ⋅ dt (4-18) 0 Donde la corriente iD(t) corresponde a la corriente de drenaje en modo continuo, con la forma de onda que se muestra en la Figura 4-8, y cuya expresión matemática corresponde a la ecuación de una recta que pasa por un punto determinado (x1, y1) y de pendiente conocida, dada por la ecuación (4-19). y = m ⋅ x + ( y1 − m ⋅ x1 ) (4-19) 77 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo iD imax (x1, y1) imin 0 t T ton Figura 4-8. Corriente de drenaje en modo continuo. Así, la corriente de drenaje iD(t) en modo continuo puede expresarse como: i D(t) = (I max − I min ) t on ⋅ (t − t on ) + I max (4-20) La energía disipada en el MOSFET durante el tiempo que éste conduce, se obtiene sustituyendo la corriente de drenaje en modo continuo en la ecuación (4-18) y resolviendo la integral correspondiente: E c _ MOSFET = ( ) 1 ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ R DS(on) ⋅ t on 3 (4-21) Por tanto, las pérdidas por conducción en el MOSFET durante el tiempo de encendido están dadas por la ecuación (4-22). Pc _ MOSFET = Ec _ MOSFET ⋅ f s = ( ) 1 ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ RDS(on) ⋅ D 3 (4-22) El cálculo de las pérdidas por conducción en los interruptores del primario S1 y S2, puede llevarse a cabo mediante la ecuación (4-23), en la cual se considera que la corriente en el lado primario (IP) es igual a la corriente de salida de cada fase dividida entre la relación de transformación (N). Pc _ S Prim = ( ) 2⋅n ⋅ I min P 2 + I max P ⋅ I min P + I max P 2 ⋅ RDS(on) ⋅ D 3 78 (4-23) H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Para el caso del lado secundario, el tiempo total de conducción de los RS´s puede dividirse en dos partes: el tiempo de conducción cuando existe voltaje en el transformador y el tiempo de conducción durante los tiempos muertos. Cuando existe voltaje en el transformador, durante el tiempo de encendido de los interruptores del primario, la corriente de salida en cada fase circula a través de un solo RS y las pérdidas por conducción pueden determinarse mediante la ecuación (4-24). Pc _ SSec _ ton = ( ) 2⋅n ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ R DS(on) _ ton ⋅ D 3 (4-24) Durante los tiempos muertos, la corriente de salida circula a través de ambos RS´s y por tanto, la corriente en cada RS corresponde a la mitad de la corriente de salida total de cada fase. Por lo tanto, las pérdidas por conducción durante los tiempos muertos pueden evaluarse mediante la ecuación (4-25). Pc _ SSec _ tdead = 2 2 2 ⋅ n I min + I max ⋅ I min + I max ⋅R ⋅ (0.5 − D) ⋅ DS(on) _ tdead 3 2 (4-25) Es muy importante tomar en cuenta que el valor de la resistencia de encendido de los RS´s no es el mismo para las ecuaciones (4-24) y (4-25), ya que el voltaje de compuerta es distinto en ambos casos. Cuando existe voltaje en el transformador, el voltaje de compuerta de los RS´s es igual al voltaje en el devanado auxiliar. Sin embargo, durante los tiempos muertos el voltaje de compuerta se divide a la mitad en cada RS. Otro aspecto importante al evaluar las pérdidas por conducción en los MOSFET´s es tomar en cuenta que el valor de la resistencia de encendido a considerar depende del número de dispositivos conectados en paralelo. Las pérdidas debidas a la resistencia del devanado de los inductores de salida están dadas por la ecuación (4-26). Pc _ WLo = ( ) n ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ RwLo 3 79 (4-26) Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Asimismo, las pérdidas en el devanado primario de los transformadores, dadas por la ecuación (4-27), se evalúan de la misma manera que las pérdidas en los interruptores del primario, excepto que se considera la resistencia del devanado primario en lugar de la resistencia de encendido de los MOSFET´s. Pc _ WPrim = ( ) 2⋅n ⋅ I min P 2 + I max P ⋅ I min P + I max P 2 ⋅ RwPrim ⋅ D 3 (4-27) Por su parte, las pérdidas en el devanado secundario de los transformadores (Pc_WSec) se evalúan haciendo las mismas consideraciones que al evaluar las pérdidas en los RS´s: durante el tiempo de encendido de los interruptores del primario la corriente de salida en cada fase circula a través de un solo devanado secundario; sin embargo, durante los tiempos muertos la corriente se distribuye en ambos devanados secundarios. Por tanto, las pérdidas en el devanado secundario durante el tiempo de encendido y durante los tiempos muertos pueden evaluarse mediante las ecuaciones (4-28) y (4-29), respectivamente. ( ) Pc _ WSec _ ton = 2⋅n ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ RwSec ⋅ D 3 (4-28) Pc _ WSec _ tdead 2 2 2 ⋅ n I min + I max ⋅ I min + I max ⋅ RwSec ⋅ (0.5 − D) = ⋅ 3 2 (4-29) Por otra parte, las pérdidas por conducción en los capacitores de salida, dadas por la ecuación (4-30), son causadas por la corriente rms sobre la ESR de los capacitores: 2 Pc_ESRCo = 1 I max − I min ⋅ ⋅ ESRCo 3 2 (4-30) 4.4.2 Pérdidas por excitación de la compuerta Las pérdidas debidas a la excitación de la compuerta del MOSFET (Pexc) se definen como las pérdidas generadas durante la carga y la descarga de la capacitancia de compuerta durante el encendido y el apagado del MOSFET, respectivamente. Como se observa en la 80 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada ecuación (4-31), estas pérdidas están en función de la capacitancia de entrada, el voltaje compuerta-fuente y la frecuencia de conmutación. Pexc = Ciss ⋅ VGS 2 ⋅ f s (4-31) En las ecuaciones (4-32) y (4-33) se muestran las pérdidas por excitación de los interruptores del primario y del secundario, respectivamente. Es importante considerar que para el caso de los interruptores del secundario (RS´s), el voltaje de compuerta durante el encendido y el apagado corresponde, en ambos casos, a la mitad del voltaje del devanado auxiliar. Pexc _ S Prim = 2 ⋅ n ⋅ C issPrim ⋅ VGS Prim 2 ⋅ f s (4-32) Pexc _ S Sec = 2 ⋅ n ⋅ CissSec ⋅ VGSSec 2 ⋅ f s (4-33) 4.4.3 Pérdidas por conmutación Por su parte, las pérdidas por conmutación (Psw) ocurren debido a la presencia simultánea del voltaje drenaje-fuente y de la corriente de drenaje durante cada periodo de transición del estado de apagado al estado de encendido del MOSFET, y viceversa. La energía disipada durante la conmutación al estado de encendido y al estado de apagado del MOSFET, puede obtenerse mediante las ecuaciones (4-34) y (4-35), respectivamente. tt(on) E on = ∫ v DS (t) ⋅ i D(t) ⋅ dt (4-34) 0 tt(off) E off = ∫ v DS (t) ⋅ i D(t) ⋅ dt (4-35) 0 Las pérdidas totales por conmutación en el MOSFET están dadas por la siguiente ecuación: 81 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada ( H. Visairo ) Psw = Pt (on) + Pt (off ) = Eon + Eoff ⋅ f s (4-36) Como se observa en la Figura 4-9, las integrales de las ecuaciones (4-34) y (4-35) pueden determinarse mediante el cálculo del área triangular donde vDS(t) e iD(t) se traslapan durante la conmutación del MOSFET. Por tanto, las pérdidas por conmutación pueden determinarse mediante la ecuación (4-37). Donde, como se observa en la figura, IDS(on) e IDS(off) corresponden al valor máximo de la corriente de drenaje en el momento del encendido y del apagado del MOSFET, respectivamente; y tt(on) y tt(off) corresponden al tiempo de transición durante el encendido y el apagado, respectivamente. vDS(t) & iDS(t) VDS(max) vDS(t) iDS(t) IDS(off) IDS(on) VDS(on) t tt(off) tt(on) Figura 4-9. Formas de onda de voltaje y corriente a través de un MOSFET durante la transición. Psw = ( ) V DS( max ) ⋅ I DS(on) ⋅ t t(on) + I DS(off) ⋅ t t(off) ⋅ f s 2 (4-37) Par el caso de los interruptores del primario, el voltaje drenaje-fuente corresponde a la mitad del voltaje de entrada y para el caso de los RS´s, éste corresponde a la suma del voltaje en ambos devanados secundarios. Otra consideración para el caso de los RS´s es que la conmutación ocurre al inicio y al final de los tiempos muertos, durante los cuales ambos RS´s están conduciendo una corriente igual a la mitad de la corriente de salida en cada fase: Psw _ S Prim = ( ) (4-38) ) (4-39) n ⋅ Vin ⋅ I min P ⋅ t t(on)P + I max P ⋅ t t(off)P ⋅ f s 2 ( Psw _ S Sec = n ⋅ VSec ⋅ I max ⋅ t t(on)Sec + I min ⋅ t t(off)Sec ⋅ f s 82 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada 4.5 Análisis en pequeña señal El modelo en pequeña señal del VRM multifase propuesto puede simplificarse al de un convertidor Buck de una sola fase con una inductancia equivalente de 1/n el valor de la inductancia en cada fase y una frecuencia de conmutación equivalente de n veces la frecuencia de conmutación en cada fase, ecuaciones (4-40) y (4-41), respectivamente. Leq = Lo n (4-40) f seq = f s ⋅ n (4-41) Dado que los transformadores de potencia tienen la misma relación de transformación y su proceso de construcción con tecnología Flex-Foil es altamente repetitivo, el voltaje en los devanados secundarios puede considerarse el mismo para todas las fases, Figura 4-10 a). Por tanto, el VRM propuesto puede verse como n convertidores Buck conectados en paralelo y compartiendo la misma fuente de alimentación. Como puede verse en la Figura 4-10 b), el VRM puede considerarse como un convertidor Buck multifase, el cual a su vez puede simplificarse a un convertidor Buck síncrono convencional [C30], como el que se muestra en la Figura 4-10 c). Para diseñar el lazo de compensación, se pueden obtener las funciones de transferencia del convertidor mediante métodos tradicionales, tales como la técnica de variables de estado promediadas [F2] o mediante el empleo del modelo del interruptor PWM [F3]. En la Figura 4-11 a) se muestra el modelo en pequeña señal del interruptor PWM en modo de conducción continuo (MCC) el cual se sustituye en el circuito equivalente de la Figura 4-10 c), identificando las terminales activa (a) pasiva (p) y común (c) como se muestra en la Figura 4-11 b), para su análisis en pequeña señal. La función de transferencia control-salida del convertidor se obtiene poniendo en cortocircuito la fuente de entrada y analizando el circuito resultante mostrado en la Figura 4-11 c). 83 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo La Vseca= Vin/(2N) La Co + Vo - Vsec= Vin/(2N) Co Lb Lb Ln Ln + Vo - Vsecb= Vin/(2N) Vsecn= Vin/(2N) a) b) Leq RL Rc Vsec= Vin/(2N) + Vo - Ro Co c) Figura 4-10. Convertidor Medio Puente multifase simplificado a un convertidor Buck de una sola fase para su análisis en pequeña señal. a ia Vap ^ d D Ic ^ d ic 1 Vap ^ d D a c D Ic ^ d Vin/(2N) ^p V Leq c 1:D RL Rc ^s V Ro Co p p a) b) a Ic ^ d Vap ^ d D ^p V Leq c 1:D RL Rc ^s V Co Ro + ^o V - p c) Figura 4-11. Modelo en pequeña señal del VRM propuesto. a) Modelo del interruptor PWM en MCC. b) Circuito equivalente del VRM para su análisis en pequeña señal. c) Circuito equivalente para la obtención de la función de transferencia control-salida. 84 + ^o V - H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Así, el voltaje en el devanado secundario puede expresarse como: ∧ ∧ V s = D ⋅V p = D⋅ Vap D ∧ ∧ (4-42) ⋅ d = Vap ⋅ d Por tanto, el voltaje de salida puede expresarse mediante la ecuación (4-43): ∧ Vo = ∧ Z c // Ro ⋅ Vap ⋅ d ( Z c // Ro ) + Z L (4-43) Donde Zc y ZL están dados por las ecuaciones (4-44) y (4-45), respectivamente. Zc = 1 + s ⋅ C o ⋅ Rc s ⋅ Co (4-44) Z L = s ⋅ Leq + RL (4-45) Como puede observarse en la Figura 4-11 b), Vap es igual al voltaje de entrada dividido entre dos veces la relación de transformación y por tanto, la función de transferencia control-salida del VRM queda expresada por la ecuación (4-46). ∧ V o ( s) ∧ d ( s) = 1 + s (Rc ⋅ C o ) Vin ⋅ 2 ⋅ N Ro + R L Leq + C o ⋅ [Ro ⋅ Rc + RL ⋅ (Ro + Rc )] 2 Ro + Rc + s + s Leq ⋅ C o ⋅ Ro Ro Ro (4-46) Considerando que el valor de Rc y RL es mucho menor que el de Ro, la ecuación anterior puede simplificarse como se muestra en la ecuación (4-47), donde Sz1, ωo y Qo están dados por las ecuaciones (4-48), (4-49) y (4-50), respectivamente. 85 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada ∧ V o (s) ∧ = d (s) S z1 = ωo = Qo = Vin ⋅ 2⋅ N 1+ s S z1 H. Visairo (4-47) s s2 + 2 1+ ωo ⋅ Qo ωo 1 Rc ⋅ C o (4-48) 1 R + Rc Leq ⋅ C o ⋅ o Ro ≈ 1 Leq ⋅ C o (4-49) Leq ⋅ C o Leq Ro (4-50) + C o ⋅ (Rc + R L ) 4.6 Distribución homogénea de la corriente de salida La función primordial de la etapa de control del VRM es regular las variaciones en el ciclo de trabajo mediante el lazo de retroalimentación, con la finalidad de mantener una rápida regulación del voltaje de salida ante variaciones en la carga. Sin embargo, en convertidores multifase es muy importante asegurar una adecuada distribución de la corriente total de salida entre cada una de las fases. Para tal motivo, es indispensable sensar la corriente de salida en cada fase, además de retroalimentar el voltaje de salida. El sensado de corriente puede llevarse a cabo usando resistencias de sensado, transformadores de corriente o bien, sensores de efecto Hall [F4]. Sin embargo, todas estas soluciones implican una disminución sustancial de la eficiencia debido a que, o son soluciones disipativas o requieren mayor espacio en el Layout para su implementación. No obstante, en [C8] se presenta una técnica no disipativa de sensado de corriente, llamada current-sharing, que utiliza sólo una red RC conectada en un extremo del inductor de 86 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada salida y referenciada a tierra, como se muestra en la Figura 4-12. RDS(on)S1 y RDS(on)S2 son las resistencias de encendido de los interruptores y R3 corresponde a la suma de la resistencia del devanado del inductor de salida y la resistencia del Layout. S1 + RDS(on)S1 L R RDS(on)S2 R3 Vc Vin - C S2 + Vo - Figura 4-12. Técnica no disipativa de sensado de corriente current-sharing. La corriente promedio a través del inductor de salida se conoce y controla mediante el voltaje promedio del capacitor de la red de sensado RC, dado por la ecuación (4-51). VC ( avg ) = Vo + I o ⋅ R3 (4-51) Por tanto, la corriente promedio en el inductor de salida puede obtenerse de la ecuación anterior, despejando la corriente Io: I L ( avg ) = I o = VC ( avg ) − Vo (4-52) R3 Como puede observarse en la ecuación (4-52), la corriente promedio del inductor de salida, detectada mediante el arreglo RC, sólo se ve afectada por la resistencia R3, correspondiente a la resistencia del devanado del inductor de salida y del Layout. La precisión de los valores de R y C, así como el valor de la inductancia y de la resistencia de encendido de los MOSFET´s no tienen efecto sobre la corriente promedio sensada. La gran ventaja de esta técnica de sensado de corriente es su implementación, ya que es simple, barata y no tiene efecto sobre la eficiencia del convertidor. No obstante, dado que la corriente sensada mediante el arreglo RC se ve fuertemente afectada por la resistencia del devanado del inductor de salida y del Layout, es imprescindible que los inductores de salida tengan la misma resistencia de devanado y que el diseño del Layout sea simétrico en cada fase; ya que de lo contrario, puede existir un desbalance notorio 87 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo en las corriente de salida de cada fase, provocando con ello una disminución sustancial de la eficiencia del convertidor. En la Figura 4-13 se muestra el ejemplo de un mal diseño del Layout. Como se observa en la figura, el Layout no es simétrico en cada fase, ya que el punto donde se conecta la carga está más cercano a las fases b y c que a las fases a y d. Fase a Fase b Salida Fase c Fase d a) b) Fase a Fase b Salida Fase c Fase d c) d) Figura 4-13. Ejemplo de un mal diseño del Layout del VRM. a) Capa superior del PCB. b) Capa inferior del PCB. c) Ensamble de componentes en la capa superior. d) Ensamble de componentes en la capa inferior. 88 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Por su parte, en la Figura 4-14 se muestra el ejemplo de un buen diseño del Layout, en el cual se consigue la simetría del PCB en cada fase. A diferencia del caso anterior, en este diseño se colocan dos fases en la capa superior y las otras dos en la capa inferior. Como puede observarse en la figura, el punto donde se conecta la carga está a la misma distancia de cada una de las fases. Fase a Fase c Salida Salida Fase b Fase d a) b) Fase a Fase a Salida Salida Fase b Fase b c) d) Figura 4-14. Ejemplo de un buen diseño del Layout del VRM. a) Capa superior del PCB. b) Capa inferior del PCB. c) Ensamble de componentes en la capa superior. d) Ensamble de componentes en la capa inferior. Esta clase de simetría requerida en el Layout puede conseguirse fácilmente si se considera durante el proceso de diseño y construcción del producto final del convertidor, ya que el devanado de los inductores de salida puede hacerse con espiras planas sobre el mismo sustrato de cobre del PCB o bien, empleando tecnología Flex-Foil para su construcción. 89 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Asimismo, es posible conseguir un Layout simétrico en cada fase mediante una adecuada colocación de los componentes de potencia del convertidor. En la Figura 4-15 se muestra el diagrama a bloques del modelo dinámico del VRM operando en lazo cerrado, con un lazo de retroalimentación de voltaje común para todas las fases y un lazo de retroalimentación de corriente en cada fase. Como se muestra en el circuito eléctrico de la Figura 4-16, cada una de las fases tiene su propia red RC de sensado de corriente y su propio lazo de retroalimentación. Para conseguir una distribución uniforme de la corriente de salida entre cada fase del VRM, es necesario que los voltajes VCa, VCb ... VCn de la Figura 4-16 sean iguales. Por tanto, el propósito del lazo de corriente es igualar dichos voltajes mediante un compensador tipo integrador que utiliza una señal de referencia común para todas las fases. Esta señal de referencia corresponde a la señal de error proveniente del compensador de voltaje. Por su parte, el lazo de retroalimentación de voltaje se diseña de manera tradicional, asegurando una rápida respuesta dinámica mediante un ancho de banda en lazo cerrado lo suficientemente grande. Dado que el lazo de corriente emplea la señal de la corriente promedio, el ancho de banda en lazo cerrado del convertidor no se ve afectado por el lazo de retroalimentación de corriente [C9]. Integrador (Fase a) Ve_a Modulador PWM (Fase a) PWMa Vin Vc(Fase a) Vref Amplificador de error Ve Integrador (Fase b) Ve_b Modulador PWM (Fase b) Integrador (Fase n) Ve_n Modulador PWM (Fase n) PWMb Vc(Fase b) PWMn Vc(Fase n) Figura 4-15. Diagrama a bloques del sistema en lazo cerrado. 90 VRM Multifase Vo H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada DSR2a Sec1a SR2a Dc2a La Auxa + VLa Sec2a Dc1a SR1a Ra Co + Vo - Io DSR1a VCa Ca DSR2b Sec1b SR2b Dc2b Lb Auxb Rfa Z1 + + VLb Sec2b Dc1b SR1b DSR1b Cfa Z2 Rb Ve Vref Rfb DSR2n SR2n Dc2n Ln VCn + VLn - DSR1n Dc1n SR1n PWMa + + PWMb Ve_b + PWMn Cfn Auxn Sec2n Ve_a + Cfb VCb Cb Sec1n + Rn Rfn + Ve_n Cn Figura 4-16. Sensado de la corriente promedio en los inductores de salida empleando la técnica current-sharing. En la ecuación (4-53) se muestra la función de transferencia del lazo de corriente, formado por la red de sensado RC y un integrador, la cual tiene un polo en el origen y un segundo polo a una frecuencia dada por el valor de R y C, como se puede apreciar en la ecuación (4-54). Para asegurar que el lazo de corriente sea estable, el producto R⋅C de la red de sensado deberá ser 10 veces menor que el producto Rf⋅Cf del integrador. Esto asegurará que el segundo polo aparezca una década después de la frecuencia de transición dada por la ecuación (4-55), como se muestra en la Figura 4-17. H ( s ) C _ Sharing = 1 1 ⋅ R f ⋅ C f s ⋅ (1 + s ⋅ R ⋅ C ) 91 (4-53) Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada 1 2⋅π ⋅ R ⋅C (4-54) 1 2⋅π ⋅ Rf ⋅C f (4-55) f p2 = ft = H. Visairo 20 log(V2/V1) V1 Cf R f 0 Rf + C ft V2 fp2 VAe a) b) Figura 4-17. Diseño del lazo de corriente. a) Compensador. b) Diagrama de Bode. 4.7 Respuesta en frecuencia Para asegurar la estabilidad del sistema en lazo cerrado, el lazo de retroalimentación debe optimizarse tomando en cuenta tres aspectos primordiales: el margen de fase, el ancho de banda y la ganancia en baja frecuencia. La estabilidad del sistema se asocia al margen de fase y margen de ganancia, mientras que la dinámica se asocia al ancho de banda y a la ganancia en baja frecuencia en lazo cerrado. El primer paso es determinar la función de transferencia control-salida del VRM y graficar su diagrama de Bode para identificar la ubicación de los polos y ceros, los cuales caracterizan el comportamiento dinámico del sistema. El siguiente paso es determinar la frecuencia de cruce a ganancia unitaria (0 dB) y el margen de fase deseados. El paso final consiste en compensar el lazo de retroalimentación de voltaje o amplificador de error. La frecuencia de transición o frecuencia de cruce a ganancia unitaria debe escogerse en función de la dinámica deseada, aunque en la práctica se sabe que escogiendo un ancho de banda de alrededor de un quinto de la frecuencia de conmutación puede obtenerse una respuesta dinámica lo suficientemente rápida [F5]. 92 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Ganancia (dB) El análisis de estabilidad tiene como objetivo asegurar que la ganancia en lazo cerrado cruce la región de ganancia unitaria con una pendiente de -20 dB por década y que en ese mismo punto el cambio de fase sea menor a 360°. La magnitud de ganancia que está por debajo de la ganancia unitaria cuando el corrimiento de fase total es de 360° es llamada margen de ganancia, mientras que el margen de fase es la diferencia entre el corrimiento de fase del sistema y 360° cuando la ganancia del lazo es unitaria, como se muestra en la Figura 4-18. Para asegurar la estabilidad del sistema, el margen de fase puede estar en el rango de 30° a 60 °. Punto de tansición a ganancia unitaria 0 dB f Margen de ganancia = 1/a a Fase (Grados) 0º Margen de Fase -180º (-360º) f Frecuencia de transición a ganancia unitaria Figura 4-18. Margen de fase y margen de ganancia de un sistema retroalimentado. El diagrama de Bode de la Figura 4-19 muestra la respuesta en frecuencia de la función de transferencia control-salida del VRM, dada por la ecuación (4-47), considerando una inductancia de salida equivalente igual al valor de cada inductor de salida dividido entre el número de fases. Como se observa en el diagrama de Bode, la ganancia del VRM en lazo abierto es de 12 dB y se observa un doble polo a una frecuencia de 6 kHz y un cero a 16 kHz, dado por las ecuaciones (4-56) y (4-57), respectivamente. 93 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo 20 0 Gco( f) 20 40 60 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 5 1 .10 6 0 45 Fco( f) 90 135 180 100 1 .10 6 Figura 4-19. Respuesta en frecuencia del VRM operando en lazo abierto. fp = fz = 1 (4-56) 2 ⋅ π ⋅ Leq ⋅ C o 1 2 ⋅ π ⋅ Rc ⋅ C o (4-57) Para conseguir una rápida respuesta dinámica así como la estabilidad del sistema es necesario diseñar un compensador que modifique tanto la ganancia como la fase del sistema. Como se mencionó previamente, con un ancho de banda de alrededor de un quinto de la frecuencia de conmutación se puede conseguir una respuesta dinámica lo suficientemente rápida. Si se considera que la frecuencia de conmutación equivalente del VRM corresponde a n veces la frecuencia de conmutación de cada fase (600 kHz), podemos tener un amplio ancho de banda, de hasta 120 kHz. No obstante, para evitar amplificar el ruido de conmutación, es conveniente escoger un ancho de banda inferior a la frecuencia de conmutación de cada fase. Por tanto, en este diseño en particular se escogió un ancho de banda de 55 kHz y se propone un margen de fase de 60° para asegurar que el sistema sea estable. 94 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Considerando la atenuación debida al modulador PWM, dada por la ecuación (4-58), la ganancia del VRM diminuye a 5.2 dB como se muestra en la Figura 4-20. G PWM = 1 (4-58) V Rampa 20 0 GcoT ( f ) 20 40 60 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 6 4 1 .10 5 1 .10 0 45 FcoT ( f ) 90 135 180 100 1 .10 6 Figura 4-20. Respuesta en frecuencia del VRM considerando la atenuación del modulador PWM. En la Figura 4-21 se muestra el compensador propuesto, el cual agrega dos polos y un cero. Se tiene un polo en el origen y un polo a la frecuencia dada por la ecuación (4-59), así como un cero ubicado en la frecuencia dada por la ecuación (4-60). Asimismo, la ganancia del compensador está dada por la relación de R2 y R1, como se indica en la ecuación (4-61). Con el compensador propuesto se agrega ganancia en baja frecuencia y se propone que el cero aparezca a una frecuencia inferior a la del doble polo, dada por la ecuación (4-56), y que el segundo polo aparezca a una frecuencia de por lo menos una década superior a la nueva frecuencia de transición. 95 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo C2 R1 R2 + Vo Ganancia (dB) C1 Ve Gv_c Vref fz_c a) f fp_c b) Figura 4-21. Diseño del lazo de voltaje. a) Compensador con dos polos y un cero. b) Diagrama de Bode. f p_c = 1 2 ⋅ π ⋅ R2 ⋅ C 2 (4-59) fz_c = 1 2 ⋅ π ⋅ R2 ⋅ C1 (4-60) Gv _ c = R2 R1 (4-61) De las ecuaciones (4-59), (4-60) y (4-61) es posible encontrar los valores requeridos de R1, R2, C1 y C2, para obtener el ancho de banda y el margen de fase deseados, de 55 kHz y 60°, respectivamente. En la Tabla 4-6 se resumen los valores calculados para el compensador propuesto y en la Figura 4-22 se muestra su diagrama de Bode correspondiente. Tabla 4-6. Datos del compensador para el lazo de retroalimentación de voltaje. Componentes Ganancia, polos y ceros R1 R2 C1 C2 Gv fp fz 1.5 kΩ 18 kΩ 2.2 nF 10 pF 21.5 dB 884 kHz 4 kHz Por consiguiente, la respuesta en frecuencia total del VRM ya compensado se muestra en la Figura 4-23 y puede observarse una alta ganancia en baja frecuencia, un amplio ancho de banda de 55 kHz y un margen de fase de 68°, con lo cual se asegura tanto una rápida respuesta dinámica como la estabilidad del sistema. 96 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada 60 40 20 Gcomp ( f ) 0 20 40 100 3 4 1 .10 1 .10 3 1 .10 f 1 .10 5 1 .10 6 1 .10 5 1 .10 7 6 1 .10 0 45 Fcomp ( f ) 90 135 180 100 1 .10 4 f 1 .10 7 Figura 4-22. Respuesta en frecuencia del compensador para el lazo de retroalimentación de voltaje. 80 60 40 20 GTotal ( f ) 0 20 40 60 80 100 3 1 .10 1 .10 4 f 5 1 .10 5 1 .10 1 .10 6 1 .10 7 6 1 .10 0 45 FTotal ( f ) 90 135 180 100 3 1 .10 4 1 .10 f 1 .10 7 Figura 4-23. Respuesta en frecuencia total en lazo cerrado. 97 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Por otra parte, en la Tabla 4-7 se resumen los valores calculados del integrador para el lazo de retroalimentación de corriente cumpliendo la condición de que el producto R⋅C sea 10 veces menor que el producto Rf⋅Cf. Asimismo, en la Figura 4-24 se muestra su diagrama de Bode correspondiente, en el cual se puede apreciar un ancho de banda de 2.8 kHz y un margen de fase de 84°, lo cual asegura la estabilidad del lazo y una buena distribución de la corriente de salida entre cada una de las fases del VRM. El ancho de banda del lazo de corriente es muy inferior al ancho de banda del lazo de tensión, lo cual indica que la dinámica del VRM está determinada por las características del lazo de retroalimentación de tensión, mientras que el lazo de corriente sólo se utiliza para conseguir una buena distribución de la corriente de salida. Tabla 4-7. Datos del integrador para el lazo de retroalimentación de corriente. Componentes Polos y ceros R C Rf Cf ft fp2 5.6 kΩ 1 nF 56 kΩ 1 nF 2.84 kHz 28.4 kHz 60 40 20 0 GV2_V1( f ) 20 40 60 80 100 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 6 5 1 .10 0 45 FV2_V1( f ) 90 135 180 100 1 .10 6 Figura 4-24. Respuesta en frecuencia del lazo de corriente, current-sharing. 98 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada 4.8 Resultados experimentales El VRM propuesto se validó experimentalmente mediante un prototipo de laboratorio diseñado con las especificaciones dadas en la Tabla 4-1. En la Figura 4-25 se muestra una fotografía del prototipo de laboratorio construido con dispositivos de montaje superficial y transformadores con tecnología Flex-Foil. En la Tabla 4-8 se resumen los valores de los componentes obtenidos del diseño del convertidor y en la Tabla 4-9 se incluyen las especificaciones de los interruptores de potencia utilizados en el VRM. Figura 4-25. Prototipo de laboratorio del VRM multifase con SWSDSR. Tabla 4-8. Resumen de los valores calculados del VRM multifase con SWSDSR. Relación de transformación, Prim:Sec, (N) 6 Relación de transformación, Prim:Aux (Naux) 2 Ciclo de trabajo en estado estable (D) Capacitor de salida (Co) 18.8 % 6 x 1000 uF Resistencia serie equivalente de Co (ESRCo) 1.66 mΩ Inductor de salida en cada fase (Lo) 470 nH Resistencia en CD de Lo (RwLo) 1.25 mΩ Resistencia en CD del devanado primario (RwPrim) 4.4 mΩ Resistencia en CD del devanado secundario (RwSec) 1.3 mΩ 99 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Tabla 4-9. Interruptores de potencia usados en el VRM multifase con SWSDSR. Primario: Secundario (RS´s): Si4480DY (Vishay) Si4410DY (IR) 26 mΩ (VGS=10 V) 10 mΩ (VGS=10 V) 30 mΩ (VGS=6 V) 15 mΩ (VGS=4.5 V) Capacitancia de entrada (Ciss) 1.8 nF 1.58 nF Tiempo de transición en el encendido (tt(on)) 10.4 ns 27.9 ns Tiempo de transición en el apagado (tt(off)) 36.9 ns 5.5 ns Resistencia de encendido (RDS(on)) Para formar la capacitancia de salida, en el prototipo de laboratorio se emplearon capacitores de tantalio de montaje superficial de KEMET Electronics Corporation. Asimismo, para los inductores de salida se emplearon inductores de potencia de montaje superficial de COOPER Electronic Technologies. Un aspecto muy importante en el diseño del VRM es el desfasamiento entre cada una de las fases que conforman el convertidor. Dicho desfasamiento deberá ser muy preciso, ya que de esto dependerá el grado de cancelación de los rizos de corriente que se logre en el VRM. Por consiguiente, deberá ponerse especial cuidado en el desfasamiento de las señales PWM empleadas para cada una de las fases del VRM. Estas señales PWM pueden ser generadas de manera analógica o digital. Las soluciones digitales están basadas en un procesador digital de señales o DSP (por sus siglas en inglés de Digital Signal Processor), o en arreglos lógicos de campos programables o FPGA (por sus siglas en inglés de Field Programmable Gate Array). Sin embargo, estas soluciones digitales son complejas y pueden limitar la frecuencia de conmutación del convertidor debido al tiempo de procesamiento. De manera analógica, las señales PWM son generadas mediante la comparación de un voltaje de error con una señal diente de sierra, lo cual implica generar dichas señales diente de sierra con su respectivo desfasamiento. Con la finalidad de tener flexibilidad en el circuito de control y poder hacer pruebas de laboratorio tanto en lazo abierto como en lazo cerrado (modo voltaje o modo corriente), se 100 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada propuso una solución híbrida digital-analógica con la cual es posible generar las señales diente de sierra requeridas a la frecuencia deseada y con un desfasamiento muy preciso. El concepto propuesto se basa en la generación digital de patrones de pulsos con el respectivo desfasamiento y la generación analógica de las señales diente de sierra, empleando arreglos lógicos programables o GAL´s (por sus siglas en inglés de Gate Array Logic) e integradores RC, respectivamente. En la Figura 4-26 se muestra el diagrama a bloques del concepto propuesto. Como se observa en la figura, primeramente se genera un patrón de pulsos con el respectivo desfasamiento mediante un arreglo lógico programable. Estos pulsos digitales sirven para cortocircuitar al capacitor del arreglo RC (integrador) para la generación de la señal diente de sierra. Posteriormente, esta señal generada se compara con un voltaje de error proveniente de cada una de las fases, con lo cual se genera la señal PWM. Finalmente, estas señales PWM se adecuan para enviarse a los impulsores de los interruptores de potencia a través de optoacopladores. Asimismo, en la Figura 4-27 se muestra este concepto implementado en una tarjeta de laboratorio y en la Figura 4-28 se muestran las señales diente de sierra obtenidas con este esquema. Vcc Ve_a + - Vcc Reloj Ve_n GAL26V12 GAL26V12 Señales PWM + - Patrón de señales Señales diente de sierra Comparadores PWM Acondicionamiento de señales Figura 4-26. Diagrama a bloques del concepto propuesto para generar las señales PWM con su respectivo desfasamiento. 101 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada Patrón de señales Señales diente de sierra Comparadores PWM H. Visairo Acondicionamiento de señales Figura 4-27. Circuito para la generación de las señales PWM desfasadas. VTa VTb VTc VTd Figura 4-28. Señales diente de sierra desfasadas para generar patrones PWM desfasados (Ch1-Ch4: 2 V/div). Como ya se mencionó en apartados anteriores, el diseño de los transformadores de potencia constituye uno de los aspectos más importantes del VRM, ya que es necesario conseguir un alto acoplamiento magnético entre los devanados del transformador. Desde el punto de vista de la técnica de rectificación síncrona autoexcitada SWSDSR, es necesario optimizar el acoplamiento entre el devanado primario y el auxiliar; y desde el punto de vista de los esfuerzos en tensión de los RS´s, es importante optimizar el acoplamiento entre el 102 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada devanado primario y los secundarios. Este requerimiento de un alto factor de acoplamiento se consiguió mediante la construcción de los transformadores con tecnología Flex-Foil. En la Figura 4-29 puede observarse la forma de onda del voltaje en el devanado secundario de uno de los transformadores de potencia así como la corriente en el inductor de salida de su respectiva fase, para una corriente de salida máxima de 60 A. Asimismo, en las figuras 4-30, 4-31 y 4-32 se muestra el voltaje de compuerta así como el voltaje drenajefuente de los RS´s de una de las fases, para un voltaje de entrada mínimo de 36 V, nominal de 48 V y máximo de 72 V, respectivamente. VSec ILa Figura 4-29. Voltaje en el devanado secundario y corriente en el inductor de salida de una fase con Io=60 A (Ch1: 10 V/div; Ch2: 10 A/div). VGS-SR1 VGS-SR2 VDS-SR1 VDS-SR2 a) b) Figura 4-30. Formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s de una de las fases con Vin=36 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). 103 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo VGS-SR1 VGS-SR2 VDS-SR1 VDS-SR2 a) b) Figura 4-31. Formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s de una de las fases con Vin=48 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). VGS-SR1 VGS-SR2 VDS-SR1 VDS-SR2 a) b) Figura 4-32. Formas de onda del voltaje de compuerta y del voltaje drenaje-fuente de los RS´s de una de las fases con Vin=72 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). En las figuras anteriores se muestra el buen funcionamiento de la técnica de rectificación síncrona autoexcitada SWSDSR, así como los sobretiros de tensión en el voltaje drenaje-fuente de los RS´s, considerando una corriente de salida mínima de 6 A y una máxima de 60 A. De estas formas de onda se puede deducir el alto factor de acoplamiento existente entre el devanado primario y los secundarios, ya que no se observan grandes sobretiros de tensión en el voltaje drenaje-fuente de los RS´s. 104 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada En las figuras 4-33, 4-34 y 4-35 se muestra el voltaje de compuerta de uno de los RS´s para cada una de las fases, considerando un voltaje de entrada de 36 V, 48 V y 72 V, respectivamente. Como puede observarse en estas formas de onda, todos los RS´s son manejados apropiadamente en todo el rango de tensión de entrada mediante los voltajes de compuerta obtenidos del devanado auxiliar de cada transformador de potencia. Al igual que en el caso anterior, de estas formas de onda se puede deducir el alto factor de acoplamiento existente entre el devanado primario y el devanado auxiliar. VGS-SR1a VGS-SR1b VGS-SR1c VGS-SR1d a) b) Figura 4-33. Formas de onda del voltaje de compuerta de uno de los RS´s para cada una de las fases, obtenidas del devanado auxiliar con Vin=36 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). VGS-SR1a VGS-SR1b VGS-SR1c VGS-SR1d a) b) Figura 4-34. Formas de onda del voltaje de compuerta de uno de los RS´s para cada una de las fases, obtenidas del devanado auxiliar con Vin=48 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). 105 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo VGS-SR1a VGS-SR1b VGS-SR1c VGS-SR1d a) b) Figura 4-35. Formas de onda del voltaje de compuerta de uno de los RS´s para cada una de las fases, obtenidas del devanado auxiliar con Vin=72 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 V/div). Cuando un RS es apagado, el diodo colocado entre la compuerta y la fuente del RS debe sostener el voltaje de compuerta en -0.6 V. Sin embargo, si el devanado auxiliar no está bien acoplado con el resto de los devanados, el voltaje de compuerta es ligeramente positivo y se corre el riesgo de que el RS encienda en el momento en que debería estar apagado. No obstante, en los resultados anteriores se observa que en ningún caso se corre dicho riesgo. Por otra parte, en las figuras 4-36, 4-37 y 4-38 se muestra la distribución de la corriente de salida a través de cada una de las fases del VRM para un voltaje de entrada de 36 V, 48 V y 72 V, respectivamente. ILa ILb ILc ILd a) b) Figura 4-36. Corriente en los inductores de salida con Vin=36 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). 106 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada ILa ILb ILc ILd a) b) Figura 4-37. Corriente en los inductores de salida con Vin=48 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). ILa ILb ILc ILd a) b) Figura 4-38. Corriente en los inductores de salida con Vin=72 V y una corriente de salida de: a) Io=6 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). En las figuras anteriores se aprecia una distribución uniforme de la corriente de salida como consecuencia del sensado de la corriente en cada fase. Es importante señalar que dado que la técnica current sharing, implementada en este diseño, emplea una red de sensado de corriente no disipativa, la eficiencia no se ve afectada por razones del sensado de la corriente; sino todo lo contrario, gracias a la distribución uniforme de la corriente de salida que se observa en estas figuras, se logró conseguir una eficiencia alta. 107 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo En la Figura 4-39 se muestra la eficiencia experimental del VRM multifase propuesto, puede observarse una eficiencia máxima del 89.5 % a 25 A de salida con una tensión de entrada mínima de 36 V. A tensión de entrada nominal de 48 V, se alcanzó una eficiencia máxima del 88 % a una corriente de salida de 35 A. Como puede observarse en la gráfica, las pérdidas por conmutación en el lado primario tienen mayor efecto a medida que la tensión de entrada es mayor y la corriente de salida es menor. No obstante, cuando la corriente de salida es máxima las pérdidas por conducción en el secundario son las que tienen mayor efecto. Con una tensión de entrada nominal de 48 V y corriente de salida máxima de 60 A se obtuvo una eficiencia del 85 %. Vin=36 V Vin=48 V Vin=72 V 90 Eficiencia (%) 80 70 60 50 40 30 0 10 20 30 40 50 60 Corriente de salida (A) Figura 4-39. Eficiencia experimental del VRM multifase con SWSDSR. Para tener un mejor entendimiento acerca de la eficiencia, es conveniente visualizar las pérdidas asociadas a las diferentes etapas del VRM. En la Figura 4-40 se muestra la aportación de pérdidas de las principales etapas del convertidor, para un voltaje de alimentación de 48 V y una corriente de salida máxima de 60 A, de acuerdo con el análisis de pérdidas presentado en el apartado 4.4. Como se observa en la Figura 4-40, las pérdidas asociadas al capacitor de salida son despreciables. Sin embargo, las pérdidas por conducción en los interruptores del secundario representan el mayor porcentaje de pérdidas en el VRM, las cuales dependen directamente de la resistencia de encendido de los MOSFET´s empleados como RS´s. 108 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada 5 Contribución de Pérdidas (W) 4 3 2 1 0 Pc_SPrim Pc_SSec Pc_WLo Pc_WPrim Pc_WSec Pc_ESRCo Pexc_SPrim Pexc_SSec Psw_SPrim Psw_SSec Figura 4-40. Distribución de pérdidas del VRM con SWSDSR. Desde el punto de vista de las pérdidas por conducción en los RS´s es importante utilizar MOSFET´s con menor resistencia de encendido. Sin embargo, desde el punto de vista de la técnica de rectificación síncrona autoexcitada con un solo devanado (SWSDSR), es necesario emplear MOSFET´s con capacitancias parásitas del menor valor posible. Este compromiso se debe a que la técnica SWSDSR emplea la capacitancia parásita de la compuerta de los MOSFET´s para mantenerlos encendidos durante los tiempos muertos y así evitar la conducción de sus diodos parásitos. Por otra parte, también es pertinente considerar que en el caso del VRM propuesto, la resistencia de encendido no es la misma durante todo el tiempo de conducción del RS, ya que ésta depende del voltaje aplicado a su compuerta. Como se explicó anteriormente, con la técnica SWSDSR es posible mantener encendidos a los RS´s durante los tiempos muertos pero con un voltaje de compuerta igual a la mitad del voltaje que se aplica a la compuerta del RS durante el tiempo de encendido de los interruptores del primario. Por tanto, la resistencia de encendido de los RS´s es mayor durante los tiempos muertos. No obstante, esto no llega a afectar considerablemente la eficiencia, ya que en un convertidor Medio Puente la corriente de salida se distribuye a través de ambos RS´s durante los tiempos muertos. Dado el impacto de la resistencia de encendido de los MOSFET´s en la eficiencia del VRM, una práctica común es conectar varios dispositivos en paralelo para disminuir el valor de dicha resistencia, lo cual también implica un incremento de las capacitancias parásitas. 109 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo En el prototipo de laboratorio desarrollado se utilizaron dos MOSFET´s Si4410DY de International Rectifier conectados en paralelo para cada RS. Este dispositivo se caracteriza por tener valores pequeños tanto para la capacitancia de entrada como para la resistencia de encendido, Ciss=1.58 nF y RDS(on)=10 mΩ, respectivamente. Por su parte, la respuesta dinámica se evaluó con escalones de la corriente de salida de 0 A a 50 A, y viceversa, empleando como carga electrónica un convertidor Buck conectado a la salida del VRM. Es decir, el voltaje de salida del VRM sirve como voltaje de entrada de un convertidor Buck, de tal manera que la corriente de drenaje del interruptor principal de dicho convertidor corresponde a la corriente de salida del VRM. En la Figura 4-41 se muestra el transitorio del voltaje de salida ante escalones de la corriente de carga con un slew rate de 15 A/us y de 350 A/us para los escalones de corriente positivo y negativo, respectivamente. El slew rate máximo que se puede alcanzar depende de la rapidez con la que encienda y apague el interruptor principal del convertidor Buck que actúa como carga electrónica. La conmutación del interruptor es tanto más lenta cuanto mayor sea la inductancia parásita debida a la conexión entre la salida del VRM y la terminal de drenaje del interruptor. No obstante, el valor de la inductancia parásita puede disminuirse si se reduce la distancia de dicha conexión. ∆Vo Io a) b) Figura 4-41. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=15 A/us, b) Escalón de 50 A - 0 A con slew rate=350 A/us. (Ch1: 200 mV/div, Ch2: 20 A/div). 110 H. Visairo Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada En la Figura 4-42 se muestra el transitorio del voltaje de salida y la corriente en uno de los inductores de salida ante escalones de la corriente de carga con un slew rate máximo de 30 A/us y de 700 A/us para los escalones de corriente positivo y negativo, respectivamente. En ambas figuras, 4-41 y 4-42, se puede observar un sobretiro de tensión máximo de 120 mV, tanto para el escalón de corriente positivo como para el negativo. Cabe mencionar que este sobretiro puede reducirse aún más en la medida en que se logre reducir la resistencia serie equivalente de los capacitares de salida. ∆Vo ILa a) b) Figura 4-42. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=30 A/us, b) Escalón de 50 A - 0 A con slew rate=700 A/us. (Ch1: 200 mV/div, Ch2: 10 A/div). 4.9 Conclusión El VRM propuesto basado en el convertidor Medio Puente simétrico con rectificación síncrona autoexcitada es una solución muy viable para aplicaciones de baja tensión con alta corriente de salida y amplio rango de tensión de entrada (36~72 V). El principal beneficio que aporta esta topología en comparación con las soluciones convencionales, es su simplicidad en la excitación de la compuerta de los RS´s. El esquema de control en el secundario se simplifica enormemente, ya que no se requiere de un control externo para implementar la rectificación síncrona. 111 Capítulo 4. VRM Multifase con Rectificación Síncrona Autoexcitada H. Visairo Gracias al esquema SWSDSR se evita el problema de la conducción de los diodos parásitos de los MOSFET´s síncronos durante los tiempos muertos, ya que ambos RS´s permanecen encendidos aún cuando no existe voltaje en el transformador. No obstante, para implementar satisfactoriamente la técnica de rectificación síncrona autoexcitada SWSDSR, es necesario poner especial cuidado en el diseño magnético. Para asegurar un alto factor de acoplamiento, los transformadores de potencia se construyeron empleando la técnica FlexFoil. En el prototipo de laboratorio desarrollado se verificó una eficiencia alta, del 84.5 % a tensión de entrada nominal de 48 V y corriente de salida máxima de 60 A. Gracias al esquema multifase, se pudo alcanzar una rápida respuesta dinámica con escalones de carga de 0 A a 50 A y viceversa con un slew rate de 30 A/us y de 700 A/us, respectivamente. 112 Capítulo 5 VRM Multifase con Rectificación Síncrona con Excitación Externa 5.1 Introducción En el capítulo anterior se estudió un VRM multifase basado en el convertidor Medio Puente simétrico con rectificación síncrona autoexcitada. El control de los rectificadores síncronos se simplifica grandemente, ya que con la técnica SWSDSR sólo se requiere de un devanado auxiliar para manejar la compuerta de los RS´s. Por consiguiente, una de las grandes ventajas del VRM estudiado en el capítulo anterior, es la simplicidad para manejar la compuerta de los RS´s; además de ser una solución muy viable para aplicaciones de baja tensión y alta corriente de salida. Sin embargo, a pesar de las ventajas encontradas en este esquema, se tiene el inconveniente de que su estructura de potencia es compleja, ya que requiere de una gran cantidad de dispositivos. En este capítulo se presenta el estudio de una variante del VRM estudiado anteriormente, en la cual es posible reducir el número de interruptores empleados en el lado primario. En la estructura de potencia estudiada originalmente, se utilizaron 2n interruptores en el lado del primario para n fases. No obstante, en la estructura de potencia simplificada que se estudia en este capítulo, sólo se emplean 2 interruptores en el lado primario; independientemente del número de fases. 5.2 Convertidor propuesto Si la estructura multifase del VRM sólo se lleva a cabo en el lado secundario, es posible simplificar la etapa del primario mediante la conexión en serie de los devanados primarios. Es decir, en el lado del primario podría tenerse un solo devanado acoplado a los 113 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo secundarios de cada una de las n fases a través de un solo núcleo magnético, tal y como ocurre en un esquema multisalidas. Sin embargo, el hecho de emplear un solo núcleo magnético en aplicaciones de baja tensión y alta corriente, resulta voluminoso e impráctico ya que éste debe manejar toda la potencia del VRM. En lugar de ello, así como en el secundario se conectan en paralelo dos o más MOSFET´s con el propósito de reducir las pérdidas por conducción, los componentes magnéticos pueden conectarse en serie en el lado del primario y en lugar de usar grandes piezas magnéticas, éstos pueden ser distribuidos en varias piezas más pequeñas, las cuales pueden ser de bajo perfil con mejores características eléctricas, mecánicas y térmicas [C31]. De esta manera, se propone el estudio del VRM multifase mostrado en la Figura 5-1, el cual está basado en el convertidor Medio Puente simétrico con los devanados primarios conectados en serie y con rectificación síncrona con excitación externa. DSR2a + Vin/2 Vin + - + Vin/2 - C2 S2 Va Prima C1 Vb Vn Primb Primn D2 Sec1a SR2a La + VLa - S1 D1 Sec2a SR1a + Vo - Io DSR1a DSR2b Sec1b SR2b Lb + VLb - Sec2b SR1b DSR1b DSR2n Sec1n SR2n Ln + VLn - Sec2n SR1n DSR1n Figura 5-1. VRM propuesto basado en el convertidor Medio Puente con los devanados primarios conectados en serie y rectificación síncrona con excitación externa. 114 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa En la estructura propuesta, se sigue conservando el esquema multifase en el lado secundario, mientras que en el lado primario los devanados son conectados en serie, lo cual permite el uso de sólo 2 interruptores en el lado del primario, independientemente del número de fases empleadas. La estructura propuesta emplea rectificación síncrona con excitación externa (EDSR), ya que los RS´s deben ser excitados mediante un control externo que sincronice el encendido y apagado de todos los RS´s con los interruptores del primario. Como un ejemplo, la Figura 5-2 muestra las formas de onda típicas de dos diferentes estrategias de temporización para los interruptores del primario, cuando el VRM se diseña para operar con tres fases. Io Io Io VGS1 VGS2 T/2 T/2 Io Escalón de carga VGS1 dT VGS2 dT Vprim T/2 T/2 Escalón de carga dT dT Vprim +Vin/2 +Vin/2 -Vin/2 -Vin/2 VGSR1a VGSR1a VGSR2a VGSR2a VGSR1b VGSR2b VGSR2b VGSR1b VGSR1c VGSR1c VGSR2c VGSR2c ILa ILa ILb ILb ILc ILc ILa+ILb+ILc ILa+ILb+ILc I/ t I/ t a) Fase a Fase b Fase c b) Figura 5-2. Formas de onda típicas del VRM propuesto, considerando un diseño de 3 fases con dos diferentes formas de temporización. 115 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo Como se observa en la Figura 5-2, el desfasamiento entre las fases del VRM se determina dividiendo 180° entre el número total de fases. La diferencia entre los dos tipos de temporización mostrados en esta figura, es la alternancia de las formas de onda de compuerta de los interruptores del primario. Desde la parte superior se observa: la corriente de salida (Io), el voltaje de compuerta de los interruptores del primario (VGS1, VGS2), el voltaje a través de todos los devanados primarios (Vprim), el voltaje de compuerta de los RS´s (VGSR1a-c, VGSR2a-c), la corriente en los inductores de salida (ILa-c) y el efecto de cancelación de los rizos de corriente (ILa+ILb+ILc). Cuando enciende un interruptor del primario, sólo un devanado primario se magnetiza y la energía es transferida a la salida a través de su fase correspondiente. Durante este tiempo, los RS´s de las otras fases permanecen encendidos, haciendo un corto circuito en el devanado secundario de dichas fases y permitiendo con ello la descarga de la corriente de su inductor de salida. De esta manera, sólo un devanado se magnetiza a la vez, mientras que el voltaje en los otros devanados primarios es cero. 5.3 Diseño del convertidor El funcionamiento del VRM propuesto se evaluó mediante el diseño de un prototipo de laboratorio de 90 W, con un voltaje de salida de 1.5 V y corriente de salida de 60 A. Las especificaciones de diseño del VRM se resumen en la Tabla 5-1. Tabla 5-1. Especificaciones de diseño para el VRM multifase con EDSR. Voltaje de entrada (Vin) 48 V Voltaje de salida (Vo) 1.5 V Corriente de salida (Io) 60 A Potencia de salida (Po) 90 W Frecuencia de conmutación por fase (fs) Número de fases (n) 150 kHz 3 El diseño de este convertidor es muy similar al del VRM descrito en el capítulo anterior, excepto por un criterio distinto en la elección tanto del número de fases como de la relación de transformación. 116 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa Una de las principales ventajas del VRM propuesto, es el número reducido de interruptores en el lado primario. Sin embargo, cuando los devanados primarios se conectan en serie, es importante considerar que el ciclo de trabajo y la repuesta dinámica del convertidor dependen del número de fases y de la relación de transformación. Además, debe tomarse en cuenta que debido a la estructura multifase, la frecuencia de conmutación de cada interruptor del primario es igual a n veces la frecuencia de conmutación de cada secundario del VRM. Por tanto, los 2 únicos interruptores en el primario deben soportar una potencia P, en lugar de P/n como ocurre en un esquema tradicional con 2n interruptores en el primario. Debido al uso de sólo 2 interruptores en el lado primario, el ciclo de trabajo máximo para cada fase se determina dividiendo 50 % entre el número de fases. Por tanto, para lograr una buena respuesta transitoria durante un escalón de corriente positivo, los transformadores de potencia deberán diseñarse con una relación de transformación apropiada. En este diseño en particular de tres fases, se escogió una relación de transformación de N=3, lo cual permite operar con un ciclo de trabajo del 9.4 % en estado estable. Durante el estado transitorio, ante un escalón de corriente positivo, el ciclo de trabajo podrá crecer hasta un máximo del 16.6 % con lo cual el ciclo de trabajo equivalente del VRM será saturado al 100 %, como se observa en las formas de onda de la Figura 5-2. Por otra parte, los inductores de salida se diseñan considerando un rizo de corriente (∆IL) igual al 43 % del valor de la corriente de salida en cada fase. Dado que en cada fase circula una corriente de 20 A, el rizo de corriente en cada inductor corresponde a 8.6 A. Mediante la ecuación (4-5), se obtiene un valor de inductancia de 472 nH para cada inductor de salida. 5.3.1 Diseño de los transformadores de potencia En el VRM estudiado en el capítulo anterior se empleó la técnica de rectificación síncrona autoexcitada con un solo devanado (SWSDSR), la cual requiere de un alto factor de acoplamiento magnético entre todos los devanados del transformador, principalmente entre el devanado primario y el auxiliar. Aunque en la topología ahora estudiada no se requiere de esta técnica de rectificación síncrona, debido a que la excitación de los RS´s se lleva a cabo mediante un control externo, también es de suma importancia lograr un alto factor de acoplamiento; ya que la inductancia 117 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo de dispersión en el primario corresponde a la suma de las inductancias parásitas de todos los transformadores de potencia, con lo cual se pueden originar grandes sobretiros de tensión en el voltaje drenaje-fuente de los RS´s. Por lo tanto, al igual que en el VRM descrito en el capítulo anterior, los transformadores de potencia se construyeron con tecnología Flex-Foil, conectando varios devanados en paralelo con la finalidad de optimizar la distribución de los devanados dentro del núcleo magnético y disminuir las pérdidas por conducción. Las especificaciones de diseño se encuentran resumidas en la Tabla 5-2. Tabla 5-2. Especificaciones de los transformadores de potencia del VRM con EDSR. Devanado Nomenclatura No. de vueltas Capas en paralelo Primario Prim 3 4 Secundario 1 Sec1 1 7 Secundario 2 Sec2 1 7 En la Figura 5-3 se muestra la estrategia de devanado empleada para la construcción de los transformadores de potencia, la cual se evaluó mediante la herramienta de diseño magnético PEmag [F1]. En la Tabla 5-3 se resumen los valores de inductancia magnetizante y resistencia en CD de todos los devanados de los transformadores de potencia, medidos con un medidor de impedancias LCR HP4284A. Sec2 Prim Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Prim Sec1 Prim Sec2 Sec1 Figura 5-3. Estrategia de devanado para la construcción de los transformadores de potencia. 118 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa Fase c Fase b Fase a Tabla 5-3. Inductancia magnetizante y resistencia en CD de todos los devanados de los transformadores de potencia del VRM con EDSR. Devanado Nomenclatura L (uH) RCD (mΩ) Primario a Prima 45.5 10.8 Secundario 1a Sec1a 4.91 1.1 Secundario 2a Sec2a 4.92 1.2 Primario b Primb 44.54 9.4 Secundario 1b Sec1b 4.82 1.2 Secundario 2b Sec2b 4.83 1.1 Primario c Primc 44.32 9.8 Secundario 1c Sec1c 4.79 1.2 Secundario 2c Sec2c 4.81 1.2 5.3.2 Influencia del ciclo de trabajo sobre la cancelación de los rizos de corriente En la Figura 4-5 se mostró la gráfica del factor de cancelación de los rizos de corriente para un VRM basado en el convertidor Medio Puente, en la cual se observa que para un VRM de tres fases operando con un ciclo de trabajo cercano al 10 % se consigue un factor de cancelación de 0.53, lo cual significa que para un rizo de corriente en cada fase (∆IL) igual a 8.6 A, el rizo de corriente a la entrada del capacitor de salida (∆Io) será igual a 4.6 A, aproximadamente la mitad del valor del rizo de corriente en cada fase. La Figura 5-4 muestra los resultados de simulación de la corriente a través de los inductores de salida, así como la cancelación de los rizos de corriente, considerando una corriente de salida máxima de 60 A. Como puede observarse en la figura, la magnitud del rizo de corriente a través de cada fase es igual a 8.61 A, mientras que el rizo de la corriente a la entrada del capacitor de salida tiene una magnitud de 4.59 A y una frecuencia igual a n veces la frecuencia de conmutación de cada fase, lo cual finalmente se ve reflejado en un mejor diseño del capacitor de salida. Asimismo, en la Figura 5-5 se muestra la respuesta dinámica del VRM ante un escalón de la corriente de salida de 0 A a 60 A y viceversa. Como puede observarse en esta figura, el ciclo de trabajo equivalente del VRM puede saturarse al 100 % durante un escalón de 119 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo corriente positivo. Por su parte, durante el escalón de corriente negativo, el ciclo de trabajo en cada fase disminuye completamente y los inductores de salida son conectados en paralelo, con lo cual se logra una rápida respuesta dinámica durante el transitorio. 20V VGS-S1, VGS-S2 10V SEL>> -10V V(gS1) 30A V(gS2,PrimcM) 20A ILa 10A 0A I(Loa) 30A 20A ILb 10A 0A I(Lob) 30A 20A ILc 10A 0A I(Loc) 80A 70A ILa+ILb+ILc 60A 50A 100us 102us I(VLo) 104us 106us 108us 110us 112us 113us Time Figura 5-4. Resultados de simulación de la corriente a través de los inductores de salida y cancelación de los rizos de corriente para una Io=60 A. 40A 20A ILa, ILb, ILc 0A SEL>> -20A 100A I(Loa) I(Lob) 50A I(Loc) Io ILa+ILb+ILc Io, ILa+ILb+ILc 0A -50A I(VLo) I(VRo) 1.75V ∆Vo 1.50V 1.25V 0s V(Vo) 20us 40us 60us 80us 100us 120us 140us 160us 180us 200us Time Figura 5-5. Resultados de simulación de la respuesta dinámica del VRM propuesto. 120 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa La magnitud del primer sobretiro en el voltaje de salida durante el transitorio, depende principalmente de la resistencia serie equivalente del capacitor de salida, mientras que el tiempo de recuperación depende del tiempo de respuesta del lazo de control, considerando el respectivo retardo de la red de sensado del voltaje de salida así como el retardo en los impulsores y en el encendido y apagado de los MOSFET´s. Al igual que en el VRM estudiado en el capítulo anterior, con la resistencia serie equivalente de 1.66 mΩ, obtenida de la conexión en paralelo de 6 capacitores de tantalio de 1000 uF cada uno, se espera que ante escalones en la corriente de salida de 0 A a 60 A y viceversa, se tenga un sobretiro de tensión de alrededor de ±100 mV. 5.4 Respuesta en frecuencia El procedimiento para determinar la respuesta en frecuencia del VRM, es el mismo que se siguió en el capítulo anterior. Primeramente, se determina la función de transferencia control-salida del VRM y se grafica su diagrama de Bode, con la finalidad de conocer el comportamiento dinámico del convertidor. Posteriormente, se determina la frecuencia de cruce a ganancia unitaria y el margen de fase deseados. Finalmente, se propone una red de compensación para el lazo de retroalimentación de voltaje que permita asegurar la estabilidad del sistema así como una rápida respuesta dinámica, mediante un margen de fase entre 30º y 60º y un ancho de banda lo suficientemente amplio, respectivamente. El diagrama de Bode de la Figura 5-6 muestra la respuesta en frecuencia de la función de transferencia control-salida del VRM, dada por la ecuación (4-47), considerando una inductancia de salida equivalente igual al valor de cada inductor de salida dividido entre el número de fases. En el diagrama de Bode puede observarse una ganancia en lazo abierto de 18 dB así como un doble polo a una frecuencia de 5.1 kHz y un cero a 16 kHz, dado por las ecuaciones (4-56) y (4-57), respectivamente. Considerando la atenuación debida al modulador PWM, dada por la ecuación (4-58), la ganancia del VRM disminuye a 8.5 dB, como se muestra en la Figura 5-7. En esta figura puede observarse que la respuesta en frecuencia del VRM es muy similar a la que se obtuvo en el diseño del VRM del capítulo anterior, excepto que en este caso se tiene mayor ganancia. Por tanto, la red de compensación que se propone para este diseño es la misma que se empleó en el diseño anterior y que se mostró en la Figura 4-21. 121 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo 40 20 Gco( f) 0 20 40 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 5 1 .10 6 0 45 Fco( f) 90 135 180 100 1 .10 6 Figura 5-6. Respuesta en frecuencia del VRM operando en lazo abierto. 20 0 GcoT ( f) 20 40 60 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 5 1 .10 6 0 45 FcoT ( f) 90 135 180 100 1 .10 6 Figura 5-7. Respuesta en frecuencia del VRM considerando la atenuación del modulador PWM. 122 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa Como se observa en el diagrama de Bode de la Figura 5-8, la red de compensación proporciona ganancia en baja frecuencia y agrega dos polos y un cero. Se tiene un polo en el origen y se propone que el cero aparezca a una frecuencia inferior a la del doble polo del VRM y que el segundo polo aparezca a una frecuencia de por lo menos una década superior a la nueva frecuencia de transición. 60 40 20 Gcomp ( f) 0 20 40 100 1 .10 3 1 .10 4 f 5 1 .10 5 1 .10 1 .10 6 1 .10 7 6 1 .10 0 45 Fcomp ( f) 90 135 180 100 1 .10 3 1 .10 4 f 1 .10 7 Figura 5-8. Respuesta en frecuencia del compensador para el lazo de retroalimentación de voltaje. En la Tabla 5-4 se resumen los valores calculados para el compensador propuesto y en la Figura 5-9 se muestra la respuesta en frecuencia total del VRM ya compensado, con la cual se prevé una rápida respuesta dinámica así como la estabilidad del sistema, mediante un amplio ancho de banda de 82 kHz y un margen de fase de 70°, respectivamente. Tabla 5-4. Datos del compensador para el lazo de retroalimentación de voltaje. Componentes Ganancia, polos y ceros R1 R2 C1 C2 Gv fp fz 1 kΩ 18 kΩ 2.2 nF 10 pF 25.1 dB 884 kHz 4 kHz 123 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo 80 60 40 20 GTotal ( f) 0 20 40 60 80 100 1 .10 3 1 .10 4 f 5 1 .10 5 1 .10 1 .10 6 1 .10 6 1 .10 7 0 45 FTotal ( f) 90 135 180 100 1 .10 3 1 .10 4 f 1 .10 7 Figura 5-9. Respuesta en frecuencia total en lazo cerrado. 5.5 Resultados experimentales El funcionamiento de la estructura del VRM propuesto se validó experimentalmente mediante un prototipo de laboratorio diseñado con las especificaciones dadas en la Tabla 5-1. En la Figura 5-10 se muestra una fotografía de la versión final del prototipo de laboratorio construido, en el cual se utilizaron componentes de montaje superficial y transformadores con tecnología Flex-Foil. Asimismo, en la Tabla 5-5 se resumen los valores de los componentes obtenidos del diseño del convertidor y en la Tabla 5-6 se incluyen las especificaciones de los interruptores de potencia utilizados en el VRM. El capacitor de salida se formó conectando en paralelo 6 capacitores de tantalio de montaje superficial de KEMET Electronics Corporation. Asimismo, para los inductores de salida se emplearon inductores de potencia de montaje superficial de COOPER Electronic Technologies. 124 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa a) b) Figura 5-10. Prototipo de laboratorio del VRM propuesto. a) Vista superior. b) Vista inferior. Tabla 5-5. Resumen de los valores calculados del VRM multifase con SWSDSR. Relación de transformación, Prim:Sec, (N) Ciclo de trabajo en estado estable (D) Capacitor de salida (Co) 3 9.4 % 6 x 1000 uF Resistencia serie equivalente de Co (ESRCo) 1.66 mΩ Inductor de salida en cada fase (Lo) 470 nH Resistencia en CD de Lo (RwLo) 1.25 mΩ Resistencia en CD del devanado primario (RwPrim) 10 mΩ Resistencia en CD del devanado secundario (RwSec) 1.15 mΩ 125 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo Tabla 5-6. Interruptores de potencia usados en el VRM multifase con SWSDSR. Primario: Secundario (RS´s): Si4480DY (Vishay) IRF7822 (IR) 26 mΩ (VGS=10 V) 5 mΩ (VGS=4.5 V) Capacitancia de entrada (Ciss) 1.8 nF 5.5 nF Tiempo de transición en el encendido (tt(on)) 10.4 ns 12.8 ns Tiempo de transición en el apagado (tt(off)) 36.9 ns 6.4 ns Resistencia de encendido (RDS(on)) En la Figura 5-11 se muestran las formas de onda de corriente en los inductores de salida, para una corriente de salida mínima de 6 A y una máxima de 60 A. Como se observa en esta figura, existe una adecuada distribución de la corriente de salida a través de cada fase, como consecuencia del sensado de la corriente mediante la técnica current sharing, misma que se utilizó en el VRM estudiado en el capítulo anterior. Por su parte, la Figura 5-12 muestra el voltaje drenaje-fuente de los 2 únicos interruptores en el lado primario, S1 y S2, así como el voltaje a través de todos los devanados primarios, VPrim=Va+Vb+Vc de la Figura 5-1, con una corriente de salida de 6 A. Asimismo, en la Figura 5-13 se muestra el voltaje drenaje-fuente de los interruptores del primario, S1 y S2, así como la corriente a través de los devanados primarios, con una corriente de salida máxima de 60 A. ILa ILb ILc a) b) Figura 5-11. Corriente en los inductores de salida con: a) Io=6 A, b) Io=60 A. (Ch1-Ch3: 10 A/div). 126 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa VDS-S1 VDS-S2 VPrim Figura 5-12. Voltaje drenaje-fuente de los interruptores en el primario y voltaje a través de todos los devanados primarios con Io=6 A. (Ch1-Ch3: 50 V/div). VDS-S1 VDS-S2 IPrim Figura 5-13. Voltaje drenaje-fuente de los interruptores del primario y corriente a través de los devanados primarios con Io=60 A. (Ch1-Ch2: 50 V/div; Ch3:10 A/div). En la Figura 5-14 se muestra el voltaje a través de todos los devanados primarios así como el voltaje correspondiente en el devanado primario de cada fase. En estas formas de onda se observa que las fases tienen la misma secuencia mostrada en el ejemplo de la Figura 5-2 b). Es decir, los interruptores del primario, S1 y S2, encienden alternadamente, poniendo una tensión positiva a través de los devanados primarios cuando enciende S1 y una tensión negativa cuando enciende S2. Por su parte, en la Figura 5-15 se muestra el voltaje en el devanado primario de una de las fases y el voltaje de compuerta de los RS´s de la fase correspondiente. Como puede observarse en estas formas de onda, para evitar la conducción de los diodos parásitos de los MOSFET´s síncronos, ambos RS´s son encendidos durante los tiempos muertos, permitiendo 127 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo la descarga de la corriente del inductor de salida a través de los RS´s y no a través de los diodos parásitos. Como se explicó anteriormente, cuando enciende un interruptor del primario, la energía es transferida a la salida a través de una sola fase, ya que durante este tiempo los devanados secundarios de las demás fases permanecen cortocircuitados y, por consiguiente, el voltaje en los devanados primarios de dichas fases es cero, como puede observarse en la Figura 5-14. De esta manera, sólo un devanado primario se magnetiza a la vez, mientras que la corriente de los inductores de salida se descarga a través de ambos RS´s de su correspondiente fase, como se observa en la Figura 5-15. VPrim Va Vb Vc Figura 5-14. Voltaje a través de todos los devanados primarios y su voltaje correspondiente en el devanado primario de cada fase. (Ch1-Ch4: 50 V/div). Va VGS-SR2a VGS-SR1a ILa Figura 5-15. Voltaje en el devanado primario y voltaje compuerta-fuente de los RS´s, así como corriente en el inductor de salida de una fase. (Ch1: 50 V/div, Ch2-Ch3: 20 V/div; Ch4: 20 A/div). 128 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa La respuesta dinámica se evaluó con escalones de la corriente de salida de 6 A a 60 A y viceversa. Las pruebas de laboratorio se hicieron empleando una carga electrónica de Agilent Technologies N3300A la cual tiene un slew rate máximo de 10 A/us. Cabe señalar que este slew rate puede verse disminuido a medida que se incrementa la inductancia de interconexión entre la salida del VRM y la carga, por lo que será de suma importancia conectar la carga electrónica lo más cerca posible a la salida del VRM. En la Figura 5-16 se muestra el transitorio del voltaje de salida así como la corriente en cada uno de los inductores de salida. En la figura se observa una pequeña desviación en el voltaje de salida inferior a ±100 mV, tanto para el escalón de corriente positivo como para el negativo. El sobretiro que se aprecia en el voltaje de salida depende principalmente de la ESR del capacitor de salida, de manera que al reducir esta resistencia será posible disminuir dicho sobretiro. Por otra parte, como se observa en esta figura, el tiempo de recuperación durante el transitorio del voltaje de salida es mayor en comparación con el obtenido en el VRM descrito en el capítulo anterior. Esto se debe a la limitación del ciclo de trabajo en cada fase como consecuencia de la conexión en serie de los devanados primarios. ILa ILb ILc ∆Vo a) b) Figura 5-16. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 6 A - 60 A. b) Escalón de 60 A - 6 A. (Ch1-Ch3: 20 A/div, Ch4: 100 mV/div). La gráfica de la Figura 5-17 muestra el comportamiento experimental de la eficiencia del VRM propuesto. En esta gráfica se observa una eficiencia máxima del 85 % a una corriente de salida de 35 A, así como una eficiencia del 82 % a la corriente de salida máxima de 60 A. 129 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo 90 85 Eficiencia (%) 80 75 70 65 60 55 50 0 10 20 30 40 50 60 Corriente de salida (A) Figura 5-17. Eficiencia experimental del VRM multifase con EDSR. La eficiencia de este convertidor es 3 % inferior a la que se obtuvo en el VRM de 4 fases con SWSDSR, estudiado en el capítulo anterior. Esto se debe principalmente al aumento de la corriente a través de los RS´s, como consecuencia del uso de un menor número de fases; así como al uso de una relación de transformación de N=3, en lugar de N=6 como ocurría en el caso del VRM estudiado con anterioridad. Para una mejor apreciación, en la Figura 5-18 se muestra la distribución de las pérdidas asociadas a las principales etapas del VRM, de acuerdo con el análisis de pérdidas presentado en el apartado 4.4, considerando una corriente de salida máxima de 60 A. De igual manera, en la Figura 5-19 se muestra una comparación de la distribución de pérdidas en el VRM con SWSDSR, versus la distribución de pérdidas en la estructura simplificada del VRM con EDSR, presentado en este capítulo. Como se observa en la Figura 5-19, la mayor diferencia del porcentaje de pérdidas entre ambos VRM´s, ocurre en las pérdidas por conducción en los RS´s (Pc_SSec) y en las pérdidas por conmutación en los interruptores del primario (Psw_SPrim). En el VRM con EDSR se tienen menores pérdidas por conducción en los RS´s, debido al empleo de MOSFET´s síncronos con menor resistencia de encendido; mismos que no pueden utilizarse como RS´s en el VRM con SWSDSR, ya que éstos tienen una resistencia de encendido menor a costa de una capacitancia parásita de entrada muy grande. Asimismo, en el VRM con SWSDSR se tienen menores pérdidas por conmutación en los interruptores del primario, ya que la corriente en el primario es menor que la del VRM con EDSR. Esto se debe a que la relación de transformación en este último es de N=3, en lugar de N=6 como ocurre en el caso del VRM con SWSDSR. 130 H. Visairo Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa 5 Contribución de Pérdidas (W) 4 3 2 1 0 Pc_SPrim Pc_SSec Pc_W Lo Pc_W Prim Pc_W Sec Pc_ESRCo Pexc_SPrim Pexc_SSec Psw_SPrim Psw_SSec Psw_SPrim Psw_SSec Figura 5-18. Distribución de pérdidas del VRM con EDSR. VRM con SWSDSR VRM con EDSR 5 Contribución de Pérdidas (W) 4 3 2 1 0 Pc_SPrim Pc_SSec Pc_W Lo Pc_W Prim Pc_W Sec Pc_ESRCo Pexc_SPrim Pexc_SSec Figura 5-19. Comparación de la distribución de pérdidas en dos VRM´s basados en el convertidor Medio Puente simétrico. VRM de 4 fases con SWSDSR versus VRM de 3 fases con EDSR. 5.6 Conclusión En este capítulo se describió el principio de funcionamiento de un VRM multifase basado en el convertidor Medio Puente simétrico, con los devanados primarios conectados en 131 Capítulo 5. VRM Multifase con Rectificación Síncrona con Excitación Externa H. Visairo serie y rectificación síncrona con excitación externa. La ventaja principal de la estructura propuesta radica en el uso de sólo 2 interruptores en el lado del primario, independientemente del número de fases empleadas. Para asegurar un adecuado funcionamiento del VRM, el diseño magnético debe optimizarse. Dado que los devanados primarios están conectados en serie, las inductancias parásitas de todos los transformadores de potencia también se conectan en serie, lo cual puede llegar a producir grandes sobretiros de tensión en el voltaje drenaje-fuente de los RS´s. Por tanto, es indispensable conseguir un alto factor de acoplamiento entre los devanados de los transformadores de potencia, con la finalidad de reducir al máximo el valor de las inductancias de dispersión. Asimismo, debe tomarse en cuenta que cuando se conectan en serie los devanados primarios, el ciclo de trabajo máximo en cada fase se determina dividiendo 50 % entre el número de fases y, por consiguiente, tanto el ciclo de trabajo como la respuesta dinámica del VRM dependen del número de fases y de la relación de transformación. No obstante, durante un transitorio, cuando ocurre un escalón de corriente positivo, el ciclo de trabajo equivalente del VRM se satura al 100 %, con lo cual se consigue una rápida respuesta dinámica. El funcionamiento del VRM propuesto se verificó mediante el diseño de un prototipo de laboratorio con una tensión de salida de 1.5 V y una corriente de salida de 60 A, en el cual se obtuvo una eficiencia del 82 % a la corriente de salida máxima. 132 Capítulo 6 VRM Multifase Basado en una Estructura de Dos Etapas 6.1 Introducción Los VRM´s basados en el convertidor Buck síncrono han dejado de ser la mejor opción en aplicaciones de baja tensión, debido al incremento en el voltaje de entrada desde 5 V hasta 12 V o, en algunas aplicaciones, hasta 48 V. Las aplicaciones de los VRM´s basados en la topología Buck están restringidas a sistemas con un voltaje de entrada no mayor a 5 V. No obstante, esta topología aún puede llegar a encontrar aplicación en convertidores de baja tensión y alta corriente, con rápida respuesta dinámica, alimentados desde 48 V. Las estructuras basadas en dos etapas se han estudiado desde hace algunos años, utilizando un convertidor como pre-regulador y otro para regular o adecuar el voltaje de salida al nivel de tensión deseado, [B22], [B30]-[B32]. La idea básica es conseguir una forma de onda de compuerta ideal para el manejo de los RS´s, lo cual se consigue con una estructura inversora trabajando con una frecuencia de conmutación y un ciclo de trabajo constantes (50 %). En [B31] se presenta un convertidor Buck síncrono, actuando como pre-regulador, seguido de una estructura inversora Medio Puente, la cual se comporta como un “transformador CD/CD”, Figura 6-1. Aunque en esta estructura se obtienen resultados favorables, se tiene el inconveniente de que su dinámica es muy compleja debido al empleo de muchos componentes reactivos. Con la estructura de la Figura 6-1 se han obtenido resultados favorables en diseños con tensión de salida de 1.5 V y corriente de salida de 20 A, con un voltaje de entrada de 36~72 V. Sin embargo, para aplicaciones donde se requiere una corriente de salida alta (60 A) y una respuesta dinámica rápida, es más conveniente el uso de estructuras multifase. 133 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo Lo1 SR2 C1 Vin S2 D2 1 + - N C2 S1 D1 1 VGSR2 VGSR1 SR1 Lo2 + Vo - Io Figura 6-1. Convertidor Buck síncrono seguido de una estructura inversora Medio Puente con D=50 %, [B31]. Una alternativa sería el uso de un convertidor Buck síncrono multifase manteniendo la misma estructura que la que se muestra en la Figura 6-1, pero se seguiría teniendo el mismo inconveniente: su dinámica es muy compleja ya que se trata de un sistema de cuarto orden. Recientemente se presentó el estudio de un convertidor Buck síncrono multifase seguido de un convertidor Push Pull alimentado en corriente, actuando este último como un “transformador de corriente CD/CD”. El convertidor Buck regula el voltaje de salida y provee la dinámica a la carga, mientras que el “transformador de corriente CD/CD” sólo se encarga de adaptar los niveles de corriente y voltaje a la carga, [B32]. El convertidor Push Pull opera con un ciclo de trabajo ideal del 50 %, pero ello no garantiza que a la salida se tenga una corriente continua. Por tanto, es necesario un filtro de segundo orden a la salida, que al igual que en la estructura de la Figura 6-1, afectará la dinámica del convertidor. 6.2 Convertidor propuesto Como una alternativa a esta problemática, en este trabajo de investigación se propone el uso de una estructura de dos etapas, para aplicaciones de baja tensión de salida y alta corriente, con alto voltaje de alimentación. La hipótesis que se plantea con la estructura propuesta es obtener una respuesta dinámica simétrica, alimentando a un convertidor Buck síncrono multifase con una tensión de entrada igual al doble del voltaje de salida, lo cual sólo es posible si se cuenta con una primera etapa que adecue dicha tensión de entrada al nivel deseado. En la Figura 6-2 se muestra la estructura del VRM propuesto. Como puede observarse, la primera etapa es un convertidor Medio Puente simétrico con rectificación síncrona autoexcitada actuando como un “transformador CD/CD”, el cual opera en lazo abierto con un 134 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas ciclo de trabajo constante del 50 %. Su única función es adecuar el voltaje de entrada de 36~72 V a un nivel de voltaje menor; en el caso ideal, igual al doble del voltaje de salida del VRM. La segunda etapa consiste en un convertidor Buck síncrono multifase, que se alimenta de la tensión de salida del convertidor Medio Puente, y cuya función es proveer una rápida respuesta dinámica a la carga. La tensión de entrada de este convertidor puede adecuarse mediante la relación de transformación del convertidor Medio Puente, para que opere con un ciclo de trabajo tal que permita el mejor grado de cancelación de los rizos de corriente y una respuesta dinámica simétrica. Desde el punto de la rectificación síncrona, la estructura propuesta es una solución híbrida, ya que en la primera etapa se emplea el convertidor Medio Puente con rectificación síncrona autoexcitada y en la segunda etapa se emplea el convertidor Buck síncrono multifase con excitación externa. La DSR2 Vin/2 Vin - - C2 S2 D2 Dc2 - Lo1 Lb Dc1 + Vin/2 SRa SR2 + + S1a C1 S1 + VBus - Co1 D1 SR1 S1b Co SRb + Vo - Io DSR1 Ln S1n SRn Figura 6-2. VRM multifase propuesto basado en una estructura de dos etapas. 6.3 Diseño del convertidor El funcionamiento de la estructura propuesta se verificó mediante el diseño de un prototipo de laboratorio con tensión de salida de 1.5 V y una corriente de salida de 60 A. Las especificaciones de este prototipo se resumen en la Tabla 6-1. 135 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo Tabla 6-1. Especificaciones de diseño para el VRM basado en una estructura de dos etapas. Rango del voltaje de entrada (Vin) 36~72 V Voltaje de salida (Vo) 1.5 V Corriente de salida (Io) 60 A Potencia de salida (Po) 90 W Frecuencia de conmutación del Medio Puente (fs_HB) 50 kHz Número de fases del Buck síncrono multifase (n) Frecuencia de conmutación por fase (fs) 4 200 kHz 6.3.1 Consideraciones de diseño para el convertidor Medio Puente El convertidor Medio Puente opera con un ciclo de trabajo constante del 50 %, por lo que no existirán tiempos muertos en las formas de onda del transformador. Por tanto, es posible implementar la rectificación síncrona autoexcitada convencional siempre y cuando el voltaje en el devanado secundario sea lo suficientemente alto para asegurar el encendido de los RS´s en todo el rango de la tensión de entrada. No obstante, dado que se desea alimentar al convertidor Buck multifase con una tensión de entrada igual al doble de la tensión de salida (3 V), es conveniente emplear devanados auxiliares para manejar la compuerta de los RS´s con un voltaje apropiado. Por tanto, se propone el uso de un devanado auxiliar para excitar la compuerta de los RS´s, empleando el esquema SWSDSR estudiado en capítulos anteriores. La frecuencia de conmutación del convertidor Medio Puente puede ser menor que la del convertidor Buck síncrono multifase, y dado que su operación es bajo condiciones ideales (frecuencia de conmutación y ciclo de trabajo constantes) es posible lograr una eficiencia considerablemente alta en esta primera etapa. Como se aprecia en la ecuación (6-1), para un ciclo de trabajo fijo del 50 %, el voltaje de salida del convertidor está en función de la relación entre el voltaje de entrada y la relación de transformación. Vo = Vin ⋅D N (6-1) 136 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas En la Figura 6-3 se muestra el comportamiento del voltaje de salida en función de la relación de transformación y como puede observarse, con una relación de N=8 se consigue un voltaje de entrada de 3 V para el convertidor Buck síncrono multifase. No obstante, considerando que el convertidor no tiene una eficiencia ideal, se propone el uso de una relación de transformación de N=7 con lo cual se tiene un voltaje de entrada igual a 3.4 V. 14 Voltaje de salida (V) 12 10 8 6 4 2 0 1 2 3 4 5 6 7 8 9 10 Relación de transformación (N) Figura 6-3. Voltaje de salida del convertidor Medio Puente en función de la relación de transformación. La relación de transformación en el devanado auxiliar, dada por la ecuación (6-2), se determina en función del voltaje de compuerta requerido para los RS´s. Dicho voltaje debe ser lo suficientemente alto para mantener encendido al MOSFET, pero lo suficientemente bajo para no sobrepasar el voltaje de compuerta máximo, en todo el rango de la tensión de entrada. En la Tabla 6-2 se muestran los voltajes de compuerta para los RS´s, con distinta relación de transformación y distinta tensión de entrada. Como se observa en la tabla, escogiendo una relación de transformación de Naux=2.33 (7:3, Prim:Aux) para el devanado auxiliar, se obtiene un voltaje de compuerta de 7.7 V, 10.2 V y 15.4 V para una tensión de entrada de 36 V, 48 V y 72 V, respectivamente. Como ya se ha comentado anteriormente, es necesario conseguir un alto factor de acoplamiento entre los devanados del transformador, lo cual se logra construyendo el transformador de potencia con espiras planas de PCB o empleando la tecnología Flex-Foil. N aux = V prim (6-2) Vaux 137 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo Tabla 6-2. Voltaje en el devanado auxiliar para distintas relaciones de transformación y distinta tensión de entrada. Vaux Naux (Prim:Aux) Vin=36 V Vin=48 V Vin=72 V 1.75 (7:4) 10.2 13.7 20.5 2.33 (7:3) 7.7 10.2 15.4 3.5 (7:2) 5.1 6.8 10.2 7 (7:1) 2.5 3.4 5.1 6.3.2 Consideraciones de diseño para el convertidor Buck síncrono multifase Como ya se ha comentado, uno de los principales beneficios de las estructuras multifase es el efecto de la cancelación de los rizos de corriente de los inductores de salida; lo cual permite una disminución de la capacitancia de salida requerida por el convertidor, así como una respuesta dinámica más rápida como consecuencia del uso de inductores de salida más pequeños. El factor de cancelación de los rizos de corriente representa la relación de la magnitud del rizo de la corriente de salida total y la magnitud del rizo de la corriente a través de cada uno de los inductores de salida. Para un convertidor Buck síncrono multifase, el factor de cancelación (Fc) está determinado por las ecuaciones (6-3) y (6-4), donde Def es el ciclo de trabajo efectivo, n es el número de fases e int(n⋅D) es la parte entera de n⋅D. Fc = ( Def ⋅ 1 − Def ∆I o = ∆I Fase D ⋅ (1 − D ) ⋅ n ) (6-3) Def = n ⋅ D − int (n ⋅ D ) (6-4) En la Figura 6-4 se muestra la gráfica del factor de cancelación en función del ciclo de trabajo. Como puede observarse, el rizo de la corriente de salida puede llegar a ser cero para ciertos valores del ciclo de trabajo. Esto significa que si el VRM trabaja con un ciclo de trabajo adecuado, la inductancia de salida en cada fase puede ser tan pequeña como se desee para satisfacer los requerimientos de respuesta dinámica. 138 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Factor de cancelación del rizo de corriente 1 2 Fases 0.9 3 Fases 0.8 4 Fases 0.7 5 Fases 0.6 0.5 0.4 0.3 0.2 0.1 0 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 Ciclo de trabajo (D) Figura 6-4. Factor de cancelación del rizo de corriente para un convertidor Buck síncrono multifase. En este diseño en particular se propone el uso de 4 fases, de tal manera que la corriente a través de cada fase sea de 15 A. Como se observa en la Figura 6-4, para lograr una cancelación perfecta de los rizos de corriente, es necesario que el convertidor trabaje con un ciclo de trabajo del 25 %, del 50 % o del 75 %. No obstante, para lograr una respuesta dinámica simétrica, se desea que el voltaje de entrada del convertidor Buck síncrono multifase sea igual al doble del voltaje de salida, lo cual implica que el convertidor opere con un ciclo de trabajo del 50 %, como puede deducirse de las ecuaciones (2-1) y (2-2). El ciclo de trabajo es la relación del voltaje de salida y el voltaje de entrada del convertidor, como se expresa en la ecuación (6-5). D= Vo Vin (6-5) El cálculo del valor de los inductores de salida puede realizarse mediante la ecuación (6-6). Considerando un voltaje de entrada igual al doble del voltaje de salida y un rizo de corriente (∆IL) igual 7.95 A (53 % del valor de la corriente de salida en cada fase), se obtiene un valor de 471 nH para cada inductor de salida. 139 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas L= Vo ⋅ ( 1 − D) ∆I L ⋅ f s H. Visairo (6-6) 6.4 Distribución de pérdidas en el VRM En estructuras de dos etapas, la eficiencia en cada convertidor juega un papel muy importante para el rendimiento global del VRM, ya que la energía entregada a la carga es procesada dos veces. Por consiguiente, resulta de gran interés conocer la distribución de pérdidas en cada etapa del convertidor. 6.4.1 Pérdidas en el convertidor Medio Puente A diferencia del análisis de pérdidas presentado en la sección 4.4, en este caso se trata de un convertidor Medio Puente de una sola fase y con un ciclo de trabajo del 50 %, lo cual implica que no existen tiempos muertos o que estos son muy pequeños. Por tanto, el inductor de salida de esta etapa puede no existir o bien ser de un valor muy pequeño, con lo cual la forma de onda de la corriente de salida puede considerarse continua. Las pérdidas por conducción de los interruptores del primario están dadas por la ecuación (6-7), en la cual se considera que la corriente en el lado primario (IP) es igual a la corriente de salida del convertidor Medio Puente dividida entre la relación de transformación (N). Asimismo, las pérdidas en los RS´s pueden determinarse mediante la ecuación (6-8). Es importante considerar que en el lado del primario no es necesario conectar dispositivos en paralelo. Sin embargo, los RS´s en el secundario se forman conectando varios dispositivos en paralelo debido a la alta corriente de salida, afectando directamente el valor de la resistencia de encendido (RDS(on)) considerada en cada caso. Pc _ S Prim = I P 2 ⋅ R DS(on) (6-7) Pc _ S Sec = I o _ HB 2 ⋅ R DS(on) (6-8) 140 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Las pérdidas debidas a la resistencia del devanado de los inductores de salida pueden calcularse mediante la ecuación (6-9). Pc _ WLo _ HB = I o _ HB 2 ⋅ RwLo _ HB (6-9) Las pérdidas en los devanados primario y secundario del transformador de potencia, se evalúan de la misma manera que las pérdidas en los interruptores del primario y del secundario, respectivamente, excepto que se considera la resistencia del devanado en lugar de la resistencia de encendido de los MOSFET´s, como se muestra en las ecuaciones (6-10) y (6-11), respectivamente. Pc _ WPrim = I P 2 ⋅ RwPrim (6-10) Pc _ WSec = I o _ HB 2 ⋅ RwSec (6-11) Como se vio en secciones anteriores, las pérdidas por conducción en los capacitores de salida son despreciables. Por su parte, las pérdidas por excitación de la compuerta de los MOSFET´s, generadas durante la carga y la descarga de la capacitancia de compuerta durante el encendido y el apagado del MOSFET, respectivamente, están determinadas en función de la capacitancia de entrada, el voltaje compuerta-fuente y la frecuencia de conmutación. Considerando que el convertidor opera con ciclo de trabajo del 50 %, el voltaje de compuerta de los RS´s corresponderá al voltaje en el devanado auxiliar del transformador. En las ecuaciones (6-12) y (6-13) se muestran las pérdidas por excitación de los interruptores en el primario y en secundario, respectivamente. Pexc _ S Prim = 2 ⋅ CissPrim ⋅ VGS Prim 2 ⋅ f s _ HB (6-12) Pexc _ S Sec = 2 ⋅ CissSec ⋅ VGS Sec 2 ⋅ f s _ HB (6-13) 141 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo Las pérdidas por conmutación pueden determinarse mediante el cálculo del área triangular donde el voltaje drenaje-fuente y la corriente de drenaje se traslapan durante la conmutación del MOSFET. Dado que no existen tiempos muertos, el voltaje drenaje-fuente de los interruptores del primario es igual al voltaje de entrada y el voltaje drenaje-fuente de los RS´s es igual al voltaje en el devanado secundario, como se muestra en las ecuaciones (6-14) y (6-15), respectivamente. ( ) Psw _ S Prim = Vin ⋅ I P ⋅ t t(on)P + t t(off)P ⋅ f s _ HB ( ) Psw _ S Sec = VSec ⋅ I o _ HB ⋅ t t(on)Sec + t t(off)Sec ⋅ f s _ HB (6-14) (6-15) 6.4.2 Pérdidas en el convertidor Buck síncrono multifase El análisis de pérdidas del convertidor Buck síncrono multifase es muy similar al presentado en la sección 4.4, ya que la forma de onda de la corriente a través de los interruptores, es de la misma forma que la que se muestra en la Figura 4-8. Las pérdidas por conducción en los interruptores principales (S1) y en los rectificadores síncronos (SR), pueden determinarse mediante las ecuaciones (6-16) y (6-17), respectivamente. ( ) (6-16) ( ) (6-17) Pc _ S1 = n ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ RDS(on) ⋅ D 3 Pc _ SR = n ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ R DS(on) ⋅ (1 − D) 3 Por su parte, las pérdidas por conducción asociadas a la resistencia del devanado de los inductores de salida, pueden determinarse mediante la ecuación (6-18). Pc _ WLo = ( ) n ⋅ I min 2 + I max ⋅ I min + I max 2 ⋅ RwLo 3 142 (6-18) H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Las pérdidas por excitación de la compuerta de los interruptores principales y de los RS´s están determinadas por las ecuaciones (6-19) y (6-20), respectivamente. Pexc _ S1 = n ⋅ C issS1 ⋅ VGS 2 ⋅ f s (6-19) Pexc _ SR = n ⋅ CissSR ⋅ VGS 2 ⋅ f s (6-20) Finalmente, las pérdidas por conmutación de los interruptores principales y de los RS´s pueden calcularse mediante las ecuaciones (6-21) y (6-22), respectivamente, donde Vin_Buck corresponde al voltaje de salida del convertidor Medio Puente y Vf corresponde al voltaje directo a través del diodo parásito de los RS´s. Psw _ S1 = Psw _ SR = ( ) n ⋅ Vin _ Buck ⋅ I min ⋅ t t(on)S1 + I max ⋅ t t(off)S1 ⋅ f s 2 ( ) n ⋅ V f ⋅ I max ⋅ t t(on)SR + I min ⋅ t t(off)SR ⋅ f s 2 (6-21) (6-22) 6.5 Respuesta en frecuencia El propósito de emplear dos etapas en el VRM es permitir que la segunda etapa provea una rápida respuesta dinámica a la carga y, por consiguiente, la respuesta en frecuencia del VRM estará determinada sólo por el convertidor Buck síncrono multifase. La función de transferencia control-salida del convertidor Buck síncrono multifase está dada por la ecuación (6-23), donde Sz1, ωo y Qo están dados por las ecuaciones (6-24), (625) y (6-26), respectivamente. Esta función de transferencia es la misma que se obtuvo en la sección 4.5 para el VRM multifase basado en el convertidor Medio Puente, con la única diferencia de que en este caso se tiene mayor ganancia, Vin en lugar de Vin/2⋅N. En el diagrama de Bode de la Figura 6-5 se muestra la respuesta en frecuencia dada por la ecuación (6-23), considerando una inductancia de salida equivalente igual al valor de cada inductor de salida dividido entre el número de fases. 143 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas 1+ ∧ V o (s) ∧ = Vin ⋅ d (s) S z1 = ωo = Qo = H. Visairo s S z1 (6-23) s s2 + 2 1+ ωo ⋅ Qo ωo 1 Rc ⋅ C o (6-24) 1 R + Rc Leq ⋅ C o ⋅ o Ro ≈ 1 Leq ⋅ C o (6-25) Leq ⋅ C o Leq Ro (6-26) + C o ⋅ (Rc + R L ) 40 20 Gco( f) 0 20 40 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 5 1 .10 6 0 45 Fco( f) 90 135 180 100 1 .10 6 Figura 6-5. Respuesta en frecuencia del VRM operando en lazo abierto. 144 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Como se observa en el diagrama de Bode de la Figura 6-5, la ganancia en lazo abierto del VRM es de 9.55 dB y se observa un doble polo a una frecuencia de 6 kHz y un cero a 16 kHz, dado por las ecuaciones (4-56) y (4-57), respectivamente. Considerando la atenuación debida al modulador PWM, dada por la ecuación (4-58), la ganancia del VRM disminuye a 2.7 dB como se observa en el diagrama de Bode de la Figura 6-6. Dado que esta función de transferencia es muy similar a la que se obtuvo en los diseños anteriores, se propone una red de compensación como la que se muestra en la Figura 4-21, la cual proporciona ganancia en baja frecuencia y agrega dos polos y un cero. Se tiene un polo en el origen y se propone que el cero aparezca a una frecuencia inferior o igual a la del doble polo del VRM y que el segundo polo aparezca a una frecuencia de por lo menos una década superior a la nueva frecuencia de transición, como se muestra en el diagrama de Bode de la Figura 6-7. Finalmente, en la Figura 6-8 se muestra la respuesta en frecuencia total del VRM ya compensado, en la cual se observa un ancho de banda de 58 kHz y un margen de fase de 67º y en la Tabla 6-3 se resumen los valores calculados para el compensador propuesto. 20 0 GcoT ( f) 20 40 60 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 5 1 .10 6 0 45 FcoT ( f) 90 135 180 100 1 .10 6 Figura 6-6. Respuesta en frecuencia del VRM considerando la atenuación del modulador PWM. 145 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo 60 40 20 Gcomp ( f) 0 20 40 100 1 .10 3 1 .10 4 5 1 .10 5 1 .10 1 .10 f 6 1 .10 7 6 1 .10 0 45 Fcomp ( f) 90 135 180 100 1 .10 3 1 .10 4 1 .10 f 7 Figura 6-7. Respuesta en frecuencia del compensador para el lazo de retroalimentación de voltaje. 80 60 40 20 GTotal ( f) 0 20 40 60 80 100 3 1 .10 f 3 1 .10 f 1 .10 4 1 .10 5 1 .10 4 1 .10 5 1 .10 6 0 45 FTotal ( f) 90 135 180 100 1 .10 6 Figura 6-8. Respuesta en frecuencia total en lazo cerrado. 146 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Tabla 6-3. Datos del compensador para el lazo de retroalimentación de voltaje. Componentes Ganancia, polos y ceros R1 R2 C1 C2 Gv fp fz 1.2 kΩ 22 kΩ 1 nF 10 pF 25.2 dB 723 kHz 7.2 kHz 6.6 Resultados experimentales La estructura propuesta se validó experimentalmente mediante el diseño de un prototipo de laboratorio, diseñado con las especificaciones dadas en la Tabla 6-1 y cuya fotografía se muestra en la Figura 6-9. a) b) Figura 6-9. Prototipo de laboratorio del VRM propuesto. a) Vista superior. b) Vista inferior. 147 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo En el prototipo de laboratorio desarrollado se emplearon componentes de montaje superficial y el transformador se diseñó con tecnología Flex-Foil. Para el capacitor de salida se conectaron en paralelo 6 capacitores de tantalio de montaje superficial de KEMET Electronics Corporation y para los inductores de salida se emplearon inductores de potencia de montaje superficial de COOPER Electronic Technologies, HC7 Series. En la Tabla 6-4 se resumen los valores de los componentes obtenidos del diseño del convertidor y en las tablas 6-5 y 6-6 se incluyen las especificaciones de los interruptores de potencia utilizados en el VRM, correspondientes al convertidor Medio Puente de la primera etapa y al Buck síncrono multifase de la segunda, respectivamente. Tabla 6-4. Resumen de los valores calculados del VRM multifase de 2 etapas. Convertidor Medio Puente Número de vueltas en el devanado primario 7 Número de vueltas en el devanado secundario 1 Número de vueltas en el devanado auxiliar 3 Ciclo de trabajo constante (DHB) 50 % Capacitor de salida (Co1) 3 x 1000 uF Resistencia serie equivalente de Co1 (ESRCo1) 3.33 mΩ Inductor de salida (Lo1) 200 nH Resistencia en CD de Lo1 (RwLo1) 1.4 mΩ Resistencia en CD del devanado primario (RwPrim) 6 mΩ Resistencia en CD del devanado primario (RwSec) 1.3 mΩ Convertidor Buck síncrono multifase Ciclo de trabajo en estado estable (D) Capacitor de salida (Co2) 50 % 6 x 1000 uF Resistencia serie equivalente de Co2 (ESRCo2) 1.66 mΩ Inductor de salida en cada fase (Lo) 470 nH Resistencia en CD de Lo (RwLo) 3.2 mΩ 148 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Tabla 6-5. Interruptores de potencia usados la primera etapa del VRM. Primario: Secundario: Si4480DY (Vishay) Si4410DY (IR) 26 mΩ (VGS=10 V) 11 mΩ (VGS=10 V) Capacitancia de entrada (Ciss) 1.8 nF 1.58 nF Tiempo de transición en el encendido (tt(on)) 10.4 ns 27.9 ns Tiempo de transición en el apagado (tt(off)) 36.9 ns 5.5 ns Resistencia de encendido (RDS(on)) Tabla 6-6. Interruptores de potencia usados la segunda etapa del VRM. Interruptor Principal: IRF7811AV (IR) Rectificadores Síncronos: IRF7809AV (IR) 11 mΩ (VGS=4.5 V) 7 mΩ (VGS=4.5 V) Capacitancia de entrada (Ciss) 1.8 nF 3.78 nF Tiempo de transición en el encendido (tt(on)) 10 ns 36 ns Tiempo de transición en el apagado (tt(off)) 21 ns 10 ns Resistencia de encendido (RDS(on)) En la Figura 6-10 se muestran las formas de onda del voltaje de compuerta de los RS´s y de la corriente en el inductor de salida del convertidor Medio Puente, para un voltaje de entrada mínimo de 36 V, nominal de 48 V y máximo de 72 V, con una corriente de salida de 15 A. Como puede observarse en estas formas de onda, se obtiene un voltaje de compuerta de 8 V, 10 V y 15 V para el voltaje de entrada mínimo, nominal y máximo, respectivamente. El convertidor Medio Puente se diseñó con una relación de transformación N=7, con lo cual se espera que el voltaje de salida de éste sea de 3.4 V a tensión de entrada nominal. Sin embargo, dado que este convertidor opera en lazo abierto, existe una variación considerable del voltaje de salida para un voltaje de entrada mínimo de 36 V y máximo de 72 V, como se observa en la Figura 6-11. Esta variación en el voltaje de salida, mismo que corresponde al voltaje de entrada del convertidor Buck síncrono multifase, afectará el ciclo de trabajo en estado estable y el factor de cancelación de los rizos de corriente, así como la eficiencia del VRM. 149 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo VGS-SR1 VGS-SR2 ILo1 a) b) VGS-SR1 VGS-SR2 ILo1 c) Figura 6-10. Voltaje de compuerta para los RS´s y corriente en el inductor de salida del convertidor Medio Puente con Io=15 A: a) Vin=36 V, b) Vin=48 V, c) Vin=72 V. (Ch1-Ch2: 10 V/div; Ch3: 10 A/div). Vin=36 V Vin=48 V Vin=72 V 6 Voltaje de salida (V) 5 4 3 2 1 0 0 5 10 15 20 25 30 Corriente de salida (A) Figura 6-11. Voltaje de salida del convertidor Medio Puente en función de la corriente de salida y del voltaje de entrada. 150 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas En la Figura 6-12 se muestra el comportamiento experimental de la eficiencia del convertidor Medio Puente. Como se observa en la gráfica, cuando la corriente de salida es baja, las pérdidas por conmutación tienen mayor efecto que cuando se tiene una corriente alta. A baja corriente de salida se tiene una mayor eficiencia con un voltaje de entrada menor. Sin embargo, a corriente de salida máxima se observa que la eficiencia más alta se obtiene con una tensión de entrada mayor. Esto se debe principalmente a que ante un voltaje de entrada máximo se tiene un voltaje de salida cercano a los 5 V (Figura 6-11), lo cual hace menos significativa la caída de tensión a través de los RS´s. Vin=36 V Vin=48 V Vin=72 V 95 90 Eficiencia (%) 85 80 75 70 65 60 0 5 10 15 20 25 30 Corriente de salida (A) Figura 6-12. Eficiencia experimental del convertidor Medio Puente. En cuanto al convertidor Buck síncrono multifase, en la Figura 6-13 se muestran las corrientes en los inductores de salida para una corriente total de salida de 20 A y 60 A, para cuando el VRM se alimenta con un voltaje de entrada de 48 V. En estas formas de onda se observa un pequeño desbalance en los niveles de corriente como consecuencia de las modificaciones hechas en el Layout para realizar las mediciones de corriente. No obstante, esta diferencia no supera el 15 % del valor entre ellas. En la Figura 6-14 se muestra el comportamiento experimental de la eficiencia del convertidor Buck síncrono multifase cuando su voltaje de entrada es de 2.5 V, 3.3 V y 5 V, lo cual corresponde a la variación del voltaje de salida del convertidor Medio Puente para un voltaje de entrada de 36 V, 48 V y 72 V, respectivamente. 151 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo ILa ILb ILc ILd a) b) Figura 6-13. Corrientes en los inductores de salida del convertidor Buck síncrono multifase con Vin=48 V y una corriente de salida de: a) Io=20 A, b) Io=60 A. (Ch1-Ch4: 10 A/div). Vin=2.5 V Vin=3.3 V Vin=5 V 95 90 Eficiencia (%) 85 80 75 70 65 60 0 10 20 30 40 50 60 Corriente de salida (A) Figura 6-14. Eficiencia experimental del convertidor Buck síncrono multifase. La eficiencia máxima alcanzada en el convertidor Medio Puente es del 92.7 %, a una corriente de salida de 12.5 A y tensión de entrada nominal de 48 V. A corriente de salida máxima de 30 A, se obtuvo una eficiencia del 87 %, como se observa en la Figura 6-12. Por su parte, en el convertidor Buck síncrono multifase se obtuvo una eficiencia máxima del 90.7 % a una corriente de salida de 15 A y tensión de entrada nominal. A corriente de salida máxima de 60 A, se obtuvo una eficiencia del 83.8 %, como se observa en la Figura 6-14. 152 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas La eficiencia global del VRM es igual al producto de las eficiencias de ambas etapas, lo cual implica que para obtener una eficiencia superior al 80 % en el VRM, los convertidores de ambas etapas deben tener una eficiencia superior al 89.4 %. En la Figura 6-15 se muestra el comportamiento experimental de la eficiencia global del VRM y como puede observarse se logra una eficiencia máxima del 83.7 %, a una potencia de salida de 31.5 W y tensión de entrada nominal de 48 V. Sin embargo, a potencia de salida máxima se observa que la eficiencia disminuye considerablemente. HB Buck HB + Buck 95 90 Eficiencia (%) 85 80 75 70 65 60 0 10 20 30 40 50 60 70 80 90 Potencia de salida (W) Figura 6-15. Comportamiento experimental de la eficiencia global del VRM propuesto. Analíticamente, la eficiencia se puede obtener analizando las pérdidas en ambos convertidores. En las figuras 6-16 y 6-17 se muestra la distribución de pérdidas en las principales etapas del convertidor Medio Puente y del convertidor Buck síncrono multifase, respectivamente, considerando un voltaje de entrada nominal de 48 V y una corriente de salida máxima de 60 A. La eficiencia se ve afectada debido a que las dos etapas del VRM corresponden a convertidores de baja tensión y alta corriente, en los cuales, el porcentaje de las pérdidas por conducción en la etapa de salida son las que tienen mayor impacto en la eficiencia del VRM. Por lo tanto, una forma de mejorar la eficiencia es hacer que la primera etapa del VRM se diseñe con un voltaje de salida mayor, cuyo impacto se aprecia en las figuras 6-18 y 6-19, en las cuales se muestra una comparación de la distribución de pérdidas en el convertidor 153 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo Medio Puente y en el Buck síncrono multifase, respectivamente, considerando una relación de transformación de N=7 y N=3 en la primera etapa del VRM. En la Figura 6-18 se observa que el porcentaje total de pérdidas en el convertidor Medio Puente disminuye sustancialmente, como resultado de la disminución de las pérdidas por conducción en el lado secundario del convertidor Medio Puente. Contribución de Pérdidas (W) 3 2 1 0 Pc_SPrim Pc _SSec Pc_W Lo Pc_W Prim Pc_W Sec Pexc_SPrim Pexc_SSec Psw_SPrim Psw_SSec Figura 6-16. Distribución de pérdidas en el convertidor Medio Puente. Contribución de Pérdidas (W) 4 3 2 1 0 Pc_S1 Pc_SR Pc_W Lo Pexc_S1 Pexc_SR Psw_S1 Figura 6-17. Distribución de pérdidas en el convertidor Buck síncrono multifase. 154 Psw_SR H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Asimismo, en la Figura 6-19 se observa que el porcentaje total de las pérdidas en el convertidor Buck síncrono multifase no sufre mayores cambios, por lo que el impacto de la variación del voltaje de salida en la primera etapa del VRM tiene mayor influencia en la eficiencia del convertidor Medio Puente. N=7 N=3 Contribución de Pérdidas (W) 3 2 1 0 Pc_SPrim Pc _SSec Pc_W Lo Pc_W Prim Pc_W Sec Pexc_SPrim Pexc_SSec Psw_SPrim Psw_SSec Figura 6-18. Distribución de pérdidas en el convertidor Medio Puente, para una relación de transformación de N=7 y N=3 en la primera etapa del VRM. N=7 N=3 Contribución de Pérdidas (W) 4 3 2 1 0 Pc_S1 Pc_SR Pc_WLo Pexc_S1 Pexc_SR Psw_S1 Psw_SR Figura 6-19. Distribución de pérdidas en el convertidor Buck síncrono multifase, para una relación de transformación de N=7 y N=3 en la primera etapa del VRM. 155 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo En la Figura 6-20 se muestra la eficiencia teórica del VRM ante distintas relaciones de transformación, considerando una corriente de salida máxima de 60 A. Como puede observarse, una disminución de la relación de transformación desde N=7 hasta N=3 implica un aumento del 5 % de la eficiencia global del VRM. Sin embargo, con una relación de transformación de N=7, ya no se cumple la condición de que el voltaje de entrada del convertidor Buck síncrono multifase sea igual al doble del voltaje de salida. No obstante, mediante una adecuada relación de transformación es posible seguir teniendo un factor de cancelación (Fc) ideal de los rizos de corriente, como se observa en la Tabla 6-7. HB Buck HB + Buck 100 Eficiencia (%) 95 90 85 80 75 70 1 2 3 4 5 6 7 8 9 Relación de transformación (N) Figura 6-20. Comportamiento de la eficiencia teórica del VRM en función de la relación de transformación del convertidor Medio Puente, considerando una corriente de salida máxima de 60 A. Tabla 6-7. Impacto de la relación de transformación sobre la eficiencia teórica del VRM. Medio Puente Buck síncrono multifase HB + Buck N Vsec ηHB (%) D (%) Fc ηBuck (%) ηGlobal (%) 2 12 98.1 12.5 0.57 87.0 85.4 3 8 97.3 18.7 0.3 87.6 85.2 4 6 96.2 25 0 87.8 84.5 5 4.8 94.8 31.2 0.21 87.9 83.4 6 4 93.2 37.5 0.26 87.9 81.9 7 3.42 91.3 43.7 0.19 87.9 80.3 8 3 89.3 50 0 87.8 78.4 156 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas Del análisis de pérdidas presentado anteriormente, se pueden deducir dos consideraciones de diseño para el VRM en conjunto. La primera consiste en conseguir una respuesta transitoria simétrica, haciendo que el voltaje de carga y de descarga en los inductores de salida sea el mismo, ante un transitorio de corriente positivo y negativo, respectivamente. Para conseguir este requerimiento es necesario que el voltaje de entrada del convertidor Buck síncrono multifase sea igual al doble del voltaje de salida, lo cual implica que el convertidor opere con un ciclo de trabajo del 50 % y tenga un factor de cancelación de los rizos de corriente ideal. La segunda consideración de diseño consiste en lograr la eficiencia más alta posible, mediante una adecuada relación de transformación en la primera etapa del VRM y mediante un lazo de retroalimentación que mantenga constante el voltaje de salida de dicha etapa. En la Figura 6-20 se verificó una eficiencia máxima empleando una relación de transformación de N=3, con la cual también se tiene un buen factor de cancelación de los rizos de corriente en el convertidor multifase. En cuanto a la respuesta dinámica, ésta se evaluó con escalones de la corriente de salida de 0 A a 50 A y viceversa, empleando una relación de transformación de N=7 en la primera etapa del VRM. En la Figura 6-21 se muestra el transitorio del voltaje de salida ante escalones de la corriente de carga con un slew rate de 15 A/us y de 350 A/us para los escalones de corriente positivo y negativo, respectivamente. ∆Vo Io a) b) Figura 6-21. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=15 A/us, b) Escalón de 50 A - 0 A con slew rate=350 A/us. (Ch1: 200 mV/div, Ch2: 20 A/div). 157 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas H. Visairo Asimismo, en la Figura 6-22 se muestra el transitorio del voltaje de salida y de la corriente en uno de los inductores de salida, ante escalones de la corriente de carga con un slew rate máximo de 30 A/us y de 700 A/us para los escalones de corriente positivo y negativo, respectivamente. ∆Vo ILa a) b) Figura 6-22. Respuesta dinámica del VRM propuesto ante escalones de la corriente de salida. a) Escalón de 0 A - 50 A con slew rate=30 A/us, b) Escalón de 50 A - 0 A con slew rate=700 A/us. (Ch1: 200 mV/div, Ch2: 10 A/div). 6.7 Conclusión En este capítulo se presentó el estudio de un VRM basado en una estructura de dos etapas, constituido por un convertidor Medio Puente seguido de un convertidor Buck síncrono multifase. Mediante la estructura propuesta, es posible seguir empleando el convertidor Buck síncrono multifase en aplicaciones de baja tensión y alta corriente con un voltaje de entrada alto, de 36~72 V. El principal inconveniente de las topologías de dos etapas es la disminución de la eficiencia. No obstante, mediante un diseño adecuado pueden conseguirse valores de eficiencia lo suficientemente altos. El VRM propuesto se analizó bajo dos criterios de diseño distintos. En el primero se busca la optimización de la respuesta dinámica, haciendo que el voltaje de entrada del convertidor Buck síncrono multifase sea igual al doble del voltaje de salida, lo cual se 158 H. Visairo Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas consigue empleando una relación de transformación de N=7 en la primera etapa del VRM. Con este criterio de diseño, se asegura que el voltaje de carga y de descarga de los inductores de salida sea siempre el mismo ante un transitorio en la carga. El inconveniente de este criterio, es que la eficiencia es baja debido a que los convertidores de ambas etapas del VRM son de baja tensión y alta corriente. El segundo criterio de diseño consiste en disminuir las pérdidas por conducción en el lado secundario del convertidor Medio Puente, haciendo que el voltaje de salida de esta primera etapa sea mayor. Mediante el análisis de pérdidas, se verificó que la eficiencia máxima se alcanza con un voltaje de salida de 8 V, el cual se obtiene empleando una relación de transformación de N=3. Para optimizar el diseño del VRM, es conveniente que el convertidor Medio Puente mantenga su voltaje de salida constante ante variaciones en el voltaje de entrada, haciéndose necesario el uso de un lazo de retroalimentación. Del estudio presentado en este capítulo, puede concluirse que los VRM´s basados en estructuras de dos etapas, son una alternativa muy prometedora para aplicaciones de baja tensión y alta corriente, con un voltaje de entrada alto y una rápida respuesta dinámica. 159 Capítulo 6. VRM Multifase Basado en una Estructura de Dos Etapas 160 H. Visairo Capítulo 7 Conclusiones y Trabajos Futuros 7.1 Conclusiones generales Los avances en la tecnología de microprocesadores han hecho indispensable el estudio de nuevas alternativas de sistemas de alimentación, que satisfagan los requerimientos tecnológicos demandados por estos dispositivos. En este contexto, los VRM´s multifase permiten el uso de inductores de salida muy pequeños, con lo cual se consigue mejorar la respuesta dinámica y; por otra parte, permiten alcanzar niveles de eficiencia considerablemente altos, con baja tensión de salida y alta corriente, gracias a la distribución homogénea de la potencia de salida entre cada fase del convertidor. El objetivo de este trabajo de investigación es el estudio de nuevas alternativas de VRM´s multifase con alta densidad de potencia, alta eficiencia y rápida respuesta dinámica, para alimentar a las nuevas generaciones de microprocesadores. El trabajo de investigación se enfocó en el estudio de los siguientes tópicos: • Topologías aisladas para aplicaciones de baja tensión y alta corriente. • Alternativas de rectificación síncrona autoexcitada para su aplicación en VRM´s multifase. • VRM´s multifase alimentados con un bus de voltaje de entrada de 48 V. En este trabajo se propuso el estudio y desarrollo de cuatro convertidores CD/CD para aplicaciones de baja tensión. El primero de ellos, corresponde a un convertidor multisalidas con rectificación síncrona autoexcitada con un solo devanado, o SWSDSR; y los demás convertidores corresponden a VRM´s multifase enfocados a la obtención de una baja tensión de salida (1.5 V) con alta corriente (60 A) y rápida respuesta dinámica, a partir de un voltaje de alimentación de 48 V. 161 Capítulo 7. Conclusiones y Trabajos Futuros H. Visairo Una de las aportaciones importantes de este trabajo de investigación, fue el estudio de la técnica de rectificación síncrona autoexcitada con un solo devanado aplicada a convertidores multisalidas y VRM´s multifase. Mediante el convertidor multisalidas estudiado en el Capítulo 3, se obtuvieron dos salidas de baja tensión, una principal de 1.5 V y una auxiliar de 3 V, ambas con rectificación síncrona autoexcitada. En este estudio se demuestra que es posible manejar la compuerta de los RS´s de ambas salidas mediante el uso de un solo devanado auxiliar derivado del transformador de potencia. De igual manera, esta técnica de rectificación síncrona se evaluó satisfactoriamente en un VRM multifase basado en el convertidor Medio Puente simétrico, estudiado en el Capítulo 4. El empleo de la técnica SWSDSR implica una simplificación importante en el esquema de control de los RS´s, ya que no se requiere de un control externo para excitar la compuerta de los MOSFET´s debido a que éstos son excitados mediante un solo devanado auxiliar derivado del transformador de potencia. Los resultados obtenidos del estudio de estos dos convertidores, constituyen una aportación importante al estado del arte de convertidores para aplicaciones de baja tensión, ya que el concepto SWSDSR se ha extendido con resultados muy favorables a convertidores multisalidas y VRM´s multifase. En el Capítulo 5 se propuso una simplificación de la estructura de potencia del primer VRM diseñado con SWSDSR, ya que en este último, a pesar de la simplicidad en la excitación de los RS´s se tiene el inconveniente de usar una gran cantidad de interruptores en el lado del primario. Dicha simplificación consiste en el uso de sólo dos interruptores en el lado del primario, independientemente del número de fases empleadas, lo cual es posible mediante la conexión en serie de los devanados primarios. Sin embargo, esta simplificación hace necesario el uso de rectificación síncrona con excitación externa e impone un compromiso en el diseño del VRM, ya que la respuesta dinámica se ve afectada como consecuencia de la limitación del ciclo de trabajo en cada fase debido al uso de sólo dos interruptores en el primario. No obstante, mediante una adecuada selección del número de fases y de la relación de transformación, es posible conseguir resultados favorables con una estructura de potencia simplificada. Por otra parte, cabe señalar que hasta ahora la mayoría de los estudios de topologías de VRM´s se han centrado en el convertidor Buck síncrono multifase, mediante el cual es posible obtener una baja tensión de salida (1.5 V) con resultados favorables, siempre y cuando el voltaje de entrada no exceda los 5 V. No obstante, para aplicaciones con un voltaje de entrada tan alto como 48 V es posible seguir empleando el convertidor Buck síncrono 162 H. Visairo Capítulo 7. Conclusiones y Trabajos Futuros multifase, y tomar ventaja de su rápida respuesta dinámica, mediante el empleo de una estructura de dos etapas. Dicha hipótesis se evaluó en el Capítulo 6 mediante el estudio de un VRM multifase de dos etapas, constituido por un convertidor Medio Puente simétrico seguido de un convertidor Buck síncrono multifase. La primera etapa funciona como un “transformador CD/CD” cuya única función es adecuar la tensión de entrada de 48 V a una tensión de salida menor que alimente a la segunda etapa. La hipótesis planteada en dicho VRM consiste en obtener una respuesta transitoria simétrica mediante la operación del convertidor Buck síncrono multifase con un ciclo de trabajo del 50 %, con lo cual también se consigue una perfecta cancelación de los rizos de corriente. Para tal motivo, el convertidor Medio Puente se diseña de tal manera que el voltaje del bus intermedio sea igual al doble del voltaje de salida del VRM, con lo cual se consigue que el voltaje a través de los inductores de salida sea el mismo tanto para un escalón de corriente positivo como para uno negativo. En cada uno de los convertidores propuestos se plantea una hipótesis distinta, buscando en algunos casos la simplificación en el esquema de rectificación síncrona o en otros, la simplificación en la estructura de potencia del VRM. No obstante, en todos ellos se consigue satisfacer los requerimientos de voltaje y corriente, así como de respuesta dinámica de los actuales microprocesadores. 7.2 Estudio comparativo de las soluciones propuestas En la Tabla 7-1 se muestra el compendio de los principales resultados obtenidos con los cuatro convertidores propuestos. Como puede observarse, en el VRM con SWSDSR se obtiene una alta eficiencia y una rápida respuesta dinámica. Por su parte, en el VRM con EDSR se tiene una estructura simplificada que únicamente requiere dos interruptores en el primario, pero se tiene tanto una respuesta dinámica como una eficiencia inferior al VRM con SWSDSR. Asimismo, en la estructura de dos etapas se logra una rápida respuesta dinámica pero la eficiencia es inferior. No obstante, dada la tendencia actual en el incremento del voltaje de alimentación y la continua disminución del voltaje de salida en VRM´s, las estructuras de dos etapas están siendo estudiadas como una alternativa muy prometedora en aplicaciones de baja tensión. 163 Capítulo 7. Conclusiones y Trabajos Futuros H. Visairo Tabla 7-1. Comparación de los resultados obtenidos en cada VRM propuesto. Multisalidas Vin 36~72 V VMR con SWSDSR 36~72 V Vo 1.5 V, 3 V 1.5 V 1.5 V 1.5 V Io 10 A, 3 A 60 A 60 A 60 A 1 4 3 4 ηmax (Vin=48 V) 84.7 % 9 88 % 85 % 83.7 % Dinámica Buena 9 Rápida Buena 9 Rápida Excitación 9 SWSDSR 9 SWSDSR EDSR SWSDSR-EDSR Estructura Normal Normal 9 Simplificada 2 etapas Fases VMR con EDSR 48 V VMR de dos etapas 36~72 V Como ya se ha señalado, el principal inconveniente del convertidor Buck síncrono multifase es la disminución de su eficiencia a medida que la tensión de entrada aumenta. Para un incremento en la tensión de entrada de 5 V a 12 V, la eficiencia puede disminuir hasta en un 5.5 %, lo cual empeorará con un voltaje de entrada de 24 V o 48 V. No obstante, mediante el uso de estructuras de potencia con topologías aisladas, como las propuestas en este trabajo de investigación, es posible alcanzar valores de eficiencia considerablemente altos con un rango de tensión de entrada alto, como se observa en las tablas 7-2 y 7-3 en las cuales se muestra la comparación de uno de los VRM´s propuestos con otras soluciones. Tabla 7-2. Comparación de uno de los VRM´s propuestos, con soluciones basadas en el convertidor Buck síncrono multifase. Vin VMR (H-B) con SWSDSR 9 48 V Buck [C17] 5V Buck [C17] 12 V Coupled Buck [C17] 12 V Vo 1.5 V 1.5 V 1.5 V 1.5 V Io 50 A 50 A 50 A 50 A 4 4 4 4 fs 150 kHz 300 kHz 300 kHz 300 kHz η 9 86.5 % 87 % 81.5 % 85 % 9 SWSDSR EDSR EDSR EDSR Fases Excitación 164 H. Visairo Capítulo 7. Conclusiones y Trabajos Futuros Tabla 7-3. Comparación de uno de los VRM´s propuestos, con otras soluciones. Vin VMR (H-B) con SWSDSR 48 V Active Clamp Forward [C20] 48 V Push-Pull [C20] 48 V Push-Pull Forward [C20] 48 V Vo 1.5 V 1.2 V 1.2 V 1.2 V Io 60 A 60 A 60 A 60 A 4 1 1 1 fs 150 kHz 100 kHz 100 kHz 100 kHz η 9 85 % 84 % 83.5 % 9 86.5 % Fases 7.3 Sugerencias para trabajos futuros De las tendencias actuales de los VRM´s multifase, destacan tanto el incremento del voltaje de entrada como la continua disminución del voltaje de salida. Por esta razón, los VRM´s basados en estructuras de potencia de dos etapas, constituyen una alternativa para alimentar a las nuevas generaciones de microprocesadores, digna de ser estudiada. El principal inconveniente con este tipo de estructuras es la correspondiente disminución de la eficiencia, como consecuencia de la conexión en cascada de dos convertidores. No obstante, del análisis del convertidor propuesto en el Capítulo 6, se dedujo que este tipo de topologías constituyen una alternativa muy prometedora en aplicaciones de baja tensión, por lo cual es de suma importancia profundizar en el estudio de las mismas. Por otra parte, las investigaciones realizadas en convertidores para baja tensión se han centrado en conseguir una mayor densidad de integración, lo cual sólo es posible disminuyendo el tamaño de los elementos de potencia en el convertidor. El tamaño de los elementos reactivos puede reducirse mediante el aumento de la frecuencia de conmutación. Sin embargo, ello implica una disminución sustancial de la eficiencia, debido a las pérdidas durante la conmutación de los interruptores. Por lo tanto, también es muy importante estudiar nuevas alternativas de topologías resonantes para su aplicación en VRM´s multifase, que permitan una operación a muy alta frecuencia, del orden de los MHz, sin sacrificar la eficiencia del VRM. 165 Capítulo 7. Conclusiones y Trabajos Futuros H. Visairo 166 Referencias A. Tendencias tecnológicas en microprocesadores [A1] R. Mahajan, R. Nair, V. Wakharkar, J. Swan, J. Tang and G. Vandentop, “Emerging Directions for Packaging Technologies,” Intel Technology Journal, Vol. 6, pp. 62-75. May 2002. [A2] Jose Maiz, “From Micro to Nanotechnology,” Launch of Spain's Microsystems Research Center (CMIC), June 14, 2002. [A3] Koushik Banerjee, “Microprocessor Packaging,” Intel Developer Forum Fall 2001, August 29, 2001. [A4] Mark Bohr, “High Performance Logic Technology and Reliability Challenges,” IEEE International Reliability Physics Symposium 2003, April 1, 2003. [A5] George Sery, “Approaching the One Billion Transistor Logic Product: Process and Design Challenges,” SPIE (International Society for Optical Engineering) Microlithography Meeting, March 6, 2002. [A6] R. Chau, B. Doyle, M. Doczy, S. Datta, S. Hareland, B. Jin, J. Kavalieros and M. Metz, “Silicon Nano-Transistors and Breaking the 10nm Physical Gate Length Barrier,” 61st Device Research Conference, Salt Lake City, Utah. June 24, 2003. [A7] Gerald Marcyk, “Breaking Barriers to Moore's Law,” Intel Developer Forum, February 28, 2002. [A8] George Thompson, “An Intel Perspective on Silicon Nanoelectronics,” Nanotech 2004, March 8, 2004. [A9] Ken David, “Intel Corporation Silicon Technology Review,” SEMI: Strategic Business Conference 2003, April 28-30, 2003. [A10] Koji Shiro, “Nanotechnology Fueling Moore's Law,” Intel Developer Forum, Japan, April 11, 2003. [A11] Moore, Gordon E., “Cramming More Components into Integrated Circuits,” Electronics, Vol. 38, No. 8, April 1965. [A12] Intel Corporation, “Expanding Moore´s Law,” http://www.intel.com/labs/eml/, (Santa Clara, CA: Intel Corporation). 167 Referencias H. Visairo [A13] Ed Stanford, “Device Requirements for Future CPU Voltage Regulators,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2004, Special presentation session. [A14] A. Lidow and G. Sheridan, “Defining the Future for Microprocessor Power Delivery,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2003, pp. 3-9. [A15] International Rectifier, “Meeting the Power Conversion Challenge of the Information Age. The Future of DC-DC Converters,” http://www.irf.com/product-info/dcdc/dcintro2.html, (Kansas St. El Segundo, CA: International Rectifier). [A16] Robert Chau, “30nm and 20nm Physical Gate Length CMOS Transistors,” Silicon Nanoelectronics Workshop, Kyoto, Japan, June 10, 2001. [A17] Gerald Marcyk, “Silicon Technology: Scaling for the Second Half of the Decade,” Intel Developer Forum Fall 2001, August 28, 2001. [A18] Sunlin Chou, “Silicon Integration for Convergence,” Intel Developer Forum, Berlin, April 30, 2003. B. Rectificación Síncrona [B1] E. Sakai and K. Harada, “A New Synchronous Rectifier Using Bipolar Transistor Driven by Current Transformer,” IEEE International Telecommunications Energy Conference (INTELEC), 1992, pp. 424-429. [B2] C. Blake, D. Kinzer, and P. Wood, “Synchronous Rectifiers Versus Schottky Diodes: a Comparison of the Losses of a Synchronous Rectifier Versus the Losses of a Schottky Diode Rectifier,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1994, Vol. 1, pp. 17-23. [B3] H.P. Yee and S. Sawahata, “A Balanced Review of Synchronous Rectifiers in DC/DC Converters,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1999, Vol. 1, pp. 582-588. [B4] M.M. Jovanovic, M.T. Zhang and F.C. Lee, “Evaluation of Synchronous-Rectification Efficiency Improvement Limits in Forward Converters,” IEEE Transactions on Industrial Electronics, Vol. 42, No. 4, pp. 387-395, Aug. 1995. [B5] L. Xiao and R. Oruganti, “Soft Switched PWM DC/DC Converter with Synchronous Rectifiers,” IEEE International Telecommunications Energy Conference (INTELEC), 1996, pp. 476-484. [B6] M.K. Kazimierczuk and W. Chuyun, “Frequency-Controlled Series-Resonant Converter with Synchronous Rectifier,” IEEE Transactions on Aerospace and Electronic Systems, Vol. 33, No. 3, pp. 939-948, July 1997. 168 H. Visairo Referencias [B7] A. Acik and I. Cadirci, “Active Clamped ZVS Forward Converter with Soft-Switched Synchronous Rectifier for Maximum Efficiency Operation,” IEEE Power Electronics Specialists Conference (PESC), 1998, pp. 1237-1242. [B8] B. Arbetter, R. Erickson and D. Maksimovic, “DC-DC Converter Design for BatteryOperated Systems,” IEEE Power Electronics Specialists Conference (PESC), 1995, pp. 103-109. [B9] L. Wai and S.R. Sanders, “An Integrated Controller for a High Frequency Buck Converter,” IEEE Power Electronics Specialists Conference (PESC), 1997, pp. 246254. [B10] J. Kimball and P.T. Krein, “Continuous-Time Optimization of Gate Timing for Synchronous Rectification,” IEEE Symposium on Circuits and Systems, 1996, Vol. 3, pp. 1015-1018. [B11] A. Vithanage, A. Kamada, and M. Muramatsu, “150 W Board Mounted Power Supply Module Using Highly Compact and Efficient Synchronous Rectifiers,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1998, Vol. 1, pp. 177-183. [B12] K. Tsukamoto, T. Sakai and T. Yachi, “A Highly Efficient Buck Converter with Double-Anti-Crossover Synchronous Rectification Using a Newly Developed Control IC,” IEEE Power Electronics Specialists Conference (PESC), 1998, Vol. 2, pp. 12431247. [B13] W.A. Tabisz, F.C. Lee and D.Y. Chen, “A MOSFET Resonant Synchronous Rectifier for High-Frequency DC/DC Converters,” IEEE Power Electronics Specialists Conference (PESC), 1990, pp. 769-779. [B14] N. Murakami, J. Asoh, K. Sakakibara and T. Yachi, “A High-Efficiency 30 W Board Mounted Power Supply Module,” IEEE International Telecommunications Energy Conference (INTELEC), 1991, pp. 122-127. [B15] I.D. Jitaru and G. Cocina, “High efficiency DC-DC converter,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1994, Vol. 2, pp. 638-644. [B16] H.K. Ji and H.J. Kim, “Active clamp forward converter with MOSFET synchronous rectification,” IEEE Power Electronics Specialists Conference (PESC), 1994, Vol. 1, pp. 895-901. [B17] J.A. Cobos, O. Garcia, J. Sebastian and J. Uceda, “Active Clamp PWM Forward Converter with Self Driven Synchronous Rectification,” IEEE International Telecommunications Energy Conference (INTELEC), 1993, Vol. 2, pp. 200-206. [B18] L. Huber, D. Sable, G. Hua, F.C. Lee and N. LaPrade, “Design of a high-efficiency power converter for a satellite solid-state power amplifier,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1994, Vol. 2, pp. 645-651. [B19] J.A. Cobos, O. Garcia, J. Sebastian and J. Uceda, “RCD Clamp PWM Forward Converter with Self Driven Synchronous Rectification,” IEEE International 169 Referencias H. Visairo Conference on Industrial Electronics, Control, and Instrumentation (IECON), 1993, Vol. 2, pp. 1336-1341. [B20] N. Murakami, H. Namiki, K. Sakakibara and T. Yachi, “A simple and efficient synchronous rectifier for forward DC-DC converters,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1993, pp. 463-468. [B21] J.A. Cobos, O. Garcia, J. Sebastion and J. Uceda, “Resonant Reset Forward Topologies for Low Output Voltage on Board Converters,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1994, Vol. 2, pp. 703-708. [B22] J.A. Cobos and J. Uceda, “Low output voltage DC/DC conversion,” IEEE International Conference on Industrial Electronics, Control, and Instrumentation (IECON), 1994, Vol. 3, pp. 1676-1681. [B23] J.A. Cobos, O. Garcia, J. Uceda, J. Sebastian and E. de la Cruz, “Comparison of high efficiency low output voltage forward topologies,” IEEE Power Electronics Specialists Conference (PESC), 1994, Vol. 2, pp. 887-894. [B24] J.A. Cobos, J. Sebastian, J. Uceda, E. de la Cruz and J.M. Gras, “Study of the Applicability of Self-Driven Synchronous Rectification to Resonant Topologies,” IEEE Power Electronics Specialists Conference (PESC), 1992, Vol. 2, pp. 933-940. [B25] A. de Hoz and E. de la Cruz, “Analysis and Design of a Zero Current Switched QuasiResonant Converter with Synchronous Rectification for Low Output Voltage Applications,” IEEE Power Electronics Specialists Conference (PESC), 1992, Vol. 1, pp. 221-228. [B26] J.A. Cobos, O. Garcia, J. Uceda and A. de Hoz, “Self Driven Synchronous Rectification in Resonant Topologies: Forward ZVS-MRC, Forward ZCS-QRC and LCC-PRC,” International Conference on Industrial Electronics, Control, Instrumentation, and Automation. Power Electronics and Motion Control, 1992, Vol. 1, pp. 185-190. [B27] K.S. Ahn, H.J. Kim, C.S. Kim and Y.S. Sun, “Clamp mode Forward ZVS-MRC with self-driven synchronous rectifier,” IEEE International Telecommunications Energy Conference (INTELEC), 1996, pp. 470-475. [B28] J. A. Cobos, P. Alou, O. Garcia, J. Uceda and M. Rascon, “New Driving Scheme for Self Driven Synchronous Rectifiers,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1999, Vol. 2, pp. 840-846. [B29] P. Alou, J.A. Cobos, R. Prieto, J. Uceda and M. Rascon, “Influence of Windings Coupling in Low-Voltage DC/DC Converters with Single Winding Self-Driven Synchronous Rectification,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2000, Vol. 2, pp. 1000-1005. [B30] J.A. Cobos, O. Carcia, J. Sebastian, J. Uceda and F. Aldana, “Optimized Synchronous Rectification Stage for Low Output Voltage (3.3 V) DC/DC Conversion,” IEEE Power Electronics Specialists Conference (PESC), 1994, Vol. 2, pp. 902-908. 170 H. Visairo Referencias [B31] P. Alou, J. Oliver, J.A. Cobos, O. Garcia and J. Uceda, “Buck + Half Bridge (d=50%) Topology Applied to very Low Voltage Power Converters,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2001, Vol. 2, pp. 715-721. [B32] P. Alou, J.A. Cobos, R. Prieto, O. García and J. Uceda, “A Two Stage Voltage Regulator Module with Fast Transient Response Capability,” IEEE Power Electronics Specialists Conference (PESC), 2003, Vol. 1, pp. 138-143. C. Módulos de Regulación de Voltaje (VRM´s) [C1] Y.C. Ren, M. Xu, Y. Meng and F.C. Lee, “A Novel Quasi-Resonant Phase-Shifted Full-Bridge Converter for 48 V Power Pods,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2003, Vol. 1, pp. 420-425. [C2] M.T. Zhang, M.M. Jovanovic and F.C. Lee, “Design considerations for low-voltage on-board DC/DC modules for next generations of data processing circuits,” IEEE Transactions on Power Electronics, Vol. 11, No. 2, pp. 328-337, Mar. 1996. [C3] J. Lambert and D. Jauregui, “Optimized MOSFET´s improve 1 MHz Multi-Phase converters,” PCIM magazine, May 2000, pp. 16-27. [C4] X. Zhou, X. Zhang, J. Liu, P.L. Wong, J. Chen, H.P. Wu, L. Amoroso, F.C. Lee and D.Y. Chen, “Investigation of candidate VRM topologies for future microprocessors,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1998, Vol. 1, pp. 145-150. [C5] X. Zhou, P.L. Wong, P. Xu, F.C. Lee and A.Q. Huang, “Investigation of candidate VRM topologies for future microprocessors,” IEEE Transactions on Power Electronics, Vol. 15, No. 6, pp. 1172-1182, Nov. 2000. [C6] P. Xu, “Multiphase Voltage Regulator Modules with Magnetic Integration to Power Microprocessors,” Ph.D. dissertation, Virginia Polytechnic Institute and State University, Blacksburg, VA, Jan. 2002. [C7] K. Yao, “High-Frequency and High-Performance VRM Design for the Next Generations of Processors,” Ph.D. dissertation, Virginia Polytechnic Institute and State University, Blacksburg, VA, Apr. 2004. [C8] X. Zhou; P. Xu and F.C. Lee, “A novel current-sharing control technique for lowvoltage high-current voltage regulator module applications,” IEEE Transactions on Power Electronics, Vol. 15, No. 6, pp. 1153-1162, Nov. 2000. [C9] X. Zhou; P. Xu and F.C. Lee, “A high power density, high efficiency and fast transient voltage regulator module with a novel current sensing and current sharing technique,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1999, Vol. 1, pp. 289-294. 171 Referencias H. Visairo [C10] A.M. Wu, J. Xiao, D. Markovic and S.R. Sanders, “Digital PWM control: application in voltage regulation modules,” IEEE Power Electronics Specialists Conference (PESC), 1999, Vol. 1, pp. 77-83. [C11] G. Capponi, P. Livreri, F. Librizzi, P. Scalia and L. Minneci, “Multiphase voltage regulator module with transient step changing phases,” IEEE International Conference on Power System Technology (PowerCon), 2000, Vol. 1, pp. 463-467. [C12] J. Xiao, A.V. Peterchev and S.R. Sanders, “Architecture and IC implementation of a digital VRM controller,” IEEE Power Electronics Specialists Conference (PESC), 2001, Vol. 1, pp. 38-47. [C13] A.V. Peterchev and S.R. Sanders, “Quantization resolution and limit cycling in digitally controlled PWM converters,” IEEE Power Electronics Specialists Conference (PESC), 2001, Vol. 2, pp. 465-471. [C14] F.C. Lee and X. Zhou, “Power management issues for future generation microprocessors,” International Symposium on Power Semiconductor Devices and ICs (ISPSD), 1999, pp. 27-33. [C15] W. Huang, “A new control for multi-phase Buck converter with fast transient response,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2001, Vol. 1, pp. 273-279. [C16] W. Gu and I. Batarseh, “Interleaved synchronous buck regulator with hysteretic voltage control,” IEEE Power Electronics Specialists Conference (PESC), 2001, Vol. 3, pp. 1512-1516. [C17] P. Xu, J. Wei, K. Yao, Y. Meng and F.C. Lee, “Investigation of candidate topologies for 12 V VRM,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2002, Vol. 2, pp. 686-692. [C18] “VRM 8.5 DC-DC Converter Design Guidelines,” Intel document, Order number: 249659-001, July 2001. [C19] “VRM 9.0 DC-DC Converter Design Guidelines,” Intel document, Order number: 249205-004, Apr. 2002. [C20] M. Ye, P. Xu, B. Yang and F.C. Lee, “Investigation of Topology Candidates for 48 V VRM,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2002, Vol. 2, pp. 699-705. [C21] P. Xu and F.C. Lee, “Design of high-input voltage regulator modules with a novel integrated magnetics,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2001, Vol. 1, pp. 262-267. [C22] Y. Panov and M.M. Jovanovic, “Design and performance evaluation of lowvoltage/high-current DC/DC on-board modules,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1999, Vol. 1, pp. 545-552. 172 H. Visairo Referencias [C23] X. Zhou, B. Yang, L. Amoroso, F.C. Lee and P.L. Wong, “A novel high-inputvoltage, high efficiency and fast transient voltage regulator module-push-pull forward converter,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1999, Vol. 1, pp. 279-283. [C24] J. Wei, P. Xu, H.P. Wu, F.C. Lee, K. Yao and M. Ye, “Comparison of three topology candidates for 12 V VRM,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2001, Vol. 1, pp. 245-251. [C25] H. Visairo, E. Rodríguez, P. Alou and J.A. Cobos, “Multi-Output Half-Bridge Converter with Self-Driven Synchronous Rectification,” IEEE International Power Electronics Congress (CIEP), 2002. Pp. 145-150. [C26] H. Visairo, E. Rodríguez, P. Alou and J.A. Cobos, “Multi-Output Half-Bridge Converter with Single-Winding Self-Driven Synchronous Rectification,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2003, Vol. 1, pp. 341347. [C27] H. Visairo, E. Rodríguez, J. A. Cobos and P. Alou, “Multiphase Voltage Regulator Module with Self-Driven Synchronous Rectification,” IEEE Power Electronics Specialists Conference (PESC), 2003, Vol. 1, pp. 132-137. [C28] H. Visairo, A. Sánchez, E. Rodríguez, J. Arau and J. A. Cobos, “Multiphase VRM Based on the Symmetrical Half-Bridge Converter,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2004, Vol. 2, pp. 1275-1281. [C29] A. de Castro, P. Zumel, O. García and T. Riesgo, “Digital Control in Multi-Phase D.C.-D.C. Converters,” EPE Journal, Vol. 13, No. 2, May 2003, pp. 21-27. [C30] P.L. Wong, “Performance Improvements of Multi-Chanel Interleaving Voltage Regulator Modules with Integrated Coupling Inductors,” Ph.D. dissertation, Virginia Polytechnic Institute and State University, Blacksburg, VA, Mar. 2001. [C31] P. Xu, Y.C. Ren, M. Ye and F.C. Lee, “A Family of Novel Interleaved DC/DC Converters for Low-Voltage High-Current Voltage Regulator Module Applications,” IEEE Power Electronics Specialists Conference (PESC), 2001, Vol. 3, pp. 1507-1511. D. Convertidores Multisalidas [D1] L. Balogh “Design Review: 140W, Multiple Output High Density DC/DC Converter,” Power Supply Design Seminar, 1997 Unitrode Corporation, pp. (6-1)–(6-23). [D2] Y. Xi, P.K. Jain and Y.F. Liu, “A Precisely Regulated Multiple Output Forward Converter Topology,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2000, Vol. 2, pp. 986-992. 173 Referencias H. Visairo [D3] Y. Xi and P.K. Jain, “Small Signal Model and Control of an Independently Regulated Multiple Output Forward Converter Topology,” IEEE Applied Power Electronics Conference and Exposition (APEC), 2000, Vol. 1, pp. 221-227. [D4] Y. Xi and P.K. Jain, “Study of Dynamic Properties of a Multiple-Output Converter Topology Suitable for Multi-Point Load Applications,” IEEE Power Electronics Specialists Conference (PESC), 2002, Vol. 4, pp. 1565-1570. [D5] L. Alvarez-Barcia, S. Ollero, E. de la Cruz and F. Canizales, “Low Power Multioutput Converter with Post-Regulation Based on Synchronous Rectification and Windings Integrated in the PCB,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1998, Vol. 1, pp. 191-197. E. Diseño de transformadores planos [E1] “Design of Planar Power Transformers,” Application Note, Ferroxcube. [E2] Jurgen Hess, “Planar Inductive Components of Multilayer Design,” Siemens Matsushita Components. [E3] J.A. Cobos, M. Rascón, L. Alvarez, S. Ollero, M. de Graf and W. Waanders, “Low Profile and Low Output Voltage DC/DC Converters for On-Board Power Distribution Using Planar Magnetics,” IEEE Industry Applications Conference, 1997, Vol. 2, pp. 1153-1158. [E4] S.Y. Hui, S.C. Tang and H. Chung, “Optimal Operation of Coreless PCB Transformer-Isolated Gate Drive Circuits with Wide Switching Frequency Range,” IEEE Transactions on Power Electronics, Vol. 14, No. 3, pp. 506-514, May. 1999. [E5] M. Rascon, R. Prieto, O. Garcia, J.A. Cobos and J. Uceda, “Design of Very Low Profile Magnetic Components Using Flex Foils,” IEEE Applied Power Electronics Conference and Exposition (APEC), 1997, Vol. 2, pp. 561-567. [E6] Q.H. Yue, D.K.-W Cheng and Y.S. Lee, “New Fabrication Method for Planar Multilayer Windings Used in Low-Profile Magnetic Components,” IEEE Transactions on Magnetics, Vol. 35, No. 2, pp. 1055-1059, Mar. 1999. [E7] P. Zumel, R. Prieto, J.A. Cobos and J. Uceda, “Comparative Study of Flex-Foil Technology in HF Planar Transformer Windings,” IEEE Power Electronics Specialists Conference (PESC), 2002, Vol. 3, pp. 1248-1253. F. Bibliografía general [F1] “PEmag Reference Guide,” Ansoft Corporation 1998-2000. 174 H. Visairo Referencias [F2] Simon S. Ang, Power-Switching Converters, Marcel Dekker, Inc., 1995, pp. 192-221 [F3] V. Vorperian, “Simplified analysis of PWM converters using model of PWM switch, Part I: Continuous Conduction Mode,” IEEE Transactions on Aerospace and Electronic Systems, Vol. 26, No. 3, pp. 490-496, May 1990. [F4] B. Mammano, “Current Sensing Solutions for Power Supply Designers,” Power Supply Design Seminar, 1997 Unitrode Corporation, pp. (1-1)–(1-34). [F5] G. C. Chryssis, High-Frequency Switching Power Supplies, Theory & Design, McGraw-Hill, 1989, pp. 233-260. 175 Referencias H. Visairo 176 Apéndice A Ecuaciones Fundamentales del Convertidor Medio Puente Simétrico En la Figura A-1 se muestra el circuito eléctrico del convertidor Medio Puente simétrico, así como sus formas de onda típicas de corriente y voltaje en el inductor de salida. DSR2 N:1 + Vin/2 Vin + - - C2 S2 D2 Lo VPrim + Vin/2 - SR2 VSec1 C1 S1 D1 VSec2 SR1 Co + Vo - Io DSR1 a) VGS(S1) VGS(S2) IL VL Vsec-Vo D (1/2 - D) -Vo Ts b) Figura A-1. Convertidor Medio Puente simétrico. a) Circuito eléctrico. b) Formas de onda típicas. 177 Apéndice A. Ecuaciones Fundamentales del Convertidor Medio Puente Simétrico H. Visairo Como se observa en las formas de onda de la figura anterior, la frecuencia de las formas de onda de corriente y de voltaje en el inductor de salida es igual al doble de la frecuencia de conmutación del convertidor y, por consiguiente, el valor del inductor de salida corresponderá a la mitad del valor del inductor calculado para otras topologías operando a la misma frecuencia de conmutación. A.1 Cálculo del ciclo de trabajo El ciclo de trabajo (D) del convertidor Medio Puente puede calcularse haciendo un balance de energía en el voltaje a través del inductor de salida, como se expresa en la ecuación (A-1). (Vsec − Vo ) ⋅ D ⋅ Ts − Vo ⋅ 1 − D ⋅ Ts 2 =0 (A-1) Donde Vsec está dado por la ecuación (A-2), y N corresponde a la relación de transformación. Vsec = Vin 2⋅ N (A-2) Sustituyendo la ecuación (A-2) en la ecuación (A-1), se tiene: Vin 1 − Vo ⋅ D − Vo ⋅ − D = 0 2 2⋅ N (A-3) Despejando, finalmente se obtiene que el ciclo de trabajo se expresa en función del voltaje de salida, el voltaje de entrada y la relación de transformación, como se indica en la ecuación (A-4). D= Vo ⋅N Vin (A-4) 178 H. Visairo Apéndice A. Ecuaciones Fundamentales del Convertidor Medio Puente Simétrico A.2 Cálculo del inductor de salida El valor del inductor de salida se determina en función del voltaje y del rizo de corriente a través del mismo en un determinado periodo de tiempo, como se expresa en la ecuación (A-5). L = VL ⋅ dt di (A-5) Durante el tiempo de encendido, el voltaje en el inductor de salida es igual a la diferencia del voltaje en el devanado secundario del transformador y el voltaje de salida, como se observa en la ecuación (A-6). V ∆t L = in − Vo ⋅ 2⋅ N ∆I L (A-6) Dado que el tiempo de encendido corresponde a D⋅Ts, la ecuación anterior puede expresarse como: Vin − Vo ⋅ D 2⋅ N L= ∆I L ⋅ f s (A-7) Asimismo, durante el tiempo de apagado, no existe voltaje en el devanado secundario y, por tanto, el voltaje a través del inductor es igual al voltaje de salida, como se expresa en la ecuación (A-8). L = −Vo ⋅ ∆t ∆I L (A-8) Dado que el tiempo de apagado corresponde a (1/2-D)⋅Ts, se tiene: 179 Apéndice A. Ecuaciones Fundamentales del Convertidor Medio Puente Simétrico L= − Vo ∆I L 1 ⋅ − D ⋅ Ts 2 H. Visairo (A-9) Finalmente, el valor del inductor de salida puede obtenerse mediante la ecuación (A-10). L= Vo ⋅ (1 − 2 ⋅ D ) 2 ⋅ ∆I L ⋅ f s (A-10) En resumen, el valor del inductor de salida puede calcularse mediante las ecuaciones (A-7) o (A-10), en las cuales se considera el voltaje que existe a través del inductor durante el tiempo de encendido y durante el tiempo de apagado, respectivamente. Como se observa en estas ecuaciones, la respuesta dinámica del convertidor puede mejorarse incrementando la frecuencia de conmutación o incrementando el rizo de corriente a través del inductor de salida, lo cual significa disminuir el valor del inductor de salida. A.3 Cálculo de la razón de cambio en el inductor de salida La respuesta dinámica del convertidor dependerá, en primera instancia, de la rapidez de cambio de la corriente a través del inductor de salida. Durante el tiempo de carga del inductor de salida, cuando ocurre un escalón de corriente positivo, la razón de cambio de la corriente está dada por la ecuación (A-12). ∆I ⋅ f ∆I = L s ∆t D Step −up (A-11) Por su parte, durante el tiempo de descarga del inductor, la razón de cambio de la corriente se expresa como en la ecuación (A-13)r la ecuación (A-12). ∆I ⋅ f ∆I = L s ∆t D Step −up (A-12) 180 H. Visairo Apéndice A. Ecuaciones Fundamentales del Convertidor Medio Puente Simétrico Por su parte, durante el tiempo de descarga del inductor, la razón de cambio de la corriente se expresa como en la ecuación (A-13). ∆I ⋅ f ∆I = L s ∆t 1 2−D Step − down (A-13) O bien: 2 ⋅ ∆I L ⋅ f s ∆I = ∆t 1− 2 ⋅ D Step −down (A-14) Como puede observarse en estas ecuaciones, la razón de cambio de la corriente en el inductor de salida puede mejorarse a medida que se aumenta el rizo de corriente a través de él, o bien, incrementando la frecuencia de conmutación. 181
