Dr.-Ing. Paola Vega Castillo

Dr.-Ing. Paola Vega Castillo
Datos Personales
Apellidos:
Nombre:
Título académico:
Dirección:
Teléfono:
Correo electrónico:
URL:
Estado:
Vega Castillo
Paola
Dr.-Ing.
Escuela de Ingeniería Electrónica, ITCR
Apartado Postal 159
CR30101 Cartago
Costa Rica
2550 9248
[email protected], [email protected]
http://www.ietec.org
Profesor Asociado, ITCR
Educación universitaria
2002 – 2006
Doctorado
Instutito de Nanoelectrónica
Technische Universitaet Hamburg-Harburg, Alemania
Tesis: Potentials and Constraints of Single Poly Non Volatile
Memories
2000 – 2002
Maestría en Microelectrónica y Microsistemas
Technische Universitaet Hamburg-Harburg, Alemania
Tesis: Concepts for low level signal sensing of memory
cells
1994 – 1999
Bachiller en Ingeniería Electrónica,
Instituto Tecnológico de Costa Rica
Reconocimientos
2010
Periódico El Financiero. Reconocimiento “Las 20 ideas
innovadoras del 2010”, por el proyecto Spiderbot, hasta el
momento el único proyecto de microrobótica del país
2009
Periódico El Financiero. “Los 40 menores de 40”, a 40
profesionales destacados menores de 40 años,
entregado anualmente, por ser, hasta ese momento, la
única mujer con un doctorado en Electrónica en el país.
2006
Grado doctoral obtenido con calificación “Summa Cum
Laude” (“mit Auszeichnung”),
Technische Universität Hamburg-Harburg, Alemania
2006
Premio al mejor Poster en el XII Taller Iberchip
2004
Premio al mejor Poster en la conferencia „Semiconductor
Advances for Future Electronics“, Eindhoven, Holanda
2002
Maestría en Microelectrónica y Microsistemas concluida
con nota final „sehr gut”
2000
Becada por el Servicio Alemán de Intercambio
Académico con una beca para estudios de posgrado en
la Technische Universität Hamburg-Harburg, Alemania
1993
Primer promedio nacional de admisión,
Instituto Tecnológico de Costa Rica
1993
Cuarto promedio nacional de admisión, Universidad de
Costa Rica.
Áreas de interés
Nanotecnología
Microelectrónica, diseño VLSI
Sistemas microelectromecánicos
Experiencia profesional
01/2010-Presente
Coordinadora General
Programa de Investigación en Nanotecnología
Instituto Tecnológico de Costa Rica
07/2009-Presente
Representante Docente
Consejo de Investigación y Extensión
Instituto Tecnológico de Costa Rica
02/2006-Presente
Representante del ITCR
Comisión de Asesores, área de Ciencia e Ingeniería de
Materiales
Centro Nacional de Alta Tecnología
09/2006 – Presente, Profesora-investigadora
1999-08/2000
ITCR, Escuela de Ingeniería Electrónica
12/2002 – 08/2006
Asistente de Docencia e Investigación
Instituto de Nanoelectrónica,
Technische Universität Hamburg-Harburg, Alemania
Instructora del Programa de Maestría en
Microelectrónica y Microsistemas para los cursos
Laboratorio de Diseño de Circuitos Analógicos y
Laboratorio de Diseño de Circuitos Digitales
Proyecto de Investigación: Memorias no volátiles
compatibles con procesos de fabricación CMOS estándar
10/2005 – 07/2006
Docente
Instituto de Nanoelectrónica,
Technische Universität Hamburg-Harburg, Alemania
Docente del Programa de Bachillerato en Ciencias
Generales de la Ingeniería
Cursos: Fundamentos de Ingeniería Eléctrica 1 y 2
(Teoría)
09/2001 – 03/2002
Ingeniero de Desarrollo – Desktop Products Group.
Intel Corporation (Site: Folsom, California).
Proyecto “Fast timing convergence methodologies for
physical design of circuits”
Proyectos de investigación y desarrollo
2006
2007-Presente
Circuito integrado TUHCR:
Primer circuito integrado diseñado 100% por ingenieros
costarricenses
Proyecto Spiderbot: Primer proyecto de microrobótica en
Costa Rica
Cofinanciado por Intel Costa Rica, Instituto Tecnológico
de Costa Rica y MICIT
Dispositivo miniaturizado para el análisis de fallas de
circuitos integrados submicrométricos
Dispositivo miniaturizado para el análisis de fallas de
circuitos integrados submicrométricos: fase de sistemas
microelectromecánicos
Robots miniaturizados: diseño, implementación y
aplicaciones
Tesis supervisadas
Tesis de Maestría
2003
2003
2003
2004
2004
2006
Pretesis de Maestría
S. Dhar. Characterization of Single-Poly Non-Volatile
Memory Cell in 0.35µm technology
Technische Universität Hamburg-Harburg
S. Kumar. Speed Optimised Current Sensing Scheme
form SRAM Memories
Technische Universität Hamburg-Harburg
S. Dhar. Characterization of Single-Poly Non-Volatile
Memory Cell in 0.35µm technology
Technische Universität Hamburg-Harburg
M. Albrecht. SIPPOS Memory Verification and Testing
Technische Universität Hamburg-Harburg
K. Bualamay. Low power charge pumps
Technische Universität Hamburg-Harburg
M. Al-Shyouk. Design of Low Voltage Charge Pumps for
Non-Volatile Memory Applications
Technische Universität Hamburg-Harburg
2004
2004
2004
2005
J. Tomasik. Development of a SIPPOS-based EEPROM
Macro
Technische Universität Hamburg-Harburg
I. Lara. Electrical Verification of SIPPOS Memory
Demonstrator
Technische Universität Hamburg-Harburg
M. Al-Shyouk. A Study of Low Voltage, Low Power
Charge Pump Circuits
Technische Universität Hamburg-Harburg
T. Zompoulidis. Self starting automatic memory
sequencer
Technische Universität Hamburg-Harburg
Publicaciones
Libros
P. Vega-Castillo. Potentials and Constraints of Single Poly Non Volatile
Memories. Shaker Verlag. 2006.
Artículos y conferencias
P. Vega-Castillo, M. Vílchez, M. Villegas y P. Alvarado. “Consideraciones para
el diseño de robots miniaturizados”. Tecnología en Marcha, Noviembre
2010.
R. Zúñiga, M. Vílchez y P. Vega-Castillo. “Optimization of a thermal actuator for
low power/low cost applications”, COMSOL Conference 2009, Octubre 8-10
2009, Boston.
K. Hafkemeyer, A. Schott, P. Vega-Castillo, W. Krautschneider. “Analog Circuit
Calibration with Single Poly Non-Volatile Memories”. Proceedings of the
Norchip 2008 Conference, Estonia, November 17th-18th 2008.
P. Vega-Castillo and W. H. Krautschneider, “Self- reparable memories for low
cost error detection and correction”, Proceedings of XIII Iberchip Workshop,
Lima, Perú, March 14th-16th 2007.
R. Pereira, A. Mora, P. Vega-Castillo and R. Rímolo. “El chip TUHCR:
Desarrollo de un circuito integrado multiproyecto”, Proceedings of XII
Iberchip Workshop, San José, Costa Rica, March 22th-24th 2006.
P. Vega-Castillo and W. H. Krautschneider, “Low Voltage, Low Power, SelfClocked Single-Poly CMOS Compatible OTP Memory System, Proceedings
of XII Iberchip Workshop, San José, Costa Rica, March 22th-24th 2006.
P. Vega-Castillo and W. H. Krautschneider, “Optimization and constraints of
single-poly non-volatile memory cells for embedded applications”,
Proceedings of XII Iberchip Workshop, San José, Costa Rica, March 22th-24th
2006.
P. Vega-Castillo, W. Krautschneider, „Single poly PMOS-based CMOScompatible low-voltage OTP”.
Proceedings of SPIE Conference
Microtechnologies for the New Millenium. Seville, Spain, May 9th -11th 2005.
P. Vega-Castillo and W. H. Krautschneider, “Low Voltage, Low Power, SelfClocked Memory Read/Program-Verify Circuitry with Adjustable Operating
Frequency”, Proceedings of 8th Annual Workshop on Program for Research
on Integrated Systems and Circuits (ProRISC), The Netherlands, November
17th-18th 2005.
P. Vega-Castillo and W. H. Krautschneider, “Non-Volatile Memory Cells
Integrable Using Standard CMOS Fabrication Processes”, Proceedings of 7th
Annual Workshop on Semiconductor Advances for Future Electronics
(SAFE), The Netherlands, November 25th-26th 2004.
P. Vega-Castillo and W. H. Krautschneider “Non-Volatile Memory Cells for
Standard CMOS Fabrication Processes: A Circuit Level Simulation Model,
Proceedings of 6th Annual Workshop on Semiconductor Advances for Future
Electronics (SAFE), The Netherlands, November 25th-26th 2003.
Los retos del bajo voltaje en memorias RAM, P. Vega-Castillo. Terabit, No. 1,
Vol 2, pages 8-11, December 2003.
Tesis
P. Vega-Castillo. Concepts for low-level signal sensing of memory cells Tesis
de Maestría. Technische Universität Hamburg-Harburg, Alemania,
November 2002.
P. Vega-Castillo. Potentials and Constraints of Single Poly Non Volatile
Memories. Tesis Doctoral. Technische Universität Hamburg-Harburg,
Alemania, Agosto 2006.
Idiomas
Español
Inglés
Alemán
Lengua materna
Habilidades orales y escritas
Habilidades orales y escritas