TEMA 8 DA2

Diseño Análogo 2 – Tema # 8
Amplificadores diferenciales
La configuración de par diferencial o amplificador
diferencial es el bloque de construcción de más uso
en el diseño de circuitos integrados analógicos, por
ejemplo la etapa de entrada de todos los
amplificadores operacionales es un par diferencial,
las dos razones del porque utilizar amplificadores
diferenciales son las siguientes, la primera es
porque se obtiene mayor inmunidad al ruido o las
señales de modo común, y la segunda porque estos
evitan la utilización de capacitores de acople los
cuales son difíciles de fabricar en circuitos
integrados debido a su tamaño y al evitar su uso
logramos una mejor respuesta en frecuencia.
Operación con un voltaje de entrada de modo
común
Para ver cómo opera miremos el circuito de la
figura 9.2, en donde se ha conectado las dos
terminales (las compuertas de los transistores) a un
voltaje de modo común 𝑣𝐺1 = 𝑣𝐺2 = 𝑣𝐶𝑀 , como
𝑄1 y 𝑄2 son iguales se concluye que 𝐼 se divide en 2
por cada transistor 𝑖𝐷1 = 𝑖𝐷2 = 𝐼 ⁄2 y el voltaje
𝑣𝑆 = 𝑉𝐶𝑀 − 𝑉𝐺𝑆
EL par diferencial MOS
En la figura 9.1 se muestra la configuración básica
del par diferencial está compuesta de dos
transistores coincidentes 𝑄1 y 𝑄2 cuyas fuentes
están conectadas y polarizadas por una fuente de
corriente constante 𝐼 y los drenajes se conectan a
𝑉𝐷𝐷 por medio de las resistencias 𝑅𝐷 que por lo
general son cargas activas, en este circuito es
esencial que trabaje siempre en saturación.
Figura 9.2
Si ignoramos la modulación del canal tenemos
𝐼
2
1
= 2 𝐾𝑛´
𝑊
𝐿
(𝑉𝐺𝑆 − 𝑉𝑡 )2
En términos del voltaje de sobrecarga se tiene
𝐼
2
1
= 2 𝐾𝑛´
𝑊
𝐿
(𝑉𝑂𝑉 )2
𝑉𝑂𝑉 = √𝐼 ⁄𝐾𝑛´
𝑊
𝐿
Teniendo así que en el drenaje de cada transistor
se tiene que el voltaje es
𝐼
Figura 9.1
𝑣𝐷1 = 𝑣𝐷2 = 𝑉𝐷𝐷 − 2 𝑅𝐷
Por tanto la diferencia entre los drenajes será
cero.
Si se modifica el valor de 𝑉𝐶𝑀 , es obvio que
siempre y cuando 𝑄1 y 𝑄2 están en saturación la
1
corriente 𝐼 se dividirá equitativamente entre los
dos transistores y los voltajes en los drenajes no
cambiarán, es decir que el par diferencial rechaza
las señales de modo común.
Una especificación importante de un amplificador
diferencial es su intervalo de entrada de modo
común, este es el intervalo de 𝑉𝐶𝑀 en el que el par
diferencial opera de manera apropiada, este
valor está limitado por la condición de operación
en saturación.
Encuentre 𝑉𝑂𝑉 y 𝑉𝐺𝑆 para cada transistor.
Para 𝑣𝐶𝑀 = 0𝑉 encuentre 𝑣𝑆 , 𝑖𝐷1 , 𝑖𝐷2 , 𝑣𝐷1 𝑦 𝑣𝐷2 .
Repita b) para 𝑣𝐶𝑀 = +1𝑉.
Repita b) para 𝑣𝐶𝑀 = −0.2𝑉.
¿Cuál es el valor máximo de 𝑣𝐶𝑀 para que 𝑄1 y
𝑄2 permanezcan en saturación?
f) Si la fuente de corriente 𝐼 requiere un voltaje
minimo
DC
de
0.4V
para
operar
apropiadamente ¿Cuál es el valor mínimo
permisible para 𝑣𝑆 y por tanto para 𝑣𝐶𝑀 ?
a)
b)
c)
d)
e)
𝑣𝐺𝐷 ≤ 𝑉𝑡
Operación con voltaje diferencial
𝑣𝐺 − 𝑣𝐷 = 𝑉𝑡 Limite
Observemos la figura 9.4, como la compuerta de
𝑄1 esta a un potencial mayor que 𝑄2 en 𝑣𝑖𝑑 , se dice
que se le ha aplicado un voltaje diferencial
𝐼
𝑉𝐶𝑀𝑚𝑎𝑥 = 𝑣𝐷 + 𝑉𝑡 y 𝑣𝐷 = 𝑉𝐷𝐷 − 2 𝑅𝐷
𝐼
𝑉𝐶𝑀𝑚𝑎𝑥 = 𝑉𝑡 + 𝑉𝐷𝐷 − 2 𝑅𝐷
Y el voltaje de rechazo de modo común mínimo
está determinado por la necesidad de permitir un
voltaje suficiente en la fuente de corriente 𝐼, para
que opere de manera adecuada, si indicamos a ese
voltaje como 𝑉𝐶𝑆 tenemos
Figura 9.4
Figura 9.3
𝑉𝐶𝑀𝑚𝑖𝑛 = −𝑉𝑆𝑆 + 𝑉𝐶𝑆 + 𝑉𝐺𝑆 = −𝑉𝑆𝑆 + 𝑉𝐶𝑆 + 𝑉𝑡 + 𝑉𝑂𝑉
Ejercicio 7.1 pág. 190
Para el par diferencial MOS con un voltaje de modo
común 𝑣𝐶𝑀 aplicado como se muestra en la figura
9.2, sean 𝑉𝐷𝐷 = 𝑉𝑆𝑆 = 1.5𝑉, 𝐾𝑛´ 𝑊 ⁄𝐿 = 4 𝑚𝐴⁄𝑉 2
,𝑉𝑡 = 0.5𝑉, 𝐼 = 0.4𝑚𝐴 y 𝑅𝐷 = 2,5𝐾Ω y desprecie
la modulación del canal.
Es fácil ver que 𝑣𝑖𝑑 = 𝑣𝐺𝑆1 − 𝑣𝐺𝑆2 si 𝑣𝑖𝑑 es positivo
𝑣𝐺𝑆1 deberá ser mayor a 𝑣𝐺𝑆2 y por lo tanto 𝑖𝐷1
será mayor que 𝑖𝐷2 y la diferencia de voltaje en
los drenajes (𝑣𝐷2 − 𝑣𝐷1 ) será positivo, por otra
parte cuando 𝑣𝑖𝑑 es negativo, 𝑣𝐺𝑆1 será menor a
𝑣𝐺𝑆2 y por lo tanto 𝑖𝐷1 será menor que 𝑖𝐷2 y la
diferencia de voltaje en los drenajes (𝑣𝐷2 − 𝑣𝐷1 )
será negativo.
Ahora cual será el valor que hace que toda la
corriente se vaya por el transistor, en la dirección
positiva esto sucede cuando 𝑣𝐺𝑆1 alcanza el valor
correspondiente a 𝑖𝐷1 = 𝐼 y 𝑣𝐺𝑆2 se reduce a un
valor igual al del voltaje umbral 𝑣𝑡 , en cuyo caso
𝑣𝑆 = −𝑣𝑡 , el valor de 𝑣𝐺𝑆1 puede encontrarse
como
2
1
𝐼 = 2 𝐾𝑛´
𝑊
𝐿
(𝑉𝐺𝑆1 − 𝑉𝑡 )2
𝑉𝐺𝑆1 = 𝑉𝑡 + √2𝐼 ⁄𝐾𝑛´
𝑊
𝐿
= 𝑉𝑡 + √2𝑉𝑂𝑉
diferencial de entrada 𝑣𝑖𝑑 = 𝑣𝐺𝑆1 − 𝑣𝐺𝑆2 , en el
análisis se supondrá que se garantiza la operación
en saturación de los dos transistores y se
despreciará la modulación del canal.
1
𝑊
Donde 𝑉𝑂𝑉 es el voltaje de sobrecarga
correspondiente a una corriente de 𝐼 ⁄2
𝑖𝐷1 = 2 𝐾𝑛´
Entonces el 𝑣𝑖𝑑 máximo esta dado por
√𝑖𝐷1 = √2 𝐾𝑛´
𝑣𝑖𝑑𝑚𝑎𝑥 = 𝑉𝐺𝑆1 + 𝑣𝑆 = 𝑉𝑡 + √2𝑉𝑂𝑉 − 𝑉𝑡 = √2𝑉𝑂𝑉
𝑖𝐷2 = 2 𝐾𝑛´
Para la parte negativa la relación es igual entonces
el intervalo de voltaje de diferencia es
−√2𝑉𝑂𝑉 ≤ 𝑣𝑖𝑑 ≤ √2𝑉𝑂𝑉
A este rango se le conoce como intervalo de
operación de modo diferencial.
𝐿
(𝑉𝐺𝑆1 − 𝑉𝑡 )2
1
1
𝑊
𝐿
𝑊
𝐿
(𝑉𝐺𝑆1 − 𝑉𝑡 )
①
(𝑉𝐺𝑆2 − 𝑉𝑡 )2
1
√𝑖𝐷2 = √2 𝐾𝑛´
𝑊
𝐿
(𝑉𝐺𝑆2 − 𝑉𝑡 )
②
𝑉𝐺𝑆1 − 𝑉𝐺𝑆2 = 𝑉𝐺1 − 𝑉𝐺2 = 𝑣𝑖𝑑
③
Restando ② con ① y remplazando ③
1
𝑊
√𝑖𝐷2 − √𝑖𝐷1 = (√2 𝐾𝑛´ 𝐿 ) 𝑣𝑖𝑑 ④
Ejercicio 7.2 pág. 692.
Para el par diferencial MOS especificado en el
ejercicio 7.1, encuentre a) el valor de 𝑣𝑖𝑑 que causa
que 𝑄1 conduzca toda la corriente 𝐼 y los valores
correspondientes de 𝑣𝐷1 y 𝑣𝐷2 . b) el valor de 𝑣𝑖𝑑
que causa que 𝑄2 conduzca toda la corriente 𝐼 y los
valores correspondientes de 𝑣𝐷1 y 𝑣𝐷2 .c) el
intervalo correspondiente del voltaje de salida
diferencial (𝑣𝐷2 − 𝑣𝐷1 ).
Operación a gran señal
En este circuito se debe cumplir siempre que
𝑖𝐷2 + 𝑖𝐷1 = 𝐼
Elevando ④ al cuadrado se tiene
1
𝑖𝐷2 + 2√𝑖𝐷2 √𝑖𝐷1 + 𝑖𝐷1 = 2 𝐾𝑛´
1
2√𝑖𝐷2 √𝑖𝐷1 = −𝐼 + 2 𝐾𝑛´
4𝑖𝐷2 𝑖𝐷1 = 𝐼 2 − 𝐼𝐾𝑛´
𝐿
𝐿
4𝑖𝐷1 𝐼 − 4𝑖𝐷1 2 = 𝐼 2 − 𝐼𝐾𝑛´
𝑊
4𝑖𝐷1 2 − 4𝑖𝐷1 𝐼+ 𝐼 2 = 𝐼𝐾𝑛´
𝑊
𝐼
𝑖𝐷1 = 2 ±
2 𝑊 2
1
𝑣𝑖𝑑 2 + 4 𝐾𝑛´ ( 𝐿 ) 𝑣𝑖𝑑 4
𝑊
(2𝑖𝐷1 − 𝐼) =
𝑣𝑖𝑑 2
𝐿
𝑣𝑖𝑑 2
4𝑖𝐷1 (𝐼 − 𝑖𝐷1 ) = 𝐼 2 − 𝐼𝐾𝑛´
2
Figura 9.4
𝑊
𝑊
𝑊
𝐿
𝐿
1
2 𝑊 2
1
2 𝑊 2
𝑣𝑖𝑑 2 − 4 𝐾𝑛´ ( 𝐿 ) 𝑣𝑖𝑑 4
𝐿
−
2 𝑊 2
𝑣𝑖𝑑 2 + 4 𝐾𝑛´ ( 𝐿 ) 𝑣𝑖𝑑 4
𝑊
𝐾𝑛´ 𝐿 𝐼𝑣𝑖𝑑 2 (1
𝑊 𝑣
√𝐾𝑛´ 𝐼 𝑖𝑑 √1
𝐿
2
1
𝑣𝑖𝑑 2 + 4 𝐾𝑛´ ( 𝐿 ) 𝑣𝑖𝑑 4
−
2
𝑣
𝑊
( 𝑖𝑑 ) 𝐾𝑛´
2
𝐿
𝐼
)
2
𝑣
( 𝑖𝑑 )
2
𝐼
𝑊
𝐾´𝑛
𝐿
Se obtendrán las relaciones entre las corrientes de
drenaje 𝑖𝐷1 e 𝑖𝐷2 en términos de la señal
3
Debido a que el incremento de 𝑖𝐷1 por arriba del valor
𝐼
de polarización de 2 debe tener la misma polaridad
de 𝑣𝑖𝑑 sólo la raíz de signo positivo tiene sentido
físico
𝐼
𝑖𝐷1 = 2 +
𝑊 𝑣
√𝐾𝑛´ 𝐼 𝑖𝑑 √1
𝐿
2
En la figura 9.5 se muestra como es la variación de
la corriente 𝑖𝐷1 𝑒 𝑖𝐷2 en función del voltaje de
entrada diferencial normalizado con 𝑉𝑂𝑉
2
𝑣
( 𝑖𝑑 )
2
𝐼
𝑊
´
𝐾𝑛
𝐿
−
Y como
𝑖𝐷2 = 𝐼 − 𝑖𝐷1
𝐼
𝑊 𝑣
√𝐾𝑛´ 𝐼 𝑖𝑑 √1
𝐿
2
𝑖𝐷2 = 𝐼 − (2 +
−
2
𝑣
( 𝑖𝑑 )
2
𝐼
𝑊
𝐾´𝑛
𝐿
)
Figura 9.5
𝐼
𝑖𝐷2 = 2 − √𝐾𝑛´
𝑊
𝐼
𝐿
𝑣𝑖𝑑
2
2
𝑣
( 𝑖𝑑 )
2
𝐼
𝑊
𝐾´𝑛
𝐿
√1 −
Si verificamos en reposo 𝑣𝑖𝑑 = 0
De este modo se tiene que 𝑖𝐷1 aumenta por un
incremento 𝑖𝑑 e 𝑖𝐷2 disminuye en la misma
cantidad donde se tiene que
𝑖𝑑 = 𝑉
𝐼
𝑣𝑖𝑑
𝑂𝑉
𝐼
𝑖𝐷1 = 𝑖𝐷2 = 2
En este caso el 𝑉𝑂𝑉 = √𝐼 ⁄𝐾𝑛´
2
En donde como se había mencionado antes en el
estudio del MOSFET este tiene un 𝑔𝑚 = 2𝐼𝐷 ⁄𝑉𝑂𝑉 ,
𝐼
donde el factor 𝑉 se debe a que la corriente a la
𝑊
𝐿
𝑂𝑉
𝐼
𝑖𝐷1 = 2 + 𝑉
𝐼
𝑣𝑖𝑑
2
𝑂𝑉
𝐼
𝑖𝐷1 = 2 + 𝑉
𝐼
𝑣𝑖𝑑
𝑂𝑉
𝐼
𝑖𝐷2 = 2 − 𝑉
𝐼
𝑂𝑉
(√1 −
2
𝑣𝑖𝑑
2
2
𝑣
( 𝑖𝑑 )
2
𝑉𝑂𝑉 2
)
2
𝑣𝑖𝑑
2
(√1 − ( 𝑉
𝑂𝑉
𝑣𝑖𝑑
2
(√1 − ( 𝑉
𝑂𝑉
) )⑤
2
) )⑥
𝑣
Si mantenemos la restricción 2𝑖𝑑 ≪ 𝑉𝑂𝑉 es decir
𝑣𝑖𝑑 ≪ 2𝑉𝑂𝑉 tenemos un corriente que depende
linealmente del voltaje de entrada
𝐼
𝑖𝐷1 = 2 + 𝑉
𝐼
𝑂𝑉
𝐼
𝑖𝐷2 = 2 − 𝑉
𝐼
𝑂𝑉
𝑣𝑖𝑑
2
𝑣𝑖𝑑
2
𝐼
𝑣
cual esta polarizado cada transistor es 𝐼𝐷 = 2 y 2𝑖𝑑
puesto que el voltaje se divide equitativamente
𝑣
entre los dos dispositivos con un 𝑣𝑔𝑠1 = 2𝑖𝑑 y
𝑣𝑔𝑠2 = −
𝑣𝑖𝑑
2
.
De las ecuaciones ⑤ y ⑥ se puede ver que al
aumentar el voltaje de sobrecarga 𝑉𝑂𝑉 al cual
operan los transistores
𝑄1 y 𝑄2 se puede
incrementar el rango lineal de operación de 𝑣𝑖𝑑 ,
𝑊
esto se puede obtener reduciendo la relación 𝐿 ,
aunque el precio que se paga por aumentar la
linealidad es la reducción de 𝑔𝑚 y por lo tanto la
ganancia.
En la figura 9.6 se muestra este aspecto, en la
gráfica se normaliza la corriente de drenaje con
relación a la corriente de polarización y como se
puede observar a medida que se incrementa el 𝑉𝑂𝑉
el intervalo lineal es más grande para 𝑣𝑖𝑑 .
4
Apartir de la simetría del circuito y a la manera
equilibrada en que se suministra el 𝑣𝑖𝑑 , se puede
afirmar que las fuentes (source) de los MOSFET
deben tener un potencial de 0V, actuando como
una especie de tierra virtual,
Figura 9.5
Operación a pequeña señal del par diferencial
En la figura 9.6 se muestra el amplificador MOS con
voltajes de entrada
𝑣𝐺1 = 𝑉𝐶𝑀 +
1
𝑣𝐺2 = 𝑉𝐶𝑀 −
1
𝑣
2 𝑖𝑑
𝑣
2 𝑖𝑑
Figura 9.7
Si se cumple la restricción de pequeña señal 𝑣𝑖𝑑 ≪
2𝑉𝑂𝑉 , tendremos que los cambios de corriente
serán proporcionales a 𝑣𝑔𝑠1 𝑦 𝑣𝑔𝑠2 , por lo tanto 𝑄1
tendrá un incremento en la corriente del drenaje
𝑣
de 𝑔𝑚 ( 2𝑖𝑑 ) y 𝑄2 tendrá una disminución de la
misma magnitud. Donde
2𝐼𝐷
𝑔𝑚 = 𝑉
𝑂𝑉
=
𝐼
2
2( )
𝑉𝑂𝑉
=𝑉
𝐼
𝑂𝑉
Obteniendo así unos voltajes en los drenajes
𝑣𝑜1 = −𝑔𝑚
𝑣𝑖𝑑
𝑣𝑜2 = +𝑔𝑚
𝑣𝑖𝑑
2
2
𝑅𝐷
𝑅𝐷
Si la salida se toma de un solo extremo, la ganacia
resultante será
Figura 9.6
El voltaje 𝑉𝐶𝑀 es un voltaje que se debe encontrar
en el rango de modo común calculado
anteriormente y se utiliza para establecer el voltaje
dc de las compuertas del MOSFET, la salida se
puede tomar entre uno de los drenajes y tierra (en
este caso la señal estará montada sobre un nivel
𝐼
DC 𝑉𝐷𝐷 − 2 𝑅𝐷 ) o entre ambas terminales de
drenaje, en donde en este caso la salida no tiene
componente DC lo que evita el uso de una
capacitancia de acople a la siguiente etapa
𝑣𝑜1
𝑣𝑖𝑑
𝑣𝑜2
𝑣𝑖𝑑
1
= − 2 𝑔𝑚 𝑅𝐷
1
= + 2 𝑔𝑚 𝑅𝐷
Si se toma diferencial
𝐴𝑑 =
𝑣𝑜2 −𝑣𝑜1
𝑣𝑖𝑑
1
1
= 2 𝑔𝑚 𝑅𝐷 — (− 2 𝑔𝑚 𝑅𝐷 ) = 𝑔𝑚 𝑅𝐷
5