INSTITUTO POLITECNICO NACIONAL UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERIA Y CIENCIAS SOCIALES Y ADMINISTRATIVAS REPORTES ESCRITOS DEL PRIMER SEMESTRE Profesora: Alumno: Secuencia: 1NM2 INDICE Índice.............................................................................................................. 2 Justificación................................................................................................... 3 Objetivos........................................................................................................ 4 Antecedentes................................................................................................. 5 Sumadores binarios...................................................................................... 12 Medio sumador.................................................................................. 13 Sumador completo............................................................................. 15 Restadores binarios...................................................................................... 19 Medio restador.................................................................................... 21 Restador completo............................................................................. 23 Decodificadores............................................................................................ 25 Multiplexores y Demultiplexores.............................................................. 28 Multiplexores...................................................................................... 28 Demultiplexores................................................................................. 30 Temporizador 555........................................................................................ 32 Contadores.................................................................................................... 33 Contador asincrono............................................................................ 34 Contador ascendente BCD asincrono.............................................. 36 1 Contador sincrono.............................................................................. 37 Contador ascendente BCD sincrono................................................ 38 Flip−Flop......................................................................................................... 39 Flip−Flop maestro esclavo................................................................. 39 Flip−Flop disparado por flanco......................................................... 40 Parámetros de Flip−Flop.................................................................... 41 Flip−Flop tipo SC................................................................................ 42 Flip−Flop tipo JK................................................................................. 42 Flip−Flop tipo D.................................................................................. 43 Concusiones...................................................................................................50 Bibliografía.................................................................................................... 51 Agradecimiento............................................................................................ 52 JUSTIFICACION L a aportación teórica siempre es de gran ayuda para el aprendizaje y la comprensión de las prácticas; para comprender el funcionamiento de los sistemas digitales el sustento teórico enriquece la manera en que es tratado y sobre todo sirve de base para una mejor comprensión, como una base en la cuál algunas dudas se disipan, y poder así realizar las practicas con una previa preparación y conocimiento. Aquí se presenta a manera de referencia, la información teórica necesaria para algunos circuitos empezando por los mas básicos y sencillos, se considera necesario primero adentrar a los conceptos con los cuales se va a trabajar, de esta manera la información que se trata tendrá una mejor comprensión sobre todo a la hora de hacer las practicas. Es importante señalar que la realización de este trabajo resulta de ayuda para aquellos que aún no cuentan con un conocimiento básico de lo que son los sistemas digitales y les puede servir de ayuda, de introducción para que se tenga un mejor entendimiento de lo que se trata, los conceptos que son expuestos a pesar de ser algo breves con bastante específicos y cada uno señala única y exclusivamente a lo que se refiere. OBJETIVOS OBJETIVO GENERAL. Se puede definir como el objetivo general, sobre esta investigación, una comprensión sobre algunas aplicaciones de los sistemas digitales, incluso para los que no tienen los conocimientos necesarios o básicos para esta materia. OBJETIVO ESPECIFICO. 2 La delimitación de cada uno de los temas es clara, aunque se relacionan una con otras, se puede señalar que una va ligada con la otra, se trata de tener una clara comprensión de cada uno de los componentes sobre los cuales vamos a abordar un espacio. MARCO TEORICO ANTECEDENTES. A finales de la década de 1960 apareció el circuito integrado (CI), que posibilitó la fabricación de varios transistores en un único sustrato de silicio en el que los cables de interconexión iban soldados. El circuito integrado permitió una posterior reducción del precio, el tamaño y los porcentajes de error. El microprocesador se convirtió en una realidad a mediados de la década de 1970, con la introducción del circuito de integración a gran escala (LSI, acrónimo de Large Scale Integrated) y, más tarde, con el circuito de integración a mayor escala (VLSI, acrónimo de Very Large Scale Integrated), con varios miles de transistores interconectados soldados sobre un único sustrato de silicio. Los circuitos integrados han hecho posible la fabricación del microordenador o microcomputadora. Sin ellos, los circuitos individuales y sus componentes ocuparían demasiado espacio como para poder conseguir un diseño compacto. También llamado chip, un circuito integrado típico consta de varios elementos como reóstatos, condensadores y transistores integrados en una única pieza de silicio. En los más pequeños, los elementos del circuito pueden tener un tamaño de apenas unos centenares de átomos, lo que ha permitido crear sofisticadas computadoras del tamaño de un cuaderno. Una placa de circuitos de una computadora típica incluye numerosos circuitos integrados interconectados entre sí. ¿QUÉ SON LOS SISTEMAS DIGITALES? Las ventajas de trabajar con sistemas digitales, consiste en ser mucho mas eficaces, rápidos, sistemáticos, seguros, confiables, todo esto comparado con los sistemas analógicos. Estas ventajas son las mas significativas, los sistemas digitales pueden trabajar con mas información que los sistemas analógicos esto es, una mayor rapidez en el flujo de la información, esto no quiere decir que los sistemas digitales hayan desplazado a los analógicos, se puede decir que cada uno tiene sus aplicaciones bien definidas, solo que en este trabajo se tomarán en cuenta solo algunas características de los sistemas digitales, tomando en cuenta cada una de las características que abordamos anteriormente. 3 A continuación se mostrarán algunos conceptos básicos sobre los que se va a trabajar, como son las compuertas lógicas más usuales. COMPUERTAS LOGICAS Una compuerta lógica es un circuito lógico cuya operación puede ser definida por una función del álgebra lógica, cuya explicación no es el objeto de esta obra. Veamos entonces las compuertas lógicas básicas, para ello definamos el termino tabla de la verdad, por utilizarse a menudo en las técnicas digitales. Se llama tabla de verdad de una función lógica a una representación de la misma donde se indica el estado lógico 1 o 0 que toma la función lógica para cada una de las combinaciones de las variables de las cuales depende. Inversor Un inversor es un circuito lógico que tiene una sola entrada y una sola salida. La salida del inversor se encuentra en el estado lógico 1 si y solo si la entrada se encuentra en el estado lógico 0. Esto significa que la salida toma el estado lógico opuesto al de la entrada. Compuerta lógica AND Las puertas lógicas AND (o Y en castellano) son circuitos de varias entradas y una sola salida, caracterizadas porque necesitan disponer de un nivel 1 en todas las primeras para que también la salida adopte ese nivel. Basta con que una o varias entradas estén en el nivel 0 para que la salida suministre también dicho nivel. Todas las unidades AND o derivadas del AND, deben tener señal simultánea en todas sus entradas para disponer de señal de salida Observando el funcionamiento de la unidad AND se comprende fácilmente que las entradas pueden ser aumentadas indefinidamente. Las compuertas AND pueden tener más de dos entradas y por definición, la salida es 1 si cualquier entrada es 1. Compuerta lógica NAND La función NO−Y, llamada mas comúnmente NAND es la negación de la función Y (AND) precedente. Así como en una puerta Y se necesita que exista nivel 1 en todas las entradas para obtener el mismo nivel en la salida, en una NAND el nivel de la salida seria 0 en las mismas condiciones. Por el contrario, cuando hay un nivel 0 en alguna de las entradas de una puerta Y la salida esta a nivel 0, mientras que en iguales circunstancias en una puerta NAND el nivel de salida seria 1. Una designación más adecuada habría sido AND invertido puesto que Es la función AND la que se ha invertido Compuerta lógica OR La función reunión, también llamada O, al traducir su nombre ingles OR, es la que solo necesita que exista una de sus entradas a nivel 1 para que la salida obtenga este mismo nivel. La expresión algebraica de esta función, suponiendo que disponga de dos entradas, es la siguiente: s = a + b. Es suficiente que tenga señal en cualquiera de sus entradas para que de señal de salida (OR). Las compuertas OR pueden tener más de dos entradas y por definición la salida es 1 si cualquier entrada es 1. 4 Compuerta lógica NOR La función NOR consiste en la negación de la O, o sea, así como esta suministra nivel 1 a su salida si cualquiera de las entradas que posee esta a nivel 1, una puerta NOR se comporta justamente al revés. En la función NOR es suficiente aplicarle una cualquiera de sus entradas para que niegue su salida. La NOR pueden tener más de dos entradas, y la salida es siempre el complemento de las funciones AND u OR, respectivamente. Compuerta lógica EX − OR La función O exclusiva (exclusive OR según el idioma ingles) se caracteriza porque su salida esta a nivel 1 siempre y cuando también lo estén un numero impar de sus entradas. Para conseguir la función O exclusiva de 3 entradas pueden usarse funciones O exclusiva de dos entradas para acoplarse entre si. Compuerta lógica EX − AND La función Y exclusiva (exclusive AND en ingles) se emplea para verificar comparaciones entre sus entradas. En efecto su salida presenta nivel 1 cuando sus entradas se encuentran en el mismo nivel, sin importar que dicho nivel sea 1 o 0 Compuerta lógica EX − NOR Es la función negada de la compuerta EX − OR y es el contrario de la EX − OR, su salida presenta nivel 1 cuando sus entradas se encuentran en el mismo nivel, sin importar que dicho nivel sea 1 o 0, al igual que las EX − AND Compuerta lógica EX − NAND Es la función negada de la compuerta EX − AND y es el contrario de la EX − AND, Para conseguir la función O exclusiva de 3 entradas pueden usarse funciones O exclusiva de dos entradas para acoplarse entre si. MAPAS DE KARNAUGH El mapa des un diagrama compuesto por cuadros. Cada cuadro representa un minitérmino. Ya que cualquier función booleana puede representarse como una suma de minitérminos, se concluye que una función booleana puede representarse como una suma de minitérminos, se concluye que una función booleana se reconoce en forma gráfica por el área encerrada en los cuadros cuyos minitérminos se incluyen en la función. De hecho, el mapa representa un diagrama visual de todas las formas posibles en que puede expresarse una función en una manera estándar. La numeración de los cuadros en el mapa de Karnaugh se numeran en una secuencia de código reflejado, con solo cambiando de valor entre dos renglones adyacentes o columnas; en la siguiente figura se ilustra la manera como quedaría representado: m0 m4 m12 m8 m1 m5 m13 m9 m3 m7 m15 m11 m2 m6 m14 m10 5 Se definen cuadros adyacentes para que sean cuadros juntos entres sí. Además, se considera que el mapa cae en una superficie en las orillas superior e inferior, al igual que en las orillas derecha e izquierda, tocándose uno a otro para formar cuadros adyacentes. ESPECIFICACIÓNES DE COMPUERTAS Nombre Símbolo Gráfico Función Algebraica Tabla de Verdad XYF 000 AND F=XY 010 100 111 XYF 000 OR F=X+Y 011 101 111 XF INVERSOR F = X' 01 10 XYF 001 NAND F = (X Y)' 011 101 110 XYF 001 NOR F = (X + Y)' 010 100 XOR F = X' Y + X Y' 110 XYF 000 6 011 101 110 XYF 001 XNOR F = X Y + X' Y' 010 100 111 Lo mostrado anteriormente fueron algunos conceptos sobre compuertas lógicas y su representación, su funcionamiento, ahora abordaremos ya dentro de una practica de sistemas digitales, con algunos de los componentes que vimos, esto será: los sumadores: semisumador y sumador completo. SUMADORES BINARIOS Las computadoras digitales realizan una variedad de tareas de procesamiento de información. Entre las funciones básicas encontradas están las diversas funciones aritméticas. Sin duda, la operación aritmética más básica es la adición de dos dígitos binarios. Esta adición simple consta de cuatro operaciones elementales posibles, a saber, 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1 y 1 + 1 = 10. Las primeras tres operaciones producen una suma cuya longitud es un dígito, pero cuando tanto los bits sumando como adendo son iguales a 1, la suma binaria consta de dos dígitos. El bit significativo más alto de este resultado se denomina acarreo. Un circuito combinacional que lleva a cabo la adición de dos bits se denomina medio sumador. Uno que lleva a cabo la adición de tres bits (dos bits significativos y una cuenta que se lleva a previo) es un sumador completo. La suma binaria para números de un bit es la siguiente : Pero cuando tengo números binarios formados por más de un bit, al operar aparece el acarreo ( carry ) 7 CIRCUITO SEMISUMADOR De la explicación verbal de medio sumador, se encuentra que este circuito necesita dos entradas binarias y dos salidas binarias. Las variables de entrada designan los bits sumando y adendo; las variables de salida producen la suma y el acarreo. Es necesario especificar dos variables de salida debido a que el resultado puede constar de dos dígitos binarios. Se asignan de forma arbitraria los símbolos x y y y a las dos entradas y S (de suma) y C (para el acarreo) a las salidas. Ahora que se han establecido el número y nombre de las variables de entrada y salida, ya puede formularse una tabla de verdad para identificar en forma exacta la función del medio sumador. Esta tabla de verdad se muestra a continuación: xy|cs 00|00 01|01 10|01 11|10 El acarreo de salida es 0 a menos que ambas entradas sean 1. La salida S representa el bit menos significativo de la suma. La función booleana simplificada de las dos salidas puede obtenerse de manera directa mediante la tabla de verdad. Las expresiones simplificadas en suma de productos son: 8 S = s´y + xy´ C = xy El diagrama lógico para esta implementación se muestra en la Figura 4−2(a), lo mismo que otras cuatro implementaciones para un medio sumador. Todos logran el mismo resultado en lo que respecta al comportamiento de entrada−salida. Ilustran la flexibilidad de la que dispone el diseñador cuando implementa incluso una función lógica combinacional simple como ésta. Como se mencionó antes, la Fig.4−2(a) es la implementación del medio sumador en suma de productos. En la Figura 4−2(b) se muestra la implementación en productos de sumas: S = (x + y) (x´ + y´) C= xy Para obtener la implementación de la Fig. 4−2(c), se observa que S es la OR excluyente de x y y. El complemento de S es la equivalencia de x y y : S' = xy + x'y' Pero C = xy y, por lo tanto, tenemos: S = (C + x'y')' se utiliza la implementación de producto de sumas C derivada como sigue: C = xy = (x' + y')' Si realizamos el semisumador para dos números A y B de un bit nos queda : 9 Realizando su implementación mediante puertas queda : Se le denomina normalmente HA de half−adder. El circuito topológico del semisumador es el siguiente: CIRCUITO SUMADOR COMPLETO 10 Un sumador completo es un circuito combinacional que formar la suma aritmética de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada, que se indican por x y y, representan los dos bits significativo que van a añadirse. La tercera entrada, z, representa la cuenta que se lleva de la posición previa significativa más baja. Son necesarias dos salidas debido a que la suma aritmética de tres dígitos binarios varía en valor de 0 a 3 y el 2 o 3 binarios requieren 2 dígito. Las dos salidas se denotan por los símbolos S para la suma y C para la cuenta que se lleva. La variable S da el valor del bit menos significativo de la suma. La variable binaria C da la cuenta que se lleva de salida. La tabla de verdad del sumador completo es como sigue: xyz|cs 000|00 001|01 010|01 011|10 100|01 101|10 110|10 111|11 La relación lógica de entrada−salida del circuito sumador completo puede expresarse en dos funciones booleanas, una para cada variable de salida. Cada función booleana de salida requiere un mapa único para su simplificación. Cada mapa debe de tener ocho cuadros, ya que cada salida es una función de tres variables de entrada. Los 1 en los cuadros de los mapas de S y C se determinan en forma directa mediante la tabla de verdad. Los cuadros con 1 para la salida S no se combinan en cuadros adyacentes para dar una expresión simplificada en suma de productos. La salida C puede simplificarse a una expresión de 6 literales. El diagrama lógico para el sumador completo implementando en suma de productos se muestra en la Figura 4−4. En esta implementación se usan las expresiones booleanas siguientes: S = x'y'z + x'yz' + xy'z' + xyz C = xy + xz + yz Si implementamos mediante puertas: Diseño de un sumador completo a partir de dos semisumadores. 11 El sumador completo. Un sumador completo como el que se muestra en la figura es un circuito digital capaz de realizar la suma aritmética de dos dígitos binarios además de un posible acarreo de entrada, este último es particularmente útil cuando se diseña en forma modular un sumador de dos números de ´n´ bits. Las señales marcadas con a, b Cin son las entradas del sumador y corresponden a los dos dígitos a sumar y el posible acarreo de entrada respectivamente. Las señales marcadas con Co y S sol las salidas del sumador y forman el resultado de la suma y el acarreo de salida (si es que lo hay) respectivamente. Así si en las entradas colocamos tres señales x, y , z con valores respectivos de 101 el sumador realizara la suma de 1+0+1 en forma binaria dando como resultado el número 10 binario del tal forma que las señales asignadas a las funciones C y S tomarían los valores de 1 y 0 respectivamente. 12 Circuito del sumador total Un sumador completo es un circuito combinacional que formar la suma aritmética de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada que se indican por x y, y se presentan los dos bits significativos que van a añadirse. La tercera entrada z, representa la cuenta de la posición previa significativa mas baja. Son necesarias dos salidas debido a que la suma aritmética de tres dígitos binarios varia en valor desde 0 a 3 y el 2 o 3 binarios requieren dos dígitos. Las dos salidas se denotan por símbolos S para suma y C para la cuenta que se lleva. La variable binaria S da el valor del bit menos significativo de la suma La variable binaria C da la cuenta que se lleva de salida. CIRCUITOS RESTADORES La sustracción de dos números binarios puede llevarse a cabo tomando el complemento del sustraendo y agregando al minuendo. Por este método, la operación de sustracción llega a ser una operación de división que requiere sumadores completos para su implementación en máquina. Es posible implementar la sustracción con circuitos lógicos en una forma directa, como se hace con lápiz y papel. Por este método cada bit sustraendo del número se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma 1 de la siguiente posición significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par más alto de bit mediante una señal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa más alta. En forma precisa así como hay medios sumadores y sumadores completos, hay medio restadores y restadores completos. Bi ( total ) 13 Bi 0 0 0 0 1 1 1 0 1 1 1 0 Por tanto : Para una representación de n bits si tomo 1 bit para signo, tengo por tanto (n−1) para el rango que será. Por tanto existe un límite al tamaño de los valores que pueden ser representados, pudiéndose dar el caso de situaciones de desbordamiento ( overflow ) si el número obtenido no está previsto dentro del rango establecido. Por eso muchos de los circuitos sumadores llevan circuitería adicional para detectar situaciones de desbordamiento e identificar que el dato obtenido no es correcto. 14 Por ejemplo, si estamos utilizando n = 4 bits el rango será [−8,7] entonces en las siguientes suma/resta en C2 tenemos que : Reglas básicas para detectar el desbordamiento : Si se suman dos números positivos cuyo resultado excede del rango se produce un número que " parece ser negativo ", por tener el primer bit igual a 1. Si se suman dos números negativos cuyo resultado excede del rango se produce un número que " parece ser positivo " por tener el primer bit igual a cero. MEDIO RESTADOR Un medio restador es un circuito combinacional que sustrae dos bits y produce su diferencia. También tiene la salida para especificar si se ha tomado un 1. Se designa el bit minuendo por x y el bit sustraendo mediante y. Para llevar a cabo x − y, tienen que verificarse las magnitudes relativas de x y y. Si x >= y, se tienen tres 15 posibilidades; 0 − 0 = 0, 1 − 0 = 1 y, 1 − 1 = 0. El resultado se denomina bit de diferencia. Si x < y, tenemos 0 − 1 y es necesario tomar un 1 de la siguiente etapa más alta. El 1 que se toma de la siguiente etapa más alta añade dos al bit minuendo, de la misma forma que en el sistema decimal lo que se toma añade 10 a un dígito minuendo. Con el minuendo igual a 2, la diferencia llega a ser 2 − 1 = 1. El medio restador requiere dos salidas. Una salida genera la diferencia y se denotará por el símbolo D. La segunda salida, denotada B para lo que se toma, genera la señal binaria que informa a la siguiente etapa que se ha tomado un 1. La tabla de verdad para las relaciones de entrada−salida de un medio restador ahora puede derivarse como sigue: xy|BD 00|00 01|11 10|01 11|00 La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es el resultado de la operación aritmética 2B + x − y. Las funciones booleanas para las dos salidas del medio restador se derivan de manera directa de la tabla de verdad: D = x'y + xy' B = x'y Es interesante observar que la lógica para D es exactamente la misma que la lógica para la salida S en el medio sumador. El logigrama del restador es el siguiente: Su circuito topológico es el siguiente: 16 RESTADOR COMPLETO Un restador completo es un circuito combinacional que lleva a cabo una sustracción entre dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa más baja. Este circuito tiene tres entrada y dos salidas. Las tres entradas x, y y z, denotan al minuendo, sustraendo y a la toma previa, respectivamente. Las dos salidas, D y B, representan la diferencia y la salida tomada, respectivamente. La tabla de verdad para el circuito es como sigue: xyz|BD 000|00 001|11 010|11 011|10 100|01 101|00 110|00 111|11 Los ocho renglones bajo las variables de entrada designan todas las combinaciones posibles de 1 y 0 que pueden tomar las variables binarias. Los 1 y 0 para las variables de salida están determinados por la sustracción de x − y − z. Las combinaciones que tienen salida de toma z = 0 se reducen a las mismas cuatro condiciones del medio sumador. Para x = 0, y = 0 y z = 1, tiene que tomarse un 1 de la siguiente etapa, lo cual hace B = 1 y añade 2 a x. Ya que 2 − 0 − 1, D = 1. Para x = 0 y yz = 11, necesita tomarse otra vez, haciendo B = 1 y x = 2. Ya que 2 − 1 − 1 = 0, D = 0. Para x = 1 y yz = 01, se tiene x − y − z = 0, lo cual hace B = 0 y D = 0. Por último, para x = 1, y = 1, z = 1, tiene que tomarse 1, haciendo B = 1 y x = 3 y, 3 −1 − 1 = 1, haciendo D 17 = 1. Los mapas de Karnaugh quedan de la siguiente manera: El circuito lógico implementado con compuertas es el siguiente: El circuito topológico del restador completo es el siguiente: DECODIFICADORES. Un circuito combinacional es aquel que está formado por funciones lógicas elementales ( AND, OR, NAND, NOR, etc. ), que tiene un determinado número de entradas y salidas, dependiendo los valores que toman las salidas exclusivamente de los que toman las entradas en ese instante. Ejemplo de este tipo de circuitos son : los codificadores, decodificadores, multiplexores, demultiplexores, comparadores, generadores−detectores de paridad, etc. 18 Análisis de circuitos combinacionales En este punto se trata el análisis de circuitos combinacionales a nivel de puertas lógicas. La estructura del circuito vendrá dada por su diagrama lógico, cuyos constituyentes serán puertas lógicas cuyo comportamiento lo determina el símbolo que lo representa Un circuito combinacional se analiza determinando la salida de los elementos lógicos que lo constituyen ( normalmente puertas lógicas ), partiendo de las variables de entrada y avanzando en el sentido de la señal hacia la salida. Síntesis y diseño de circuitos combinacionales. A continuación se intentan exponer las fases que se siguen en el proceso de síntesis y diseño de circuitos combinacionales : • Definición de la función a realizar y especificación de las entradas y salidas. • Tabla de la verdad. • Ecuaciones lógicas de las salidas. • Simplificación de las ecuaciones. • Realización o implementación de las ecuaciones simplificadas mediante puertas lógicas. Un decodificador es un circuito lógico combinacional, que convierte un código de entrada binario de N bits en M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada línea de salida será activada para una sola de las combinaciones posibles de entrada. En la figura que se muestra mas adelante se encuentra el diagrama de un decodificador de N = 4 entradas y M = 7 salidas. Puesto que cada una de las entradas puede ser 1 o 0, hay 2N combinaciones o códigos de entrada. Para cada una de estas combinaciones de entrada sólo una de la M salidas estará activada 1, para lógica positiva; todas las otras salidas estarán en 0. Muchos decodificadores se diseñan para producir salidas 0 activas, lógica negativa, donde la salida seleccionada es 0 mientras que las otras son 1. Esto último se indica siempre por la presencia de pequeños círculos en las líneas de salida del diagrama del decodificador. Algunos decodificadores no usan todos los 2N códigos posibles de entrada, sino sólo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL, tiene un código de entrada de 4 bits, el cual sólo usa diez grupos codificados BCD, 0000 hasta 1001. Algunos de estos decodificadores se diseñan de tal manera, que si cualquiera de los códigos no usados se aplican a la entrada, ninguna de las salidas se activará. En esta práctica haremos este codificador, y su tabla de verdad correspondiente es la siguiente: En el Excitador BCD−7 segmentos es un tipo de decodificador que me da la posibilidad de conectarlo a un display numérico digital de 7 segmentos a, b, c, d, e, f y g, y obtener la visualización del código binario BCD. Todas las posibilidades de salida por el display son las siguientes : 19 TABLA DE VERDAD ENTRADAS 20