1- El espacio direccionable de un microprocesador de

Electrónica Digital II. I.T. de Telecomunicación (Sistemas Electrónicos). Examen Junio 2009
1-El espacio direccionable de un microprocesador de 16 líneas de direcciones se encuentra
distribuido del siguiente modo:
Desde:
0000
2000
6500
AD00
hasta:
1FFF
4FFF
A5FF
DEFF
para:
MEM_1
MEM_2
MEM_3
Interface 1
El acceso al bus compartido se controla mediante una PROM de 256 palabras de 8 bits, cuatro de
los cuales D0, D1, D2 y D3, permiten el acceso a MEM_1, MEM_2, MEM_3 e Interface 1
respectivamente. Se desea incorporar al sistema una nueva Interface 2 que requiere 7K
direcciones sin modificar las asignaciones preestablecidas para los restantes dispositivos y
manteniendo el mayor espacio posible de memoria “contigua” sin utilizar. Suponer que se utiliza
D4 para controlar el acceso de la Interface 2. Se pide.
a) Dibujar un esquema del diseño propuesto, completando la figura P-1. Mostrar el tamaño de
los distintos buses de direcciones.
b)Mostrar el contenido de la PROM (completando la Tabla P-I adjunta), indicando los
dispositivos del sistema seleccionados para cada grupo de direcciones.
(EC: 3 puntos (1.5, 1.5); EN: 1.5 puntos (1, 0.5))
2- Dado el circuito de la figura P-2, se pide:
a) Encontrar su Tabla de Estados.
b) Mostrar su descripción VHDL a nivel behavioral como Tabla de Estados. La asignación de
estados deberá ser la definida por el usuario.
Figura P-2
(EN: 1.5 puntos (0.5, 1))
3- Dada la Tabla de Estados de la figura P-3, se pide:
a) Mostrar una Tabla de Estados reducida mínima.
b) Encontrar una asignación de estados cuasi óptima.
1/4
Electrónica Digital II. I.T. de Telecomunicación (Sistemas Electrónicos). Examen Junio 2009
A
NS, Z1 Z2
x1 x 2
00 01 11 10
C,-- D,-0 D,-1 -,--
B
D,--
C
A,-0 E,01 C,0- B,1-
PS
-,--
-,-- A,1-
D D,00 -,-- C,01 E,1E A,10 C,0- E,-1 -,-- Figura P-3
(EN: 2 puntos (1, 1))
4- Se desea diseñar un circuito secuencial síncrono de tipo Moore para la ordenación del paso en un
cruce entre una carretera y un carril bici. El circuito debe controlar tanto el semáforo para los
automóviles que circulan por la carretera como el indicador luminoso para el carril bici.
Un sensor en la carretera detecta la presencia de un automóvil llegando al cruce y activa una
señal VP. El poste indicador del carril bici dispone de un pulsador que al ser presionado genera
una señal SP.
El circuito a diseñar tiene como entradas SP y VP. Como salidas tiene las señales de control del
indicador luminoso para el carril bici P (pase), E (espere) y PI (pase iluminándose de forma
intermitente), así como las señales de control para el semáforo para los automóviles R (rojo) A
(ámbar) y V (verde).
El circuito indicará normalmente el paso de vehículos por la carretera, chequeando las entradas
cada 3 s. Cuando se detecta la activación de SP el circuito deberá mantener aún las salidas
durante 18 s o 6 s, según que se encuentre activada o no VP, asertando a continuación E y A
únicamente. Transcurridos 3 s se asertarán solamente P y R durante 12 s y, a continuación las PI
y R, también durante 3 s; en el siguiente tiempo de estado el circuito vuelve a la situación inicial.
Mostrar el Diagrama ASM del circuito.
(EC: 3.5 puntos)
5-Se desea obtener una asignación de estados libre de carreras críticas para el circuito secuencial
asíncrono cuya Tabla de Flujo reducida se muestra en la Figura P-5. Suponiendo que las carreras
críticas están permitidas, se pide:
a) Ensayar el procedimiento de asignación múltiple de estados únicamente para el estado a, y
únicamente para el estado b. Indicar la asignación que requiere el menor número de ciclos y
mostrar la correspondiente Tabla de Flujo reducida.
b)Para la Tabla de Flujo reducida con menor número de ciclos encontrada en el apartado
anterior y su correspondiente implementación mediante dispositivos HCMOS, analizar la
posible existencia de peligros estáticos, eliminándolos en su caso.
c) Para el circuito del apartado anterior, analizar la posibilidad de existencia de peligros
esenciales, mostrando las transiciones de estados con potencial peligro esencial.
N.S.
P.S.
00
01
a
c ,0
b
c
x1 x 2
11
10
a ,0
a ,0
a ,0
c ,0
b ,0
b ,0
a ,0
c ,1
b ,1
a ,1
c ,1
Figura P-5
(EN: 3 puntos (1.5, 1, 0.5))
2/4
Electrónica Digital II. I.T. de Telecomunicación (Sistemas Electrónicos). Examen Junio 2009
6-Un generador de pulsos genera la señal OSC.H que debe servir de entrada a un circuito digital N,
al cual únicamente deben llegarle pulsos de duración completa. Para ello se pretende diseñar un
circuito I de interfase con entradas EN.H y OSC.H y salida Z.H, tal que solamente permita el
paso de la señal desde el generador hasta N si el pulso generado está inicialmente inactivo
cuando se habilita la señal EN.H, en cuyo caso la salida Z.H sigue a la señal OSC.H. Suponiendo
que la señal EN no puede desactivarse mientras un pulso OSC está activo, se pide:
a) Dibujar el Diagrama de Flujo y mostrar la correspondiente Tabla de Flujo primitiva para el
circuito I.
b)Diseñar el circuito I libre de carreras críticas y peligros estáticos, empleando una GAL 16L8
cuyo esquema circuital se adjunta (figura P-6).
(EC: 3.5 puntos (2, 1.5); EN: 2 puntos (2, -))
MEM_1
MEM_2
MEM_3
INT_1
INT_2
Figura P-1
Tabla P-1
3/4
Electrónica Digital II. I.T. de Telecomunicación (Sistemas Electrónicos). Examen Junio 2009
Figura P-6
EC, EN: 4h30m
4/4