Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester INTRODUCCIÓN El procedimiento de verificación del código de la llave seria el siguiente: introducimos el código en el tester. Este código va a un registro de desplazamiento el cual convierte el código serie hexadecimal procedente de la llave en paralelo, enviandolo al comparador que esta conectado a la memoria interna del tester donde esta memorizado el código. Si ambos códigos son iguales, la salida del comparador hará que se encienda un led verde de correcto. Si por el contrario, los códigos no son iguales, la salida del comparador encenderá un led rojo. 1. DESCRIPCIÓN DEL PROBLEMA REGISTRO DE DESPLAZAMIENTO: Enviar al comparador el número 5 - 0 en hexadecimal (01010000). Dicho código es el que manda la llave del Transceiver para verificar que todo está funcionando correctamente. El comparador debe de recibir los dígitos en paralelo, para que de ese modo pueda realizar dicha comparación. La introducción del 5 - 0 se realiza en serie. MEMORIA INTERNA: Memorizar un código para poder compararlo posteriormente. 1 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester La llave posee un código de 64 bits. Antes de mandar los 64 bits manda un código de diagnóstico de 8 bits en hexadecimal. Este código es el número 50. Tenemos que memorizar estos códigos en una memoria interna al tester. Esta memoria debe estar conectada a un comparador. COMPARADOR: El problema será comparar dos códigos de 8bits, los bits de diagnóstico. Estos bits son un 5 y un 0 en hexadecimal (01010000). Para ello se buscará un sistema que identifique si dos códigos de 8 bits son iguales o no. 2. SOLUCIONES POSIBLES REGISTRO DE DESPLAZAMIENTO: En un principio opté por una memoria como elemento de almacenamiento de ese código. Una memoria que fuera volátil para que se pudiera reprogramar. Decidí que la memoria ideal sería una Static RAM (SRAM), ya que las condiciones que me ofrecía eran las deseadas Otra solución posible era utilizar un registro de desplazamiento (sistema de memoria) con entrada en serie y salida en paralelo. Como solución elegida, para simplificar el problema de tener que programar la memoria y por ser el elemento a memorizar bastante pequeño 2 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester (8 bits), decidí utilizar un registro de desplazamiento que tuviera una entrada de datos en serie y su salida fuera en paralelo (para poder llevar a cabo el comparador su función). En concreto, el registro de desplazamiento elegido es el modelo M74HC164. Es un registro de desplazamiento de 8 bits con entrada en serie y salida en paralelo. MEMORIA INTERNA: Existen varias soluciones: 1/ Memorizar ambos códigos, (código de diagnóstico y código de la llave) 2/ Memorizar tan solo el código de la llave, (64 bits) 3/ Memorizar el código de diagnóstico, (8 bits) Para realizar la verificación del código de la llave, vamos a memorizar tan solo el código de diagnóstico ya que resulta más sencillo comparar 8 bits que 64. Para memorizar este código de 8 bits podemos utilizar memorias o interruptores. Para realizar el diseño con memorias debemos utilizar memorias EPROM ó EEPROM. Las dos nos serian útil, pero elegiríamos la EEPROM porque podemos reprogramarla sin extraerla del circuito mientras que la EPROM se reprograman insertando el chip en una programador EPROM. 3 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester Vamos a utilizar interruptores de palanca de cuatro polos conmutables, donde vamos a forzar un 50. Es adecuado en el caso de que tengamos que modificar el código y sencillo de montar. COMPARADOR: Una vez planteado el problema se barajó como opción, el poner un decodificador BCD 7 segmento, mejor dicho dos, uno para el 0 y el otro para el 5. Sabiendo el código que esperamos (un 5 y un 0), bastaría con mirar el código que nos sale reflejado, ya que si no sale un 5 y un 0, no es la señal correcta, la recibida. Este decodificador, me da la posibilidad de conectarlo a un display numérico digital de 7 segmentos a, b, c, d, e, f y g ( figura de abajo ), y obtener la visualización del código binario BCD. Display numérico digital de 7 segmentos 4 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester Todas las posibilidades de salida por el display son las siguientes : Salidas posibles del display numérico digital de 7 segmentos También se pensó en usar un comparador, el cual comparase los bits de diagnóstico(diagnostic-byte) y nos dijera si ambos eran iguales o no. Nos decantamos por esta última opción, la del uso de un comparador, nos pareció más interesante el hecho de comparar los dos códigos. Una vez elegida la opción, nos propusimos a buscar un comparador de 8 bits, pero no resultó una buena opción, ya que no encontramos para tantos bits. Por lo que nos decantamos en el uso de un comparador de 4 bits, el comparador TTL 7485. Era lógico el razonamiento, que usando dos comparadores de 4 bits, se podrían comparar 8 bits, formándose un comparador de 8 bits, por lo que dimos con la solución. 5 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester Comparador 7485(compara 4 bits) Asi queda el esquema electrónico de la comparación de 2 códigos de 8 bits . 6 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester Sus entradas y sus salidas. - Entradas: • A0....A3: Dato de entrada A. • B0.....B3: Dato de entrada B. • A<B: Entrada que indica que en la comparación de red anterior A ha sido menor que B (Conexión en cascada). • A=B: Entrada comparación que de indica nivel que anterior en la A=B. (Conexión en cascada). • A>B: Entrada comparación que de indica nivel que anterior en la A>B. (Conexión en cascada). - Salidas: • A<B, A=B, A>B : Salidas que indican el resultado de la comparación. 7 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester 3. INTRODUCCIÓN Y JUSTIFICACIÓN REGISTRO DE DESPLAZAMIENTO: Para poder convertir los datos serie de la llave a paralelo se ha requerido el uso del registro de desplazamiento 74164. De esta forma se podrán mandar los datos en paralelo al comparador. MEMORIA INTERNA: Vamos a utilizar interruptores de palanca de cuatro polos conmutables, donde vamos a forzar un 50. Es adecuado en el caso de que tengamos que modificar el código y sencillo de montar. COMPARADOR: Habia que comparar los bits de diagnóstico(8 bits), un 5 y un 0 en hexadecimal (01010000). Con comparar los bits de diagnóstico bastaba, ya que si no coincidían estos bits, sabríamos que el código que manda la llave del Transceiver sería incorrecto. Por lo que a mi parte se refiere use dos comparadores TTL 7485, de manera que comparase dos códigos de 8 bits directamente. 8 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester 4. ESQUEMA EN BLOQUES General: Registro de desplazamientos Comparador Display Interruptor de Palanca de 8bits Fuente de alimentación ON/OFF TR 9 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester REGISTRO DE DESPLAZAMIENTO: Señal llave Serie Señal llave paralelo REGISTRO DE DESPLAZAMIENTO COMPARADOR MEMORIA INTERNA 10 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester COMPARADOR Registro de COMPARADOR desplazamiento Memoria interna 5. ESQUEMA ELECTRÓNICO: REGISTRO DE DESPLAZAMIENTO 74164 11 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez INTERRUPTOR Transceiver Tester DE PALANCA DE CUATRO POLOS CONMUTABLES: COMPARADOR 7485: 12 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester 6. LISTA DE COMPONENTES: Registro de desplazamiento M74HC164, interruptor de palanca de cuatro polos conmutables y dos comparadores 7485. 7. COSTE: Registro de desplazamiento : 0.58 € Interruptor: 10.20 € la unidad (2x = 20.40€) Comparador: 2€ la unidad (2x= 4€) Precio total: 24.98€ 8. VERIFICACIÓN DEL DISEÑO: Mediante el programa Spice, nos ha sido posible realizar una simulación de la comparación de códigos de 8 bits(diagnosctic-byte). Vemos que se usa una fuente de tensión de 5 voltios, dos comparadores TTL 7485 enlazados por la salida del primero con las entradas del segundo encargadas de decir que resultado se obtuvo del nivel anterior (Conexión en cascada). Destacar también el uso de puertas LO(low) y HI(high), mediante las cuales introducimos el 0 y el 5, para poderlos comparar. Los datos paralelos que son comparados provienen del registro de desplazamiento y del interruptor. 13 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester El diseño se ha simulado y comprobamos que funciona. 9. ANEXOS: A continuación le presentamos los Datasheet correspondientes a cada componente. 14 Alejandro J. Muñoz Palomero Antonio Olmo González Antonio J. Aparicio Rodríguez Transceiver Tester 10. REFERENCIAS: Documentación obtenida del catálogo RS, Amidata e internet: www.sec.upm.es/docencia/plan_92/ed/descarga_ED/Tema32pph.pdf descartes.cnice.mecd.es/taller_de_matematicas/logica_digital/Logica %20Digital_6.htm 15