Tema 5. Arquitectura interna

Tema 5
Arquitectura interna
1
Tema 5. Arquitectura interna
ARQUITECTURA INTERNA
Al igual que los demás miembros de su familia, el PIC16F84 se
caracteriza por:
•Tener una arquitectura Harvard
•Su procesador es segmentado o Pipeline
•Su procesador es tipo RISC
•El formato de las instrucciones es ortogonal
•La arquitectura está basada en banco de registros
2
Tema 5. Arquitectura interna
ARQUITECTURA HARVARD
MEMORIA
control
control
CPU
INSTRUCCIONES
instrucciones
datos
MEMORIA
DATOS
Los microcontroladores PIC tienen una arquitectura tipo Harvard.
En esta arquitectura se dispone de dos memorias independientes (datos
e instrucciones) a las que la CPU se conecta mediante dos grupos de
buses separados.
Ambos buses son independientes y pueden ser de distintos anchos, lo
que permite que la CPU pueda acceder simultáneamente a ambas
memorias, consiguiendo que las instrucciones se ejecuten en menos
ciclos de reloj.
3
Tema 5. Arquitectura interna
PROCESADOR SEGMENTADO
Un procesador segmentado o Pipeline realiza simultáneamente
la ejecución de una instrucción y la búsqueda de código de la
siguiente, de esta manera, se puede ejecutar una instrucción en
un ciclo máquina.
En la familia PIC, un ciclo máquina está constituido por 4 ciclos
de reloj.
En la familia PIC, la mayoría de las instrucciones se ejecutan en
un solo ciclo máquina (4 ciclos de reloj). Sólo las instrucciones de
salto tardan 2 ciclos máquina.
4
Tema 5. Arquitectura interna
Ejemplo de funcionamiento de un PROCESADOR SEGMENTADO
o PIPELINE:
5
Tema 5. Arquitectura interna
PROCESADOR RISC
RISC (Reduced Instruction Set Computer).
Son microprocesadores (CPU) con un repertorio de instrucciones
reducido. Las instrucciones son muy simples y suelen ejecutarse en
un ciclo máquina. Los procesadores RISC suelen tener una
estructura Pipeline y ejecutar casi todas las instrucciones en el
mismo tiempo.
El PIC16F84 es un microcontrolador RISC con sólo 35 instrucciones.
6
Tema 5. Arquitectura interna
ARQUITECTURA ORTOGONAL
En una CPU con arquitectura ortogonal una instrucción puede
utilizar cualquier elemento de la arquitectura como fuente o destino
de una operación.
MEMORIA
W
DE DATOS
ALU
7
Tema 5. Arquitectura interna
MEMORIA DE DATOS
BANCO DE REGISTROS
MEMORIA DE PROGRAMA
PIC 16F84A
PROGRAMA:
1 K de celdas(14bits)
DATOS:
68 bytes de RAM (GPR)
64 bytes de EEPROM
8
Tema 5. Arquitectura interna
ARQUITECTURA INTERNA
Hemos visto que la arquitectura interna del PIC 16F84A se
caracteriza por:
•Tener una arquitectura Harvard
•Su procesador es segmentado o Pipeline
•Su procesador es tipo RISC
•El formato de las instrucciones es ortogonal
•La arquitectura está basada en banco de registros
Las anteriores características son válidas para el PIC16F877A.
9
Tema 5. Arquitectura interna
BANCO DE REGISTROS
MEMORIA DE DATOS
MEMORIA DE PROGRAMA
PIC 16F877A
PROGRAMA:
8 K de celdas(14bits)
DATOS:
368 bytes de RAM (GPR)
256 bytes de EEPROM
10
BIBLIOGRAFÍA
"Microcontrolador PIC16F84, Desarrollo de proyectos"
E. Palacios, F. Remiro, L.J. López. Ra-Ma, 2004
Podéis encontrar más información de este apartado Tema 5 en el
CAPÍTULO 5
Y en los manuales de los microcontroladores………
11