GENERACIÓN DE FUNCIONES GAUSSIANAS USANDO TRANSISTORES MOS POLARIZADOS EN SUB-UMBRAL. Sánchez-López Carlos, Díaz-Sánchez Alejandro, Tlelo-Cuautle Esteban Instituto Nacional de Astrofísica, Óptica y Electrónica Av. Luis Enrique Erro # 1. Apartado Postal 51 y 216, 72000 México E-mail: [email protected] , [email protected] , [email protected] RESUMEN. Se presenta el diseño de un Circuito Integrado (CI), usando Transistores MOS (TMOS), enfocado a la generación de funciones Gaussianas (FGs) en modo corriente. La metodología de diseño está basada en la aplicación del Principio Translineal (PT), por lo que los TMOS se polarizan en la región de sub-umbral. Para confirmar la validez del diseño se presentan las simulaciones realizadas en HSPICE usando una tecnología de un solo pozo de 0.6um de AMS. Considerando los resultados de simulación, el diseño propuesto se clasifica dentro de las aplicaciones en modo corriente y baja potencia con un voltaje de polarización de 1.5V. 1. INTRODUCCIÓN. Hoy en día, el rápido desarrollo de tecnologías submicrométricas, aunado al incremento en la demanda de sistemas electrónicos portátiles, a dado camino al desarrollo de metodologías de diseño de CIs en bajo-voltaje [1]-[4], usando el PT [4]-[12]. Muchos de los trabajos relacionados con el PT utilizan transistores bipolares (BJTs), debido a su alta precisión y alta velocidad. Un aspecto fascinante de los circuitos que usan el PT, es su insensibilidad a las variaciones de temperatura, a pesar de que las corrientes de los transistores dependen de la temperatura en forma exponencial. El PT se puede aplicar a TMOS operando en débil inversión [7],[10]. Los circuitos MOS que operan en débil inversión, tienen algunas ventajas sobre los circuitos translineales con BJTs; Primero: no sufren de la ganancia de corriente finita como sucede con los BJTs y tienen un bajo voltaje de saturación, el cual es conveniente en aplicaciones de baja-potencia y en diseños de bajo-voltaje. Segundo: los TMOS son dispositivos de cuatro terminales que en débil inversión tienen una dependencia exponencial extra de la corriente de drenaje, lo que permite explorar configuraciones nuevas [12]. Sin embargo, una de las limitaciones de los TMOS operando en débil inversión, es el efecto de cuerpo, el cual puede ser reducido conectando la terminal del Bulk a la terminal de fuente, esto nos lleva a utilizar una tecnología de doble pozo [3]. En este trabajo, se presenta el diseño de un CI en modo corriente enfocado a la generación de FGs, aplicando el PT usando TMOS operando en débil inversión. En la sección 2 se introduce la ecuación matemática asociada a la FG. Las posibles configuraciones para la implementación de la FG, se describen en la sección 3. El problema de ocurrencia de un nivel de offset en la corriente de salida del diseño propuesto, generado por el efecto de cuerpo, y un método de compensación de offset, se presentan en la sección 4. La realización completa del CI propuesto y los resultados observados del diseño correspondiente, se presentan en la sección 5. Finalmente, las conclusiones se listan en la sección 6. 2. MODELO DE LA FUNCIÓN GAUSSIANA La ecuación que gobierna una FG [13], [14] esta dada por: hs ,? (t ) ? El término 1 S 1? t? ? ? ? S ? 2 1 ? 2 ?? e S (1) es un factor de escalamiento para preservar la energía en diferentes escalas, entonces la ecuación (1) representa una FG normalizada, ? esta relacionado con la translación en tiempo, mientras que S relaciona diferentes posiciones de escala para el análisis de la señal. Una FG asocia el producto óptimo tiempo-ancho de banda, determinado por el principio de incertidumbre para análisis de señales sobre el espacio tiempofrecuencia. Una aplicación interesante de la FG es su uso en la realización de Onduletas [13], [14]. 3. CIRCUITOS TRANSLINEALES. Existe una gran variedad de circuitos que usan el PT con BJTs [7], [11]. Estos circuitos pueden realizarse con TMOS operando en débil inversión. La corriente de drenaje de un TNMOS esta dada por [3]-[6]: W ID ? I DOe L ? n? 1?VBS nVt ? VGS? VTH ? ? ? ? nVt ? e ? VDS ? V ? ? 1? e Vt ? DS ? ? V0 ?? ? (2) donde VGS , es el voltaje compuerta-fuente; V DS el voltaje drenaje-fuente y V BS el voltaje bulk-fuente (efecto de cuerpo). VTH es el voltaje de umbral y: Vt ? kT el voltaje térmico (26mV a temperatura q ambiente), V0 indica el voltaje Early, n el factor de pendiente (usualmente menor a 2), el cual tiende a 1 para grandes valores en VG . I D 0 representa la corriente asociada al parámetro transconductancia K ´ y es aproximadamente [4]-[6]: I D0 ? 2 K ´(nVt ) e2 (3) Minimizando el efecto Early y el efecto de cuerpo, podemos simplificar la ecuación (2). ? VGS ? VTH ? ? nVt ? ? W ID ? I DO e ? L (4) 3.1 Circuito de Cuadratura. En la figura 1 se muestra un circuito asociado a una función de cuadratura obtenido a partir de la topología de Gilbert [7], [8], [11], remplazando los BJTs por TNMOS. La función de cuadratura la realizan los TMOS M1-M5. Minimizando el efecto Early y el efecto de cuerpo, podemos aplicar la ecuación (4), satisfaciendo la siguiente condición: Iy ? I? ? 0 (5) Aplicando el PT puede demostrarse que la corriente I o queda expresada como: I *I I o ? d1 d 2 I? (6) Aplicando KCL podemos encontrar que la corriente de drenaje de M1 y M2 son: I? ? Iy I? ? Iy Id2 ? (7) 2 2 Como Iy ? ( Ix ? Iu) en la ecuación (6), la I d1 ? corriente de salida del circuito de cuadratura es: Ir ? ( Ix ? Iu) 4 I? 2 (8) Los TMOS M6-M7 copian la corriente Ir al drenaje de M7, ya que también forman un lazo translineal básico [8]. Esta corriente se utiliza para la realización exponencial de la FG, dada en la ecuación (1). Si Ir tiene baja sensibilidad a los parámetros de proceso y es insensible a las variaciones de temperatura, entonces esta corriente es controlable. Figura 1. Circuito de Cuadratura en modo corriente. 3.2 Circuitos de Funciones Gaussianas. Para diseñar un circuito que genere FG, existen varias topologías [9], basadas en BJTs, los cuales pueden remplazarse por TMOS. Uno de los circuitos que generan FGs se muestra en la figura 2. Ir fluye a través del resistor generando un voltaje Vg , dado por la siguiente expresión: Vg ? Rg * Ir (9) Entonces el voltaje Vx puede ser expresado como: Vx ? VGS1 ? RgIr (10) Ya que, VGS1 esta dado por: ? ? IG ? (11) VGS 1 ? ? ? I DOM 1 ?? ? M1 ? M2 convierte el voltaje equivalente Vx en la ? ? ? VTH 1 ? nVt * Ln?? ?W ?? ? ?? L corriente de salida, la cual esta dada por la siguiente ecuación: ?W ? ? ? I D0 M 2 ? VTH 1 ? VTH 2 ? RgIr ? ? ? ? L ? M2 nVt ? I0 ? I G e? (12) W ? ? ? ? I D0 M 1 ? L ? M1 Si los TMOS M1 y M2 son iguales, la ecuación (12) se reduce a: I 0 ? IG e ? ? RgIr ? ? ? ? nVt ? (13) Sustituyendo (8) en (13) obtenemos: I 0 ? IG e ? ? Rg ? ? Ix ? Iu ?2 ? ? ? 4 nVt ? I? ? ? ?? ?? ?? ?? (14) basado en la transconductancia de pequeña señal de un TMOS [9]. La figura 4 muestra un TMOS conectado como diodo, en el cual la resistencia equivalente de pequeña señal esta dada por: Rin ? Vin 1 ? Ir g m1 (15) como en débil inversión, la transconductancia de ID [5], [6], nVt [8], la impedancia de entrada es proporcional a Vt . nVt Rin ? (16) IB pequeña señal se aproxima a g m ? Figura 2. Función Gaussiana usando un Resistor flotante Una implementación más eficiente, utiliza un resistor a tierra [9] como se muestra en la figura 3. En este caso Ir fluye a través del resistor R generando una pequeña señal de voltaje proporcional a la corriente de entrada, este voltaje se convierte a una corriente de salida por M2. Analizando el circuito, la corriente de salida está dada por (13) y utilizando (8) se obtiene (14). Aunque el siguiente circuito cumple con lo requerido en (14), una desventaja es limitación de rango lineal. Figura 4. Resistor activo con un TMOS. En la figura 5 se muestra un resistor activo mas elaborado [9], esta topología incrementa el rango lineal debido a que la señal de entrada se extiende por los pares diferenciales, reduciendo el voltaje de desbalance de cada uno. Un análisis de pequeña señal calcula una resistencia de entrada dada por: Rin ? Figura 3. Función Gaussiana con un Resistor a tierra. 4nVt IB La ecuación (14) se asocia a una ventana gaussiana cuyos parámetros son controlados usando fuentes de corriente. I G e Iu controlan la ganancia de pico y el valor medio o parámetro de translación. I? controla la escala o desviación estándar. 3.3 Resistores Activos. En la implementación de las FGs es necesario el uso de resistores. En tecnología CMOS, los resistores presentan una tolerancia alrededor del 30%. Debido al PT, podemos realizar un resistor Figura 5. Resistor activo linealizado. (17) Sustituyendo (17) en (14), se obtiene la corriente de la FG, la cual es insensible a las variaciones de temperatura. Si I B es proporcional a la corriente de control de escala ?? IB ? I? ?? , la corriente de ? 4 ? salida de la FG puede escribirse como: I 0 ? IG e ? 2*? Ix ? Iu ? ? ?? ? I? ? ? PT, se obtiene la ecuación (19). Sustituyendo (19) en (18), se obtiene una FG en modo corriente normalizada, representada como: 3 I0 ? ? 2*? Ix ? Iu ? ? ? I? ? I1 ? ?? e I? 2 (20) 2 (18) El circuito de la figura 5, también puede ser implementado con TNMOS. 3.4 Circuitos de Normalización de Energía. Para preservar la energía de la ventana gaussiana, la corriente de salida debe ajustarse al variar el factor de escala según la ecuación (1); entonces I G debe ser proporcional a 1 ? 1 . I? S Un esquema de normalización de energía se muestra en la figura 6 [7]-[8], de acuerdo al PT, y considerando que todos los TMOS tienen las mismas dimensiones, la corriente de salida es: IG ? Figura 6. Generador de IG I1 I? Figura 7. Generador de IG adecuado para bajo-voltaje. 3 (19) 4. EFECTO DE CUERPO. Los circuitos presentados en la sección 3 no presentan efecto de cuerpo, debido a que V BS ? 0 [8],[10]; indicandonos que el layout debe diseñarse usando una tecnología de doble pozo. En la realización de la FG, el circuito que presenta mayor variación debido al efecto de cuerpo, es el circuito de la figura (1). En la figura 8 se presenta una modificación del circuito de cuadratura en la cual el offset generado por el efecto de cuerpo, se reduce agregando una fuente de corriente controlada por corriente en la compuerta de M5. Como la corriente de entrada Iy varía de acuerdo a (5), también la corriente en M4 varía, reduciendo así el offset generado en la corriente de salida. usando transistores en pila. Aunque este circuito cumple con las condiciones requeridas, no es adecuado para aplicaciones de bajo-voltaje, debido a que los voltajes V DS de los TMOS M1-M3 más el voltaje de la fuente sobrepasan el voltaje de polarización de 1.5V. Para un buen funcionamiento el voltaje de polarización mínimo requerido es de aproximadamente 2.5V. Un circuito eficiente, generador de I G para bajovoltaje, se muestra en la figura 7 [9]. Aplicando el Figura 8. Compensación de offset del circuito de Cuadratura debido al efecto de cuerpo. El transistor M2 se cambia por un PMOS cumpliendo el PT, debido a que el NMOS produce una no-linealidad en la corriente de salida. La corriente de drenaje de los TMOS que no sufren el efecto de cuerpo se modela por la ecuación (4), y las corrientes de los TMOS que presentan el efecto de cuerpo se modelan por: ? V GS ? VTH nVt ?? W ID ? I DO ABS e? L ? ?? ? (21) ? n? 1?VBS donde ABS ? e nVt se asocia al incremento de la corriente de drenaje debido al efecto de cuerpo, y tiende a ser 1 cuando V BS ? 0 . Otro circuito para la compensación de offset se muestra en la figura 9. Debido al offset en la corriente de salida, el voltaje en el nodo x varia conforme Iy toma diferentes valores de acuerdo a (5), el TMOS MA conectado como diodo estabiliza el nodo x conforme varia Iy . 5. FUNCION GAUSSIANA. En esta sección se presenta el diseño completo del circuito que genera la FG usando una tecnología de un solo pozo de 0.6um de AMS. Figura 9. Modificación del circuito de Cuadratura. 5.1 Implementación. En la figura 10 se muestra el circuito generador de la FG, y en la tabla 1 se muestran los rangos de las corrientes de entrada. El circuito propuesto esta conformado por 3 bloques básicos, a saber: Circuito de Cuadratura, Resistor Activo y Circuito generador de FGs. En la figura 11 se muestra el circuito generador de la FG normalizada, y en la tabla 2 se muestran los rangos de las corrientes de control, este circuito lo conforman cuatro bloques: los bloques asociados a la generación de la FG, más el Generador de I G . Figura 10. Circuito propuesto para la realización de la Función Gaussiana. VDD Consumo de Potencia IG I? Iy 1.5 V 0.843 ? W 10n -- 60n 40n -- 80n -80n -- 80n Tabla1. Condiciones de polarización para el circuito de Función Gaussiana. Figura 11. Circuito propuesto para la realización de la Función Gaussiana Normalizada. VDD Consumo de Potencia I? Iy I1 1.5 V 1.534 ? W 40n -- 160n -160n -- 160n 40n Tabla2. Condiciones de polarización para el circuito de Función Gaussiana Normalizada. 5.2 Resultados. En la figura 12 se muestra la simulación del circuito de cuadratura de la figura 1, con V BS ? 0 . En la figura 13 se muestran las simulaciones de las configuraciones de las figuras 8 y 9. En la figura 13.a se muestra la compensación de offset de la figura 8. En la figura 13.b se muestra el resultado de agregar el TMOS MA; aunque la configuración no reduce completamente el offset, sí lo ubica en un rango aceptable. Los resultados de simulación del circuito generador de la FG se presentan en la figura 14. La variación de la ganancia del pico controlada por I G se muestra en la figura 14.a, mientras que la desviación estándar controlada por I? se muestra en la figura 14.b: puede notarse un nivel de offset de 2.55nA, así como un efecto nolineal debido al efecto de cuerpo. En la figura 15 se muestra la simulación de la FG Normalizada, allí se observa la variación del pico y la desviación estándar al variar Iy . Finalmente, en la figura 16 se muestra la simulación al realizar la translación variando Iu. Los rangos de las corrientes de control están dados en las tablas 1 y 2. Las corrientes Ix e Iu deben mantenerse en el rango impuesto por Iy . 6. CONCLUSIONES. Se ha discutido el diseño de un circuito para la realización de FGs aplicando el PT usando TMOS polarizados en débil inversión. El diseño propuesto usa una tecnología de 0.6um de AMS de un solo pozo. Para la función de cuadratura, se propuso el diseño de un circuito compensador de offset. Se enfatizó que éste offset se debe al efecto de cuerpo de los TMOS. El efecto Early no es relevante. Como el diseño de los circuitos que generan FGs usan resistores activos, éstos se diseñaron con TMOS basados en el PT. Se presentaron circuitos para normalizar la energía en la implementación de la FG normalizada. Los dos circuitos resultantes son completamente programables, cuyas corrientes de control se listan en las tablas 1 y 2. Finalmente, se muestran las simulaciones realizadas en Hspice para corroborar el desarrollo teórico. El efecto nolineal que se observa en las simulaciones, se debe al efecto de cuerpo, el cual es difícil de minimizar al usar una tecnología de un solo pozo. REFERENCIAS. 1. W. A Serdjin, C. J. M. Verhoeven and A. H. M. Roermund eds., “ Analog IC Techniques for Low-Voltage Low-Power Electronics”, Delf University Press: The Netherlands, 1995. 2. W. M. C. Sansen, J. H. Huising and R. J. van de Plassche eds. “Analog Circuit Design: MOST RF Circuits, Sigma –Delta Converters and Translinear Circuits”, Kluwer Academics Publishers, 1996. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. R. L. Geiger, P. E. Allen, and N. R. Sytrader, “VLSI Design Techniques for Analog and Digital Circuits”. McGRaw-Hill, N. Y. 1990. G. A. Andreas, A. B. Kwabena, and O. P. Philippe, “Current mode subthreshold MOS circuits for analog VLSI neural syatems.” IEEE Transaction On Neural Networks pp. 205-213, 1991. Bradley A. Minch “Analysis and Synthesis of Static Translinear Circuits”, School of Electrical and Computer Engineering, Cornell University, N.Y., 2000. Eric A. Vittoz “Analog VLSI Signal Processing: Why, Where and How?” CSEM, Neuchatel, Switzerland. Barrie Gilbert, “Translinear Circuits: An Historical Overview”, in Analog Int. Circuits and Signal Processing, Special Issue: Translinear Circuits, Guest Editors: Barrie Gilbert and Evert Seevinck, no. 2, pp. 95-118, March 1996. A. G. Andreou and K. A. Boahen, “Translinear Circuits in Subthreshold MOS”, in Analog Int. Circuits and Signal Processing, Special Issue: Translinear Circuits, Guest Editors: Barrie Gilbert and Evert Seevinck, no. 2, pp. 141-166, March 1996. Miguel Melendez Rodriguez, “Design of Low Voltage Low Power Translinear Circuits for Real Time Signal Processing Applications”, Thesis of Doctor in Electronics, Institute National of Astrophysical, Optical and Electronic, Puebla, Mexico, April 2001. T. Serrano Gotarredona, B. Lineres Barranco and A. G. Andreou, “A general translinear principle for subthreshold MOS transistors”, IEEE Trans. on Circuits and Systems II, vol. 46, no. 5, pp 607-615, May 1999. B. Gilbert, “Current Mode circuits from a translinear viewpoint: a tutorial”, in chapter 2of C. Toumazou, F. J Lidgey and D. H. Haigh, eds., Analogue IC Design: The current mode Approach, IEEE Peter Peregrinus Ltd: London, 1990. Wouter A. Serdijn and Jan Mulder, “Research Perspectives on Dynamic Translinear and LogDomain Circuits”, Kluwer Academic Publishers, Boston, vol. 22, no. 2 & 3, March 2000. Y. Sheng, “Wavelet transform”, in chapter 10 of A. D. Poularikas, eds., The Transforms and Applications Handbook, IEEE PRESS, 1996. R.K. Young, “Wavelet, theory and applications”, Kluwer Academic Publishers, 1994. Figura 12. Circuito de cuadratura. (a) (b) Figura 13. Circuito de cuadratura con efecto de cuerpo. a) Compensación de offset con una fuente de corriente controlada que es proporcional a la corriente de polarización. b) Circuito de cuadratura con un transistor adicional que trata de establecer el voltaje en el drenaje de M5. (a) Figura 15. Simulación Normalizada. de la Función Gaussiana Figura 16. translación. debido (b) Figura 14. Simulaciones de la Función Gaussiana. a) Control de la ganancia del pico por b) Control de desviación estándar por IG . I? . Simulación al parámetro de