Disseny sobre FPGA d`una Unitat Aritmètica Decimal

Disseny sobre FPGA d’una Unitat
Aritmètica Decimal
AUTOR: Alejandro Baena Alonso
DIRECTOR: Jean-Pierre Deschamps
[email protected]
Resum.
Aquest projecte consisteix en el disseny del model VHDL d’una Unitat Aritmètica
Decimal, capaç de funcionar com a coprocessador/accelerador dins d’un altre sistema
més complex. Per tant, es tracta d’un component virtual (IP core) utilitzable en
qualsevol tipus de sistemes que requereixin operar en decimal. Aquesta unitat
permetrà realitzar les operacions aritmètiques bàsiques – sempre treballant en decimal
– com son la suma, resta, multiplicació i la divisió de dos valors decimals.
Posteriorment, i a mode de proba del model resultant, s’implementarà sobre una
FPGA, la Spartan-3E model XC3S500E de Xilinx.
Titulació: Enginyeria Tècnica Industrial en Electrònica
Industrial.
Data Presentació: Febrer de 2010.
Diseño sobre FPGA de una Unidad
Aritmética Decimal
AUTOR: Alejandro Baena Alonso
DIRECTOR: Jean-Pierre Deschamps
[email protected]
Resumen.
Este proyecto consiste en el diseño del modelo VHDL de una Unidad Aritmética
Decimal, que pueda funcionar como coprocesador/acelerador dentro de otro sistema
más complejo. Por tanto, se trata de un componente virtual (IP core) utilizable en
cualquier tipo de sistemas que requieran operar en decimal. Dicha unidad permitirá
realizar las operaciones aritméticas básicas – siempre operando en decimal – como
son la suma, resta, multiplicación y división de dos valores decimales.
Posteriormente, y a modo de testeo del modelo resultante, se implementará sobre una
FPGA, la Spartan-3E modelo XC3S500E de Xilinx.
Titulación: Ingeniería Técnica Industrial en Electrónica
Industrial.
Fecha Presentación: Febrero del 2010.
FPGA design of a Decimal
Arithmetic Unit
AUTHOR: Alejandro Baena Alonso
SUPERVISOR: Jean-Pierre Deschamps
[email protected]
Abstract.
This project involves the design of the VHDL model of a Decimal Arithmetic Unit,
capable of operating as a coprocessor/accelerator within a more complex system.
Therefore, it is a virtual component (IP core) for use in any systems requiring to
operate in decimal. This unit will perform the basic arithmetic operations – always
operating in decimal – such as addition, subtraction, multiplication and division of
two decimal values.
Subsequently, by way of testing, the resulting model will be implemented on an
FPGA, the Xilinx Spartan-3E XC3S500E model.
Study Program: Technical Industrial Engineering in
Industrial Electronics.
Defense Date: February 2010.