Test de CIs Test de CIs Defectos Test de CIs: Faltas
Anuncio
Test de CIs DMII Test de CIs DMII Introducció al test de CIs – A. Diéguez Introducció al test de CIs – A. Diéguez Test de CIs: CIs: Faltas Defectos DMII Introducció al test de CIs – A. Diéguez DMII Introducció al test de CIs – A. Diéguez ATEs (Automatic Test Equipment) DMII ATEs (Automatic Test Equipment) DMII Introducció al test de CIs – A. Diéguez Introducció al test de CIs – A. Diéguez Single StuckStuck-at Fault DMII Introducció al test de CIs – A. Diéguez Delay Fault DMII Introducció al test de CIs – A. Diéguez Simulació Simulación de faltas en un proceso de diseñ diseño VLSI Detecció Detección y enmarcaramiento de faltas Serial Fault Sim. Parallel Fault Sim. Concurrent Fault Sim. DMII Introducció al test de CIs – A. Diéguez Deductive Fault Sim. DMII Introducció al test de CIs – A. Diéguez Equivalencia de faltas DMII Introducció al test de CIs – A. Diéguez Activació Activación de faltas DMII Introducció al test de CIs – A. Diéguez Otros modelos stuck Principio básico del test IDDQ Ejemplo Stuck-Open Ejemplo Stuck-Short DMII Introducció al test de CIs – A. Diéguez DMII Introducció al test de CIs – A. Diéguez DFT: Scan test Diseñ Diseño para el test (DFT) DMII Introducció al test de CIs – A. Diéguez DMII Introducció al test de CIs – A. Diéguez DFT: Scan test DFT: Scan FlipFlip-Flop (master(master-slave) DMII DMII Introducció al test de CIs – A. Diéguez Introducció al test de CIs – A. Diéguez DFT: BuiltBuilt-In Self Test DFT: Scan test DMII Introducció al test de CIs – A. Diéguez DMII Introducció al test de CIs – A. Diéguez DFT: Linear FeedFeed-Back Shift Registers (LFSR) DMII DFT: BIST DMII Introducció al test de CIs – A. Diéguez Introducció al test de CIs – A. Diéguez DFT: BIST DFT: BIST DMII Introducció al test de CIs – A. Diéguez DMII Introducció al test de CIs – A. Diéguez
