GRUPO: G1 Se desea diseñar un circuito secuencial síncrono

 GRUPO: G1
Se desea diseñar un circuito secuencial síncrono destinado a controlar un contestador automático
para un teléfono. El circuito tiene como entradas I.H que se activa durante un ciclo de reloj al
finalizar cada tono, G.H que se activa cuando se responde a la llamada, S.L que puede tomar dos
valores: 0 o 1 según que se haya seleccionado que el contestador responda después de dos o de
cuatro tonos, y C.H que indica que se ha cortado la llamada. Tiene una salida A.L que se activa
tras el segundo o cuarto tono, según el caso, y permanece activada hasta que responde el circuito
grabador o se responde a la llamada. Suponer que no se puede modificar el valor de S durante el
proceso. Cuando el contestador comienza a grabar o se responde a la llamada o se corta la
llamada, el circuito vuelve a la situación inicial del proceso.
Se pide:
◊
◊
◊
Mostrar el diagrama ASM para el circuito de control. Considérese la implementación de
las FSM de tipo Moore. Estúdiese la posibilidad de una implementación de tipo Mealy.
Utilizando nova©, encontrar una asignación óptima ó cuasi-óptima de estados y
condiciones de entrada para las FSM de tipo Moore y, en su caso, de tipo Mealy,
atendiendo a la minimización de los DECs de entrada y de salida, en los siguientes casos:
Empleando una estrategia de codificación basada en un algoritmo de tipo “greedy”,
forzando la asignación “todo 0’s” al estado de reposo.
Empleando una estrategia de codificación basada en un algoritmo de tipo “ random”.
Intentar forzar la asignación “todo 0’s” al estado de reposo.
Empleando una estrategia de codificación “heurística”. Intentar forzar la asignación
“todo 0’s” al estado de reposo.
Seleccionar el resultado obtenido de menor coste (menor número de términos producto).
Utilizando CircuitMaker©, describir el circuito utilizando puertas lógicas y FFs de tipo JK.
Simular el circuito mostrando su correcto funcionamiento y estimar la máxima frecuencia
de operación.