8. CARACTERÍSTICA DE SALIDA DEL FET DE CANAL N

Curso Audiovisual de simulación de circuitos electrónicos con
OrCAD 16
8. Diseño y simulación de la característica de salida del Fet de canal n
El circuito a estudiar es el siguiente:
Figura 1. Circuito electrónico simulado en el Tema 8
Se realiza un barrido en continua con la tensión y un barrido paramétrico con la
tensión . Se han tomado valores de 0 Vdc a -1.4 Vdc con incrementos de 200mV de
la tensión y para el barrido en continua de la tensión valores de 0 Vdc a
+10Vdc con incrementos de 0.1 Vdc.
El resultado obtenido es la siguiente gráfica.
Curso Audiovisual de simulación de circuitos electrónicos con
OrCAD 16
Figura 2. Característica de salida del FET de canal N
Vamos a explicar la gráfica obtenida, las gráficas dibujadas son los distintos valores que
obtenemos de , cada una de estás graficas corresponden a un valor de , que
toma valores entre 0 Vdc y -1.4 Vdc con un incremento de 200mV tal y como se explico
anteriormente. La variación que obtenemos en el eje X corresponde al barrido en
continua realizado por .
Cuando =0, en el momento que se aplica un voltaje , los electrones son atraídos
al terminal de drenaje, se establece una corriente convencional . El flujo de carga se
encuentra relativamente sin inhibición y limitado únicamente por la resistencia del
canal-n entre el drenaje y la fuente. Esta resistencia antes de que llegue al voltaje
de estrechamiento, , unos 1.4 V para este tipo de transistor, se mantiene constante.
A partir de este instante obtenemos , corriente de drenaje máximo de un JFET que
está definida mediante las condiciones =0 y >| |. Está corriente para este tipo
de FET es de unos 18.5mA. Esto corresponde con la primera gráfica de mayor valor de
de color rosa.
El voltaje de la compuerta a la fuente denotado por , es el voltaje de control del
JFET. Cuando tenemos una tensión negativa de mayor que , obtenemos regiones
de agotamiento similares a las obtenidas con =0, a un nivel menor de , como
podemos observar en la Figura 5. El nivel de saturación resultante para se va
reduciendo a medida que se hace más y más negativo. El nivel de saturación lo
alcanzamos cuando se mantiene constante. Cuando = − , es lo
suficientemente negativo como para establecer un nivel de saturación de 0mA.
Curso Audiovisual de simulación de circuitos electrónicos con
OrCAD 16
Podemos observar la región óhmica a la izquierda de la región de estrechamiento , y
la región de saturación a la derecha de la región de estrechamiento.