Conversión Digital/Analógica

10
Conversión Digital/Analógica
10.1 Introducción. Situación en el equipo en línea de adquisición de señales
Los procesos de conversión de señales digitales a analógicas (D/A) y viceversa (A/D)
son esenciales en interfaces de equipos electrónicos para medida y control basados en
microprocesadores. La figura 1 muestra un equipo en línea en el que se aprecia la
situación de los convertidores.
Esta cadena capta las señales de interés (en su mayoría analógicas) por mediación de
los sensores. Un multiplexor analógico conduce sus señales hacia los bloques de
acondicionamiento y filtrado. Posteriormente se realiza el filtro paso-baja del ruido de
frecuencias superiores a las de interés, y después se produce el proceso de conversión a
digital. A partir de la señal binaria, el microprocesador envía datos, señales de control y
salidas (todos en forma binaria). Éstas últimas suelen convertirse en analógicas si así lo
requiere la aplicación. Un multiplexor analógico de salida permite disponer de ellas
según las señales de control aplicadas.
S1
...
...
M
U
X
A
N
A
AMPLIFIC.
ACONDIC.
FILTRO
CAD
MICROPROC.
CDA
M
U
X
A
N
A
...
SN
Fig. 1. Estructura de un equipo en línea de adquisición de señales que muestra la situación de
los circuitos CAD y CDA.
En un equipo de adquisición de señales el convertidor analógico a digital (CAD) precede
al convertidor de digital a analógico (CDA), como muestra la figura 1. Sin embargo,
algunos tipos de CAD están basados en un CDA. Por ello, es conveniente comenzar
estudiando éstos.
En este capítulo se expone en primer lugar la teoría de funcionamiento del CDA
mediante un ejemplo práctico basado en la resolución de un problema. El segundo
punto muestra la conversión a analógica de la salida de un contador binario de 8 bits en
una simulación con PSPICE. En el tercer apartado se exponen los parámetros y tipos de
convertidores D/A. Finalmente, el cuarto apartado muestra un ejemplo de diseño que
JJGDR-UCA
1
Instrumentación Electrónica. Juan José González de la Rosa
emplea un CDA de formato corto; se razona su selección empleando criterios
relacionados con la aplicación.
10. 2 Principios operativos de los convertidores digital/analógicos (CDAs)
10.2.1 CDA de resistencias ponderadas
Un CDA lineal obtiene 2N niveles de tensión analógica discretos a partir de la palabra
digital de entrada de N bits según la siguiente expresión:
(
Vo = V FE ⋅ B N −1 2 −1 + B N −2 2 −2 + ... + B2 2 2− N + B1 21− N + B0 2 − N
=
V FE
2
N
(
⋅ B0 2 0 + B1 21 + B2 2 2 + ... + B N −1 2 N −1
)
)
(1)
La expresión (1) relaciona la tensión de salida del CDA con la tensión de fondo de
escala (VFE) y los bits de la palabra digital de entrada (B0B1…BN-1).
Una forma didáctica de plantearla es relacionar la salida con la tensión de fondo de
escala del convertidor a través de una magnitud, que es el valor decimal normalizado al
total de estados de cuantificación:
Vo = V FE ×
B 0 2 0 + B1 21 + B 2 2 2 + ... + B N −1 2 N −1
N
14444444224444444
3
valor decimal normalizad o
Obsérvese que el valor máximo de la salida corresponde a la situación de todos los
bits de la palabra de entrada a estado “1” y resulta:
Vo,máx = V FE ×
2 N −1
2
N
1 

= V FE × 1 − N  = V FE × (1 − 1 LSB )
 2 
(2)
En esta expresión queda implícita la idea de que los puntos de decisión del cuantificador
se sitúan en los extremos de los intervalos de cuantificación.
A continuación se procede al montaje del primer CDA. En los diseños más comunes
de circuitos integrados CDA cada uno de los bits de la entrada controla un interruptor
que determina si dicho bit contribuye o no a la salida, dependiendo de si su estado es
alto o bajo. La salida es la suma de los productos de la tensión de referencia por cada
uno de los bits. De ahí que a veces este tipo se denomine CDA multiplicador. Una red
de resistencias ponderadas determina el peso de cada bit. A menudo este hecho
determina su denominación.
La tensión de referencia y las resistencias deben ser de precisión. La figura 2 muestra
el esquema de uno de estos circuitos, denominado comúnmente CDA de resistencias
ponderadas, y que usa un amplificador operacional en configuración inversora como
sumador de salida. Por simplicidad, se han reemplazado los interruptores
semiconductores (transistores de conmutación FET) por sus equivalentes simbólicos. Si
el AO forma parte del circuito integrado, el tiempo de establecimiento de la salida es
mayor.
2
JJGDR-UCA
10 Conversión Digital/Analógica
VREF
MSB
RN-1=R⋅⋅20=R
SN-1
RN-2=R⋅⋅21=2R
R1
SN-2
... ... ... ...
R2=R⋅⋅2N-3
-
S2
Vo
R1=R⋅⋅2N-2
S1
+
R0=R⋅⋅2N-1
S0
LSB
Fig. 2. CDA multiplicador de resistencias ponderadas. La mayor resistencia
corresponde al bit menos significativo de la palabra digital.
El análisis del circuito de la figura 2 se realiza aplicando el principio de suma de
corrientes en la entrada inversora del AO, el cual se considera operando en régimen
lineal (aplicamos cortocircuito virtual en sus entradas). Con el sentido seleccionado en la
figura se obtiene:
−
Vref
Vref
Vref
Vref
Vo Vref
=
⋅ S0 +
⋅ S1 +
⋅ S 2 + .. +
⋅ S N −2 +
⋅ S N −1
R1
R0
R1
R2
R N −2
R N −1
Al sustituir cada valor resistivo se obtiene:
−
Vref
Vref
Vref
Vref
Vref
Vo
=
⋅ S0 +
⋅ S1 +
⋅ S 2 + .. +
⋅ S N −2 +
⋅ S N −1
N
−
1
N
−
2
N
−
3
1
R1 R ⋅ 2
R⋅2
R⋅2
R⋅2
R ⋅ 20
Si el número de bits del circuito CDA es N=4 la expresión anterior se reduce a:
−
V ref
V ref
V ref
V ref
V ref
V ref
V ref
V ref
Vo
=
⋅ S0 +
⋅ S1 +
⋅ S2 +
⋅ S3 =
⋅ S0 +
⋅ S1 +
⋅ S2 +
⋅ S3
3
2
1
0
R1 R ⋅ 2
8R
4R
2R
R
R⋅2
R⋅2
R⋅2
Obsérvese que la menor corriente es la que circula por el interruptor menos significativo
(el de mayor resistencia ponderada). En consecuencia, la expresión general resultante es
la suma ponderada de la tensión de referencia presente en cada entrada:
Vo = −
N −1
∑
i =0
JJGDR-UCA
Si ⋅
Vref
2 N −1−i
⋅
N −1
R1
R
= −Vref ⋅ N −11 ⋅
S i ⋅2 i
R
2
⋅ R i =0
∑
(3)
3
Instrumentación Electrónica. Juan José González de la Rosa
La expresión (3) puede expresarse de una forma didáctica, con el fin de apreciar la
tensión de fondo de escala:
N −1
R
1
Vo = − V ref ⋅ −1 1 ⋅ N
S i ⋅2 i
2
⋅
R
2
i =2
0 44
144244
3 14
4
3
∑
VFE
palabra digital
Por ejemplo, para N=4, la palabra digital 1011 (11 en decimal) producirá la siguiente
salida analógica (R=R1; Vref=-8 V):
1
Vo = 8 ⋅ ⋅ (S 0 + 2 S1 + 4 S 2 + 8S 3 ) = S 0 + 2 S1 + 4 S 2 + 8S 3 = 1 + 2 ⋅ 1 + 4 ⋅ 0 + 8 ⋅ 1 = 11 V
8
El problema fundamental de este circuito convertidor es la gran disparidad de las
resistencias si el número de bits es elevado, como sucede en aplicaciones que requieren
alta resolución. Esto hace difícil el apareamiento térmico de las resistencias. Además, la
menor de todas debe superar a la resistencia en conducción del interruptor de
conmutación, por lo que la mayor debe ser muy elevada y, en consecuencia, aumentan
los tiempos de conmutación, ya que las constantes de tiempo son mayores.
Por otra parte, todos los convertidores CDA donde la corriente aportada por cada
uno de los bits es independiente, presentan en mayor o menor proporción transitorios
(glitches) en su salida debido a la falta de simultaneidad en las conmutaciones de los
interruptores, que en la práctica son transistores de conmutación FET.
Este convertidor es del tipo de formato paralelo. En los convertidores de tipo
paralelo, los tiempos de conversión suelen superar los 100 µs en los modelos lentos y
suelen ser inferiores a 100 ns en los más rápidos. La resolución estándar es de 12 bits.
10.3 CDA de 8 bits. Ejemplo práctico: simulación con PSPICE
Con el fin de mostrar la dinámica de un CDA de forma sencilla se realiza una simulación
con PSPICE incluyendo un CDA ideal de 8 bits, que recibe la señal de un contador de 8
bits, simulado por 8 relojes digitales. El período de cada reloj duplica al de su
precedente. La figura 3 muestra el esquema del circuito. Con una tensión de referencia
de 10 V, la salida máxima (rango dinámico) del CDA es la mostrada en la figura: 1010×1LSB = 10×(1-1/256)=9,9609375 V.
La figura 4 muestra la señal en forma de ”diente de sierra”, resultado de convertir la
salida binaria del contador a analógica. En la situación de esta figura, la tensión analógica
de salida se obtiene a partir del valor decimal de la palabra binaria de entrada:
(10001110)bin=27+23+22+2=(142)dec. Luego (142/256) ×10=5,546875 V.
4
JJGDR-UCA
10 Conversión Digital/Analógica
Fig. 3. Circuito básico que muestra la operación de un CDA de 8 bits ideal en
PSPICE.
Fig. 4. Conversión a analógica de la salida de un contador binario. En la parte superior
figuran los estímulos digitales que emulan el contador binario. La línea vertical establece el
instante de la conversión, dada por un cursor.
10.4 Parámetros
Los principales parámetros que condicionan la selección de un convertidor son el
número de bits y en tiempo de conversión. El primero determina la resolución de la
interfaz. Así, un CDA de 12 bits posee 4096 intervalos de cuantificación. Así por
ejemplo, en una aplicación de control de flujo existirán 4096 posiciones de aperturacierre de una válvula controladas directamente por tensiones analógicas, que provienene
de palabras digitales.
La velocidad del CDA se denomina tiempo de conversión y el caso más desfavorable se
da cuando todos los bits de la palabra digital de entrada cambian de estado
JJGDR-UCA
5
Instrumentación Electrónica. Juan José González de la Rosa
simultáneamente. Este parámetro se mide desde que se produce un cambio en la palabra
digital de entrada hasta que se produce un cambio apreciable en la salida equivalente a 1
LSB (Least Significant Bit; bit menos significativo).
En general se establecen tres grupos de parámetros: de entrada, de salida y de
transferencia. Además, el fabricante indicará datos sobre consumo y alimentación, y
características ambientales.
10.4.1 Características de entrada
La más importante es el número de bits, que determina la resolución del circuito. Ésta se
define como el menor cambio en la entrada que produce un cambio apreciable en la
salida. En la práctica es el menor cambio analógico en la salida cuando cambia el bit
menos significativo en la entrada.
También se proporcionan el código de la entrada (BCD, binario con complemento a
dos, etc.), el formato de los datos (paralelo o serie), tensiones de referencia, niveles de
tensión alto y bajo, tiempo de permanencia de datos, etc.
10.4.2 Características de salida
Interesan el número de canales (normalmente uno) y el tipo de señal (de tensión o de
corriente). El valor de la tensión o corriente dependen de la tensión de referencia.
10.4.3 Características de transferencia
Son las relativas a la exactitud y la velocidad. Las principales fuentes de error son las
derivas térmicas, la precisión con que se obtienen las resistencias integradas y las
tensiones y corrientes de polarización y de “offset” de los amplificadores operacionales.
Esto hace que el fabricante suministre errores de temperatura, ganancia y no linealidad.
La velocidad está limitada por el “slew rate” (velocidad máxima de cambio de la salida) y
el “settling time” (tiempo de asentamiento) de los amplificadores operacionales; suele
proporcionarse el tiempo de establecimiento de la salida.
10.5 Tipos de CDAs: resistencias ponderadas y escalera
En el apartado segundo hemos visto que los CDA de resistencias ponderadas son
adecuados para conversiones de pocos bits. Para resoluciones mayores de 8 bits los
valores óhmicos integrados son complicados de obtener y las derivas térmicas difíciles
de compensar. De ahí que se empleen modelos de redes R-2R, también con un formato
paralelo. Estos poseen sólo dos valores distintos de resistencias y pueden extenderse a
cuantos bits se quiera. La figura 5 muestra un circuito prototipo. Al igual que el modelo
de resistencias ponderadas, consta de una red de conmutadores, una referencia estable
de tensión y la red o escalera R-2R de precisión. La salida se conecta a un circuito
aislador que permite conectarlo sin carga a la siguiente etapa.
6
JJGDR-UCA
10 Conversión Digital/Analógica
R
P0
P1
R
P2
PN
R
PN-1
...
V
2R
o
2R
Vref
2R
S0
2R
S1
...
...
SN-2
LSB
2R
SN-1
MSB
Fig. 5. Red R-2R en escalera.
El análisis de la escalera se realiza evaluando los equivalentes de Thêvenin desde los
puntos señalados en la figura 5. Desde cualquiera de estos puntos la resistencia
equivalente resulta ser R. En efecto, por ejemplo, desde P0 es trivial ver que el
equivalente paralelo es 2R//2R=R. Desde P1 hay que hacer algo más pero también es
fácil ver que vale R. Lo vemos en la figura 6:
R
P1
2R//2R=R
R
2R
Vista desde P0
Fig. 6. Resistencias equivalentes.
Las tensiones equivalentes vistas desde los puntos son:
Hasta P0:
Vequ =
Hasta P1:
Vequ
Hasta P2:
Vequ
S 0 ⋅V ref
2
 S0 S1 
= 
+
 ⋅ V ref
2 
 4
S
S 
S
=  0 + 1 + 2  ⋅ Vref
4
2 
 8
... ...
Hasta PN-1:
S
S
S
S

Vequ =  N0 + N1-1 + N2- 2 + ... + N -1  ⋅ Vref
2 
2
2
2
En efecto, desde P0 se ve una resistencia 2R||2R, y desde P1 queda una resistencia
equivalente de valor R. el resto de las cuentas se realiza con divisores de tensión.
Finalmente, la tensión de salida es:
JJGDR-UCA
7
Instrumentación Electrónica. Juan José González de la Rosa
Vequ =
Vref
2
N
⋅
N −1
∑S
i
⋅ 2i
i =0
Los CDA de resistencias ponderadas y en escalera se emplean en procesos de
conversión lineales. Con el sin de mejorar el rechazo a las interferencias en señales de
bajo nivel se emplean CDA logarítmicos. Una aplicación típica de estos convertidores es
la transmisión de voz.
La mayoría de los CDA comerciales incorporan retenedores de orden cero (ZOH;
Zero Order Hold). Esto significa que convierten la entrada binaria en su nivel analógico
y luego retienen el valor hasta que llega la siguiente muestra. El resultado es una señal en
forma de escalera. Se suele emplear un filtro reconstructor para suavizar la salida del
CDA.
10.6 Ejemplo de diseño
Se requiere un CDA con una resolución mejor que 1 parte en 200 y una respuesta más
veloz de 5 µs. Un CDA de 8 bits satisface el primer requisito (resolución de 1/256). Los
siguientes CDA comunes son de 8 bits y con tiempo de respuesta inferior al indicado:
AD 557, ZN 425E, ZN 426E y ZN 429. De entre ellos se toma como ejemplo el ZN
426E. Sus especificaciones y consejos prácticos más importantes son:
•
•
•
•
•
Resolución: 8 bits.
Tiempo de conversión o establecimiento: 2 µs con 1/2LSB (todos los bits pasan
de un estado a otro simultáneamente).
Alimentación: 5 V a 9 mA como máximo.
Referencia interna de 2,5 V, que requiere resistencia de 390 Ω entre la
alimentación del circuito integrado y las patas 5 y 6, con el fin de mantenerla en
torno a este valor.
Requiere condensador de desacoplo entre las patillas 6 y 7.
La figura 7 muestra una conexión práctica del circuito integrado. La salida
analógica máxima es de 2,5 V. Además, la resistencia de salida suele ser elevada (unos 10
kΩ). Por ello, conviene emplear un amplificador con amplificadores operacionales que
aísle eléctricamente la salida y la aumente en función de la necesidad. El amplificador
operacional de este amplificador debe ser rápido, con el fin de satisfacer los 5 µs de
conversión.
8
JJGDR-UCA
10 Conversión Digital/Analógica
5V
1
14
B6
2
13
B4
12
B3
11
B2
B1
B0
B7
Vo
3
4
5
ZN426
390 Ω
1 µF
B5
6
10
9
7
NC 8
Fig. 7. Diagrama práctico de conexiones del ZN 426.
Referencias
[1]
[2]
[3]
[4]
[5]
[6]
[7]
R. Pallás, Adquisición y distribución de señales, Marcombo, Boixareu editores,
1993.
G.C. Loveday, Diseño de Hardware Electrónico, Ed. Paraninfo, Madrid, 1995.
S. Wolf, y R.F.M. Smith, Guía para mediciones electrónicas y prácticas de
laboratorio, edición ampliada y actualizada. prentice-hall hispanoamericana.
méxico, etc., 1992.
Nacional Semiconductor, Specifying A/D and D/A converters. Application note
156.
C. Marven and G. Ewers, A Simple Approach to Digital Signal Processing, Texas
Instruments, 1993.
J.J.G. de la Rosa et al., Circuitos Electrónicos Aplicados. Simulación con PSPICE.
Libro electrónico. Servicio de Publicaciones de la Universidad de Cádiz, 2000.
H. Taub and D. Schilling, Digital integrated electronics, McGraw-Hill, New York,
1997.
JJGDR-UCA
9