Estructuras de Computadores I Tarea 07 02/99

Estructuras de Computadores I
Tarea 07
02/99
Para el quizz 06 que se tomará el 3 de Noviembre.
Para el camino de datos D:
Se tienen las siguientes secuencias de transferencias físicas que implementan las lógicas de
los recuadros:
Tipo R
R[rd] ⇐ R[rs] op R[rt]; PC ⇐ PC + 4
RAdr = PC; Dout = MEM[RAdr] ; IR ⇐ Dout; ALURes= PC + 4; PC⇐
⇐ ALURes
busA= R[rs]; busB= R[rt];AluIn1=PC;AluIn2= SigExt(Imm16)*4;
ALUOut=AluIn1+AluIn2;Target ⇐ ALUOut;
AluIn1=busA; AluIn2=busB; ALUOut ⇐ AluIn1 op AluIn2
busW = ALUOut; Rw=rd; R[Rw] ⇐ busW
ORI
R[rt] ⇐ R[rs] OR ZeroExt(Im16); PC ⇐ PC + 4
RAdr = PC; Dout = MEM[RAdr] ; IR ⇐ Dout; ALURes= PC + 4; PC⇐
⇐ ALURes
busA= R[rs]; busB= R[rt];AluIn1=PC;AluIn2= SigExt(Imm16)*4;
ALUOut=AluIn1+AluIn2;Target ⇐ ALUOut;
AluIn1=busA; AluIn2 = ZeroExt(Imm16);ALUOut ⇐ AluIn1 OR AluIn2
busW = ALUOut; Rw=rt; R[Rw] ⇐ busW
LW
R[rt] ⇐ MEM(R[rs] + SignExt(Im16); PC ⇐ PC + 4
RAdr = PC; Dout = MEM[RAdr] ; IR ⇐ Dout; ALURes= PC + 4; PC⇐
⇐ ALURes
busA= R[rs]; busB= R[rt];AluIn1=PC;AluIn2= SigExt(Imm16)*4;
ALUOut=AluIn1+AluIn2;Target ⇐ ALUOut;
AluIn1=busA; AluIn2 = SigExt(Imm16);ALUOut ⇐ AluIn1 + AluIn2
Radr=ALUOut; Dout=MEM[Radr]; (no termina en registro)
busW = Dout; Rw = rt; R[Rw] ⇐ busW
Estructura de Computadores I.
Tarea 7
2
SW
MEM(R[rs] + SignExt(Im16) ⇐ R[rt];PC ⇐ PC + 4
RAdr = PC; Dout = MEM[RAdr] ; IR ⇐ Dout; ALURes= PC + 4; PC⇐
⇐ ALURes
busA= R[rs]; busB= R[rt];AluIn1=PC;AluIn2= SigExt(Imm16)*4;
ALUOut=AluIn1+AluIn2;Target ⇐ ALUOut;
AluIn1=busA; AluIn2 = SigExt(Imm16);ALUOut ⇐ AluIn1 + AluIn2
WrAdr=ALUOut; Din=busB; MEM[WrAdr] ⇐ Din;
BEQ
if (R[rs] == R[rt]) PC ⇐ (PC+4) + SignExt(Imm16)*4 else PC ⇐ PC + 4
RAdr = PC; Dout = MEM[RAdr] ; IR ⇐ Dout; ALURes= PC + 4; PC⇐
⇐ ALURes
busA= R[rs]; busB= R[rt];AluIn1=PC;AluIn2= SigExt(Imm16)*4;
ALUOut=AluIn1+AluIn2;Target ⇐ ALUOut;
AluIn1=busA; AluIn2=busB; ALURes=AluIn1-AluIn2; Zero : PC ⇐ Target
Jmp PC ⇐ (PC+4)&0xF0000000+add_26*4
RAdr = PC; Dout = MEM[RAdr] ; IR ⇐ Dout; ALURes= PC + 4; PC⇐
⇐ ALURes
PC ⇐ PC&0xF0000000+add_26*4
Tarea:
♦ Escribir los valores de las señales de control, en lugar de las
transferencias físicas.
♦ Agregar el hardware, y sus señales de control, para implementar el
jump y el ori.
♦ Dibujar diagrama de estados, con nombres binarios.
♦ Llenar las tablas, con unos y ceros, que representan la unidad de
control multiciclo, como una máquina secuencias de estados finitos.
Estructura de Computadores I.
Tarea 7
2