Memoria Caché y Memoria Principal

Area Académica: Sistemas Computacionales
Tema: Memoria Caché y memoria principal
Profesor: Raúl Hernández Palacios
Periodo: 2011
Keywords: Memory, cache memory.
Tema: Memoria caché y memoria principal
Abstract: You need to know the constitution of the
cache and how you interact with the main memory,
to know the modes of transfer between them. This
paper presents a brief description of how to operate
the cache.
Keywords: Memory, cache memory.
Transferencias entre memoria principal y memoria
caché:
CPU
Memoria
Principal
Caché
Transferencia de
Transferencia de
palabras
bloques
Objetivo de la memoria caché:
Lograr que la velocidad de la memoria principal sea
lo más rápida posible, consiguiendo al mismo tiempo
un tamaño grande al precio de memorias
semiconductoras menos costosas.
Constitución de la memoria principal:
Dirección
de
memoria
0
1
2
Bloque
3
(K
palabras)
.
.
.
Longitud
De
palabra
2n - 1
Bloque
La memoria principal consta
de hasta 2n palabras
direccionables, cada palabra
tiene una única dirección de n
bits. La memoria se divide en
un número de bloques de
longitud fija, de k palabras
por bloque: es decir, hay M =
2n / K bloques.
Constitución de la memoria caché:
Etiqueta
Número
de línea
Bloque
0
1
2
.
.
.
C-1
Longitud de
bloque
(K palabras)
La caché la forman C líneas, cada línea de K
palabras, más una etiqueta de bits, en cada línea de
caché reside un bloque de la memoria principal, la
etiqueta es para hacer referencia al bloque que
almacena.
Operación de lectura de la palabra NO
Inicio
Inicio
Recibe la dirección
NO de la CPU
Acceso a la memoria principal
para obtener el bloque que
contiene NO
¿Está
bloque
¿Estáen
encaché
caché elelbloque
que
contiene
RA?
que contiene NO?
Asignar línea de caché
para el bloque de memoria
principal
Captar la palabra NO
y entregarla a la CPU
Recibe la dirección
NO de la CPU
Inicio
Recibe los datos
NO de la CPU
Organización típica de caché
Direcciones
Buffer de
Procesador
Control
Caché
Control
Buffer de
datos
Dato
Bus de sistema
direcciones
Acierto en caché
Direcciones
Buffer de
Comunicación
Procesador
Caché
Dato
Dato
Dato
Buffer de
datos
Bus de sistema
direcciones
Fallo de caché
1.- Se carga la
dirección en el
bus de sistema
Direcciones
Procesador
Caché
Dato
Dato
Dato
Buffer de
datos
Dato
direcciones
Bus de sistema
Buffer de
2.- El dato se
carga a la caché y
al procesador
mediante el buffer
de datos.
Bibliografía
 Arquitectura de Computadoras 3ED, Morris
Mano; Editorial
Prentice Hall.
 Arquitectura de Computadores, J. Ortega, M. Anguita, A. Prieto;
Editorial Paraninfo.