Convertidores A/D

Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Principios de funcionamiento
Convertidores A-D
Programa:
v(t)
ADC
Introducción.
n
t
Características.
ST
C
Técnicas de Conversión A - D:
.... 00
h
01
h
....
02
h
t
EO
C
vd(t)
Basados en convertidores D-A.
Simultáneo.
Integrador.
t
A cada nivel de la señal de la entrada se le
asigna un código binario de salida
Bibliografía:
Cap 12 de “Design with Operational Amplifiers and
Analog Integrated Cirtcuits” de Sergio Franco.
10:29
10:29
Convertidor Analógico-Digital
1
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
2
Dpto. de Sistemas Electrónicos y de Control
Principios de funcionamiento
Principios de funcionamiento
SALIDA
111
110
101
100
011
010
001
000
ENTRADA
VFS
DO = vI
A cada nivel de la señal de la entrada se le
asigna un código binario de salida
Ejemplo:
Cuantos más niveles (N) se desee codificar,
más bits (n) deberá tener el código empleado
(n ≥ log2 N)
La entrada sólo podrá
determinados valores (VFSR)
variar
entre
10:29
Convertidor Analógico-Digital
1
1
= vI
K ⋅ Vref
VFSR
n=3
VFSR=8V
vI(t)=4V
D = 0.5 =
B
⇒ B = 100
2n
10:29
3
Convertidor Analógico-Digital
4
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Principios de funcionamiento
Principios de funcionamiento
Función de transferencia
Cuantificación por “truncamiento”
SALIDA
Alimentación
digital
Alimentación analógica
111
110
101
1 LSB
100
011
Salida
digital
Vref
Reloj
010
001
Funciona
Uni/Bipolar
ADC
000
Fin de conversión
1/8
1/4
3/8
1/2
5/8
3/4
ENTRADA
7/8
Inicio de conversión
Cuantificación por “redondeo”
Otros terminales
de control
Entrada
analógica
SALIDA
111
Masa analógica
Masa digital
110
101
1 LSB
100
011
010
001
000
10:29
Convertidor Analógico-Digital
1/4
1/8
10:29
5
3/8
1/2
5/8
3/4
ENTRADA
7/8
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
6
Dpto. de Sistemas Electrónicos y de Control
Características
Rango dinámico de entrada:
SALIDA
Resolución:
111
Indica el mínimo cambio que se puede detectar de la
señal de entrada y se expresa mediante el nº de bits
de la palabra código de salida.
110
101
1 LSB
ADC
UNIPOLAR
100
011
1
Para " n" bits ⇒ N ⋅100(%)
2
010
001
ENTRADA
000
bits
Resolución
VFSR=5V
8
0.39 %
19 mV
12
0.024 %
1.22 mV
16
0.0015 %
0.076 mV
1/8
1/4
3/8
1/2
V
5/8
3/4
7/8
V
FSV
FSR
SALIDA
Rango dinámico de entrada:
Margen de tensión máximo a la entrada del ADC.
ADC
BIPOLAR
-V
+V
FSV
FSV
-3/4 -1/2 -1/4
+1/4 +1/2 +3/4
ENTRADA
El margen puede ser:
UNIPOLAR:
10:29
0 ⇐ VI ⇒ +VFSV
BIPOLAR: -VFSV ⇐ VI ⇒ +VFSV
Convertidor Analógico-Digital
V
FSR
10:29
7
Convertidor Analógico-Digital
8
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Códigos de salida:
Tiempo de conversión (Tc):
LOS MÁS UTILIZADOS SON:
VI
ADC
- UNIPOLARES
- Binario natural (Straight Binary)
- BCD (Binary Coded Decimal)
INICIO DE CONVERSIÓN
- BIPOLARES
- Binario natural con valor absoluto y signo
(Sign Plus Magnitud)
- Binario natural en complemento a dos
(Two's Complement)
- Binario natural desplazado (Offset Binary)
DATO VÁLIDO
SALIDA:
INICIO DE CONVERSIÓN:
Tc
"TAMBIÉN EXISTEN LOS ANTERIORES
CÓDIGOS COMPLEMENTADOS"
Valores típicos:
10:29
10ns ≤ Tc ≤ 10ms
10:29
Convertidor Analógico-Digital
9
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
10
Dpto. de Sistemas Electrónicos y de Control
INFLUENCIA DEL Tc
En la siguiente situación:
Vin = Vp sen wt + Vp
como:
∆Vin max
Tc
=
dVin
max
dt
ADC
entonces:
Tc
VFS = 2Vp
∆Vin max = ERROR DE APERTURA = Vp ⋅ 2 π ⋅ f ⋅ Tc =
Nº de bits = n
1
LSB
2
¿Cuál es la máxima variación de Vin durante el Tc?
luego:
∆ Vin
2Vp
max
fmax =
1
2 n +1 ⋅ π ⋅ Tc
Tc
∆Vin max =
1
LSB
2
10:29
10:29
Convertidor Analógico-Digital
11
Convertidor Analógico-Digital
12
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Operaciones en la conversión A-D:
EJEMPLO
VI
VFSV
El AD572 tiene:
ADC
−
V
n = 12 bits.
I
MUESTREO
Circuito
−
µs
Tc = 25µ
S/H
RETENCIÓN
t
Con:
CUANTIFICACIÓN
V
V
Vin = FSV ⋅ senwt + FSV
2
2
CODIFICACIÓN
SALIDA
Para no cometer error de apertura mayor de 1/2LSB:
111
fmax = 1. 5 Hz
110
101
1 LSB
100
011
010
001
000
1/8 1/4 3/8 1/2 5/8 3/4 7/8 VFSV
V
FSR
10:29
10:29
Convertidor Analógico-Digital
13
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
14
Dpto. de Sistemas Electrónicos y de Control
Error de cuantificación:
Relación (S/N) a la salida de un ADC:
Señal:
...011
Vq = 1 LSB
V
FSV
...010
VS RMS =
...001
VFSV 2 n ⋅Vq
=
2 2
2 2
t
Vq
Ruido:
2Vq
ε
ε
+Vq/2
+Vq/2
-Vq/2
VN
-Vq/2
ε = Vs − Ve
RMS
=
Vq
= Eq
12
(V )
S
SNR =   = 10 ⋅ log S 2 = 6.02 ⋅ n + 1.76 dB
(VN )
N
2
CARACTERÍSTICAS:
−
−
Es inevitable.
Dado una VFSR: a mayor n ⇒ menor ε
10:29
10:29
Convertidor Analógico-Digital
15
Convertidor Analógico-Digital
16
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Error de ganancia:
Error de offset:
Se presenta cuando la característica del ADC está
desplazada respecto de la del ideal
Se presenta cuando las funciones de transferencia real
e ideal tienen pendientes diferentes
SALIDA
7 1/2 LSB
SALIDA
6 1/2 LSB
111
111
110
110
101
IDEAL
101
IDEAL
100
100
011
011
010
REAL
001
REAL
5/8 LSB
001
000
1/2 LSB
000
1/
1/8
1/2
5/8
3/4
ENTRADA
7/8 VFSV
1/8
1/4
3/8
1/2
5/8
3/4
7/8 VFSV ENTRADA
E.G. = (Vut − V pt )IDEAL − (Vut − V pt )REAL
Voff (error ) = Vt ( REAL ) − Vt ( IDEAL )
EN LA FIGURA:
(V
1
1
− V pt )IDEAL = 6 LSB − LSB =6 LSB
2
2
1
5
(Vut − V pt )REAL = 7 LSB − LSB =55 LSB
2
8
8
ut
EN LA FIGURA:
1
1
Voff (error ) = 1LSB − LSB = LSB ó 6.25% FSR
2
2
10:29
E.G. = 6 LSB −
10:29
Convertidor Analógico-Digital
17
55
7
LSB =− LSB ó − 10,94%FSR
8
8
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
18
Dpto. de Sistemas Electrónicos y de Control
Error de fondo de escala:
Ejemplo de ajuste del error de offset y
ganancia unipolar:
Error de fondo de escala =
= error de ganancia - offset
SALIDA
7 1/2 LSB
6 1/2 LSB
111
110
IDEAL
101
100
011
REAL
010
001
5/8 LSB
000
1/2 LSB
1/8
1/4
3/8
E . F . ES . = −
1/2
5/8
3/4
7/8
V
FSV
ENTRADA
7
1
LSB − LSB = − 1 LSB
8
8
10:29
10:29
Convertidor Analógico-Digital
19
Convertidor Analógico-Digital
20
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Error de no linealidad diferencial:
Ejemplo de ajuste del error de offset y
ganancia bipolar:
Es la diferencia entre el ancho real
de un código y el ideal.
SALIDA
111
110
DNL = -1/2 LSB
IDEAL
101
DNL = -1 LSB
100
CÓDIGO 100 OMITIDO
011
DNL = +1 LSB
010
001
REAL
000
1/8 1/4 3/8
1/2 5/8
3/4 7/8 VFSV ENTRADA
DNL = WREAL − WIDEAL
10:29
10:29
Convertidor Analógico-Digital
SI DNL = -1 LSB ⇒ OMISIÓN DE CÓDIGO
21
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
22
Dpto. de Sistemas Electrónicos y de Control
Error de no linealidad integral:
Error de no linealidad integral:
Es la desviación entre la función de transferencia
Es la desviación entre la función de transferencia
real y la ideal.
real y la ideal.
LOW-SIDE TRANSITION
CENTER OF CODE
SALIDA
SALIDA
111
110
111
110
INL = -1/2 LSB
INL = -1/4 LSB
101
101
IDEAL
IDEAL
100
100
011
011
INL = +1 LSB
INL = +3/4 LSB
010
001
010
001
REAL
000
REAL
000
1/8 1/4 3/8
1/2 5/8
ENTRADA
3/4 7/8 VFSV
10:29
1/8 1/4 3/8
1/2 5/8
3/4 7/8 VFSV
ENTRADA
10:29
Convertidor Analógico-Digital
23
Convertidor Analógico-Digital
24
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
Nº de bits efectivos de un ADC: ENOB
Ejercicio
Para un ADC con las siguientes especificaciones:
Se aplica una señal sinusoidal que cubre todo
el rango dinámico de entrada de un ADC de 12 bits.
Tras realizar un análisis de la señal digital de salida
se observa que el tono fundamental de ésta tiene una
potencia normalizada de 1W y el resto de armónicos
de 0.6µW. Se pide:
VFSR=10.24V y n=10 bits
Se tiene:
- Ruido de cuantificación:
Eq =
VFSR
2 n 12
= 2.89mV
A.- ¿Cuál es el número efectivo de bits del
convertidor?
- SNRmax suponiendo ADC ideal:
B.- Calcular la SNR si la sinusoide de entrada se
reduce a la centésima parte del rango de fondo de
escala de entrada del convertidor.
SNRmax = 6.02n + 1.76 = 61.96 dB
- Si SNRreal=56 dB, ¿cuál es el número de bits
efectivos del ADC?
ENOB =
SNRreal − 1.76
= 9.01 bits
6.02
10:29
10:29
Convertidor Analógico-Digital
25
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
26
Dpto. de Sistemas Electrónicos y de Control
Técnicas de conversión A-D
ADC basado en un DAC: Con rampa continua
ADC basado en un DAC: Con rampa en escalera
Inicio
Fin
Transferencia
Inicio
CONTROL
Fin
V
V
Transferencia
CONTROL
CS
I
+
-
Clear
CS
I
+
-
CONTADOR
UP/DOWN
CONTADOR
CLK
REGISTRO
CLK
REGISTRO
DE
+
DAC
SALIDA
s
a
l
i
d
a
DE
+
DAC
SALIDA
+1/2 LSB cuando contador "up"
-1/2 LSB cuando contador "down"
+1/2 LSB
o Para VI de variación lenta ⇒ Más rápido.
o Válido para aplicaciones de baja velocidad.
o Llamados: “Tracking” o “Servo Converter”
o Inconvenientes:
o Inconvenientes:
• El Tc depende del valor de VI
• El Tc depende del valor de VI
• El Tc(max)= (2n-1)·TCLK
10:29
10:29
Convertidor Analógico-Digital
27
• El Tc(max)= (2n-1)·TCLK
Convertidor Analógico-Digital
28
s
a
l
i
d
a
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
ADC basado en un DAC:
de “Aproximaciones Sucesivas”
ADC basado en un DAC:
de “Aproximaciones Sucesivas”
Funcionamiento (n=4, VFSR=16 V, vI=10.8 V)
1
2
3
4
1
1
1
1
0
1
0
0
B1
0
0
1
1
LSB
0
0
0
1
7.5
11.5
9.5
10.5
CLK
STC
CMP
MSB
B2
o ¿ Podríamos aplicar al DAC códigos de
manera más inteligente que en los casos
anteriores?
10:29
Convertidor Analógico-Digital
EOC
Vo’
10:29
29
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
30
Dpto. de Sistemas Electrónicos y de Control
ADC basado en un DAC:
de “Aproximaciones Sucesivas”
ADC basado en un DAC:
de “Aproximaciones Sucesivas”
Funcionamiento (n=4, VFSR=16 V, vI=10.8 V)
o Características más relevantes:
1
2
3
4
• Muy empleados (especialmente con µProcesadores)
CLK
STC
• Alta resolución: 16 bits.
CMP
MSB
1
1
1
1
0
1
0
0
B1
0
0
1
1
LSB
0
0
0
1
7.5
11.5
9.5
10.5
B2
• Alta velocidad: Tc=n·TCLK ≈ µs (en teoría).
• Cada conversión es única e independiente de la
anterior.
EOC
Vo’
• Su exactitud, linealidad y velocidad son el resultado
directo de las características del DAC (junto con su
tensión de referencia) y del A.O.
10:29
10:29
Convertidor Analógico-Digital
31
Convertidor Analógico-Digital
32
Dpto. de Sistemas Electrónicos y de Control
Dpto. de Sistemas Electrónicos y de Control
ADC de técnica mixta: half-flash
ADC Flash
3R/2
Coder
Más lentos que los flash puros pero más
rápidos que los basados en SAR.
Emplean un número de comparadores muy
inferior a los flash puros.
Su característica principal es la rapidez
En la práctica esta estructura está limitada a
n≤10 bits
10:29
10:29
Convertidor Analógico-Digital
33
Convertidor Analógico-Digital
Dpto. de Sistemas Electrónicos y de Control
34
Dpto. de Sistemas Electrónicos y de Control
ADC integrador: de carga balanceada
ADC integrador: de carga balanceada
o Presentan una excelente linealidad y
resolución.
o Presentan un excelente rechazo al ruido ac.
o Son muy lentos.
o Se emplean para realizar medidas de alta
exactitud y variación lenta: en multímetros,
medida de termopares...
o Algunos ofrecen códigos de salida para
excitar directamente a un LCD o display de
LED.
10:29
10:29
Convertidor Analógico-Digital
35
Convertidor Analógico-Digital
36