Tema 6 Sistemas secuenciales de control (parte 2)
Anuncio
Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales ELECTRÓNICA DIGITAL Tema 6 SISTEMAS SECUENCIALES (Parte 2) BIESTABLES SINCRONIZADOS Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS (SYNCHRONOUS SEQUENTIAL SYSTEMS) BIESTABLES SINCRONIZADOS Sistemas secuenciales en los que las variables de estado interno y las variables de entrada no actúan directamente sobre el sistema, sino que lo hacen en los instantes en que éste recibe un impulso, que puede actuar de dos maneras: •Mediante niveles Las variables de entrada actúan sobre el sistema cuando el impulso está en un determinado nivel activo, que puede ser el cero o el uno lógicos. •Mediante flancos Las variables de entrada actúan sobre el sistema en el instante en el que el impulso cambia de nivel que puede ser de subida (Rising edge) (cambio de cero a uno) o de bajada (Falling edge) (cambio de uno a cero). Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS Poseen tres tipos de variables de entrada: • Una entrada de impulsos de sincronización que los fabricantes de circuitos integrados denominan en general T (primera letra de la palabra inglesa Trigger que significa disparo) y que en los símbolos normalizados se identifica mediante la letra C (primera letra de la palabra inglesa Control). Algunos autores la llaman CLK. • Una o más entradas de información. Solamente actúaN sobre el estado del biestable cuando lo permite la entrada de impulsos de sincronización. • Una entrada de inhibición/ desinhibición (Disable/Enable) que inhibe o desinhibe la acción de los impulsos aplicados a la entrada de sincronización. Q Entrada/s de Información Entrada/s de Inhibición Entrada de Sincronización Biestable sincronizado Q Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE NIVELES Se caracterizan porque sus entradas de información actúan sobre la variable de salida durante todo el intervalo de tiempo en el que la entrada de sincronización (T o C) se encuentra en un determinado nivel que se denomina activo. Los fabricantes de circuitos integrados les dan diferentes denominaciones no normalizadas entre las que cabe citar Latch with Enable, Latch with Control Input, Gated Latch. Entradas de Información α Entrada de Sincronización Cα Nivel activo uno Q Q Q Entradas de Información α Entrada de Sincronización Cα Q Nivel activo cero Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL (FLANCOS) En este tipo de biestables las entradas de información actúan sobre la variable de salida en el instante en el que se produce un determinado cambio de nivel (flanco activo) en la entrada T o C. Los fabricantes de circuitos integrados los suelen denominar Flip-flops. Entradas de Información Entrada de Sincronización Q α Q Cα Flanco activo de subida Q Entradas de Información α Entrada de Sincronización Q Cα Flanco activo de bajada Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS • Por niveles (Clocked latch) Principal-subordinado (Master-slave) BIESTABLES SINCRONIZADOS • Por cambios de nivel Activados por impulsos (Pulse-triggered) Activados por flancos (Edge-triggered) Principal subordinado con enclavamiento (Master-slave with data lockout) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE NIVELES Biestable R-S sincronizado por niveles R & S & T RS ≥1 Q ≥1 Q SS Esquema Q 1S S C1 EN 1R R Q Simbolo normalizado Simbolo no normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE NIVELES Biestable D sincronizado por niveles: D cerrojo (Latch) Esquema y símbolos Y1 D & N2 S1 ≥1 Q ≥1 Q N1 Y2 1 & S2 N3 Q T 1D Esquema D Q C1 Simbolo normalizado EN Simbolo no normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE NIVELES Biestable D sincronizado por niveles Cronograma de las señales V D1min V D0máx Entrada D t s1 t H1 t s0 Entrada T V T1min td t H0 td Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE NIVELES Biestable D sincronizado por niveles Aparición del estado metaestable en el biestable D cerrojo sincronizado mediante niveles. D V D1min D V D0máx Entrada D t s1 t H1 t s0 C t H0 S1 Entrada T V T1min td td S2 Q Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE NIVELES Biestable D sincronizado por niveles Esquema de un biestable D cerrojo (Latch), sincronizado mediante el nivel uno de la entrada T(C1), que tiene entradas asíncronas de puesta a cero (R) y puesta a uno (S). Q S S D Y1 N2 D & ≥1 EN Q T Q R Simbolo no normalizado N1 1 Y2 N3 & ≥1 S Q 1D C1 R R Esquema Simbolo normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Suelen recibir en inglés la denominación de Flip-flops. Pueden ser: •Biestables activados por impulsos (Pulse-triggered) La información se memoriza durante un nivel activo y se transfiere a la salida en el flanco que le sigue que se denomina también activo. •Biestables activados por flancos (Edge-triggered) Tanto la memorización de la información como la transferencia de la misma a la salida se produce al aplicar a su entrada C un determinado flanco que se denomina activo. Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Biestable principal-subordinado (Master-Slave) No es totalmente activado por flancos porque la información entra en el principal mientras la entrada de sincronización T se encuentra en el nivel lógico uno. Por el contrario, la salida de la información Q se produce por flanco porque la información aparece en ella cuando la entrada T cambia de uno a cero. •Los biestables principal subordinado pueden ser R-S, J-K o D. Q Entrada/s de Información Biestable Biestable T principal T sincronizado por niveles Entrada/s de Sincronización Q 1 subordinado sincronizado Q por niveles Q Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Biestable R-S principal subordinado Q S 1S Q 1S 1S C1 C1 Q R 1R Q 1R C1 1R Entrada/s de Sincronización 1 Simbolo normalizado Esquema Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Biestable J-K principal subordinado con entradas R y S asíncronas S J Y1 N1 & ≥1 N4 Q’ & S N6 S1 & Q N3 C1 1 T K Y2 N2 & ≥1 Q’ 1J N5 N7 & & S2 1K Q R Simbolo normalizado R Esquema Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Biestable J-K principal subordinado & J K y t+1 0 0 yt 0 1 0 1 0 1 1 1 Q Q 1S 1S C1 C1 J K & Q Q 1R 1R 1 T Esquema yt 1J C1 Qt+1 = J Qt+ K Qt Ecuacion caracteristica 1K Simbolo normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Biestable J-K principal subordinado con entradas R y S asíncronas S J Y1 N1 & ≥1 N4 Q’ & S N6 S1 & Q N3 C1 1 T K Y2 N2 & ≥1 Q’ 1J N5 N7 & & S2 1K Q R Simbolo normalizado R Esquema Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS MEDIANTE CAMBIOS DE NIVEL Biestable D principal subordinado Es un biestable totalmente activado por flancos Q D 1D Q 1S C1 Q C1 Q D 1D 1R T C1 1 T Esquema Simbolo normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS Biestable D activado por flancos (Edge triggered) S N1 D Qt Q t+1 0 0 0 & Q1 N5 N2 0 1 0 1 0 1 1 1 D & T 1 0 1 1 D & Q N6 Q2 S2 N4 & 0 S1 N3 & Q t+1 Q1 Q2 R Esquema & Q Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS Biestable D activado por flancos (Edge triggered) V D1min Entrada D t s1 V D0máx Entrada D t s0 t H1 V T1min Entrada T t H0 V T1min Entrada T S Q D S 1D C1 T Biestable D activado por flancos Q R R Simbolo normalizado Simbolo no normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS Biestable J-K activado por flancos (Edge triggered) S & & & Q T S & & Q 1J C1 & 1K K ≥1 R & Simbolo normalizado J R Esquema Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS Biestable T (Toggle) activado por flancos (Edge triggered) Al aplicar un flanco activo a la entrada de sincronización el biestable permanece en el estado en el que se encuentra si el nivel de T es un cero lógico y por el contrario, cambia de estado si el nivel de T es un uno lógico T Q 1T T C1 R Simbolo normalizado Q C CLR Simbolo no normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS Biestable T (Toggle) activado por flancos (Edge triggered) Se puede implementar con un biestable J-K o con un biestable D activados por flancos. T 1J MUX C1 T G Q 1D 1 Q 1K Con biestable J-K 1 C1 Con biestable D Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS CON ENTRADA DE INHIBICIÓN Biestable J-K J S & S 1J C1 K & 1K R G (Enable) Esquema 1,2J C2 1,2K G1 R Simbolo normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS CON ENTRADA DE INHIBICIÓN 1,2D Biestable D C2 MUX G D G1 Q G 1 1D C1 1 R Q R Simbolo normalizado Esquema R Q Q D D CE C Q Q E CLR Simbolo no normalizado Simbolo no normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Sistemas Secuenciales SISTEMAS SECUENCIALES SÍNCRONOS BIESTABLES SINCRONIZADOS ACTIVADOS POR FLANCOS CON ENTRADA DE INHIBICIÓN Biestable T T & 1,2T 1J G C2 C1 G1 1K Esquema Simbolo normalizado Q T T MUX & G G Q CE 1D Q 1 Q 1 C1 Esquema C Simbolo no normalizado
