Compuertas Lógicas

Circuitos Digitales I
Tema IV
Compuertas Lógicas
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
100
Contenido
! Definiciones de parámetros de corriente y
voltaje.
! Compuertas lógicas CMOS
– Circuitos básicos, Características eléctricas, retardos
de propagación.
! Compuertas lógicas TTL
– Circuitos básicos, Características eléctricas, retardos
de propagación.
! Análisis de transitorios
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
101
Definiciones de parámetros de
corriente y voltaje
! Nivel lógico:
– Es un rango de valores de voltaje, corriente o
culaquier otra cantidad física, que representa el valor
de una variable lógica (1 ó 0).
– En CMOS, TTL y ECL los niveles lógicos se
representan mediante rangos de voltaje
– El nivel ALTO (H) es el rango más positivo
– El nivel BAJO (L) es el rango más negativo
! Inmunidad al ruido:
– Capacidad de un circuito lógico para soportar señales
de ruido superpuestas al nivel lógico en su entrada
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
102
Definiciones de parámetros de
corriente y voltaje (2)
! Niveles lógicos y márgenes de ruido
VHmax
Margen de ruido
CD
Estado alto
VOHmin
VIHmin
VOLmax
VLmin
SALIDA
Luis Tarazona, UNEXPO Barquisimeto
VILmix
ENTRADA
Margen de ruido
CD
Estado bajo
EL-3213 – Circuitos Digitales I - 2004
103
Niveles de entrada y salida
! Voltaje de entrada mínimo de nivel alto (VIHmin)
– Mínimo valor de entrada garantizado para ser reconocido como
un ALTO
! Voltaje de salida mínimo de nivel alto (VOHmin)
– Mínimo valor de salida garantizado en el estado ALTO
! Voltaje de entrada máximo de nivel bajo (VILmax)
– Máximo valor de entrada garantizado para ser reconocido como
un BAJO
! Voltaje de salida máximo de nivel bajo (VOLmax)
– Máximo valor de salida garantizado en el estado BAJO
Todos éstos varian con la temperatura, tensión de alimentación,
proceso (tecnología de fabricación)...
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
104
Definiciones de parámetros de
corriente y voltaje (3)
! Corriente de entrada de nivel alto (IIH)
– Corriente en una entrada cuando se le aplica un nivel ALTO
! Corriente de salida de nivel alto (IOH)
– La corriente en una salida cuando se aplican condiciones de
entrada que generen en la salida un nivel ALTO
! Corriente de entrada de nivel bajo (IIL)
– Corriente en una entrada cuando se le aplica un nivel BAJO
! Corriente de salida de nivel bajo (IOL)
– La corriente en una salida cuando se aplican condiciones de
entrada que generen en la salida un nivel BAJO
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
105
Definiciones de parámetros de
corriente y voltaje (4)
! Número máximo de salidas, cargabilidad de
salida, abanico de salida o FAN-OUT:
– Es el número máximo de compuertas que pueden
conectarse a la salida sin degradar los niveles lógicos
(sin reducir el margen de ruido)
! Número máximo de entradas, cargabilidad
de entrada, abanico de entrada o FAN-IN:
– Es el número máximo de entradas que puede tener
una compuerta de una determinada familia lógica sin
afectar su funcionamiento.
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
106
Más sobre niveles lógicos…
5.0 V
! La región indefinida
es inherente
– digital, no analógico
– Se requiere amplificación,
débil => fuerte
1 (HIGH)
1Logic
lógico
(ALTO)
3.5 V
undefined
Nivel
logic level
lógico
indefinido
1.5 V
Logic 0(BAJO)
(LOW)
0 lógico
0.0 V
! El umbral de conmutación varía con
el voltaje,
la temperatura,
Digital Design
Principles and Practices,
3/e
proceso de fabricación,
Copyright © 2000 by Prentice Hall, Inc.
– Por lo que se necesita de un “margen de ruido”
! A medida que se avanza en la tecnología esta se vuelve más
“analógica”.
! El voltaje de los niveles lógicos se ha ido reduciendo con los
procesos de fabricación
– 5 -> 3.3 -> 2.5 -> 1.8 V
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
107
MOS Transistores MOS
Resistencia controlada por voltaje
VIN
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
+
PMOS
−
VVgs
gs
gate
Resistencia
controlada
por voltaje:
Voltage-controlled
resistance:
decrease
V
==>
decrease
source
Al reducir gs
Vgs se reduce Rds Rds
drain
Note:
normally,
Vgs ≤V
0 ≤0
Nota:
normalmente
gs
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles
and Practices, 3/e
Voltage-controlled
drain
gate
NMOS
+
source
VVgs
gs
resistance:
Resistencia controlada
por voltaje:
increase Vgs ==> decrease Rds
Al incrementar Vgs se reduce Rds
Note: normally, Vgs ≥0
Nota: normalmente Vgs ≥ 0
−
Copyright © 2000 by Prentice Hall, Inc.
EL-3213
– Circuitos
Digital Design Principles and
Practices,
3/e Digitales I - 2004
Luis Tarazona, UNEXPO Barquisimeto
108
Inversor CMOS
VDD = +5 V
Q2 (canal P)
VIN
Q1
Q2
VOUT
0.0 (L)
5.0(H)
off
on
on
off
5.0 V(L)
0.0 V(H)
VOUT
VIN
Q1 (canal N)
IN
OUT
Compuerta básica CMOS!
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
109
Modelo de conmutadores
VDD
VDD
VOUT= H
VIN = L
VIN = H
Luis Tarazona, UNEXPO Barquisimeto
VOUT= L
EL-3213 – Circuitos Digitales I - 2004
110
Símbolos alternos para los transistores
VVDD
= +5.0 V
DD= +5.0 V
Q2
Q2
(canal P)
(p-channel)
VVOUT
“on”
on when
cuando
VIN
Vestá
is
low
en
IN
bajo (L)
OUT
Q1
VVIN
IN
Q1
(canal N)
(n-channel)
on “on”
when
cuando
VIN
VIN is high
está en
alto (H)
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
111
Características de las compuertas CMOS
! No hay flujo de corriente DC en el terminal “gate” (puerta) del
MOSFET
– Sin embargo, la puerta tiene una capacitancia ==> se requiere corriente
para la conmutación (potencia CV2f )
VDD = +5 V
! No hay corriente en la estructura de salida,
excepto durante la conmutación
– Ambos transistores parcialmente
en conducción
– Consumo de potencia relacionado
con la frecuencia
– Señales con tiempos de subida lentos
==> más potencia
Q2 (canal P)
VOUT
VIN
Q1 (canal N)
! Estructura de salida simétrica
==> Manejo igual de fuerte en los estados ALTO y BAJO
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
112
Compuertas NAND CMOS
! Usa 2n transistores para una compuerta de n
entradas
VDD
V
DD
(a)
A B
L
L
H
H
(b)
Q2
Q2
Q4
Q4
Z
A
A
Q1
Q1
BB
Q3
Q3
Luis Tarazona, UNEXPO Barquisimeto
(c)
L
H
L
H
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Q1
Q2
off
off
L L
on
L H
HonL
on
Q2
on
off on
off
off on
off
onoff
H H
on
A B
AA
BB
Q1
off
Q3
Q4
off on
Q4 Z
on
off
off on H
off on
on off H
on on off
H
off
Q3
on
off
Z
H
H
H
L
L
ZZ
EL-3213 – Circuitos Digitales I - 2004
113
Modelo de interruptores
VDD
VV
DD
DD
(a)
(b)
(c)
VV
DD
DD
(b)
(c)
Z=H
ZZ==HH
L
AA==LH
AA==HH
BB
B===LH
L
BB==LH
pyright © 2000 by Prentice Hall, Inc.
Tarazona,
UNEXPO3/e
Barquisimeto
al DesignLuis
Principles
and Practices,
Copyright © 2000 by Prentice Hall, Inc.
Copyright © 2000 by Prentice Ha
– Circuitos
Digitales
- 2004 114
Digital Design Principles and Practices,EL-3213
3/e
Digital
DesignI Principles
and Practi
NAND CMOS de 3 entradas
VDD
(a)
Q2
Q4
Q6
Z
A
Q1
B
Q3
A
L
L
L
L
H
H
H
H
B (b)
C
L L
L H
H L
H H
L L
L H
H L
H H
(c)
C
Q5
Q1
Q2
Q3
Q4
Q5
Q6
Z
A B C
Q1
Q2
Q3
Q4
Q5
Q6
Z
L
L
H
H
L
L
H
H
off
off
off
off
on
on
on
on
on
on
on
on
off
off
off
off
off
off
on
on
off
off
on
on
on
on
off
off
on
on
off
off
off
on
off
on
off
on
off
on
on
off
on
off
on
off
on
off
H
H
H
H
H
H
H
L
L
L
L
L
H
H
H
H
L
H
L
H
L
H
L
H
A
B
C
Z
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
115
Buffer no inversor
VDD = +5.0 V
(a)
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
(b)
Q2
A
Z
Q1
Q1
Q2
Q3
Q4
Z
L
H
off
on
on
off
on
off
off
on
L
H
Q3
(c)
Luis Tarazona, UNEXPO Barquisimeto
A
Q4
A
Z
EL-3213 – Circuitos Digitales I - 2004
116
Compuerta AND de dos entradas
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
117
Compuertas NOR CMOS
! Como la NAND: 2n transistores para una compuerta de n
entradas
VDDV
(a)
DD
A
A
Q2
Q2
B
B
Q4
Q4
A B
(b)
L
L
H
H
Q1
L
H
L
L
L
H
Q2
off
Q1
off
L off
on
H off
L onon
A B
H H
Q3
Q4
Z
on
Q3
on
on off
off
on on
offoff
off
off
Q4 Z
on
on H
off
off L
on
on L
on
off
on
off
H
L
L
L
off
off
Q2
on
on
L
ZZ
Q1
Q1
Q3
A
B
(c)
Z
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
118
NAND vs. NOR
! Para un área de silicio dada, los transistores PMOS son
más “débiles” que los transistores NMOS.
NAND
(a)
(a)
VDD
(b)
Q2
Q4
Q1
B
Q3
Luis Tarazona, UNEXPO Barquisimeto
A
A B
Q1
Q3
Q2 Q2
Q4
Z
L
H
L
H
off
off
on
on
on off
on on
Q4
off off
off on
on
off
on
off
H
H
H
L
L
L
B
H
H
Z
A
NOR
VDD
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
(c)
A
B
Q1
(b)
Z
Q3
(c)
Z
EL-3213 – Circuitos Digitales I - 2004
119
El Número de entradas en una compuerta es
limitado
! NAND CMOS de 8 entradas
I1
I2
I3
I4
I1
OUT
I2
I3
I4
I5
I6
I7
I5
I6
I7
I8
I8
OUT
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
120
CMOS: Características Eléctricas
! El anterior análisis digital sólo es válido si los
circuitos operan dentro de las especificaciones.
–
–
–
–
Tensión de alimentación
Temperatura
Calidad de la señal de entrada
Carga de salida
! Hay que hacer algo de análisis “analógico” para
probar que los circuitos operan dentro de las
especificaciones.
– Cargabilidad de salida (Fanout)
– Análisis de tiempo: tiempos de establecimiento y mantenimiento
(setup and hold times)
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
121
Cargabilidad en DC
! Una salida debe drenar
corriente de la carga
cuando se encuentre en
el estado BAJO (L).
(a)
(a)
! Una salida debe surtir
corriente a una carga
cuando se encuentre en
estado ALTO (H).
(b)(b) Corriente
"sourcing
current"
surtida
VVCC
CC
Inversor
CMOS
CMOS
inverter
Rp R
P
> 1 MΩ
>1 MΩ
IN
VVIN
R n Rn
VVCC
CC
Inversor
CMOS
CMOS
inverter
Rp
VOLmax
IIOLmax
OLmax
Carga
resistive
load
resistiva
Rp
VOHmin
V
VVININ
Carga
resistive
load
resistiva
R nR
n
> 1M
MΩ
>1
Ω
IIOHmax
OHmax
Corriente
"sinking
drenada
current"
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
122
Reducción del voltaje de salida
! La resistencia del transistor en “off” es > 1
MΩ, pero la del transistor en “on” no es cero,
– Existirá una caída de voltaje a través del transistor en
“on”, V= IR
! Para cargas “CMOS”, la corriente y la caída
de tensión son despreciables.
! Para entradas TTL, LEDs, terminaciones u
otras cargas resistivas las corrientes y la
caída de tensión son significativas y deben
ser calculadas.
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
123
Cálculo de las tensiones y corrientes de
carga: observaciones
! Se deben conocer las resistencias en “on” y en “off”
de los transistores.
! Si existen corrientes de fuga significativas, éstas
deben tomarse en cuenta.
! Se deben conocer las características de la carga
– Equivalente de Thevenin
! Calcular para el estado ALTO y BAJO
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
124
Limitaciones en la carga DC
! Si Ia carga es excesiva, el voltaje de salida se irá
fuera del rango válido de voltaje para un nivel
lógico.
! VOHmin, VIHmin
! VOLmax, VILmax
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
125
Especificaciones de capacidad de
carga en la salida
! VOLmax y VOHmin se especifican para ciertos valores
de corriente de salida, IOLmax y IOHmax.
– No es necesario conocer detalles sobre el circuito de salida,
sólo la carga.
(a)
(a)
(b)(b) Corriente
"sourcing
current"
surtida
VVCC
CC
Inversor
CMOS
CMOS
inverter
Rp R
P
> 1 MΩ
>1 MΩ
IN
VVIN
R n Rn
VVCC
CC
Inversor
CMOS
CMOS
inverter
Rp
VOLmax
IIOLmax
OLmax
Carga
resistive
load
resistiva
Rp
VOHmin
V
VVININ
Carga
resistive
load
resistiva
R nR
n
> 1M
MΩ
>1
Ω
IIOHmax
OHmax
Corriente
"sinking
drenada
current"
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
126
Especificaciones de carga de la entrada
! Cada entrada de compuerta requiere cierta cantidad
de corriente para manejarla en el estado ALTO y en el
estado BAJO.
– IIL e IIH
– Estos valores son especificados por el fabricante.
! Consideraciones para el cálculo del Fanout
– (Estado BAJO) La suma de los valores de IIL de las entradas
manejadas no debe exceder el IOLmax de la salida que las maneja.
– (Estado ALTO) LA suma de los valores de IIH de las entradas
manejadas no debe exceder el IOHmax de la salida que las maneja.
– Se necesita el equivalente Thevenin de las cargas que no son
entradas de compuertas (LEDs, resistores de terminación, etc.)
para hacer los cálculos.
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
127
Hojas de datos del fabricante
74HCT00
Luis Tarazona, UNEXPO Barquisimeto
EL-3213 – Circuitos Digitales I - 2004
128