RC RB Vi Vo TEMA 2. FAMILIAS LÓGICAS BIPOLARES

TEMA 2. FAMILIAS LÓGICAS BIPOLARES
FAMILIAS LÓGICAS: GENERALIDADES
INTRODUCCIÓN
Una Familia lógica es la estructura básica a partir de la cual se pueden
construir las puertas lógicas.
En un circuito lógico hay dos posibles valores “0” y “1”. Estos valores
deben corresponderse a valores analógicos (TENSIÓN).
Los circuitos de una misma familia son compatibles y pueden conectarse
entre sí.
El 0 se asocia a un nivel bajo de tensión V(0), y el 1 a uno alto V(1).
Principales tipos de familias lógicas:
La abstracción lógica que se realiza en los circuitos lógicos se basa en
asociar las variaciones electrónicas de un circuito real a UNOS y CEROS.
Los UNOS y CEROS se obtienen de forma sencilla mediante interruptores.
VCC
VCC
R1
R1
Vout=”1”
Vout=”0”
R2
Familias Lógicas MOS
o NMOS
o PMOS
o CMOS
R2
En el tema anterior se ha visto la capacidad de funcionar como
interruptores de tres dispositivos diferentes: DIODO (ON-OFF); BJT (SATOFF); MOSFET (SAT-OFF):
EJEMPLO:
VCC
Si el BJT está en OFF:
Luego
Vo
Vi
Si el BJT está en SATURACIÓN
Luego
Vo = VCE (SAT) ≅ 0.2 V
V(0)= VCE (SAT)
RB
TIPOS DE CIRCUITOS DIGITALES
En función de cómo estén construidos tendremos C.I. Bipolares (basados
en las familias bipolares), Unipolares (basados en familias MOS) e
Híbridos (Basados en tecnologías BICMOS; Bipolares y CMOS).
En cualquier caso la distinción principal es por su complejidad, o sea por el
número de puertas, N, que contienen):
RC
Ic=0 ⇒ Vo = VCC
V(1)= VCC
Familias Lógicas Bipolares
o RTL
Resistor-Transistor-Logic
Diode-Transistor-Logic
o DTL
o TTL
Transistor-Transistor-Logic
Emitter-Coupled-Logic
o ECL
o HTL
High-Threshold-Logic
o IIL
Integrated-Injection-Logic
o DCTL Direct-Coupled-Transistor-Logic
•
•
•
•
•
SSI
MSI
LSI
VLSI
ULSI
Pequeña Escala de Integración (N < 12)
Media Escala de Integración (N < 100)
Gran Escala de Integración (N < 10 000)
Muy Gran Escala de Integración (N < 100 000)
Ultra Gran Escala de Integración (N > 100 000)
CONSUMO Y DISIPACIÓN DE POTENCIA
CARACTERÍSTICAS DE LAS FAMILIAS LÓGICAS
Cada Familia Lógica viene caracterizada por unos valores eléctricos y
temporales. Estos valores están perfectamente indicados en los catálogos
que proporcionan los distintos fabricantes.
VALORES UMBRALES
Los niveles eléctricos del 0 y el 1 tanto en la entrada como en la salida.
• VIH:
Mínima tensión en la entrada que se reconoce como 1.
Mínima tensión a la salida en la situación de 1.
• VOH:
Máxima tensión de salida que será tomada como 0.
• VOL:
Tensión mínima de entrada que será reconocida como 0.
• VIL:
Vo
Vi
Vo
P1
La medida se obtiene mediante el cálculo de la potencia suministrada por la
fuente de alimentación:
PSUM = ICC · VCC
En las hojas de características se especifica la potencia máxima que soporta
el dispositivo:
P(TYP) = ICC (TYP) · VCC
VELOCIDAD DE OPERACIÓN Y RESPUESTA
Voh
Voh
1 lógico
Vih
P2
Vil
Vol
Vil
Es un factor muy importante. Dos tipos de consumo de potencia:
- ESTÁTICO:
El circuito consume energía tanto si está funcionando en
el estado 0 como si está en estado 1.
- DINÁMICO:
El circuito consume energía al realizar transiciones entre
un estado y otro.
Vih
Vol
0 lógico
Vi
La velocidad a la que puede trabajar una puerta depende del tiempo
necesario para que la señal se propague desde la entrada a la salida y del
tiempo de transición de un estado a otro.
Vi
90%
50%
MÁRGENES DE RUIDO
Al conectar la salida de una puerta a la entrada de otra debe haber
coherencia. Los márgenes en los que se pueden mover las señales son:
Margen de ruido a nivel alto. Es una medida del
• NMH = VOH - VIH
nivel de ruido tolerado sin que se altere el estado
lógico 1.
Margen de ruido a nivel bajo. Es una medida del
• NML = VIL - VOL
nivel de ruido tolerado sin que se altere el estado
lógico 0.
FAN-IN:
Cargabilidad en la entrada. Máximo número de circuitos
digitales similares que pueden conectarse a su entrada sin
perturbar su funcionamiento.
FAN-OUT: Cargabilidad en la salida. Máximo número de circuitos
digitales similares que pueden conectarse a su salida sin
perturbar su funcionamiento.
10%
tr
tPHL
Vo
tf
t PLH
t
90%
50%
10%
t LH
t HL
TPHL: Retraso de propagación en la transición alto a bajo.
TPLH: Retraso de propagación en la transición bajo a alto.
T P:
Retraso medio de propagación, T p =
PRODUCTO RETRASO-POTENCIA
Es un factor de calidad
TPHL + TPLH
2
PDP = Pconsumida · Tp
t
LÓGICA CON DIODOS
LÓGICA RTL
Los primeros circuitos Lógicos se construyeron usando Diodos, pero no
eran integrados. El funcionamiento era el siguiente:
VCC
Si Vi = V(0) ⇒ D ON
Entonces Vo = Vγ + V(0)
Si Vi = V(1) ⇒ D OFF
Entonces Vo = VCC R2 / (R1 + R2)
Vo
RC
Vo
- VD +
Vi
OFF
VOH
Vo
R2
Vo
Característica de Transferencia
VCC
R1
Vi
Vi
INVERSOR BIPOLAR:
ZAD
RB
SAT
VOL
VIL
Con más entradas:
Si V1 = V2 = V3 = V(1) ⇒ D OFF
Entonces Vo = VCC R2 / (R1 + R2)
Si alguna entrada es V(0) ⇒ D ON
Entonces Vo = Vγ + V(0) ⇒ 0 Lógico
R1
V1
Vi
Vo
V2
V3
R2
Si: RC = 1K, RB = 10K, β F = 70, VCC = 5V;
Entonces: VOH = 5V; VOL = 0.2V; VIH =1.5V; VIL = 0.7V, y los márgenes de
ruido NMH = 3.5V y NML = 0.5V.
Para poder realizar funciones lógicas se necesita un conjunto completo, y
con esta estructura podemos construir puertas NOR.
Estamos ante una operación AND
VCC
RC
Si “damos la vuelta” a los diodos la función que se realiza es una OR.
Vo
Si Vi = V(0) ⇒ D OFF y Vo = 0
Vo
Vi
Si Vi = V(1) ⇒ D ON y Vo = V(1) - Vγ
Si V1 = V2 = V3 = V(0) ⇒ D OFF
Entonces Vo = 0
VIH
VCC
+ VD -
V1
RB
V2
RB
R
Características RTL:
(Valores típicos de Cat.)
VCC = 3.6 V;
Fan-out: 3;
Tp= 12ns;
VOH = 1.03V; VOL = 0.2V;
VIH =0.8V; VIL = 0.65V;
Pm = 12mW
V1
Vo
V2
V3
Si alguna entrada es V(1) ⇒ D ON
Entonces Vo = V(1) - Vγ ⇒ 1 Lógico
Funcionamiento:
R
Es una lógica NO inversora, incapaz de implementar todas las funciones.
• V1 = 0 y V2 = 0
⇒ T1 OFF y T2 OFF
⇒ T1 SAT y T2 OFF
• V1= VCC y V2= 0
• V1= VCC y V2= VCC ⇒ T1 SAT y T2 SAT
⇒ Vo ≅ VCC
⇒ Vo = VCE(SAT)≅0.2V
⇒ Vo = VCE(SAT)≅0.2V
Esta primera familia integrada cayó en desuso por lentos.
LÓGICA DTL
LÓGICA TTL
Ideada en 1962, ya en desuso. Se trata de un circuito AND de diodos y
resistencias con un inversor a la salida.
VCC
VCC
R3
R1
Vo
D1
D2
D3
B
Vi
A
- VD +
R2
Entre 1966 y 1985 la más usada. Aparece para corregir problemas de
retraso en las operaciones de las DTL:
Retraso de propagación en el cambio 0-1 a la salida.
En dicha transición T2 debe pasar de saturación a corte, para ello se
descarga la base a través de la resistencia de 5K.
El tiempo de subida es mayor que el tiempo de bajada:
TLH (grande) > THL
TLH (transición de subida)
(Transición de bajada) THL
VBB
6K
Caso práctico: R1 = 2K, R2 = 5K, R3 = 4K, VCC = 4V, VBB = -2V;
Se comprueba que:
⇒ Vo ≅ VCC
• Vi = V(0) ⇒ D1 ON y T OFF
⇒ Vo = VCE(SAT)≅0.2V
• Vi = V(1) ⇒ D1 OFF y T SAT
6K
I
Vo
Vo
T2
CL
T2
CL
I
En 1964 aparece una modificación:
Aquí T funciona entre
ZAD y OFF y T entre
SAT y OFF
VCC=5V
La Lógica TTL corrige el problema con dos etapas,
D1
Vi
VCC=5V
1.75K
2K
6K
T1 D
2
Circuito de Entrada
Circuito de salida
Vo
T2
I
5K
Vo
NAND DTL
T1
Vi
I
Características DTL: (Valores típicos de Cat.)
VCC = 5 V;
Fan-out: 8;
Tp= 65ns;
VOH = 2.6V; VOL = 0.2V; VIH =2V; VIL = 0.4V;
Pm = 15mW
CL
En la entrada ponemos un transistor que hará la transición más rápida y en
la salida se colocan dos transistores para que en ambas transiciones de
salida conduzca un transistor.
TTL BÁSICA
CARACTERÍSTICA DE TRANSFERENCIA TTL
Vo
R1
Si Vi = V(0)
⇒ T1 ZAD o SAT
⇒ T2 CORTE
⇒ Vo ≅ VCC = V(1)
R2
VOH
Vo
Vi
Si Vi = V(1)
⇒ T1 ZAI (¡ATENCIÓN!)
⇒ T2 SAT
⇒ Vo ≅ VCE(SAT) = V(0)
T1
T2
VOL
VIL
NAND TTL
T1
T2
T3
T4
TTL STANDARD (NAND)
Se introduce una etapa de salida denominada TOTEM-POLE.
R1
4K
R3
R4
1.6K
130
T4
T1
V1
T2
V2
Vo
R2
T3
SAT
OFF
OFF
ZAD
ZAD
ZAD
OFF
ZAD
Vi
VIH
SAT
ZAD
ZAD
ZAD
ZAI
SAT
SAT
OFF
PUERTAS EN TECNOLIGÍA TTL
Características TTL (54/74):
(Valores típicos de Cat.)
VCC = 5 V;
Fan-out: 10;
Tp= 10ns;
VOH = 3.5V; VOL = 0.2V;
VIH =1.5V; VIL = 0.5V;
Pm = 10mW
PUERTA AND
PUERTA NOR
A
F=A⋅B
B
1K
La etapa Tótem-pole hace que en la salida se den estas situaciones:
A
Vo = V(0) ⇒ T3 SAT y T4 OFF
Vo = V(1) ⇒ T3 OFF y T4 ZAD
Con el diodo se asegura que T4 esté en corte en la situación del cero lógico
de salida
B
F=A+B
ETAPAS DE SALIDA TTL
SERIES DE LA FAMILIA TTL (I)
Frente a capacidad de interconexión de distintas salidas en las familias RTL
y DTL, la TTL presenta un gran inconveniente.
La etapa de salida de una RTL o una DTL
consiste básicamente en un transistor y
una R, esto permite conectar la salida de
dos puertas sin degradación de estados:
Con salida 00
• AA
6K
Vo
DM
N
SN
SN
SN
• YY
⇒ T1 OFF y T2 OFF
⇒ Vo = V(1)
6K
La operación lógica que realiza es una AND.
A esto se le denomina cableado lógico y
ahorra un considerable número de puertas.
En la standard TTL no es posible hacerlo, se
proponen dos soluciones:
Si E=V(1) no funciona.
Si E=V(0) toda la corriente
fluye por el nuevo diodo y
corta los transistores de
Salida.
National Semiconductor
Signetics
Fairchild (sin código)
Motorola
Texas Instrument
Americam Micro Device
Código del rango de temperaturas en el que funciona.
54
74
Rango Militar
de -55ºC a 125ºC
Rango Comercial de 0ºC a 70ºC
• BBB Código de Familia TTL.
T2
L
H
S
ALS
AS
COLECTOR ABIERTO:
Se prescinde del Totem-pole, perdiendo sus ventajas. Hay que usar una
resistencia entre VCC y la unión de los Colectores.
PUERTA TRI-ESTADO:
Para
aprovechar
las
ventajas de la etapa Totempole, se introduce una señal
de control de manera que
inhiba el funcionamiento
de la puerta:
Código del fabricante para esta tecnología.
T1
⇒ T1 SAT y T2 SAT
⇒ Vo = V(0)
Con salida 01 (10) ⇒ T1 SAT y T2 OFF
⇒ Vo = V(0)
Con salida 11
Los dispositivos integrados de las Familias TTL, vienen designados por un
código compuesto por una serie de números y letras que lo identifican:
AA YY BBB XXX CC
TTL Standard (sin código)
TTL Baja Potencia
TTL Alta Velocidad
TTL Schottky
TTL Schottky Avanzada de Baja Potencia
TTL Schottky Avanzada
• XXX Código de función que realiza el dispositivo.
R3
R1
T4
T1
V1
• CC
T2
V2
E
00
01
162A
R4
Vo
R2
1K
T3
Dispositivo con 4 puertas NAND de dos entradas
Idem con salida en Colector Abierto
Contador Síncrono de 4-bit
Código del tipo de Encapsulado del dispositivo.
Cada fabricante suele tener un código propio.
J
U
N
P
PC
DIP cerámico (Nat. Semc. y Tex. Inst.)
DIP cerámico (Mot.)
DIP plástico (Nat Semc. y Tex. Inst.)
DIP plástico (Fair., Mot y Tex. Inst.)
DIP plástico (AMD)
SERIES DE LA FAMILIA TTL (III)
SERIES DE LA FAMILIA TTL (II)
SERIE SCHOTTKY STTL
SERIE DE ALTA VELOCIDAD HTTL
R1=2.8 KΩ
R2=0.76 KΩ
R3=58 Ω
R4=5.3 KΩ
R5=0.5 KΩ
R6=0.25 KΩ
R1
Sigue el mismo esquema que la HTTL. Los valores de las resistencias son
iguales pero los transistores se sustituyen por transistores Schottky, cuya
unión B-C está formada por un diodo Schottky (VBC(ON) = 0.3V):
R3
R2
T4
A
B
T5
T2
T1
VBC=0.3 _ +
+
+
Vo
VCE=0.4 V
VBE=0.7 _
_
T3
R4
Permite trabajar a más velocidad,
porque:
R5
R6
El transistor Schottky no llega a Saturación, con lo que las transiciones son
entre OFF y ZAD, que son mucho más rápida. El problema es que en ZAD
se consume mucha más potencia, ya que la corriente es mayor.
T6
1º.- Resistencias más pequeñas
⌦Intensidades altas.
⌦Conmutaciones rápidas.
2º.- T4 y T5 es un PAR DARLINGTON (nueva Tótem-Pole)
⌦Resistencia de salida muy baja
⌦Más intensidad a la salida, o sea, más velocidad.
3º.- R5, R6 y T6 constituyen una etapa de Pull-Down, más rápida.
SERIE SCHOTTKY DE BAJA POTENCIA LSTTL
R1=24 KΩ
R2=7.6 KΩ
R3=2.8 KΩ
R4=3.5 KΩ
R2
R1
D3
D1
T4
A
SERIE DE BAJA POTENCIA LTTL
R1=16 KΩ
R2=6 KΩ
R3=600 Ω
R4=320 Ω
R5=16 KΩ
R6=5 KΩ
R2
R1
R3
Solución de Compromiso:
R4
T4
T5
A
B
⌦Resistencias más altas
⌦Intensidad más baja
⌦Baja disipación de Potencia.
o Velocidad es Lenta.
T2
T1
R5
Vo
T3
R6
⌦ Poco Consumo
o Resistencias Altas
⌦Velocidad Alta
o Schottky
o Etapa Pull-Down
o Etapa Darlington
T5
T2
B
Vo
D2
T3
R3
R4
T6
No es necesario sustituir T5, ya siempre trabaja en corte o ZAD y es más
barato que usar un T Schottky.
LÓGICA ECL
SERIES DE LA FAMILIA TTL (y IV)
Tabla resumen de Características y diferencias entre las series de la familia
TTL.
Son los circuitos Lógicos Bipolares más rápidos debido a:
Los transistores no se saturan
Existe poca diferencia entre los niveles lógicos de tensión
ESTRUCTURA BÁSICA DE UNA PUERTA ECL
VCC
Par Diferencial
(Conmutador de
Corriente)
VN
V1
RC2
RC1
Vo2
Vo1
T2
T1
VR
IEE
Operación lógica:
-VEE
Si alguna entrada i está a nivel alto:
Vi > VR ⇒ Ti ON y T2 OFF ⇒ Vo1 = V(0) y Vo2 = V(1).
Si todas las entradas están a nivel bajo:
Vi < VR ⇒ Ti OFF y T2 ON ⇒ Vo1 = V(1) y Vo2 = V(0).
En la salida Vo1 se realiza la operación NOR y en la Vo2 la operación OR.
La operación lógica se fundamenta en la conmutación de intensidad entre
ambos lados del par diferencial.
IE2 IE1
IE2
IE1
IEE
IEE/2
-4VT
0
4VT
Vi -VR
FORMACIÓN DE UNA PUERTA BÁSICA
En la estructura general se precisan 3 fuentes de Suministro de energía
(VCC, VEE y VR).
Lo interesante es tener una sola VEE(-5.2V).
1. En lugar de conectar a VCC conectamos a Tierra.
2. Sustiruyendo VR por un circuito que proporcione ese valor a partir
de VEE.
PUERTA BÁSICA OR-NOR ECL (10K)
GND
T3
T1
T2
R4
D2
R8
4.98K
Así mismo la fuente de intensidad IEE puede construirse de la forma más
simple con una resistencia. (se pueden usar soluciones mejores).
GND
R2
245
V’02
R1
220
V’01
T2
T1
R4
50K
R8
R3
Características ECL (10K):
(Valores típicos de Cat.)
VEE = -5.2 V;
Fan-out: 10;
Tp= 2ns;
VOH = -0.9V; VOL = -1.74V;
VIH =-1.22V; VIL = -1.42V;
Pm = 24mW
VR
VE
Serie ECL (100K):
Valores típicos
VEE = -4.5 V;
Tp= 0.75 ns;
Pm = 40 mW;
R3
779
V’02
Problemas de ECL (10K):
Variación con la Temperatura
VR ↔ 1.1 mV/ºC
VO(0) ↔ 0.6 mV/ºC
VO(1) ↔ 1.5 mV/ºC
Para resolver los problemas de la ECL (10K) aparece una serie ECL más
rápida, con aproximadamente los mismos valores lógicos, pero con un
mayor consumo de potencia.
-VEE
Para terminar, a la estructura básica se
le añade un circuito desplazador de
nivel, para asegurar el funcionamiento
de los transistores en el par diferencial.
NOR
D2
-VEE
-VEE
Vi
VR
R6
R5
T5
D1
VA
D1
R6
6.1K
T6
OR
T4
VR
R7
T4
VB
R7
907K
R2
R1
T6
R
50
V02
Para conectar dispositivos basados en ECL con dispositivos basados en
TTL se usan Circuitos Transductores (convierten un valor eléctrico en
otro).
Vi
-VEE
Serie ECL (100K):
Variación con la Temperatura
VR ↔ 0.1 mV/ºC
VO(0) ↔ 0.1 mV/ºC
VO(1) ↔ 0.1 mV/ºC
Transductor
ECL-TTL
Vo
OTRAS LÓGICAS BIPOLARES
LÓGICA HTL (LÓGICA DE UMBRAL ELEVADO)
Está basada en DTL. Tiene un margen de ruido muy alto. Útil en ambientes
con mucha interferencia electromagnética.
VCC=15V
VCC=15V
3K
Di
12K
A
T1
Vo
D2
B
T2
5K
D2 es un zener de 6.9 V.
LÓGICA I2L (LÓGICA DE INYECCIÓN INTEGRADA)
Es la opción bipolar para el caso de gran escala de integración (LSI-VLSI).
Fue desarrollada por Philips e IBM en los años 70 y desplazada por el uso
de tecnologías CMOS. Ahora se está usando en BiCMOS.
CIRCUITO I2L BÁSICO
VCC
VCC
C1
C2
C3
Vi
Vi
C1
C2
C3