Parámetros eléctricos de los Sistemas Digitales Parámetros
Anuncio
Parámetros eléctricos Parámetros eléctricos de los Sistemas Digitales ! ! ! ! Dr. Jose Luis Rosselló Grupo Tecnología Electrónica Universidad de las Islas Baleares ! Introducción Parámetros estáticos Parámetros dinámicos Fan-in y Fan-out Ejemplos y ejercicios prácticos 1 Introducción ! ! ! 2 Introducción La información pude ser representada como un conjunto de unos y ceros (nivel lógico) En un circuito digital los unos y los ceros están representados por tensiones altas (1) o bajas (0) Se podrán construir dispositivos que procesen la información de forma que se pueda operar con números, procesar imágenes, transmitir información, etc. 3 ! ! Hay distintas formas de implementar circuitos digitales (tecnologías digitales) Existen muchos tipos de tecnologías ! ! ! ! ! ! CMOS TTL ECL BiCMOS …. Dependiendo de las características del circuito a realizar se elegirá una u otra tecnología 4 Dispositivos discretos Familias lógicas ! Bipolar ! ! ! TTL ECL MOS ! CMOS ! ! HCMOS (Componentes discretos) NMOS 5 Escalas de integración ! ! ! ! 6 Parámetros estáticos SSI <12 Puertas MSI <100 Puertas LSI <1000 Puertas VLSI >10000 Puertas ! ! ! ! 7 Niveles lógicos Inmunidad al ruido Niveles de ruido Ejemplos 8 Función de transferencia de una puerta V(y) V(x) V H Niveles lógicos V(y) f V(y)=V(x) V "1" V(y) V OH V IH V Pendiente = -1 OH Zona de pendiente muy abrupta (mucha indefinición en la salida) No permitido Voltage de transición M VL "0" VL V(x) V H Pendiente = -1 V IL VOL V OL V IL V IH V(x) Niveles de voltage 9 10 Niveles lógicos Coherencia de niveles ENTRADA VDD ENTRADA VDD SALIDA VDD VOH VIL VDD VIH VIL 0V SALIDA VOH VIH Pendiente = -1 VIH 0V ENTRADA VDD VOH V(y) V OH SALIDA VIL VOL 0V VOL 0V Pendiente = -1 VOL 0V VOL V V IL IH V(x) 11 12 Regeneración de los niveles lógicos Inmunidad al ruido Ruido amortiguado ENTRADA VALOR INTERMEDIO SALIDA VDD ENTRADA VDD VIH SALIDA VDD VOH VIH VIL 0V 0V VIN VIL VOL 0V VOUT 13 Niveles de ruido ENTRADA SALIDA 14 Definición de niveles de ruido ENTRADA VOH Ruido magnificado SALIDA NMH VIH ! NMH=VOH-VIH Nivel de ruido alto ! NML=VIL-VOL Nivel de ruido bajo VIL VOL ! 0V 15 Indican en voltios la inmunidad al ruido de una determinada tecnología 16 Ejemplo A: Calcular márgenes de ruido Ejemplo B: Calcular márgenes de ruido NMH=1.6-1.05=0.55V NMH=1.7-0.63=1.07V NML=0.7-0.1=0.6V NML=0.35-0.09=0.26V 17 Cálculo de los márgenes de ruido ! ! ! Niveles de ruido CMOS y TTL Ejemplo A: ! ENTRADA ! SALIDA 5V 5V VOH=4.4V NMH=0.55V NML=0.6V VIH=3.5V Ejemplo B: ! 18 VIL=1.5V NMH=1.07V NML=0.26V VOL=0.33V 0V 0V CMOS 19 20 Niveles de ruido CMOS y TTL ENTRADA Niveles de ruido CMOS y TTL SALIDA 5V ! 5V CMOS: ! ! ! VOH=2.4V VIH=2V ! VOL=0.4V ! 0V TTL ! ! NMH=0.4V NML=0.4V Basándose en estos resultados, ¿que familia de dispositivos (CMOS o TTL) se tienen que usar en un entorno de alto ruido? 21 Parámetros dinámicos ! TTL: ! VIL=0.8V 0V NMH=0.9V NML=1.17V 22 Parámetros dinámicos Disipación de potencia Tiempo de propagación Producto retraso-potencia ! Disipación de potencia ! ! ! ICCH. Corriente de alimentación cuando la salida de la puerta es un nivel alto ICCL. Corriente de alimentación cuando la salida de la puerta es un nivel bajo En un ciclo de trabajo la disipación media será de: ! 23 P=VCC(ICCH+ICCL)/2 24 Disipación en circuitos CMOS y TTL ! ! En un circuito TTL la potencia disipada no depende de la frecuencia de operación En un circuito CMOS la potencia disipada depende linealmente con la frecuencia de operación P TTL Vin 50% t Vout 50% 10% tf t tr 25 Tiempo de propagación ! t pLH 90% f 0 t pHL CMOS 0 ! Tiempo de propagación 26 Producto retardo-potencia El retardo de propagación en una puerta limita la frecuencia a la que puede trabajar (f!1/tp) ! Cuanto menor es el retardo mayor es la frecuéncia máxima ! ! 27 Cuando en una aplicación es importante tanto la velocidad de operación como la potencia consumida el producto retardo-potencia es el factor a tener en cuenta Cuanto menor sea el producto, mejor será la tecnología Ej. un HCMOS tiene un producto 1.2pJ mientras que un TTL de bajo consumo es de unos 22pJ 28 Fan-in y Fan-out Carga CMOS ! (a) Fan-out N M ! (b) Fan-in M N Fan-out: Número máximo de entradas que se pueden conectar a una salida La lógica CMOS utiliza transistores MOS con una impedancia de entrada capacitativa La limitación viene dada por los tiempos de carga y descarga asociados con la resistencia de salida de la puerta excitadora 29 Carga CMOS 30 Carga TTL ! Car ga ! tp!RC ! a carg Des 31 Una puerta excitadora entrega o absorbe corriente de las puertas de carga que están en estado alto (IIH) o bajo (IIL) Cuanta más carga a la salida de una puerta mayor es la corriente y menor la tensión de salida Existirá un límite de corriente de salida IOL e IOH por encima del cual la puerta se rompe 32 Carga TTL Carga TTL IIH IIIHIL NII N IH < IOH IH N IIH N IIL < IOL 33 Ejemplos y ejercicios prácticos ! ! ¿Qué es mejor, disponer de un valor de margen de ruido alto o bajo? Si la puerta A tiene un retardo de propagación de 1ns y la puerta B lo tiene de 100ps. ¿Que puerta puede trabajar a frecuencia mayor? 35 34 Ejemplos y ejercicios prácticos ! Por una determinada puerta circulan 2uA cuando su salida está a nivel ALTO y 3.6uA cuando está a nivel BAJO. ¿Cual es la disipación de potencia media si sabemos que se trata de una puerta TTL que funciona con un ciclo de trabajo del 50%? 36 Ejemplos y ejercicios prácticos Si los tiempos de propagación de cada inversor son tpHL=10ps y tpLH=12ps calcula la frecuéncia de oscilación del circuito v1 v0 v0 v2 v1 v3 v4 v5 v5 T = 2 ! tp ! N 37
