Familias lógicas parte #2 - Facultad de Ingeniería

Departamento de Electrónica
Electrónica Digital
Familias lógicas
(Parte #2)
Bioingeniería
Facultad de Ingeniería - UNER
Circuito TTL básico
Q3 off / Q4 on salida en BAJO
Q3 on/ Q4 off salida en ALTO
Salida tipo totem
Compuerta NAND
Operación en BAJO
Salida
+5V
entradas
VOL = VCEsatQ4
+5V
NAND con salida en BAJO
D2 y D3 abiertos  IIH es muy baja
Operación en ALTO
Q3
+5V
Salida
entradas
VOH = 5V – VR2 - VBE(Q3) –
VD1
= 5 – 0,7 - 0,7 – VR2
(IIL = 1.1 mA)
NAND con salida en ALTO
D3 cerrado  IIL es alta
Compuerta NOR TTL
Niveles lógicos y margen de ruido TTL
El margen de ruido en Bajo es muy inferior al de Alto, por lo que
los dispositivos TTL son más susceptibles al ruido en estado Bajo.
Fan out
Salida en
BAJO
Salida en
ALTO
Condición de diseño
Condición de diseño
IOL =  IIL < IOL(máx)
IOH =  IIH < IOH(máx)
I OH max
FanOut ( H ) 
I IH max
I OL max
FanOut ( L) 
I IL max
IOH
(mA)
IOL
(mA)
IIH
(A)
IIL
(mA)
74
-4
16
40
-1.6
74S
-1
20
50
-2
74LS
-0.4
8
20
-0.4
74AS
-2
20
20
-0.5
-0.4
8
20
-0.2
-1
20
20
-0.6
74ALS
74F
74
74
16mA
FO ( L) 
 10
1.6mA
0.4mA
FO ( H ) 
 10
40 A
74ALS
74ALS
8mA
 40
0.2mA
0.4mA
FO ( H ) 
 20
20 A
FO ( L) 
Entradas TTL no usadas
•
Unir a otra entrada
•
Fijar a un nivel lógico: pull-down y pull-up
n.I IL .R pd  VIL max  R pd
VIL max

n.I IL
(VCC VIH min )
n.I IH .Rpu  (VCC VIH min )  Rpu 
n.I IH
Salida tipo totem - totem pole
• La velocidad del paso de corte a saturación es mayor que la de paso
de saturación a corte
• Efecto capacitivo de las cargas
BAJO
Q3
Q4
ALTO
Apag
(corte)
Encend
(sat)
Encend
(sat)
Apag
(corte)
Salidas de colector abierto - Open-collector
IO elevada
VOL= 0.5 a 1 V > VOLmax
Salida A en H
Salida B en L
Las salidas TTL tipo totem nunca deben interconectarse
Rexterna
Salida
1 Lógico  Q4 OFF
0 lógico  Q4 ON
Aplicación: Lógica cableada (wired logic)
símbolo
A
A.B.C
B
C
AND ‘cableada’
1 Lógico  Q4 OFF
0 lógico  Q4 ON
Aplicaciones
Aplicaciones
Aplicación: Bus común
Z
1 Lógico  Q4 OFF
0 lógico  Q4 ON
Enable1 = Enable2 = Enable3 = 0  salidas NAND 3,6,8 = ALTO
Enable4 = 1  salida NAND = DATA4/  Z = DATA4
Aplicación: Buffer – driver
Formas comerciales
• 7406 / 7407: Séxtuple INV / NO INV colector abierto
Aplicaciones
Salidas de tres estados o triestado – 3 state outputs
Se abren ambos transistores
de la salida
74LS373 / 374: Octal D-type transparent
latches and edge-triggered flip-flops with
3-State Outputs
Series TTL
• 74 (TI 1964)
Prefijos por fabricante
• 74H High speed TTL †
SN
DM
Texas Instruments
National
• 74L Low Power TTL †
S
ST Microelectronics
b
Philips
• 74S Schottky TTL
• 74LS Low Schottky TTL
• 74AS Advanced Schottky TTL
• 74ALS Advanced Low Schottky TTL
• 74F Fast TTL
Parámetros principales
Velocidad (MHz)
fmax
Fan-out
Margen de ruido H/L (mV)
NM
125
45
200
70
100
20
20
40
20
33
700/
300
700/
300
500/
300
500/
300
500/
300
Interfaz CMOS - TTL
TTL
CMOS
CMOS
TTL
Consideraciones
• Niveles de voltaje de entrada y salida
• Niveles de corriente de entrada y salida
Niveles de voltaje
Conexión TTL a CMOS (con VDD = 5V)
TTL
 Resistor de pull-up
Posible solución al caso anterior de
conexión a HC y VHC
Conexión TTL a CMOS (con VDD > 5V)
 Colector abierto (7407)
 Adaptador de niveles (4054B)
CMOS
5V
Niveles de corriente
Conexión TTL a CMOS (con VDD = 5 V)
TTL
CMOS
CMOS
TTL
74AC/ 74AHC/
4000B 74HC/
HCT
ACT
AHCT
74LS
74AS
74ALS
IOHmax
0.4 mA
2 mA
400 mA 1.0 mA 0.4 mA
IOLmax
8 mA
20 mA
IIHmax
1 A
1 A
1 A
1 A
IILmax
1 A
1 A
1 A
1 A
8 mA
74F
20 mA
74
8 mA
CMOS
Conexión CMOS a TTL
CMOS
4000B
74HC/ 74AC/
HCT
ACT
TTL
TTL
74AHC/
AHCT
74LS
74AS
74ALS
74F
74
IIHmax
20 A
20 A
20 A
20 A
40 A
IILmax
0.4 mA 0.5 mA 100 A 0.6 mA 1.6 mA
IOHmax 0.4 mA
4 mA
24 mA
8 mA
IOLmax
4 mA
24 mA
8 mA
0.4 mA
Conexión CMOS (>5V) con TTL
>+5V
CMOS
TTL
• CD4049/4050: CMOS Hex Buffer/Converters CMOS a TTL
• CD4504: CMOS Hex Voltage-Level Shifter for TTL to CMOS or CMOS to TTL
Operation
CD4504
Familias BiCMOS (ECL + CMOS)
74BCT
• -75% consumo respecto 74F
• = velocidad 74F
• Compatibilidad de pines
74ABT: segunda generación
74ALB (Advanced Low Voltage BiCMOS)
• VDD = 3.3 V
• Corrientes de 25 mA
Bibliografía
•
Diseño digital, John Wakerly, Prentice Hall
•
Sistemas digitales, Ronald Tocci, Prentice Hall
•
Documentos de Texas Instruments, www.ti.com
FIN!!!!