Configuraciones básicas con Transistores

Configuraciones
Básicas
Configuraciones
básicas con
Transistores
Electrónica I
Prof. María Isabel Schiavon
FCEIA - UNR
Inversor
Configuración
inversora
R
ix=f(vi)
ix
+
vi
dispositivo
activo de 3
terminales
variable
de
control
dispositivo cortado
V
+
vo
-
ix=0
vo=VDD
o
v
i
t
i
s
o
di s p
ce
u
d
n
o
c
ix ≠ 0
vo=VDD – ix R
Inversor BJT1
r
o
s
r
e
v JT
n
I nB
co
R
VCC
a
zon a
v
acti
C
C
RB
+
vi
_
sa
ón
i
c
a
tur
B
Q1
E
iB =
+
vo
_
JCB en
polarización directa
⇒ vCE <vBE
vi
− VBE
RB
vo = VCC − iC RC
JCB en polarización inversa
vi − vBE
iC = β i B = β
RB
⇒ vCE ≥vBE
RC
(v BE − vi )
vo = VCC + β
RB
VCC − vCE ( sat .) VCC − v BE
VCC
< iC =
<
RC
RC
RC
vo = VCC − iC RC < v BE
co
Si vi<VBE(ON) ⇒ vo =VCC rte
vi>VBE(ON)
iC
iB
G
V CC
RC
F
E
D
C
B
satu
ració
n
VCC
vo
co
VCC
rte
e
d
V
−
v
a
CC
CE
t
c
i
=
e
r ga C
RC
car
A
B
C
ión
c
a
ur
t
sa
D
E
VCEsat
Inversor
BJT1
RC
RC
vi + VCC + β
v BE
v o = −β
RB
RB
va
i
t
c
ganancia
a
a
n
zo
vCE
A
F
G
vi
vo = VCC + iC RC
∂v o
RC
= −β
∂v i
RB
satu
ració
vo = VCE ( saturación )
n
T conduce ⇔ v i ≤ VP
E
JF
te si v DS ≥ vG S −VP
n
e
i
r
r
o
2
c
e
v
t

a n
GS 
n
 (1+λvDS )

i D = IDSS  1−
Zo nsta
VP 

o
c
2
(1+λvDS ) ≈ 1
 vGS 

i D ≈ IDSS  1−
λ ≤ 0,05/V
VP 

iD
vDS
Límite continuo entre
zona resistiva y zona
de saturación del canal
S i v D S = vG S −VP
⇒ iD =
IDSS
VP2
v D2 S
a
Zon
va
i
t
s
i
res
si v DS ≤ vG S −VP
IDSS  
vG S
 2  1−
iD =
- VP  
VP

JFET1

 vDS
 v D S − 

 VP



S i v D S << vGS − VP
2



S
MO
FET
co
nd
uc
ció
n
SivGS> VT
si vDS ≥vGS – VT
zona
corriente
constante
i D ≅ K (vGS − VT )
2
si vDS < vGS – VT
zona
resistiva
i D = 2K(vGS -VT ) vDS
cort
e
vGS≤ VT
µNCox
MOSFET
W
 
L
i D≡ 0
Inversor con FET
vi = vG S
vo = v D S
VDD
R
NJ
T conduce ⇔ V ≤ v ≤ 0
E
P
i
F
NMOS conduce ⇔ VT ≤ v i
corriente constante
v DS ≥ v G S − V T
Zona resis
tiv
a
si v DS ≤ vG S −VT
+
vi
+
vo
-
e
d
VDD − v DS
a
t
c
re ga i D =
R
car
V DD
R
F
E
D
C
B
A
VDD
Inversor FET1
Inversor con FET
Inversor FET2
vo
VDD
A
zona corriente constante
B
V DD
R
G
F
E
C
D
C
D
B
E
VDD
F
corte
A
G
vi
i D = K (vGS − VT )
2
zona resistiva
te
n
e
ri
r
o
c e
a
n
zo stant
con
vo = VDD − i D R = VDD − K (vi − VT ) R
Linealizando alrededor
punto de trabajo
2
∂v o
= −2 KR(vi − VT )
∂v i
T
E
F
OS iva
M
ct
or
s
a
r
a
e
Inv carg
con
iD=K(vDS2-VT2)2
iD
V
DD
D2
Q2
G2
iD1 ≡ iD 2 = iD
G1
vi +
_
∂v o
K1
=−
∂v i
K2
Inversor MOSFET
S2
D1
Q1
S1
vDS1
+
vo
_
vGS 2 = v DS 2 = VDD − v DS 1
i D = K 1 (v i − VT1 )
2
i D = K 2 (VDD − vo − VT2 )
vo = VDD − VT2 −
2
K1
(vi − VT1 )
K2
r
o
d
i
u
n
g
Se ensió
t
e
d
+
vi
V
dispositivo
activo de 3
terminales
vx
R
ix= f(vx )
vo = vi – v x
T
J
B
iE =
ix
VCC
vi
− VBE
B
RE
v o = i E RE
+
vo
v o = v i − v BE
-
iB
Q1
+
vi
_
E
RE
∂v o ≈ ∂v i
te
n
e
ri
r
o
c nte
a
zon onsta
c
i =(β+1) i
B
Seguidor BJT
C
E
+
iE v
o
_
r
o
d
i
u
n
g
Se ensió
t
e
d
T
E
F
vGS= vi – vo= vi – iDR
VDD
G
+
vo = i D R
vi
i D = K (vi − vo − VT )
2

vo + vo 

2
Seguidor FET
-
S
R

1
2


− 2  v − V   − (vi − VT ) = 0
T 
 i
KR
+
vo
-
n
ó
i
s
en a
t
e tiv
d
r
c
o
a
d
i
u arga
g
e
S nc
co
V
en zona corriente
constante
i D 1 = K 1 (vi − vo − VT1 )
2
i D 2 = K 2 (vo − VT2 ) = i D 1
2
D1
G1
+
S1
D2
vi
G2
_
VT1 = VT2 = VT
Q1
Q2
S2
+
vo
_
vo =
 K

2

− 1 
vi + VT 
 K1

1+
K2
K1
Seguidor MOSFET
T zona cte. constante
J
B
e
d
r
o
d
i
te
u
g
n
Se rrie
co
V
R
β
iC = βi B =
i IN ≈ i IN
β+1
vo = VCC − iC RC
corte i IN = 0
vo = VCC
ix
+
dispositivo
activo de 3
terminales
vo
B
saturación
i IN
V
>
RC
VCC
iB
V
RC
Q1
pendiente
−
β
RC
β+1
-V
iIN
VCEsat-VBE
+
vo
_
iIN
vo
iIN -
-V
Seguidor corriente
Seguidor de corriente
con MOSFET
(
i D = K 3 v IN
− VT
3
v DS 1 = vGS 1 = VT1
)
2
+
vo = V − VT1

−  v IN

carga
iD
K1
−
− VT3 
∂v o
K3
=−
∂v i
K1
V
Q1
seguidor de
corriente
vo = V − v DS 1 = V − VT1
SC MOSFET
Q2
+
V1
vo
iD
K1
K3
K1
fuente de
Q3 corriente
+
vIN
_
V1 cercano V/2
I
r
o
s
r
e
V
v
n
tiva
c
a
zona
o de ente
i
corr ante
t
cons
RC
C
RB
B
Q1
+
vi
_
+
E
vo
_
V
vo = VDD − i D R = VDD − K (vi − VT ) R
2
D2
∂v o
= −2 KR(vi − VT )
∂v i
Q2
G2
S2
vo
V
RC
RC
v BE
v o = −β
vi + VCC + β
RB
RB
∂v o
RC
= −β
ganancia
∂v i
RB
D1
A
G1
B
+
_ vi
C
D
vo
_
S1
Q1
∂v o
K1
=−
∂v i
K2
vo
R
+
vo
-
+
vi
-
A B
C
D
E
F
+
V
vo = VDD − VT2 −
G
vi
Resumen inversores
K1
(vi − VT1 )
K2
E
F
G
vi
digital
variación o cambios de
Señal tensión o corriente, que
conllevan una
analógica
información a trasmitir
lineal o no lineal.
ote
n
cia
?
Amplificación
amplificación lineal.
la salida reproduce fiel y
proporcionalmente mayor
la entrada. No produce
distorsión en la forma.
Amplificación
¿p
amplificación no lineal.
la salida esta correlacionada
con la entrada pero no será
una réplica exacta y
proporcional de la misma
Amplificadores
ganancia de
potencia de señal
sus señales de salida
reproducen en forma
proporcionalmente
más grande los cambios
de las señales de entrada
la potencia disponible en la
salida es mayor que la que
provee la señal de entrada
Amplificadores
Amplificador
Amplificador
ganancia de
potencia de señal
Polarización
zona de
corriente constante
Punto de
trabajo
la señal de entrada
controla la potencia
que una fuente de
continua entrega a
una carga
Fija un punto de
trabajo en continua
para el transistor
Compatible con la excursión de señal de salida
requerida
Mínima potencia disipada
Estable e independiente de la dispersión
s
e
n
io ra
s
n
Te uptu
R
de
JFET
BVDSO ≥ 20 V
BVGSO = BVGDO ≥ 30 V
MOSFET
BVDSO ≥30 V
BVGSO = BVGDO ≥100 V
MOSFET PMÄX
VT , K (iD@vGS)
PMÄX
J
IDSS ,VP
BVGSO, BVDSO
FET
Datos
fabricante
BVGSO, BVDSO
βTIP (βmin, βmáx)
T
J
B
ICMAX (iC@βMIN)
BVCEO
BVCBO BVBEO
Limitaciones de potencia
PotenciaFET
BJT
BVEB0 ~-6V/-8V
BVCEO ≈BVCB0 >30V
Datos
PMÄX
X
A
PM
iD v DS
PotenciaBJT
iB vBE + iC vCE
a
v
i
t
ac
JBE en
a
polarización directa
n
o
Z
JBC en polarización inversa
V
vI=VBB+VM senωt
RC
C
iC
RB
V/Rc
B
+
vI
E
Q
vCE
V
Q1
ICQ, VCEQ
Punto Trabajo
+
vo
_
BJT Polarizado
FET Polarizado
BJT
emisor común
base común
colector común
terminal de excitación
terminal de salida
Etapas básicas
Etapas
amplificadoras
básicas
FET
fuente común
puerta común
drenaje común
Terminal común
VCC
R2
RC
C
B
R2
VDD
RF
RD
RD
Q1
E
R1
VDD
RE
BJT
R1 R
S
FET
circuitos de polarización típicos