TEMA 5. FAMILIAS LÓGICAS Ó INTEGRADAS 5.1. Parámetros característicos de los circuitos digitales 5.2. Tecnologías: Bipolar (TTL) y MOSFET (CMOS) 5.3. Comparación de prestaciones y compatibilidad Introducción Una familia lógica es una colección de CIs que tienen características eléctricas similares en sus entradas, salidas y circuitería interna, pero que realizan diferentes funciones lógicas. Los chips de una misma familia lógica se pueden interconectar directamente Los chips de familias lógicas diferentes no tienen porqué ser interconectables Breve evolución histórica Década de los 60 Se inventa el CI y empiezan aparecer las primeras familias lógicas. Aparece la familia TTL (transistor-transistor logic), que es la más popular. Aparece también la familia MOS, pero es mucho más lenta; sólo es atractiva en aplicaciones de bajo consumo. Década de los 80 Avances en el diseño de los MOS hacen que aumente la popularidad de un subtipo de estos dispositivos (CMOS, Complementary MOS). Aparecen CIs con la misma funcionalidad que la familia TTL, pero con mayor velocidad y menor consumo de energía. Actualidad Los circuitos CMOS constituyen la inmensa mayoría del mercado mundial de CI Clasificación de familias lógicas Familias lógicas (circuitos digitales con características y estructura física análogas): - Pasivas: - resistivas - de diodos p pérdida de nivel poco aislamiento entrada/salida - Activas: - bipolares: - diodo-transistor (DTL) - transistor-transistor t i t t i t (TTL) - resistencia-transistor (RTL) - emisor acoplado (ECL) elemento activo: transistores restauran niveles (ganancia) mejoran aislamiento - MOSFET: - carga integrada - CMOS Salida circuitos: “0” 0 (0 V) ó “1” 1 (VCC ó VDD V) VCE en un BJT ó VDS en un MOSFET Punto de funcionamiento de los transistores: Para salida “0” conduciendo con muy poca tensión entre sus terminales, estado ON saturación en BJT, región de no-saturación o lineal en MOSFET Para salida “1” en corte ((toda la tensión cae entre terminales del transistor)), estado OFF Representación de variables lógicas mediante magnitudes físicas (eléctricas) tensión corriente frecuencia fase Idealmente: valores discretos Normalmente tensión tolerancias, distorsión, ruido En la práctica: dos intervalos o bandas de valores V V1 Objetivos del diseñador de circuitos digitales: - Salvo en transiciones, salida nunca en la banda prohibida - Respuesta del circuito no ambigüa Es tado 1 Reg ión pro hib ida V2 E stad o 2 Lógica definida positiva: 0 - intervalo de tensiones más bajas 1 - intervalo de tensiones más altas g definida negativa: g 0 - intervalo de tensiones más altas Lógica 1 - intervalo de tensiones más bajas Ejemplo: A B C VA VB VC 0V 0V 0V 0V 5V 0V 5V 0V 0V 5V 5V 5V Con lógica definida positiva: AND C ló Con lógica i d definida fi id negativa: ti OR 5.1. Parámetros característicos de los circuitos digitales - Niveles lógicos de tensión de entrada y de salida para representar los dos valores lógicos (“0” y “1”). VIHmin, VILmax, VOHmin, VOLmax Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall - Dos tensiones umbral (una para cada estado lógico): tensión de entrada a partir de la cual la salida comienza a cambiar de estado estado. V0 VCC Ejemplo: inversor VI VT-1 VT-0 VCC - Dos márgenes de ruido (uno para cada valor lógico): variación de tensión admisible a la entrada de un circuito lógico g sin q que la salida del mismo cambie de estado, es decir, sin que el circuito "detecte" un nivel lógico diferente. V0 VoH min ViH min ViL max VoL max margen de ruido para el 1 margen de ruido para el 0 VCC VOHmin VOLmax Pendiente=-1 Pendiente=-1 VILmax VIHmin VCC VI - Abanico de entrada (Fan-in): (Fan in): número máximo de entradas que el circuito lógico puede tener. (Fan out): número máximo de entradas de otros circuitos lógicos que - Abanico de salida (Fan-out): la salida de una puerta puede alimentar manteniendo los niveles lógicos. Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall - Tiempo o retardo de propagación: media aritmética de los tiempos de propagación del cambio de estado de la entrada a la salida en los casos en que la salida pasa del estado “1” al “0” y viceversa. VI VCC Ejemplo: inversor t V0 VCC tON tOFF tON tOFF t - Potencia consumida: la requerida por la puerta para estar funcionando al 50%, es decir, tanto tiempo en el estado “1” como en el “0”. Típicamente hay que buscar un compromiso entre los valores óptimos de los distintos parámetros. (Ejemplo: tiempo de propagación y potencia disipada) 5.2. Tecnologías: Bipolar (TTL) y MOSFET (CMOS) Familias lógicas bipolares Utilizan un transistor bipolar en configuración de emisor común - Proporciona ganancia - Complementa una variable (etapa inversora) - Fija la tensión de salida Existen dos tipos en función de la conducción del transistor - Saturadas: RTL, DTL, TTL - No saturadas: ECL (más rápidas) Inversor con transistor bipolar p “1” 1 VCC “0” 0 entrada 0 salida 1 entrada 1 salida 0 VCC V0 RC VCC V0 RB VI característica inversora C B Q IB E VI VCC V VI V VI VCC transistor en corte Vo VCC , transistor saturado Vo 0, F I B I C max F VCC V RB VCC RC IC 0 IC VCC RC Consumo elevado en RC cuando el transistor está saturado Inversor con transistor bipolar (imagen como interruptor) VCC VCC VCC VCC IC +V ON 0 volt OFF IB Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall Lógica diodo-transistor (DTL) “1” VCC “0” 0 Puerta NAND VCC VCC RC RL V1 V0 D1 D01 D02 V2 D2 V3 D3 A D01 y D02 aseguran que el transistor esté en corte cuando una entrada es 0 Q IB V1 V2 V3 VCC I B (transistor saturado) Vo 0 " 0 " todos los diodos en corte Operación NAND (lógica definida positiva) V1 ó V2 ó V3 0 V A V unión BE cortada transistor en corte Vo VCC " 1 " o dos de ellas o las tres (al menos un diodo conduce) Ventaja: restauración de niveles D Desventaja: t j consumo de d potencia t i con salida lid 0 0, titiempos d de propagación ió altos lt (interesa que el transistor esté sólo al borde de saturación) Lógica transistor-transistor (TTL) C B E VCC 1 N VCC RC RL E E 2 3 N N P V0 N transistor multiemisor V1 Las tres uniones base-emisor base emisor del transistor multiemisor juegan el papel de las uniones p-n de la puerta DTL V2 V3 VCC Operación NAND VCC RC RL V1 V0 Q2 Q3 Diseñando adecuadamente el circuito (RL y RC), la unión base-colector del transistor multiemisor juega el papel de los diodos D01 y D02 V2 V3 Ventaja: tiempos de propagación menores (se han eliminado los diodos) Desventaja: consumo de potencia con salida 0 Inversor TTL básico Figura extraída de Fundamentos Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall - D1 actúa como protección para Q1 - D2 asegura que Q4 esté en corte cuando Q2 conduce - Q3, Q4 salida totem-pole, que reduce el consumo, pues en los dos estados de la salida siempre hay un transistor (Q3 ó Q4) en corte. Inversor con posibilidad de salida en alta impedancia o triestado Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall Existen circuitos con una entrada adicional (enable) para hacer que Q4 y Q5 estén en corte simultáneamente (salida en alta impedancia o triestado) Puerta NAND TTL Schottky Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, g y Ed. Prentice Hall La mayor parte de los circuitos TTL utilizados actualmente son TTL Schottky. Schottky Proporcionan tiempos de conmutación muy rápidos (retardos pequeños) mediante la introducción de diodos Schottky, que evitan que los transistores (Schottky) entren en saturación. saturación Evolución de las familias TTL Familia 74 74H 74L Características Es la más antigua, fue introducida en 1963 High Speed TTL Low Power TTL Tienen la misma estructura pero cambian los valores de las resistencias Ell desarrollo d ll de d los l transistores Schottky h k y su introducción d ó en los l años ñ 70 en la l familia f l TTL hizo h obsoletas las familias 74, 74H, 74L 74S Schottky TTL Es la primera familia que utiliza transistores Schottky Mejora mucho la velocidad de la serie 74 pero con mucho más consumo. 74LS Low power Schottky TTL Es la TTL más utilizada y la menos costosa Iguala la velocidad de la serie 74 TTL pero consume una quinta parte. parte 74AS Advanced Shottky TTL Ofrece el doble de velocidad que la 74S con la mitad de consumo 74ALS Advanced Low Power Schottky TTL Ofrece velocidades y consumos mejores que la LS. Rivaliza con la LS 74F Fast TTL Posicionada entre la AS y la ALS Familias lógicas MOSFET Utilizan transistores MOSFET - Proporciona p g ganancia - Complementa una variable (etapa inversora) - Fija Fij lla ttensión ió d de salida lid Tipos: - Lógica de carga integrada - Lógica de simetría complementaria (CMOS) MOSFET - CMOS Inversor CMOS “1” VSS “0” 0 0 VSS V0 VSS QP V0 VI VI QN VSS-|VTP| VTN VSS Se diseña con VTN VSS VTP QN conduce para VGS VTN 0 VI VTN QP conduce para VGS VTP 0 VI VSS VTP VI VSS VTP VI QN QP Vo I 0<VI<VTN Cortado Conduce VSS 0 VTN<VI<VSS -|VTP| Conduce Conduce intermedia 0 VSS-|VTP|<VI<VSS Conduce Cortado 0 0 No hay consumo en ninguno de los dos estados de la salida (sólo en las transiciones) Inversor CMOS (imagen como interruptores) “1” VDD “0” 0 Puerta NAND Se unen pares CMOS con ramas en serie/paralelo para hacer diversas operaciones. p Cada par CMOS una entrada V DD QP1 Puerta NOR QP2 V DD QP1 S QP2 QN2 Y S QN1 X X Y VDD S 0 " 0 " conducen los dos transistores canal N cortados los dos transistores canal P rama superior cortada, rama inferior conduce X 0 ó Y 0 S VDD " 1 " o ambas rama superior conduce, rama inferior cortada X QN1 Y QN2 X Y 0 S VDD " 1 " cortados los dos transistores canal N conducen los dos transistores canal P rama superior conduce, rama inferior cortada X VDD ó Y VDD S 0 " 0 " o ambas rama superior cortada, rama inferior conduce Puerta NAND de dos entradas (imagen como interruptores) Puerta NAND de más de dos entradas El diseño es escalable, de tal modo que añadir una entrada más implica incluir dos nuevos transistores Puerta AND de dos entradas Es el resultado de añadir a la salida de una puerta NAND de dos entradas un módulo inversor Puerta NOR de dos entradas Al igual que con las NAND tenemos 2n transistores para n entradas Evolución de las familias CMOS Familia Características 4000 Es la más antigua, ha sido sustituida por el resto de familias. Eran lentas, pero presentaban un bajo consumo frente a las TTL de la época. Se conectaban t b mall con las l TTL HC HCT High Speed CMOS High Speed CMOS, TTL Compatible Tienen mayor velocidad y mejor capacidad de consumo y de suministro de corriente que la 4000 VHC VHCT Very High Speed CMOS Very High Speed CMOS, CMOS TTL Compatible Son el doble de rápidas que las HC y HCT, siendo compatibles eléctricamente. LV LVC ALVC Low voltage Low voltage CMOS Advanced low voltage CMOS Familias con menores tensiones de alimentación (3.3 V) Menor consumo, mayor velocidad AC AHC Advanced CMOS Advanced High Speed CMOS 5.3. Comparación de prestaciones y compatibilidad Tensiones de alimentación de los circuitos TTL => 5V CMOS => 5V, 3.3V y 2.7V Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, g y Ed. Prentice Hall Niveles lógicos de tensión +5 V CMOS Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall +3.3 V CMOS Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall TTL Entrada 5V V IH(max) Salida V OH(max) 5V 1 lógico 1 lógico V OH(min) 2.4 V 2V V IH(min) No permitido 0.8 V 0 lógico 0V No permitido V IL(max) V IL(min) 0.4 V0V 0 lógico V OL(max) V OL(min) Inmunidad al ruido. Márgenes de ruido Señal real que incluye una componente de ruido VH VH VIHmin Picos de ruido fuera de los límites í permitidos VIL max Respuesta a un pico i de d ruido id excesivo en la entrada VL VL Señal real que incluye una componente de ruido Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall +5 V CMOS Márgenes de ruido VNH = V OH(min) VNL = V IL(max) –V –V IH(min) OL(max) Salida 5V. Entrada V 1 lógico 4.4V. V OH(max) 5V. 3.5V. IH( i ) IH(min) V 1.5V. 0V. V No permitido No permitido VNL 0 lógico IH(max) 1 lógico OH(min) VNH 0.33V V V OL(max) V OL(min) IL(max) 0 lógico 0V . V IL(min) ( ) Abanico de salida (Fan-out) Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed Prentice Hall Ed. Prentice Hall VOH TTL - Limitado por el consumo de corriente de las puertas conectadas a la salida Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall CMOS - Limitado por los retardos producidos por las capacidades de entrada t d de d las l puertas t conectadas t d a la l salida lid Potencia consumida La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencias de operación. En CMOS la disipación de potencia depende de la frecuencia. En condiciones estáticas es extremadamente baja y aumenta cuando crece la frecuencia. Los circuitos CMOS presentan baja disipación estática y una significativa disipación dinámica Potencia 0 TTL f En los circuitos CMOS actuales, la mayor parte del consumo de potencia se produce en las transiciones entre estados. A mayor velocidad (mayor número de cambios por unidad de tiempo), mayor consumo. Potencia consumida x tiempo de propagación Cuando en una aplicación p hayy que q optimizar p tanto el retardo de propagación p p g como el consumo de potencia, el producto velocidad x potencia es un buen parámetro para la comparación entre circuitos lógicos. Se mide en pJ. (CMOS) Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall Comparación de prestaciones TTL-CMOS Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall Inicialmente, los dispositivos TTL eran superiores a los CMOS en velocidad (menor tiempo de retardo) y capacidad de corriente de salida. Actualmente, estas ventajas se han reducido hasta el punto de que los circuitos CMOS son iguales o superiores en muchas áreas, y son la tecnología dominante en circuitos integrados, aunque los circuitos TTL todavía están en uso. Existe una familia de circuitos circuitos, BiCMOS BiCMOS, que combina la lógica CMOS con la circuitería de salida TTL, para intentar conjuntar las ventajas de ambas tecnologías. Compatibilidad entre familias lógicas CIs de diferentes tecnologías pueden interconectarse si son compatibles en tensión e intensidad. driver VOHmin (driver) > V IHmin (carga) V ILmax (carga) OLmax (driver) < V Ejemplo: +3.3 V CMOS (driver) con TTL (carga) ( g ) carga