Correcciones a la primera edición

SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS CON OrCAD®16 DEMO, CAMILO QUINTÁNS GRAÑA. MARCOMBO.
Estimado usuario:
A continuación le presento las correcciones más importantes que he hecho a la primera edición del libro
Simulación de circuitos electrónicos con OrCAD 16 Demo, esperando le sean de utilidad, aprovecho para
agradecerle la confianza que ha depositado en dicha obra y le pido disculpas por las molestias que le hayan
podido ocasionar las erratas que haya encontrado.
Un cordial saludo
Camilo Quintáns Graña
-----------------------------------p. 31
En el apartado 2.5 en la primera línea del segundo párrafo, donde dice …y una puerta NAND… debe decir dos
puertas NAND.
p. 56
En el pié da la Figura 3.13 debe poner: Esquema electrónico del decodificador realizado con puertas NAND y
NOR.
De la misma forma, en el pié da la Tabla 3.14 debe poner: Resultado de la simulación del decodificador
realizado con puertas NAND y NOR.
p. 57
En la última línea debe poner: se hace un bucle de 4 iteraciones para repetir el comando 3, que incrementa la
señal A en una unidad cada 12 μs.
p. 80
En la Figura 4.4, la frecuencia está mal indicada, debe ser de la siguiente forma:
e DF t TD 
5.0 V
V AMPL
2.5 V
VOFF
0V
TD
FREQ1
-2.0 V
0s
20 ms
V(VSIN)
p. 94
40 ms
50 ms
Time
Donde dice: se configura el perfil de simulación para hacer un barrido desde 10 Hz hasta 100 Hz, debe decir hasta
100 kHz.
p. 96
En el apartado 4.7.1.1, donde dice: la frecuencia de corte es   RC , de decir: la frecuencia de corte es   1
RC
p. 100
El resultado de la ecuación (4.7.2) debe ser 1.27 Ω.
p. 104
La ecuación (4.7.3) debe ser Vdc  2 
VAMPL  2  VD

 2
50  2  0.7
 30 V .
3.1416
La propiedad VAMPL del generador sinusoidal de la figura 4.56, en vez de 33 de bebe ser 50.
p. 106
En la segunda línea, debe decir: igual al valor máximo menos la caída de tensión en los diodos, multiplicada
por dos y dividida por π, es decir, Vdc  (VM  2  0.7)  2 /   .
La ecuación 4.7.4 debe ser: V Rpp
VM
31.4

 6.68 V
2  f  R  C 2  50  470 100 106
p. 110
En el segundo párrafo, donde dice: Despejando de (4.7.3)…, debe decir Despejando de (4.7.5).
p. 111
En el pié de la Figura 4.70, en la tercera línea en vez de 17% debe ser: 1.7%.
p. 113
En el pié de la figura 4.74, donde dice: es de 1k3 Ω. Debe decir: es de 917 Ω.
p. 129
La ecuación (4.10.1), debe ser:
t t 0


 R2  R3 C1

U C (t )  U 0  U   U 0   1  e


t t 0
 U


  CC  U  U CC   1  e  R2  R3 C1
CC

3
3  


Correcciones a la primera edición. REV. 15-02-2009.




1
SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS CON OrCAD®16 DEMO, CAMILO QUINTÁNS GRAÑA. MARCOMBO.
U
2  U CC
2
y, por tanto, la ecuación (4.10.2) queda:  U CC  CC 
3
3
3
TC



 R2  R3 C1 

 1 e




p. 135
En el apartado 4.9, en la tercera línea, donde dice (Inicial Condition) debe decir (Initial Condition)
p. 143
En la última línea del segundo párrafo donde pone Tabla 5.19 debe poner Tabla 5.6.
p. 150
En la penúltima línea del primer párrafo donde dice una carga resistiva (R1) de 80 V, debe decir de 120 Ω.
p. 185
En el ejercicio 1 en la segunda línea del apartado a), donde pone _3 debe ser -3.
p. 118 Se corrigen los apartados 4.7.6.4, 4.7.6.5 y 4.7.6.6:
4.7.6.4. Amplificador de baja frecuencia con transistor FET
Una vez polarizado el transistor en la zona activa según la Error! Reference source not found., se completa éste
circuito para convertirlo en un amplificador de señal en surtidor común (SC) (Figura Error! No text of specified style
in document..1). Para ello se añaden dos condensadores de desacoplo de la tensión de dc, uno en la entrada (C1) y otro
en la salida (C2). Además, se añade un condensador de desacoplo de ac (C3), que aumenta la ganancia de alterna y conecta
una resistencia de carga R4.
R3
1359
C2
VOUT
D
C1
VIN
100uF
J1
J2N4393
G
V1
12Vdc
10uF
R4
20k
S
V2
VOFF = 0
VAMPL = 100mV
FREQ = 1000
R1
1Meg
R2
122
C3
220uF
0
Figura Error! No text of specified style in document..1. Esquema del amplificador de señal basado en el FET.
200mV
(1.2529m,99.984m)
0V
SEL>>
-200mV
V(VIN)
2.0V
(1.7529m,1.6318)
0V
-2.0V
0s
2.0ms
4.0ms
5.0ms
V(VOUT)
Time
Figura Error! No text of specified style in document..2. Resultado de la simulación del amplificador, tensiones de entrada y de salida. La ganancia
resultante a frecuencias medias es de Av=16.3.
Correcciones a la primera edición. REV. 15-02-2009.
2
SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS CON OrCAD®16 DEMO, CAMILO QUINTÁNS GRAÑA. MARCOMBO.
4.7.6.5. Respuesta en frecuencia del amplificador. Barrido en alterna (AC Sweep)
A continuación se realiza obtiene la respuesta en frecuencia del amplificador cambiando el generador sinusoidal por
uno de ac. Según la Figura Error! No text of specified style in document..3 la ganancia de tensión es de 24.66 dB
y la señal se invierte, ya que el desfase es de 180º. La ganancia a frecuencias medias en escala lineal, a partir de los 24.66
dB es de Av=10(24.66/20)= 17, que es un valor muy parecido al que se dedujo de la Figura Error! No text of specified
style in document..2.
0d
-200d
-400d
P(V(VOUT))
30
20
(1.0000K,24.663)
10
SEL>>
0
10Hz
1.0KHz
DB(V(VOUT)/V(VIN))
1.0MHz
1.0GHz
Frequency
Figura Error! No text of specified style in document..3. Respuesta en frecuencia del amplificador, módulo y fase.
4.7.6.6. Cálculo de la resistencia de salida del FET rDS de forma gráfica
A partir de la curva de salida de la Figura Error! No text of specified style in document..4, que corresponde a
la tensión VGS de polarización, se obtiene su pendiente en la zona de saturación mediante la ecuación (4.7.10), resultando la
ecuación (4.7.11).
rDS 
rDS 
vDS
iD
(4.7.10)
9.800  0.800
 46 875 
0.005 59  0.005 398
(4.7.11)
8.0 mA
(9.8 V, 5.59 mA)
ID
mA
(800 mV, 5.39 mA)
4.0 mA
0A
0V
2V
4V
6V
8V
10 V
VDS
Figura Error! No text of specified style in document..4. Estimación de la pendiente de la característica de salida del transistor FET.
Según el modelo simplificado del transistor y el circuito amplificador de pequeña señal, la ecuación de la resistencia de
salida es la de la ecuación (4.7.12). Con este valor y la ecuación (4.7.13) se obtiene una ganancia prácticamente igual a las
obtenidas en el análisis transitorio y de frecuencia, lo cual valida el procedimiento gráfico seguido para caracterizar el
transistor y las aproximaciones hechas al considerar su modelo.
Correcciones a la primera edición. REV. 15-02-2009.
3
SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS CON OrCAD®16 DEMO, CAMILO QUINTÁNS GRAÑA. MARCOMBO.
ro 
1
1

 1 238.89 
1
1
1
1
1
1




RD RL rDS
1 359 20 000 46 875
AV   g m  ro  0.0136  1 238.89  16.85
Correcciones a la primera edición. REV. 15-02-2009.
(4.7.12)
(4.7.13)
4
SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS CON OrCAD®16 DEMO, CAMILO QUINTÁNS GRAÑA. MARCOMBO.
p. 148 Se rehace el apartado 5.1.4:
5.1.4. Barrido en alterna con PSpice
La respuesta en frecuencia del circuito amplificador del apartado anterior es ilimitada, es decir, va desde frecuencia
cero hasta infinito. En los amplificadores reales la respuesta a frecuencias altas se ve limitada principalmente por las
capacidades parásitas del transistor, de las cuales la más importante es la capacidad colector-base (hay más elementos que
limitan la respuesta a altas frecuencias, por ejemplo, una en la salida). En cuanto a la respuesta en baja frecuencia, ésta se
ve limitada, entre otras, por las capacidades de acoplamiento.
Para ilustrar los efectos de estas capacidades, al esquema de la Error! Reference source not found. se le ha añadido
una capacidad de acoplo en ac C1 y una capacidad C2 de salida. También se ha sustituido el generador sinusoidal de
entrada por uno de alterna, más apropiado para hacer el barrido en frecuencia. El esquema final, incluyendo estos cambios,
se muestra en la Figura Error! No text of specified style in document..5. En la Tabla Error! No text of
specified style in document..1 se muestra la descripción del circuito y en la Tabla Error! No text of specified
style in document..2 el diagrama de Bode, en el que se observa que la ganancia a frecuencias medias es de 28 dB (la
salida es el nodo 5 y la entrada el 6), que la frecuencia de corte inferior es, aproximadamente, de 4 Hz y la de corte superior
de unos 482 kHz.
RS
1
2
6
RI
5
3
C1
VAC
VS
VX
F1
C2
RC
0
0
4
0
RE
0
Figura Error! No text of specified style in document..5. Esquema del circuito amplificador que incluye una capacidad de entrada C1 de acoplo en ac y
una de salida C2. Esta capacidad de salida ve una resistencia de RC=3 300 Ω y, por tanto, introduce un polo a una frecuencia de 1/(2•π•3 300•100•1012
)=482 287 Hz. En cuanto a la frecuencia de corte inferior, ésta viene dada por la capacidad C1 y la resistencia que ve, que es RS+RI+RE•(F+1)=8 720
Ω. Por tanto, la frecuencia de corte inferior es 1/(2•π•8 720•4.7•10 -6)=3.88 Hz. Ambas frecuencias coinciden con las que se deducen de la gráfica del
fichero de salida que se muestra en la Tabla Error! No text of specified style in document..2.
Tabla Error! No text of specified style in document..1. Descripción con PSpice del circuito de la Figura Error! No text of specified style in document..5
para analizar el efecto en la respuesta en frecuencia de las capacidades C1 y C2.
Respuesta en frecuencia de circuitos, EJEMPLO-4.CIR
VS 1 0 AC 1
RS 1 2 120
RI 6 3 1k
RE 4 0 100
RC 5 0 3300
C1 2 6 4.7u
C2 5 0 100p
VX 3 4 DC 0V
F1 5 4 VX 75
.AC DEC 5 .1 10Meg
.PLOT AC VDB(5,6)
.END
;Generador de ac entrada
;Resistencia del generador
;Resistencia de entrada
;Resistencia de emisor
;Resistencia de colector
;Capacidad de acoplamiento de entrada
;Capacidad entre colector y masa
;Generador de 0 V para medir la corriente
;Fuente de corriente dependiente de corriente
;Barrido de frecuencia entre 100 mHz y 1 MHz
;Dibujar la curva del módulo de la salida
Correcciones a la primera edición. REV. 15-02-2009.
5
SIMULACIÓN DE CIRCUITOS ELECTRÓNICOS CON OrCAD®16 DEMO, CAMILO QUINTÁNS GRAÑA. MARCOMBO.
Tabla Error! No text of specified style in document..2. Gráfica de salida del barrido en frecuencia.
**** 08/02/08 21:56:28 ******* PSpice Lite (August 2007) ****** ID# 10813 ****
Respuesta en frecuencia de circuitos, EJEMPLO-4.CIR
****
AC ANALYSIS
TEMPERATURE = 27.000 DEG C
******************************************************************************
FREQ
VDB(5,6)
(*)---------- -1.0000E+01 0.0000E+00 1.0000E+01 2.0000E+01 3.0000E+01
___________________________
1.000E-01 -3.228E+00 .
* .
.
.
.
1.585E-01 7.678E-01 .
.*
.
.
.
2.512E-01 4.757E+00 .
. * .
.
.
3.981E-01 8.730E+00 .
.
*.
.
.
6.310E-01 1.266E+01 .
.
. *
.
.
1.000E+00 1.650E+01 .
.
.
* .
.
1.585E+00 2.011E+01 .
.
.
*
.
2.512E+00 2.326E+01 .
.
.
. *
.
3.981E+00 2.566E+01 .
.
.
. * .
6.310E+00 2.716E+01 .
.
.
.
* .
1.000E+01 2.795E+01 .
.
.
.
* .
1.585E+01 2.831E+01 .
.
.
.
*.
2.512E+01 2.846E+01 .
.
.
.
*.
3.981E+01 2.852E+01 .
.
.
.
*.
6.310E+01 2.854E+01 .
.
.
.
*.
1.000E+02 2.855E+01 .
.
.
.
*.
1.585E+02 2.856E+01 .
.
.
.
*.
2.512E+02 2.856E+01 .
.
.
.
*.
3.981E+02 2.856E+01 .
.
.
.
*.
6.310E+02 2.856E+01 .
.
.
.
*.
1.000E+03 2.856E+01 .
.
.
.
*.
1.585E+03 2.856E+01 .
.
.
.
*.
2.512E+03 2.856E+01 .
.
.
.
*.
3.981E+03 2.856E+01 .
.
.
.
*.
6.310E+03 2.856E+01 .
.
.
.
*.
1.000E+04 2.856E+01 .
.
.
.
*.
1.585E+04 2.856E+01 .
.
.
.
*.
2.512E+04 2.855E+01 .
.
.
.
*.
3.981E+04 2.853E+01 .
.
.
.
*.
6.310E+04 2.850E+01 .
.
.
.
*.
1.000E+05 2.841E+01 .
.
.
.
*.
1.585E+05 2.819E+01 .
.
.
.
*.
2.512E+05 2.768E+01 .
.
.
.
* .
3.981E+05 2.662E+01 .
.
.
.
* .
6.310E+05 2.474E+01 .
.
.
. * .
1.000E+06 2.200E+01 .
.
.
. *
.
1.585E+06 1.864E+01 .
.
.
*.
.
2.512E+06 1.499E+01 .
.
. * .
.
3.981E+06 1.130E+01 .
.
.*
.
.
6.310E+06 7.784E+00 .
.
* .
.
.
1.000E+07 4.748E+00 .
. *
.
.
.
---------------------------
Correcciones a la primera edición. REV. 15-02-2009.
6