Tema 12: Familias Lógicas.

Tema 12: Familias Lógicas.
Contenidos
12.1 Objetivos
12.2 Curva de Transferencia y Respuesta
Temporal
12.3 Familia RTL
12.4 Familia TTL. NAND-2
12.5 Familia NMOS
12.6 Familia CMOS
1
12.1 Objetivos
Las distintas puertas y elementos de memoria que se han usado en circuitos digitales
están diseñados en base a transistores de todo tipo y diodos.
El objetivo de este tema es aprender a analizar y diseñar distintas puertas lógicas
usando diferentes tipos de tecnologías (Transistores)
2
12.2 Curva de Transferencia y Respuesta
Temporal
Es la representación gráfica de la tensión de salida en función de la tensión de entrada.
VO
Vi
3
12.2.1 Curva de Transferencia Ideal
Es la curva de transferencia que se esperaría encontrar en el caso de
funcionamiento ideal de una puerta lógica
Para un inversor esperaríamos encontrar algo como esto:
VO
VDD
Vi
Vo
Vi
VDD/2
4
12.2.2 Curva de Respuesta Temporal
Es la curva que muestra, para una puerta lógica, la tensión de salida en función del tiempo
cuando cambian las entradas en el tiempo
Para un inversor esperaríamos encontrar algo como esto:
V
VDD
Vi
t
Vo
t
5
12.2.2 Curvas Reales
VO
Curva de Trans. IDEAL
VDD
Curva de Trans. REAL
Vi
VDD/2
VO
Respuesta temporal. IDEAL
t
Respuesta REAL
t
6
12.2.3 Puntos Característicos de la Curva
de Transferencia
VO
⌂ VOH: Máxima Tensión que puede proporcionar
la puerta en su salida
⌂ VOL: Mínima Tensión que puede proporcionar
la puerta en su salida
⌂ Vth: Vo =Vi = Vth
⌂ VIL: Máxima Tensión que podemos considerar
un 0 lógico de entrada
⌂ VIH: Mínima Tensión que podemos considerar
un 1 lógico de entrada
VDD
VOH
Vth
VOL
Vi
VIL Vth VIH
VDD
7
12.2.3 Puntos Característicos de la Curva
de Transferencia
VO
VDD
dVo
 1
dVi
VIL y VIH son los puntos en los que empieza
a haber un cambio apreciable en la salida
aunque la entrada cambie poco
dVo
 1
dVi
Vi
VIL
VIH
VDD
8
12.2.4 Márgenes de Ruido, ancho de
transición y Excursión Lógica
(NM, TW Vl)
NM H  VOH  VIH
NM L  VIL  VOL
NM  Min ( NM H , NM L )
TW  VIH  VIL
⌂ NM: Margen de Ruido
⌂ TW: Ancho de Transición
⌂ Vl: Excursión Lógica
Vl  VOH  VOL
9
12.2.5 Tiempos característicos de la
respuesta temporal
⌂ tdH: Tiempo de Retraso de estado alto
⌂ tHL: Tiempo de Bajada
⌂ tPHL : Tiempo de Propagación alto-bajo
Voltaje
VOH
0.9VOH
tdH
tHL
0.5VOH
tPHL
0.1VOH
tiempo
10
12.2.5 Tiempos característicos de la
respuesta temporal
⌂ tdL: Tiempo de Retraso de estado bajo
⌂ tLH: Tiempo de Subida
⌂ tPLH : Tiempo de Propagación bajo-alto
Voltaje
VOH
0.9VOH
0.5VOH
tPLH
tLH
tdL
0.1VOH
tiempo
11
12.3 Familia RTL. Inversor
RTL -> Resistor Transistor Logic
Ecuaciones de
Nudos y Mallas
Inversor RTL
Vi  RB  I B  VBE
IC
IB
IE
VCC  RC  I C  VCE
I E  IC  I B
Vo  VCE
12
12.3.1 Función de Transferencia del
Inversor RTL
Transistor cortado si:
Vi  VBEon  I B  0  Transistor off
Inversor RTL
IC
I C  0  Vo  VCE  VCC
Transistor saturado si:
IB
Vi  I B  I C  VCE  Transistor SAT 
Vo  VCESat  0.2V
El resto de valores de Vi tiene
al transistor en su Zona Activa
Directa (Z. Lineal):
13
12.3.2 Ejemplo de Cálculo de función de
transferencia del Inversor RTL
Vi  0.7V  I B  0  Transistor off
I C  0  Vo  VCE  5V .
IC
Hagamos Vi > 0.7 V y supongamos que
Q está en Z. Lineal:
IB 
Vi  0.7
V  0.7
 IC    I B   i
RB
RB
VO  5  I C  RC  5  
IB
VBEon  0.7V
VBESat  0.8V
  70
VCESat  0.2V
RC
(Vi  0.7)  9.9  7Vi
RB
Seguiremos en Z. Lineal siempre que VO > VCESat
VO  9.9  7Vi  0.2V
Vi 
9.7
 1.39V
7
Para valores Vi > 1.39 V
Q está en Z. Saturación:
VO  0.2V
14
12.3.2 Ejemplo de Cálculo de función de
transferencia del Inversor RTL
VO
VOH  5V
Z. Corte
Z. Lineal
Z. Saturación
VO  9.9  7Vi
IC
dVO
 7
dVi
IB
VOL  0.2V
VBEon  0.7V
VBESat  0.8V
  70
VCESat  0.2V
VIL  0.7V
VI
VIH  1.39V
VO  9.9  7Vi
Vth  Vi  VO  Vth  1.24V
15
12.3.3 Potencia consumida por el
Inversor RTL
VO
VOH  5V
P  I C VCC  I B Vi
P0
IC
P  I C  5  I B Vi  
IB
Vi  0.7
V  0.7
5  i
Vi
10 K
10 K
P  4.8mA  5V 
VOL  0.2V
Vi  0.8
Vi
10 K
VBEon  0.7V
VBESat  0.8V
  70
VCESat  0.2V
VIL  0.7V
VI
VIH  1.39V
VO  9.9  7Vi
Vth  Vi  VO  Vth  1.25V
16
12.3.4 Márgenes de Ruido,
Fan-Out
NM H  VOH  VIH  5  1.39  3.61V
NM L  VIL  VOL  0.7  0.2  0.5V
NM  0.5V
⌂ Fan-Out: Máximo Número de Puertas
del Mismo tipo que se pueden conectar a
la salida de una dada
VBEon  0.7V
VBESat  0.8V
  70
VCESat  0.2V
El número Max. de puertas, será
aquel que haga NMH=0
(VOH = VIH)
17
12.3.4 Márgenes de Ruido,
Fan-Out
IC
Qi
Vi  0V .  Qi off
Pero el resto de Transistores estará saturado
( ya que su entrada es un 1-lógico )
IC 
RB  10 K
RC  1K
VBEo n  0.7V
VBES a t  0.8V
5  0.8
 VOH  5  I C 1  VIH  1.39V
RB
RC 
N
IC 
5  0.8
 3.61  N  61.2
RB
RC 
N
  70
VCES a t  0.2V
N  61
18
12.4 Familia TTL. Nand-2
TTL -> Lógica Transistor Transistor
Puerta Nand de 2 entradas
Transistor de Pull-Up
Transistor de Pull-Down
19
12.4.1 Análisis Nand-2 TTL
Si VA o VB son 0 V.
Q1 SAT
(VBEQ1 en directa y VBCQ1 en directa)
VCEQ1 = 0.1
Q4
VB2 = 0.1 V.
Q2 OFF
Q3 OFF
VOH = 5 – 2·VBEon = 3.6 V.
Q1
VBEon  0.7V
VBESat  0.8V
 F  100
VCESat  0.1V
Q2
Q3
Si en algún momento VA o VB quedan a 0
Q2 y Q3 seguirán OFF y Vo = VOH (NAND)
Si VA y VB son 0.6 V.
VB2 = 0.7 V.
Q2 ON Q3 OFF
Mayores incrementos de VA o VB
aumentan la tensión VB2 y bajan VB4
Comienza a caer Vo
20
12.4.1 Análisis Nand-2 TTL
El siguiente cambio ocurre cuando Q3 ON
(VB3 = 0.7 V)
Hacemos un análisis β→∞:
Q4
VBE 3  0.7V  I E 2 
Q1
VBEon  0.7V
VBESat  0.8V
 F  100
VCESat  0.1V
I C 2  I E 2  0.7mA
Q2
Q3
0.7
 0.7mA
1k
VBE 4  5  0.7mA 1.6 k  3.88V
VO  VBE 4  1.4  2.48V
Y eso pasa cuando VA o VB valen:
Vi  2 VBEon  VCESat  1.4  0.1  1.3V
21
12.4.1 Análisis Nand-2 TTL
El último cambio ocurre cuando Q3 SAT
Vo = 0.1 V
Q4
VCE 2  VB 4  VB 3
VB 4  2VBEon  0.1
VB 3  0.8V
Q1
VBEon  0.7V
VBESat  0.8V
 F  100
VCESat  0.1V
VCE 2  1.3V  Z . Lineal
Q2
Q3
VB 2  VBEon 2  VBESat3  1.5V
Para lo cual VA y VB deben valer:
Vi  1.5V  VCESat1  1.4V
Cuando VA y VB alcanzan los 1.5V →VCE1 = 0
Cuando VA y VB alcanzan los 1.6V →VEC1 = 0.1
Z. Saturación Inversa
22
12.4.1 Análisis Nand-2 TTL
Estaremos en Q1 SAT INV hasta que esté
polarizada en inversa la unión VBE1,
sabiendo que:
Q4
Q1
VBEon  0.7V
VBESat  0.8V
VB1  VBEon1  VBEon 2  VBESat3 
VB1  0.7  0.7  0.8  2.2V
Eso pasará cuando:
Q2
Vi  2.2V
Q3
A partir de ahí, Q1 Z.
LIN INV
 F  100
VCESat  0.1V
23
12.4.2 Curva de Transferencia Nand-2
TTL
VO
Q2 off
Q3 off
Q4
Q2 on-lin
Q3 off
VOH  3.6V
Q2
Q1
2.48V
Q2 on-lin
Q3 on-lin
Q3
Q2 on-lin
Q3 on-sat
Q1 lin,inv
VOL  0.1V
0.6V
VIL
1.3V 1.4V
VIH
Vi (VA y VB )
2.2V
24
12.4.2 Curva de Transferencia Nand-2
TTL
Q4
Q2
Q1
NM H  VOH  VIH  3.6  1.4  2.2 V
NM L  VIL  VOL  0.6  0.1  0.5 V
NM  Min ( NM H , NM L )  0.5 V
Q3
25
12.4.2 Resumen TTL y RTL
 VOH < VDD (Nand-2)
 VOL > 0
 Consumo de potencia (con salida estable)
 Existencia de Fan-Out
 Circuitos muy rápidos (I elevadas)
26
12.5 Familia NMOS. Inversor
Compuesta por Resistencias y Transistores NMOS
Normalmente, son transistores NMOS de enriquecimiento,
pero no siempre
Son más sencillos de fabricar que las familias bipolares
Fan-Out infinito (IG=0)
27
12.5 Familia NMOS. Inversor
El transistor NMOS puede pasar por todas sus zonas de operación
dependiendo de los valores de Vi y Vo
VO
VGS  VTO 
  Transistor ON
Vi  VTO 
VD
VG
VS
Z. Corte
Vo  Vi  VTO
VDS  VGS  VTO 
  Transistor SAT
Vo  Vi  VTO 
Z. Saturación
VDS  VGS  VTO 
  Transistor LIN
Vo  Vi  VTO 
Z. Lineal
Vi
VTO
28
12.5.1 Función de Transferencia del
Inversor NMOS
Vi  VT 
VO
Transistor OFF 
I D  0  VO  VDD
VOH  VDD
Z. Corte
Vo  Vi  VTO
Z. Saturación
VD
VG
Z. Lineal
VS
Vi
VTO
29
12.5.1 Función de Transferencia del
Inversor NMOS
Vi  VT 
Transistor ON
Si Vo  Vi  VT  Transistor SAT
IR  ID 
VO
2
VDD  Vo  n

(Vi  VT )
RD
2
VOH  VDD
Z. Corte
Z. Saturación
Vo  Vi  VTO
VD
VG
Z. Lineal
Vi
VS
VTO
30
12.5.1 Función de Transferencia del
Inversor NMOS
Vi  VT 
Transistor ON
Si Vo  Vi  VT  Transistor LIN
IR  ID 
VDD  Vo  n

RD
2
2(Vi  V ) Vo  Vo 2 
T


VOH  VDD
VO
Z. Corte
Z. Saturación
Vo  Vi  VTO
VD
VG
Z. Lineal
VS
Vi
VTO
31
12.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
Un inversor NMOS tiene:
RD=10 kΩ
βn=500 μA/V2
VTO=1 V
VDD=5 V
VO
VOH  5V
Z. Corte
Z. Saturación
Vo  Vi  VTO
VOH
VD
VG
Z. Lineal
VS
Vi
VTO
32
12.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
VOL
VD
VO
VG
VS
Vi  VDD
Vi  VT 
VOH  5V
Transistor ON
Z. Corte
Vo  Vi  VTO
Si Vo  Vi  VT  Transistor LIN
IR  ID 
VDD  Vo  n

RD
2
VDD  Vo  n

RD
2
2(V  V )V  V 2 
DS
 GS T DS

2(V  V )Vo  Vo 2 
 DD T

2
5  Vo
mA
 0.25 2 2(5  1)Vo  Vo 


10
V 
VOL  8.15V
Vo  VOL 
Z. Saturación
VOL  0.25V
Z. Lineal
Z. Saturación
VOL  0.25V
Vi
VTO
Vi  5V
33
12.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
VIH
VO
Si Vo  Vi  VT  Transistor LIN
2
V  Vo  n 
I R  I D  DD

2(VGS  VT )VDS  VDS 

RD
2 
VDD  Vo  n

RD
2
2(Vi  V )Vo  Vo 2 
T


VD
VG
VS
VOH  5V
Z. Corte
Z. Saturación
Vo  Vi  VTO
2
5  Vo
mA

 0.25 2 2(Vi  1)Vo  Vo  ( A)


10
V 



dVo

 1 ( B)
dVi

Z. Lineal
Vi
VTO
VIH
34
12.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
VIH
2
5  Vo
mA

 0.25 2 2(Vi  1)Vo  Vo  ( A)


10

V 

dVo

 1 ( B)

dVi
VD
VO
VG
VS
VOH  5V
Z. Corte
Z. Saturación
Vo  Vi  VTO
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
 1 dVo
dVo
dVo  (B)

 0.252Vo  2(Vi  1)
 2Vo


10 dVi
dVi
dVi 

1
 0.252Vo  2(Vi  1)  2Vo  (C )
10
Resolviendo (A) y (C):
VIH  2.43V
Vo  0.82V
Z. Lineal
VO  0.82V
Vi
VIH  2.43V
35
¡¡Comprobar Zona LIN!!
12.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
VIL
2
2
5  Vo n
mA

(VGS  VT )  0.25 2 (Vi  1)
10
2
V
dVo
 1 ( B)
dVi

( A)




VO
VD
VG
VS
Z. Corte
Z. Saturación
Vo  Vi  VTO
VO  4.9V
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
 1 dVo (B)


10 dVi
1
 0.5(Vi  1) (C )
10
Z. Lineal
Resolviendo (A) y (C):
VIL  1.2V
Vo  4.9V
¡¡Comprobar Zona SAT!!
Vi
VIL  1.2V
36
12.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
Vth
VO
2
2
5  Vo n
mA

(VGS  VT )  0.25 2 (Vi  1) 
10
2
V
2
5  Vth
mA
 0.25 2 (Vth  1)
10
V
VD
VG
VS
VOH  5V
Z. Corte
Z. Saturación
Vo  Vi  VTO
Resolvemos la ec. de segundo grado
quedando:
Vth  2.08V
Vth
¡¡Comprobar Zona SAT!!
Z. Lineal
Vi
Vth
37
12.5.3 Márgenes de Ruido del Inversor
NMOS
VD
VG
VS
NM H  VOH  VIH  5  2.43  2.57 V
NM L  VIL  VOL  1.2  0.25  0.95 V
NM  Min ( NM H , NM L )  0.95 V
38
12.5.4 NAND-2 y NOR-2 NMOS
NOR-2
NAND-2
39
12.6 Familia CMOS
12.6.1 Inversor CMOS
S
Vi
Vo
G
D
G
D
S
Vi ↑→ NMOS ON, PMOS OFF→ Vo↓
Vi ↓ → PMOS ON, NMOS OFF→ Vo↑
40
12.6.1 Función de Transferencia del
Inversor CMOS
S
G
VGSn  VTOn 
 Transistor N ON
Vi  VTO 
VO
S


VDD  Vi  VTOp   Transistor P ON

Vi  VDD  VTOp 
VSGp  VTOp
N-Corte
Vo  Vi  VTOp
P-LIN
VDSn  VGSn  VTOn 
  Transistor N SAT
Vo  Vi  VTO


VSDp  VSGp  VTOp

VDD  Vo  VDD  Vi  VTOp   Transistor P SAT

Vo  Vi  VTOp

G
D
D
Vo  Vi  VTO
N-SAT
P-SAT
N-LIN
VTOp
P-Corte
VTOn
VDD  VTOp
41
Vi
12.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS G
Un inversor CMOS tiene:
βn=βp
VTOn=0.8 V
VTOp=-0.8 V
VDD=5 V
VO
D
D
G
S
N-Corte
Vo  Vi  VTOp
VOH  5V
VOH
P-LIN
 NMOS OFF
Vi  0  
 PMOS LIN
IP  IN  0

La ecuación anterior admite
como solución VSDp = VDD-Vo = 0
Luego VOH = Vo = 5 V.
Vo  Vi  VTO
N-SAT
P-SAT
2

I P  p 2(VSGp  VTOp )VSD  VSD   0
2 
S
N-LIN
VTOp
P-Corte
VTOn
VDD  VTOp
42
Vi
12.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS G
VOL
VO
D
D
G
S
 NMOS LIN
Vi  5V  
 PMOS OFF
IN  IP  0
IN 
S
N-Corte
Vo  Vi  VTOp
VOH  5V
Vo  Vi  VTO
2
n 
2(VGSn  VTOn )VDS  VDS   0
2 

P-LIN
La ecuación anterior admite
como solución VDSp = Vo = 0
Luego VOL = Vo = 0 V.
N-SAT
P-SAT
N-LIN
VTOp
P-Corte
VOL  5V
VTOn
Vi  5V
43
Vi
12.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS G
VIH
 NMOS LIN
Suponemos 
 PMOS SAT
IN 
VO
IN  IP
2
2

n 
2(VGSn  VTOn )VDS  VDS   p (VSGp  VTOp )  I P
2 

S
N-Corte
Vo  Vi  VTOp
2
2


n 
2(Vi  VTOn )Vo  Vo   p (VDD  Vi  VTOp ) ( A)
 2

2 



P-LIN
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
P-SAT
N-LIN
dVo
dVo
 2Vo
 2(VDD  Vi  VTOp ) 

dVi
dVi
2Vo  2(Vi  0.8)  2(5  Vi  0.8) (C )
Luego de (A) y (C) resolvemos el sistema:
VIH  2.925V
Vo  0.43V
¡¡Comprobar Zonas!!
Vo  Vi  VTO
N-SAT
(B)
2Vo  2(Vi  VTOn )
D
D
G
2
dVo
 1 ( B)
dVi
S
P-Corte
VIH
44
Vi
12.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS G
VIL
 NMOS SAT
Suponemos 
 PMOS LIN
IN 
n
2
n
2
2
(VGSn  VTOn ) 
2
(Vi  VTOn ) 
VO
IN  IP
p 
2(VSGp  VTOp )VSD  VSD   I P
G
N-Corte

2
p 

2(VDD  Vi  VTOp )(VDD  Vo )  (VDD  Vo )  ( A)


2 
dVo
 1 ( B)
dVi
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
dVo
2(Vi  VTOn )  2(VDD  Vo )  2(VDD  Vi  VTOp )

dVi
dVo (B)
 2(VDD  Vo )


dVi
2(Vi  0.8)  2(5  Vo )  2(4.2  Vi )  2(5  Vo ) (C )
Luego de (A) y (C) resolvemos el sistema:
VIL  2.075V
Vo  4.88V
D
D
S
2
2 
S



Vo  Vi  VTOp
P-LIN
Vo  Vi  VTO
N-SAT
P-SAT
N-LIN
P-Corte
Vi
VIL
45
¡¡Comprobar Zonas!!
12.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS G
Vth
 NMOS SAT
Suponemos 
 PMOS SAT
IN 
n
2
n
2
2
(VGSn  VTOn ) 
2
(Vi  VTOn ) 
p
2
VO
IN  IP
p
2
(VDD  Vi  VTOp )
Si
n
Vo  Vi  VTOp
2

VTOn  n (VDD  VTOp ) )
p
1
G
N-Corte
De donde:
Vth 
P-LIN
Vth
P-SAT
N-LIN
p
P-Corte
VDD
  Vth 
 VTOp 
2
Vth  2.5V
Vo  Vi  VTO
N-SAT
n   p 
VTOn
D
D
S
(VSGp  VTOp )  I P
2
S
¡¡Comprobar Zonas!!
Vi
Vth
46
12.6.2 Márgenes de ruido del inversor
CMOS
S
G
G
D
D
NM H  VOH  VIH  5  2.925  2.075 V
NM L  VIL  VOL  2.075  0  2.075 V
NM  Min ( NM H , NM L )  2.075 V
S
n   p 
En este ejemplo son iguales porque: V  V 
TOn
TOp 
47
12.6.2 Conclusiones sobre la función de
transferencia del inversor CMOS
S
G
Potencia
VO
Con entradas Vi = 0 o Vi = VDD → P=0
D
D
G
S
N-Corte
VOH y VOL
P-LIN
Son respectivamente VDD y 0 V.
N-SAT
Vth
I = 0 en los extremos
P-SAT
N-LIN
P-Corte
Si I=0 porque N-Corte o P-Corte → el transistor
que conduce está en Z. Lineal con VDS o VSD = 0
Vi
Vth
48
12.6.3 Funciones Canónicas CMOS
NAND-2
Operador AND →
Transistores N en serie
Transistores P en paralelo
Operador OR →
Transistores P en serie
Transistores N en paralelo
La salida es la negada de las operaciones anteriores
NOR-2
49
12.6.3 Funciones Canónicas CMOS
Parte PMOS
DUAL de la NMOS
F  A( B  C )  DE
Hidalgo López, José A.; Fernández Ramos Raquel; Romero Sánchez,
Jorge (2014). Electrónica. OCW-Universidad de Málaga.
http://ocw.uma.es. Bajo licencia Creative Commons AttributionNonCommercial-Share-Alike 3.0 Spain
50