Tema 6: Transistores FET. Contenidos 6.1 Introducción 6.2 Clasificación
Anuncio
Tema 6: Transistores FET. Contenidos 6.1 Introducción 6.2 Clasificación 6.3 MOSFET 6.4 FET de Puerta de Unión 6.5 Efectos de Segundo Orden 1 6.1 Introducción Field Effect Transistor, FET → Transistores de Efecto Campo Es una familia formada por diferentes tipos de transistores Su principal característica: La modulación de la intensidad del dispositivo en función del campo eléctrico, ε aplicado (En los transistores bipolares el control de la intensidad IC es a través de IB ) Ventajas frente a los transistores bipolares: - Ruido + Impedancia de Entrada, Zi. - Área + Facilidad de fabricación e integración Desventajas frente a los transistores bipolares: - B·A ↓ 2 6.2 Clasificación FET De puerta Aislada, MOSFET Enriquecimiento Canal n, NMOS G De puerta de Unión JFET Deplexión MESFET Canal p, PMOS Canal n, NMOS Canal p, PMOS D D D D BG B G B G B S D D G G S S S D G G S D S S JFET N MESFET NFET D G G S S PFET D D G S S 3 6.3 MOSFET MOSFET canal n enriquecimiento (NMOS de enriquecimiento) D G S D G MOS N+ D N+ W L G Polisilicio (antes Metal) Metal Oxido (aislante) SiO2 Semiconductor Si P S B, SUSTRATO G → gate, puerta D → drain, drenador S → source, fuente B → bulk, sustrato Tamaños geométricos: •W ≡ Ancho del Transistor •L ≡ Longitud del Transistor Dispositivo de 4 Terminales IG = 0 (Puerta Aislada) 4 NMOS de enriquecimiento VUDS DS ID=0 Los diodos no deseados, siempre deben de estar polarizados en inversa G D S N+ N+ No existe posible camino de conducción para los electrones entre el drenador y la fuente P B SUSTRATO En general, esta situación ocurre si VG < VTO IDS = 0 ⌂ VTO ≡ Tensión umbral del Transistor 5 NMOS de enriquecimiento ¿Qué ocurre si VG > VTO ? Zona Lineal u Ohmica del Transistor NMOS +++ +++ n N+ P - e N+ U VGS G > VTO e - e - e - ¡¡ Observemos que la tensión VTO > 0 !! Esta es la característica principal de un NMOS de enriquecimiento Por lo tanto: VD VS I DS 0 VG VTO Por definición los e- se mueven de la fuente al drenador VD VS Será la tensión aplicada la que nos diga qué es la fuente y qué el drenador 6 Ecuaciones I-V del Transistor NMOS de enriquecimiento A partir de ahora y para simplificar el estudio (y como ocurre normalmente) la fuente S y el sustrato B estarán cortocircuitados, VS = VB La carga libre que hay en el canal es: Q Cox (VGS VTO ) Si VGS VTO Q0 VGS VTO Cox ox tox Si ahora VDS > 0 [F/m2] εox ≡ Cte. dieléctrica del medio (SiO2) tox ≡ Espesor del óxido Q Cox (VGS VTO V ) V es la tensión en cada punto del canal J DS qn n ; I DS Aqn n dV A profcanal W I DS Q nW Q nW dy Q qn profcanal 7 Ecuaciones I-V del Transistor NMOS de enriquecimiento I DS L VDS dV Q nW I DS dy nWCox (VGS VTO V )dV 0 0 dy I DS L nCox 2 VDS 2 W (VGS VTO V ) 0 de donde podemos obtener la expresión final de la intensidad: I DS 2 nCox W 2(VGS VTO )VDS VDS 2 L ' k n nCox n nCox I DS W L k’n≡Transconductancia del proceso βn ≡Transconductancia del dispositivo W/L ≡ Razón de Aspecto 2 n 2(VGS VTO )VDS VDS 2 Ecuación de la Zonal Lineal del Transistor NMOS 8 Ecuaciones I-V del Transistor NMOS de enriquecimiento Es una ecuación parabólica que alcanza un máximo para un determinado VDS IDS VGS = VGS0 VDS En el máximo estamos en el punto de pinch-off ¿Qué está ocurriendo físicamente?: En el laboratorio sólo observamos la parte de la izquierda ID 400A S G Pinch-off D 300A n+ n+ 200A p B 100A VGS VTO VDS VGS VTO VGD VTO 0A 0V 2V 4V 6V 8V 10V 12V 14V 16V 18V 20V VDS 9 Ecuaciones I-V del Transistor NMOS de enriquecimiento Si ahora VGD < VTO: S G n+ D Para calcular la IDS en esta zona, basta con derivar la expresión que ya conocemos con respecto VDS e igualar a 0. n+ p B VGS VTO I DS n 2 (VGS VTO ) 2 VDS VGS VTO VDG VTO Zona de Saturación del Transistor NMOS La intensidad en esta región no es 0 debido al gran campo eléctrico desde el punto de pinch-off hasta el drenador 10 Cuadro de Ecuaciones I-V del Transistor NMOS de enriquecimiento Corte Zona de Corte S I DS 0 G D SiO2 VGS VTO n+ n+ p B Zona Lineal u Ohmica I DS Ohmica 2 n 2(VGS VTO )VDS VDS 2 VGS VTO S VGD VTO VDS VGS VTO G D SiO2 n+ n+ p B Zona de Saturación I DS n 2 (VGS VTO ) 2 S VGS VTO VGD VTO VDS VGS VTO G D SiO2 n+ n+ p B 11 Curvas del Transistor NMOS de enriquecimiento 12 NMOS de deplexión G SD SD N P n N Difusión hecha durante el proceso de fabricación En el propio proceso de fabricación se realiza una zona n que une S y D. Así, con una tensión VGS=0 ya existe canal B Con VGS = 0 existen 2 regiones de deplexión, pero aún existe un camino de conducción entre D y S Pero si VGS ↓↓ (negativa) entonces las regiones de deplexión se solapan y no existe camino de conducción (IDS = 0) 13 NMOS de deplexión SD G SD N+ n N+ Difusión hecha durante el proceso de fabricación P Conclusión: El transistor NMOS de deplexión funciona exactamente igual que uno de enriquecimiento salvo que VTO < 0 Las ecuaciones y zonas de operación son las mismas B ID (mA) D G B S D U VGS 2 40 30 G S GS (V) Ya hay canal formado 0 20 -2 10 2 4 6 8 U (V) DS VDS (V) 14 MOSFET de canal p (PMOS) de enriquecimiento Símbolo D D G B G S D SiO2 p+ G S S p+ VTO < 0 n B MOSFET de canal p (PMOS) de deplexión Símbolo D D G B S S G D p G p+ S p+ VTO > 0 n B 15 Cuadro de Ecuaciones I-V del Transistor PMOS Corte S Zona de Corte ' I SD 0 VSG VTO p kp ' W L G D p+ p+ n k p p Cox B Ohmica Zona Lineal u Ohmica 2 p I SD 2(VSG VTO )VSD VSD 2 VSG VTO VDG VTO VSD VSG VTO S G D p+ p+ n B Zona Saturación I SD p 2 (VSG VTO ) Saturación VSG VTO 2 VDG VTO VSD VSG VTO S G D p+ p+ n Regla Nemotécnica NMOS VTO VDS PMOS VTO VSD I DS I SD B 16 6.4 JFET JFET Transistor de efecto campo con puerta de unión (Junction Field Effect Transistor) MESFET, Metal-SC-FET Existen 2 tipos JFET 17 MESFET + + • Este dispositivo aprovecha la alta movilidad del AsGa → velocidad ↑ • Densidad de integración menor •La G y el B forman un diodo Schottky (metal-n), de forma que si está polarizada en inversa, bajo la puerta se crea una región de deplexión. •Esta región de deplexión modula la corriente que circula entre D y S •Así, si VGS < VTO, el canal n entre las 2 regiones n+ no tendrá portadores libres → ID = 0 •VTO < 0 •Para que la estructura funcione correctamente el diodo Schottky debe estar polarizado en inversa → IG = 0 18 Cuadro de ecuaciones I-V del transistor MESFET Zona de Corte I DS 0 VGS VTO Zona Lineal u Ohmica I DS 2 2(VGS VTO )VDS VDS tanhVDS VGS VTO VGD VTO VDS VGS VTO Zona de Saturación I DS (VGS VTO ) tanhVDS 2 VGS VTO VGD VTO VDS VGS VTO 19 MESFET • El parámetro α aparece debido a que en el AsGa la movilidad no es constante sino que: μ = μ(ε) • 0.3: 2 • El diodo Schottky tiene una Vd ~ 0.6 V. Así si VGS < 0.6 V → IG=0 •Para calcular el punto de operación utilizaremos aproximaciones sucesivas: 1. Tomamos tanh(α VGS) ~ 1 2. Resolvemos la ecuación, encontrando VGS 3. Volvemos a calcular tanh(α VGS) ………….. En circuitos digitales, a veces se polariza en directo el diodo Schottky IDS=IDS(VGS,VDS) 20 JFET de Canal n y p D D G G P P N N P N S S Canal N Canal P D D G G S S 21 JFET de Canal n, NFET D • Unión GS polarizada inversamente Canal P P G • Se forma una zona de vaciamiento libre de portadores de carga • La sección del canal depende de la tensión VGS VU SG GS Zonade de Zona transición Vaciamiento N • Si se introduce una cierta tensión VDS la corriente ID por el canal dependerá de VGS S 22 JFET de Canal n, NFET D IDI (baja) UVDSDS (baja) G P P VUGS SG DS ID IDS GS ↓ UVSG El canal se estrecha N S UDS(baja) VDS Entre D y S se tiene una resistencia que varía en función de VGS 23 JFET de Canal n, NFET D UDS+USG VGD IDIDS G UVDS DS =0 V. UVSGGS =0V VGS USG UVSG1 GS =-1 V. P P VU SG GS IDSID UVSG2 GS =-2 V. N S VP UDS V DS • El ancho del canal depende también de la tensión VDS • Pasado un límite la corriente IDS deja de crecer con VDS • Eso ocurre cuando se estrangula el canal por el lado del drenador VDS = VP ⌂ VP ≡ Tensión de pinch-off • La tensión VP es equivalente a la VTO de un MOSFET •Para un NFET VP < 0 y para un PFET VP > 0 24 Cuadro de ecuaciones I-V del transistor NFET Zona de Corte I DS 0 VGS VP Zona Lineal u Ohmica 2 I DS n 2(VGS VP )VDS VDS VGS VP VGD VP VDS VGS VP Zona de Saturación I DS n (VGS VP ) n 4 Si W n L 3t N D 2 VGS VP VGD VP VDS VGS VP εSi ≡Permitividad del Silicio W, L, t ≡ ancho, largo y espesor del canal 25 JFET de Canal p, PFET D S UDS+USG VDG IDISD G UVDS SD =0 V. UVSGSG =0V VSG USG UVSG1 SG =-1 V. N N VU SG SG ISDID UVSG2 SG =-2 V. P SD VP UDS V SD 26 Cuadro de ecuaciones I-V del transistor PFET Zona de Corte I SD 0 VSG VP Zona Lineal u Ohmica 2 I SD p 2(VSG VP )VSD VSD VSG VP VSD VP VSD VSG VP Zona de Saturación I SD p (VSG VP ) p 4 Si W p L 3t N A 2 VSG VP VDG VP VSD VSG VP εSi ≡Permitividad del Silicio W, L, t ≡ ancho, largo y espesor del canal 27 IDSS A veces, los fabricantes especifican de forma indirecta el valor de β, utilizando el parámetro IDSS. I DSS I DS 2 SAT VGS0 VP (NFET) 28 Resistencia controlada por tensión en un FET Si en un transistor FET o MOSFET cualquiera (supongamos un NFET) operando en su Zona Lineal hacemos VDS ↓ I DS n 2(VGS VP )VDS 1 1 I DS n 2(VGS VP ) rDS rO VDS rDS rO rDS rO Resistencia de Salida 1 2 n (VGS VP ) 29 6.5 Efectos de Segundo orden a) Efecto Sustrato S G n+ D n+ p Hasta ahora hemos estudiado las ecuaciones con S y B cortocircuitados Pero, ¿qué sucede si no lo están? B La tensión umbral, VTO, cambia: VT VTO 2F VSB 2F F Potencial de Fermi, usualmente 0.3 V Coeficiente de efecto sustrato, usualmente 0.3 V1/2 30 6.5 Efectos de Segundo orden b) Efecto Early o Modulación del Canal G S En Saturación, el canal se corta antes de llegar al Drenador → L~ L’ D n+ Las curvas de intensidad en zona de Saturación tienen una ligera inclinación hacia arriba n+ L’ Ese fenómeno se puede modelar en las ecuaciones de saturación de la siguiente forma: L p B I DS V (VGS VTO ) 1 DS 2 VA n 2 VA Tensión Early, usualmente entre 20 y 100 V También se define: 1 Factor de Modulación del Canal VA 2 1 I 1 1 I DS V (VGS VP ) DS ; rDS rO A rDS rO VDS VA VA I DS 31 6.5 Efectos de Segundo orden c) Tensión de Ruptura S G D n+ Haciendo VD ↑ Si VDB < VZ se produce la ruptura del diodo DB comienza a circular intensidad IDS por avalancha n+ ⌂ BV ≡ Tensión de ruptura por avalancha p B 32 BV 6.5 Efectos de Segundo orden d) Efectos de la Temperatura 3/ 2 TO (T ) (TO ) T VT VTO a(T TO ); a 2mV /º K Hidalgo López, José A.; Fernández Ramos Raquel; Romero Sánchez, Jorge (2014). Electrónica. OCW-Universidad de Málaga. http://ocw.uma.es. Bajo licencia Creative Commons AttributionNonCommercial-Share-Alike 3.0 Spain 33
