cap16 - Departamento de Electrónica

UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
15.4 Diseño de Contadores.
Es una componente básica de diseño de máquinas digitales.
En los diagramas de estados de contadores, no suelen anotarse las entradas, el cambio de estado se
produce con el canto del reloj (es decir cuenta los cantos del reloj).
La asignación de estados se elige de tal manera que el estado refleje la cuenta; son máquinas de
Moore.
Los diseños se efectúan con JK, y también con D. Las ecuaciones con flip-flops de tipo D pueden
implementarse directamente con lógica programable.
Pueden clasificarse según la forma de contar: en binario, en bcd, o en secuencias especiales. También
pueden ser progresivos o regresivos( cuentan en forma ascendente o descendente).
Según el tipo de implementación pueden clasificarse en sincrónicos o asincrónicos. En los primeros, el
estado de todos los flip-flops cambia con el reloj. Algunos tienen las señales de clear y reset también
sincrónicas con el reloj.
Se verán a continuación algunos contadores sincrónicos binarios módulo potencia de dos.
Contador módulo 4.
Especificación a través de una matriz de transiciones:
Estado Presente Próximo estado
00
01
01
10
10
11
11
00
Efectuando un mapa:
Q1
0
Q0
1
0
0
01
0
1
10
0
1
11
0
2
00
0
3
Q1+ Q0+
Si la cifra menos significativa es Q0 y la más significativa es Q1, se tienen:
Q1+ = Q0Q1' + Q0'Q1 = J1Q1' +K1'Q1 = D1
Q0+ = Q0'
= J0Q0' +K0'Q0 = D0
Las que implican, para flip-flops JK:
J1 = Q0K1 = Q0
J0 = 1
K0 = 1
Y para flip-flops D:
D1 = Q0Q1' + Q0'Q1
D0 = Q0'
Prof. Leopoldo Silva Bijit.
13-11-2015
244
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Contador módulo 8.
Especificación a través de una matriz de transiciones:
Estado Presente Próximo estado
000
001
001
010
010
011
011
100
100
101
101
110
110
111
111
000
Si la cifra menos significativa es Q0 y la más significativa es Q2, se tienen:
reset
000
Q2Q1
00
Q0
01
0
0
001
1
010
1
11
2
011
6
111
3
100
111
10
001
4
101
7
000
110
5
010
110
Q2+ Q1+ Q0+
101
011
100
Notar que en el diagrama de estados, no hay señal de entrada asociada a las transiciones. El cambio de
estado se produce con el canto del reloj. La salida es el estado, y el diagrama corresponde a un modelo
de Moore.
Resultan:
Q2+ = Q1Q0Q2' + Q2(Q1' + Q0') = J2Q2' +K2'Q2 = D2
Q1+ = Q0Q1' + Q0'Q1
= J1Q1' +K1'Q1 = D1
Q0+ = 1Q0' + 0 Q0
= J0Q0' +K0'Q0 = D0
En el caso de emplear flip-flops de tipo D, los programas resultan por simple lectura del mapa de la
matriz de transiciones. Ya que: Di = Qi+
Para diseño con JKs, conviene leer los mapas buscando los factores de Qi y Qi'. Y luego comparar los
coeficientes de las ecuaciones características para encontrar los Ji y Ki'.
Prof. Leopoldo Silva Bijit.
13-11-2015
245
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Se logran:
J2 = Q1Q0
J1 = Q0
J0 = 1
K2 = Q1Q0
K1 = Q0
K0 = 1
Usando flip-flops JK, el diseño puede representarse en un esquemático:
+V
rst'
J
CP
K
R
Q
_
Q
Q2
Q1
Q0
J
CP
K
R
Q
_
Q
J
CP
K
R
Q
_
Q
clk
clk
Notar que los flip-flops operan con el canto de bajada del reloj.
Se destaca un reset asincrónico: cuando la señal rst' (de lógica negativa) tiene un canto de bajada, se
activa. Entonces, en ese momento, todos los flip-flops van a cero(1), y se tiene al contador en el
estado inicial. Permanece en ese estado hasta que se desactiva la señal rst'; es decir cuando rst' = 1,
luego de lo cual, en el próximo canto de bajada del reloj, se pasará al próximo estado. El pequeño
círculo que está en la entrada de reset, indica que es una señal de lógica negativa; y es convencional
describirla con el nombre negado: rst'.
Las formas de ondas muestran el tiempo de propagación de los flip-flops (tf); es decir el tiempo que
transcurre desde el canto hasta que se tiene salida estable en las patas Q de los flip-flops.
Nótese que todas las salidas cambian en el mismo momento, y que permanecen estables entre cantos
de bajada del reloj.
rst'
clk
Q2
Q1
Q0
1
Prof. Leopoldo Silva Bijit.
tf
13-11-2015
246
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Contador módulo 16.
Si la cifra menos significativa es Q0 y la más significativa es Q3, se tienen:
Q1Q0
Q3Q2
00
01
11
10
0
4
12
8
1
5
13
9
3
7
15
11
2
6
14
10
00 0001 0101 1101 1001
01 0010 0110 1110 1010
11 0100 1000 0000 1100
10 0011 0111 1111 1011
Q3+ Q2+ Q1+ Q0+
Resultan:
Q3+ = Q1Q0Q2Q3' + (Q2'+ Q1' + Q0') Q3 = J3Q3' +K3'Q3 = D3
Q2+ = Q1Q0Q2' + Q2(Q1' + Q0')
= J2Q2' +K2'Q2 = D2
Q1+ = Q0Q1' + Q0'Q1
= J1Q1' +K1'Q1 = D1
Q0+ = Q0'
= J0Q0' +K0'Q0 = D0
Las que implican los programas de los flip-flops JK:
J3 = Q2Q1Q0
K3 = Q2Q1Q0
J2 = Q1Q0
K2 = Q1Q0
J1 = Q0
K1 = Q0
J0 = 1
K0 = 1
El esquema siguiente ilustra el diseño sincrónico. Debe notarse que aumentan las cargas de Q0 y que
se requiere una compuerta de mayor fan-in en la entrada del flip-flop más significativo. El período
mínimo del reloj queda dado por: tf + tc + tsu. Con tf, el tiempo de propagación desde el flanco del
reloj hasta la salida; tc tiempo de propagación a través de la compuerta; tsu tiempo de set-up del flipQ1
flop.
Q2
Q0
Q3
+V
rst'
Q
_
Q
J
CP
K
R
J
CP
K
Q
_
Q
J
CP
K
Q
_
Q
R
R
J
CP
K
Q
_
Q
R
clk
clk
Prof. Leopoldo Silva Bijit.
13-11-2015
247
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Las formas de ondas de Q0, Q1, Q2, Q3, clk y reset' se ilustran a continuación:
Puede variarse el diseño, liberando tener un flip-flop (el menos significativo) con mayor fan-out, y una
compuerta de mayor fan-in en la entrada del flip-flop más significativo, del modo siguiente:
Q1
Q0
Q2
Q3
+V
Q
_
Q
J
CP
K
rst
J
CP
K
R
J
CP
K
Q
_
Q
J
CP
K
Q
_
Q
R
R
R
Q
_
Q
clk
clk
CP1 Q1
CP2 Q2
Este diseño, sigue siendo sincrónico, pero aumenta el período mínimo que puede tener el reloj de Q3.
Ahora se tiene que el período mínimo queda dado por: tf +2 tc + tsu, el cual implica una frecuencia
máxima menor que la del diseño anterior.
Contador binario de ripple, con salida asincrónica.
El siguiente diseño, basado en la experiencia e intuición, es el contador que requiere menos hardware.
Los flip-flops JK están conectados simulando un flip-flop T, y se emplea la capacidad de este flip-flop
de dividir por dos la frecuencia del reloj. Se muestra un esquema a continuación:
Q0
+V
rst’
Q1
+V
J
CP
K
Q
_
Q
R
Q2
+V
Q
_
Q
J
CP
K
+V
J
CP
K
R
Q3
Q
_
Q
R
J
CP
K
Q
_
Q
R
clk
Prof. Leopoldo Silva Bijit.
13-11-2015
248
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Ésta es la estructura interna del 7493. Donde Q0 es la salida Qa (pin 12), y se muestra conectada esta
salida al reloj de Q1 (Input B, en pin 1)
La propagación de la transición de la cuenta 15 a la cuenta cero, limita el período máximo del reloj, se
tiene para el máximo período: 4 tf +tsu. A continuación se muestran las formas de ondas. Los tiempos
en que este contador permanece en cada estado no son regulares.
clk
Q0
Q1
Q2
Q3
rst'
Contador de anillo.
El siguiente esquema ilustra un registro de desplazamiento a la derecha, máquina secuencial que se
verá más adelante, que se emplea como contador.
Q1
Q0
rst
S
J
Q
CP _
K Q
R
+V
J
Q
CP _
K
Q
R
Q2
J
Q
CP _
Q
K
R
Q3
J
Q
CP _
Q
K
R
clk
clk
Debe notarse que el primer flip-flop requiere un set asincrónico para iniciar el funcionamiento del
contador. Además como puede observarse en las formas de ondas los estados por los que pasa el
contador están restringidos a una secuencia determinada. Pasa por: 0001, 0010, 0100, 1000
Q0
Q1
Q2
Q3
clk
rst
Una variación, que permite duplicar los estados del "ring counter", es el contador de Johnson.
Prof. Leopoldo Silva Bijit.
13-11-2015
249
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Debe notarse que Q3 se conecta a K0, y que Q3' se conecta a J0. Este contador pasa por ocho estados:
0000, 0001, 0011, 0111, 1111, 1110, 1100, 1000.
El contador de anillo y el de Johnson tienen salidas sincrónicas. El contador de Johnson tiene señal de
reset común, y no requiere del inicio especial del de anillo. Para ambos se tiene que el período mínimo
queda dado por tf + tsu. Logrando mayores frecuencias de operación.
rst
Q
_
Q
J
CP
K
R
Q2
Q1
Q0
J
CP
K
Q
_
Q
R
J
CP
K
Q
_
Q
R
Q3
J
CP
K
Q
_
Q
R
clk
clk
CP1 Q1
CP2 Q2
Con las siguientes formas de ondas:
Q0
Q1
Q2
Q3
clk
rst
En la familia TTL existen diversos tipos de contadores. Uno muy versátil es el 74163, que tiene
señales de carga y clear sincrónicas. Lo cual permite cargar un valor de cuenta inicial y también dejar
en cero en forma sincrónica con el reloj. También se dispone de una señal que está alta cuando se está
en el estado más alto; es decir cuando pasa al estado 1111, la señal se denomina RCO (ripple carry
output).
Los controles anteriores permiten diseñar contadores especiales.
Por ejemplo uno que cuente desde un valor inicial hasta 1111 ( se logra conectando rco a la señal
load).
Otro contador es uno que cuente desde 0000 hasta un valor dado; para ello se requiere decodificar el
estado y con esto alimentar clear.
No es recomendable emplear las entradas asincrónicas de los contadores para diseños especiales, como
los descritos antes, y debe restringirse su uso solamente para establecer el estado inicial.
Prof. Leopoldo Silva Bijit.
13-11-2015
250
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
74LS163A
74LS163A
CEP MR
MR
CET
CP
TC
PE
TC
Q3
D3
Q3
Q2
D2
Q2
D1
Q1
Q1
Q0
D0
Q0
CP1 Q1
CP2 Q2
Contador módulo 32.
Por inducción, se tienen:
J4 = Q3Q2Q1Q0
J3 = Q2Q1Q0
J2 = Q1Q0
J1 = Q0
J0 = 1
RCO
Q3
Q2
Q1
Q0
K3 = Q3Q2Q1Q0
K3 = Q2Q1Q0
K2 = Q1Q0
K1 = Q0
K0 = 1
Q4+ = Q1Q0Q2Q3Q4' + Q4(Q3' + Q2'+ Q1' + Q0')
Q3+ = Q1Q0Q2Q3' + Q3(Q2'+ Q1' + Q0')
Q2+ = Q1Q0Q2' + Q2(Q1' + Q0')
Q1+ = Q0Q1' + Q0'Q1
Q0+ = Q0'
=
=
=
=
=
D4
D3
D2
D1
D0
A continuación se ilustran contadores binarios sincrónicos que no son módulo una potencia de dos.
Contador módulo 7.
Si la cifra menos significativa es Q0 y la más significativa es Q2, se tienen:
Q2Q1
00
Q0
01
0
0 001
1
010
11
2
011
1
100
3
000
10
6
4
000
101
7

110
001
5
111
110
010
Q2+ Q1+ Q0+
101
100
El estado 111 (7) se trata como superfluo.
Prof. Leopoldo Silva Bijit.
011
13-11-2015
251
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Resultan:
Q2+ = Q1Q0Q2'+Q1'Q2
Q1+ = Q0Q1' + Q2'Q0'Q1
Q0+ = (Q2'+Q1')Q0'
Las que implican:
J2 = Q1Q0
J1 = Q0
J0 = Q2'+Q1'
= J2Q2' +K2'Q2 = D2
= J1Q1' +K1'Q1 = D1
= J0Q0' +K0'Q0 = D0
K2 = Q1
K1 = Q2 + Q0
K0 = 1
Contador módulo 6.
Si la cifra menos significativa es Q0 y la más significativa es Q2, se tienen:
000
Q2Q1
00
Q0
01
0
0 001
11
2
011
10
001
6
4
 101
111
110
1
1
010
3
7
100 
000
010
5
101
Q2+ Q1+ Q0+
Resultan:
Q2+ = Q1Q0Q2'+Q0'Q2
= J2Q2' +K2'Q2 = D2
Q1+ = Q2'Q0Q1' + Q0'Q1
= J1Q1' +K1'Q1 = D1
Q0+ = Q0' + 0 Q0
= J0Q0' +K0'Q0 = D0
Las que implican:
J2 = Q1Q0
K2 = Q0
J1 = Q2'Q0
K1 = Q0
J0 = 1
K0 = 1
011
100
En la familia TTL existen contadores asincrónicos como el 7493 que pueden contar en módulo 8 ó 16.
Y el 7490 que puede contar en módulo 5 o por décadas(Módulo 10).
Prof. Leopoldo Silva Bijit.
13-11-2015
252
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
15. 5 Registros de desplazamiento.
Se denomina registro a una serie de flip-flops agrupados, con reloj y señales de control común. En los
de desplazamiento se transfiere información de una celda( o flip-flop) hacia la adyacente, dentro del
mismo registro. Esta operación se llama corrimiento(shift). El corrimiento puede ser a la izquierda o a
la derecha.
Debe considerarse en forma especial los bordes. Indicando con qué se llena el hueco que se produce; y
especificando que se hace con el bit que sale del registro.
Algunos de sus principales usos son:
a) Operaciones aritméticas.
Permite multiplicar y dividir por dos el contenido interpretado como binario de un registro. Esta
operación puede producir rebalse y también truncamiento. Esto en caso que el resultado del producto
no pueda representarse en el registro; o en caso de una división de un número impar, respectivamente.
b) Operaciones lógicas.
Permite posicionar un bit cualquiera en otra posición del registro. Esto favorece las operaciones
orientadas al bit. Una variante de esta operación es la rotación, en la cual lo que sale del registro se
introduce en el lugar vacante.
c) Conversión serie a paralelo.
Permite pasar una información binaria en serie a paralelo y vice-versa.
d) Generador de secuencias.
Si se conecta como registro de rotación, puede generarse una secuencia de largo n, donde n es el
número de celdas.
e) Línea de retardo.
Un valor en la entrada, sale n pulsos más tarde en la salida.
f) Reconocedor de secuencias.
Si se conecta en las salidas de los flip-flops un decodificador puede reconocerse una secuencia cada
vez que se presente en la entrada.
g) Generador de códigos de chequeo.
Se emplean para agregar información de chequeo a paquetes con información, de tal modo de
transmitir la información con datos de control, que permitan verificar la correcta recepción del
paquete.
h) Generador de secuencias binarias pseudo-aleatorias(PRBS).
Se emplean como generadores de ruido.
Ejemplo de diseño.
Se desea efectuar un corrimiento a la derecha. Es decir que con el canto del reloj el contenido del flipflop Q0 pase a Q1. Alternativamente: que el próximo estado de Q0 sea el valor actual de Q1.
x
J0
Q0
J1
Q1
K0
K1
Entonces, se desea que:
Q1+ = Q0 = Q1'
D1
Q0'
Expandiendo en Q1 se logra:
Q1+ = Q0Q1' +Q0Q1
Comparando con la ec. característica: Q1+ = J1Q1' +K1'Q1
Se logran: J1 = Q0; K1 = Q0'
Prof. Leopoldo Silva Bijit.
13-11-2015
253
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Si se desea ingresar x a Q0, se debe cumplir: Q0+ = x = D0
En este caso se tendrá: Q0+ = xQ0' +xQ0 = J0Q0' +K0' Q0
Se logran: J0 = x; K0 = x'
A continuación se ilustra un registro de largo 4, en base a JK:
x
Data 8
Seq 7
6
5
4
3
CP1
2
CP2
1
rst
J
CP
K
Q
_
Q
R
Q2
Q1
Q0
x
Q
_
Q
J
CP
K
R
Q
J
CP _
K Q
R
Q3
Q
_
Q
J
CP
K
R
clk
clk
Se muestran las formas de ondas cuando se aplica la secuencia x = 01101110
Debe notarse como el valor de x pasa a Q0, el valor de Q0 pasa a Q1, el de Q1 a Q2, etc..
x
rst
clk
Q3
Q2
Q1
Q0
Disponibles en el pañol:
La componente 7491 es un 8-bit shift register, serial-in serial out gated input.
El 7494 es de shift register de 4 bits. Entrada paralela y salida serial. Además tiene entrada serie.
EL 7495, es de 4 bits, tiene entrada serial, carga de entrada en paralelo, salida paralela, además de
controles para corrimiento a la izquierda y a la derecha.
74164, 74165, 74166 son de 8 bits.
74194, 74195 y 74198 se denominan universales ( de 4 y 8 bits) y tienen carga paralela y corrimiento
en ambas direcciones.
Algunos de ellos están disponibles en el simulador CircuitMaker. (95, 96, 164, 165, 166, 194, 195,
199)
Para el 74194 se analizan sus ecuaciones.
Con: SRSI shift right serial input; SLSI shift left serial input; A, B, C, D entrada paralela;
QA, QB, QC, QD salida paralela. S0 y S1 entradas de control.
Prof. Leopoldo Silva Bijit.
13-11-2015
254
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
S0=1 y S1= 1 generan la señal de carga paralela.
S0=0 y S1 =1 corrimiento izquierdo ( QA+ = QB, QB+ = QC, QC+ = QD, QD+ = SLSI )
S0=1 y S1 =0 corrimiento derecho ( QA+ = SRSI, QB+ = QA, QC+ = QB, QD+ = QC )
S0=0 y S1 =0 se inhibe el reloj, el registro mantiene su estado (hold).
El registro tiene control asincrónico de clear, que lo coloca en estado 0000. Y el evento que sincroniza
las transferencias es el canto de subida.
Asumiendo flip-flops D, se tienen las ecuaciones:
DA = (SRSI S1' +(S0' +S1')' A + QB S0' )'
DB = ( QA S1' +(S0' +S1')' B + QC S0' )'
DC = ( QB S1' +(S0' +S1')' C + QD S0' )'
DD = ( QC S1' +(S0' +S1')' D + SLSI S0' )'
Las ecuaciones anteriores permiten diseñar el registro usando un dispositivo programable.
Registros.
Colección de flip-flops con lógica y controles similares. Suelen compartir el reloj, y las líneas
asincrónicas de set y clear.
El siguiente esquema, es un registro de almacenamiento, que muestrea 4 bits disponibles en las líneas
de entrada, los captura en un canto del reloj y los mantiene en las salidas hasta el próximo canto del
reloj.
OUT1
OUT2
OUT3
OUT4
"0"
R S
D Q
R S
D Q
R S
D Q
R S
D Q
CLK
IN1
IN2
IN3
IN4
El siguiente esquema es un registro de desplazamiento a la derecha. Almacena los últimos 4 bits de la
secuencia de entrada.
OUT1
OUT2
OUT3
OUT4
"0"
IN
R S
D Q
R S
D Q
R S
D Q
R S
D Q
CLK
Si se agrega un decodificador, que tenga como entradas a las salidas del registro, puede generarse un
detector de una secuencia de 4 bits, cada vez que se presente.
Prof. Leopoldo Silva Bijit.
13-11-2015
255
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
15.6 Alternativas de Diseño de Máquinas Secuenciales.
a) Almacenar el estado en un registro, e implementar las funciones de próximo estado en una ROM.
Registro
ROM
Contenidos
Direcciones
Este esquema se emplea para diseñar unidades de control microprogramadas de procesadores.
La información del próximo estado se almacena en la ROM.
b) Usar un dispositivo programable con salidas de registro. Con esta arquitectura, las realimentaciones
del estado son internas.
PLD
Salidas
Entradas
Este esquema se emplea para diseñar unidades de control en firmware, o de lógica alambrada.
c) Una variante del esquema a), es emplear para registrar el estado un contador sincrónico con
funciones de carga paralela, clear e incrementar. Y programar la función de próximo estado en
función de estas señales.
Este esquema se denomina de microsecuenciación y se emplea en diseños de la unidad de control de
procesadores.
Prof. Leopoldo Silva Bijit.
13-11-2015
256
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Las funciones de las señales de control del contador son:
 Cero:
llevar al estado inicial.
 Inc:
pasar al estado siguiente.
 Load:
presetear un estado determinado
i
Cero
i
Inc
0000
Load
i+1
Ejemplo.
Diseñar con un secuenciador el siguiente diagrama de estados.
0000
inc
0001
load
load
x= 0
0100
load
0110
load
x=1
load
x= 2
1000
inc
inc
inc
load
x= 3
1001
1011
x= 5
x= 4
0011
0010
inc
1100
inc
0101
0111
1010
Cero
Cero
Cero
Cero
Cero
Cero
El contador registra el estado, y sus salidas están conectadas a las direcciones de la memoria. El
contenido de la memoria son: los bit C, I, L que están conectadas a las señales Cero, Incrementar y
Cargar del registro; además pueden grabarse en la memoria, los diversos bits de salida que se
requieran asociados a cada estado (esquema de Moore).
A continuación se presenta la tabla de transiciones, o programa del secuenciador, notando que la
información del próximo estado no se almacena en la memoria, se incorpora en la tabla sólo con fines
aclaratorios:
Prof. Leopoldo Silva Bijit.
13-11-2015
257
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Estado
0000
0001
0010
0011
0100
0110
1000
1011
1001
1100
0101
0111
1010
Próximo
0001
0000
0000
0101
0111
1001
1100
1010
0000
0000
0000
0000
C
0
0
1
1
0
0
0
0
0
1
1
1
1
I
1
0
0
0
1
1
1
1
1
0
0
0
0
L
0
1
0
0
0
0
0
0
0
0
0
0
0
Salidas
Nótese que los nombres binarios de los estados se eligen para ocupar lo más eficientemente que sea
posible la señal de cuenta o incremento del contador.
Al estado 0000, se llega después del reset inicial. Y si la naturaleza del proceso secuencial es
repetitivo, al terminar los diferentes recorridos de estados se retorna al estado inicial. Para esto se
emplea la señal Cero.
Estando en el estado 0001, de acuerdo a la entrada se discierne cuál es el próximo estado. En el
ejemplo existe sólo un estado para el cual existen múltiples bifurcaciones. Se requiere almacenar la
información de los próximos estados de acuerdo a los valores de las entradas, y cuando se active la
señal Load. Esta información se denomina Tabla de Despacho.
Entrada x
000
001
010
011
100
101
Próximo estado.
0100
0110
1000
1011
0011
0010
Esta información puede codificarse en una ROM pequeña, o implementarse mediante un PLD.
Debe notarse que en la ROM del secuenciador no se almacena el próximo estado. Esto puede
significar un ahorro importante de memoria, si existe un pequeño número de estados con múltiples
bifurcaciones.
En caso de existir varios nodos con bifurcaciones, es preciso definir otras señales de carga, una por
cada nodo con bifurcaciones, y también igual número de tablas de Despacho. La señal Load del
contador es activada por el or de las señales de carga de las tablas de despacho.
Prof. Leopoldo Silva Bijit.
13-11-2015
258
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO211 Sistemas Digitales
Un esquema general de la arquitectura para diseño de máquinas secuenciales en base a un
secuenciador, se ilustra a continuación.
ROM
Próximo Estado
Contador
Tabla de
Despacho
Carga Paralela
L
C
Contenidos
Inc
I C L
Salidas
Entradas
Prof. Leopoldo Silva Bijit.
Direcciones
13-11-2015
259