Soluciones de integridad de señal

Soluciones de Integridad de Señal
Para el Diseño de Hardware de Alta Velocidad
[email protected]
1
Tektronix Española, S.A.
Documento – “Guía del diseñador digital
para verificar la integridad de la señal”
4 Definición de la “Integridad de Señal”
4 Tecnología Digital
0Computación / Comunicaciones
0Semiconductores / Electrónica
Avanzada
4
4
4
4
4
4
4
4
4
2
Integridad de Señal en Diseño/Análisis
Sondas: Donde todo empieza
Análisis Lógico: La visión Digital
Osciloscopios: La visión analógica
TLA + TDS = Digital+Analogico (iView)
Análisis de Jitter y Tiempos
Depuración de Integridad de la Señal
Soluciones de Integridad de Señal
Nº Literatura # 55S-15465-0
La Integridad de Señal (SI) Definida
4 ¿Qué es la SI?
La integridad de la señal implica
la distribución de señales
digitales y analógicas de una
parte de un circuito a otra de
manera que la información
contenida sea transportada de
forma determinística y fiable.
4 Ingeniería/Verificación de la SI:
La verificación de la SI ocurre
durante la fase de diseño para
asegurar que un sistema cumple
o excede las especificaciones de
fabricación, de fiabilidad y de las
normativas de la Industria.
3
Text-Book View of Digital Signals
Logic
Signal
1
1
0
1
0
0
+5 Volt
Supply
Ground
Real View of Digital Signals (analog)
Logic
Signal
+5 Volt
Supply
Ground
SI – Problemas y Soluciones
4 Integridad de Señal (el problema)
0 “Integridad” – definida como “completa y sin defectos”
0 SI en el diseño analógico/digital consiste en la transmisión de
señales de calidad suficiente, inluyendo la capacidad de
recuperar y reconstruir la señal
4 Fidelidad de Señal (La Solución de Tektronix)
0 “Fidelidad” es el grado de exactitud y repetibilidad en la
reproduccción de las señales para su análisis y depuración
0 No se quiere ser parte del problema cambiando las
características de las señales – Se quiere ser lo menos intrusivo
posible durante la captura, visualización y análisis de señales.
4 Osciloscopios, Sondas y Analizadores Lógicos Tektronix
….. los “Ojos” del Ingeniero
4
SI – Normativas de la Industria
4 Buscar: AC Parametrics, AC Specs, AC Timing, Clock Specs
Industria
Eléctrica
Optica
5
Telecom
4 ANSI T1.102 (DS1,
DS1A, DS1C, DS2, DS3,
STS-1, DS4, STS-3)
4 ITU-T G.703 (DS0, DS1,
E1, DS2, E2, E3, DS3,
E4, E5)
4 Bellcore GR-253-CORE
and ANSI T1.106
(SONET OC-n signals)
4 ITU-T G.957 (SDH STMn signals)
Computer
4 Serial ATA
4 1394b Firewire
4 USB2.0
4 1394b Firewire
Data Comm
4 ANSI X3.230 (Fibre
Channel)
4 IEEE 802.3ae
(Gigabit
Ethernet)
4 InfiniBand
4 ANSI X3.230 (Fibre
Channel)
4 IEEE 802.3ae
(Gigabit Ethernet)
4 InfiniBand
Lo que nos Dicen los Clientes Tecnologías
Velocidades más elevadas
Graphics
HDD
4 2.5 Gb/s PCI Express (3GIO)
Serial ATA
3GIO
4 3.125 Gb/s XAUI
4 333 MHz DDR
Memory 3GIO I/O
CPU
Bridge
Bridge
4 1+ GHz RDRAM
4 3.125Gb/s SFI-5
4 2.5 Gb/s InfiniBand
Memory
Local I/O
4 1.6 GHz HyperTransport
6
USB 2.0
3GIO
Mobile
Docking
Switch
3GIO
PCI
Mobile
Docking
Mobile
Docking
La Innovación Crea Problemas de SI
Las velocidades en uso actualmente
crean más problemas de integridad:
4 Arquitectura de buses síncronos más rápidos
0Relojes y Datos más rápidos
0Transiciones más cortas
0Tiempos de “setup & hold” más críticos
4 Problemas eléctricos y físicos
0Excursiones de tensión menores
0Señales diferenciales de alta velocidad
0Interconexiones de impedancia controlada
0Dificultad de conexión
4 Interfases Opticas / Eléctricas
Hoy – Los diseñadores digitales necesitan obtener
visibilidad de las características analógicas de sus
señales digitales
7
SI – Problemática de Diseño
4 “Para conseguir diseños fiables hay que analizar cuidadosamente
el comportamiento temporal, la distribución de la placa de circuito,
la Integridad de Señal, las EMI, y la termodinámica del sistema”
Pete Mueller, Intel
Prototype
Debug
Signal
Integrity
Timing
Margins
Jitter
Analysis
Elect / Optical Signal
Conformance Test
4 Los diseños incorporan más comunicaciones serie
4 Las velocidades de datos más elevadas a menudo requieren de
interconexiones ópticas
8
Los Requerimientos de Medida de la SI
según Nuestros Clientes
4 Tiempos de subida menores de 200ps
4 Jmedidas de jitter de 50ps pp
4 Medidas Opticas y Diferenciales
4 Tiempos S&H menores 200ps
4 Sin transmisión de reloj
4 Conformidad con máscaras estándar
4 Medidas específicas de la aplicación
4 Análisis de datos en serie
4 La integridad de señal es nuestro mayor problema
9
SI – Problemática de Medida
4 Velocidades de datos y reloj mayores
4 Tiempos subida/bajada más rápidos
4 Tiempos S&H más cortos
4 Especificaciones de jitter más exigentes
4 Excursiones de tensión menores
4 Señales diferenciales
4 Problemas de impedancia y terminación
4 Arquitecturas de bus síncronas
4 Mayor número de señales a observar
4 Dificultad de acceso
4 Dificultad de depuración
10
Los diseñadores digitales necesitan
correlacionar las características
digitales y analógicas de un SUT
Medidas de “Conformidad” en
Osciloscopios
4 Ejemplo InfiniBand:
4 Consideraciones sobrer el ancho de banda eléctrico del sistema:
0 BW Osciloscopio = bit rate eléctrico X 1.8
0 (regla aproximada de las especificaciones Fiber Channel)
0 Para InfiniBand Eléctrico @ 2.5 Gb/s signinfica > 4.5 GHz
0 (para XAUI @ 3.125 Gb/s significa 6GHz)
4 Consideraciones sobrer el ancho de banda óptico del sistema :
0 BW Sistema= bit rate óptico X 0.75
0 BW filtrado por el Receptor Optico de Referencia (ORR)
0 para STM-16 –3db @1.87GHz, los límites se extienden
hasta 4GHz
11
SI – Ancho de Banda/Precisión Amplitud
Frecuencia Normalizada
BW = 0.35 *
trise
* Esta constante se
basa en un modelo
de 1er orden - en
osciloscopios de
altísimo ancho de
banda la constante
puede llegar a ser
tan alta como 0.45
0.1
0.2
0.3
0.4
} 3%
0.5
0.6 0.7 0.8 0.9 1.0
100
97.5
95
92.5
90
87.5
85
82.5
80
77.5
75
72.5
70.7 (- 3 dB)
Amplitud (%)
Osciloscopios
4 A la frecuencia de corte a 3dB, el error de amplitud será ~ 30%.
4 La especificación de error de amplitud es típicamente del 3% max.
REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del
sistema de 3 a 5 veces mayor que el de la señal a medir.
12
Ancho de Banda & Armónicos
Onda Cuadrada Digital – Suma de Componentes Impares
1
Fundamental (1er Armónico)
3er Armónico
5o Armónico
Suma Fourier (1er-5o Armónico)
0
-1
13
0
50
100
Consideraciones sobre Flancos Rápidos
NonNon-Monotonic
(Non(Non-Linearity)
Hay que asegurarse de que las sondas y el sistema de
medida no son las causas de estos problemas.
14
Flanco de Bajada No-Monotónico
Causa un “Glitch” Digital
Glitches
Glitch (vista digital)
Glitch (vista analógica)
Se produce por una pista de 8 cm en el PCB
15
Consideraciones sobre Flancos Rápidos
Ancho de Banda Osciloscopio/Sonda:
Igual BW de la transición
Doble que el BW
Tres veces el BW
Cinco veces el BW
Error Tiempo de Subida=
41%
12%
5%
2%
¡Lo que no vemos nos puede dañar!
Forma de Onda Real cuando:
BW Osciloscopio= 5X BW Flanco
(~2% Error de Tiempo de Subida)
tr(medición) ≈
41% Error de Tiempo de Subida:
BW Osciloscopio= BW
[ tr(osciloscopio)2 + tr(sonda)2 + tr(señal)2 ]
REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del
sistema de 3 a 5 veces mayor que el de la señal a medir.
16
Tiempos Setup/Hold < 200ps (Ventana Válidez)
4 Tiempos s&h Rambus ~200ps
4 DDR <250ps
4 Firewire 1394b skew <100ps
4 Requiere alineación del orden
del ps
Utillaje de Alineación (Deskew)
SETUP TIME
HOLD TIME
DATA VALID
CLOCK
A
B
DATA
17
C
Especificaciones de Integridad de la Señal
4 Medidas: Overshoot, Undershoot, Ringback
4 Monotonicidad (Linealidad)
4 Diagrama de Ojo: p.e. USB
18
USB 2.0 Electrical Compliance Mask Test running on the
Tektronix TDS7104 DPO Oscilloscope.
Consideraciones Sobre la SI
4 Respuesta Transitoria
0 Tiempos Subida/Bajada
0 Overshoot / Undershoot
4 Fidelidad de Señal
4 Carga
3 Capacidad Análisis TDR
0Caracterización Impedancia
0Conectores, backplanes, etc.
19
Análisis de Datos Serie – Un Nuevo Reto
4 Muchas tecnologías requieren
conformidad con estándares
de “diagrama de ojo” o
Máscaras Serie
v Recuperación
de Reloj (CR)
3 Captura de paquetes de
datos relevantes medioante
disparo de patrón serie (ST)
20
Búsqueda de Eventos en Datos Serie
4 Disparo de Patron Serie
4 Depuración más simple
4 Permite el aislamiento
de fallos dependientes
de los datos en un único
disparo durante pruebas
de funcionamiento y
conformidad
4 Es preciso en la
actualidad
21
Diagramas Ojo – Calidad Transmisión (SI)
Ruido
4 Revela las características
combinadas del emisor
4 Tiempos de Subida y Bajada
4 Overshoot, Undershoot y
Ringing (Ringback)
4 Ciclo de Trabajo (Duty Cycle)
4 Jitter y Ruido
Apertura
Ojo
Jitter
4 Una apertura mayor indica una mayor tolerancia a ruido y jitter
4 Una apertura mayor indica mejor sensibilidad del receptor
4 Una gran anchura de la traza y las transiciones indica un
degradación de la sensibilidad del receptor
4 La apertura del ojo se correlaciona con el Jitter y el BER (JIT3)
22
Respuesta del Receptor de Referencia
Optico H(ρ)
Optical Reference
Receiver (ORR)
OI
EO
O/E
converter
Filter
H(ρ)
Gráfico que muestra la
respuesta real de un filtro de
Bessel-Thomson de 4º orden
y la tolerancia admitida por
los estándares SDH/SONET
para STM-16/OC-48 @
2.488Gb/s.
23
CSA7000: 2.5 Gbit/sec Optico
Reloj Recuperado Out
Datos
Recuperados
Datos Recuperados Out
Reloj
Recuperado
TX
Optico
O/E
Sistema
Disparo
HW PLL
Del
Canal
Seleccionado
Conexión del
O/E al CH1
Ch1 - 4GHz (20GS/s)
Sistema
Adquisición
Amp/Atenuador
Unico del
CSA7000
Optical Reference
Receiver (ORR)
OI
EO
Convert.
O/E
Filtro
H(ρ)
24
Pantalla
Diagramas Ojo / Máscaras en los TDS R-T
(hasta 3.2 Gb/s hoy y mayores en el futuro)
OC-48 / STM-16
OC-12 / STM-4
Estándares Com.
(rangos medio y bajo)
OC-1 (STS-1)
STM-0 (STM-0E)
OC-3 (STS-3)
STM-1 (STM-1E)
10 Gb/s
InfiniBand
1 Gb/s
FC2125
DS4 E4
IEEE1394b
(S1600B)
DS3
E3
100 Mb/s
Serial ATA
E2
FC531
DS2
10 Mb/s
E1
1 Mb/s
USB1.1
100 kb/s
25
FC266
FC133
DS1
Ethernet
Gigabit
Ethernet
USB2.0
IEEE1394b
(S400B)
FC1063
IEEE1394b
(S800B)
Estándares Datos
(alta velocidad)
Retos de la Conexión (Probing)
4 Señales de alta velocidad
4 Datos y reloj diferenciales
4 Conectores
4 Componentes de alta densidad
4 Efectos inductivos
4 Conexiónes a tierra
4 Carga de las sondas
4 Espacio disponible
4 Densidad
26
Carga de una Sonda, Modelo Simplificado
Impedancia
Entrada (Ω)
100M
10M
10X Pasiva
10 pF/10 MΩ
10X pasiva: la
carga llega a
159Ω@100MHz
1M
100k
10k
Activa
1.0 pF/1 MΩ
1k
>1GHz
100
10
Z0
0.15 pF/500 Ω
1X Pasiva
100 pF/1 MΩ
1
100
1k
10k
100k
1M
10M
100M
Frecuencia de la Señal (Hz)
27
1G
10G
Modelo Preciso
Sonda Activa más Rápida Existente
Sonda Activa referida
a tierra P7260 con
interfaz TekConnect
L1
Probe Tip
2
1
1nH
T1
Z0 = 110
TD = 11p
R1
R3
112
C1
217f
L2
1.3nH
0
C2
50f
0
28
20k
+
-
+
100
E1
C3
+
-
212f Output
-
VCVS
Gain=1
2
1
R2
0
Sondas – Carga
4 Nueva Sonda FET P7260
0 6 GHz BW Total del Sistema
0 ¡Cinput<0.5 pF!
0 ¡Rango Dinámico 6 Vp-p!
0 Rinput 20 KΩ
Tiempo de Subida (TDS6604)
075ps (10-90% Tr)
055ps (20-80% Tr)
0Requerido para circuitos con
Tr de 200ps
29
Low Voltage Differential Signaling (LVDS)
4 Estándares LVDS (ANSI/TIA/EIA-644 e IEEE 1596.3)
0 Alta velocidad >1 Gb/s, bajos consumo y ruido
0 InfiniBand: 2.5Gb, nivel diferencial > 175mV, transporte de reloj
4 Sonda Dif. P7330
03.5 GHz
00.5 pF C
LVDS
30
Modelo Preciso
Sonda Activa Diferencial más Rápida Existente
Sonda Activa Diferencial
P7330 con interfaz
TekConnect
0
0
0
CPL
Probe
Tips
R1
T1
R6
50k
TD = 20p
Z0 = 140
ke=2
ko=1
pl=10mm
ze=250
zo=120
190fF
T2
110
C1
R4
20fF
+
100
+
+
C4
-
-
397fF
110
105
0
TD = 20p
Z0 = 140
R7
0
50k
190fF
0
Output
-
C3
0
0
31
R5
C2
R3
105
R2
0
32
Jitter – es un gran problem de SI a alta
velocidad
4 ¿Qué es el jitter?
0“la desviación de un flanco respecto a donde debería estar”
0 Jitter: “Variaciones a corto plazo de los instantes significativos
de una señal digital respecto a su posición temporal ideal” (ITU).
FORMA DE ONDA DIGITAL
4 Causas del Jitter:
0Ruido Térmico
0Relojes de referencia
33
0Ruido Inyectado (EMI/RFI) 0Otras
0Inestabilidades
Separación Rj / Dj – requerido por los
últimos estándares
4 Jitter Aleatorio (Rj) RMS
0 ilimitado, Gausiano
4 Jitter Determinístico (Dj) Pk-Pk
0Jitter Periódico (Pj)
0Distorsión Ciclo de Trabajo (DCD)
0Interferencia Intersimbólica (ISI) o
Jitter Dependiente de Datos (DDj)
4 Jitter Total (Tj)
Tj = DjPk-Pk + RjRMS x N
(N = 14 para 7 sigma, BER de 10-12)
34
Los Componentes de Jitter Degradan la SI
4 Medida del Jitter Determinístico (Dj) como las variaciones pico
a pico de las posiciones temporales ideales
0Fuentes posibles
4 Insuficiente ancho de banda de la conexión al transmisor
óptico (acoplado en AC)
4 Sobreexcitación del laser (corte o saturación) induciento
tiempos de recuperación largos
4 Ruido interno (relojes, diafonía)
4 Mediad del Jitter Aleatorio (Rj) como la desviación estándar
(RMS)
0Fuentes posibles
4 PLL en la fuente de los datos
4 Ruido en la polarización del Laser o en la regeneración
temporal de la fuente de los datos
4 Ruido inducido externamente (ambiental)
35
“Delta Time Accuracy” (DTA)
4 Es el método para especificar la precisión temporal según la IEEE1057
4 Inluye los efectos de la precisión del intervalo de muestreo y la base de
timepos, los error de cuantización e interpolación, el ruido del
amplificador y el jitter del reloj de muestreo
4 Ejemplo:
DTA
Para un TDS6604 de 20GS/s con un cristal de 2.5ppm,
midiendo un reloj de 400MHz (periodo de 2.5ns)
= (0.06 / SR) + (estabilidad cristal X medida)
= (0.06 / 20GS/s) + (2.5ppm X 2.5ns)
o (0.06 X 50ps) + (2.5ppm X 2.5ns)
= 3ps + 0.00625ps
Obsérvese la pequeña contribución de la
inestabilidad del cristal en el error total
4 TDS6604 DTA ~ Especificación 3 ps (1.5 ps típica) – ésta es la precisión
(no la resolución)
36
Método en Tiempo Real del TDSJIT3
4 Método para Separación
Rj / Dj y Estimación BER
0 Basadao en datos
0
0
0
0
0
capturados en tiempo real
Incluye medidas TIE
mediante “Golden PLL”
Descomposición de Jitter
con Análisis Espectral
Ancho margen de ruido –
trabaja con un nivel de
ruido alto
Funciona con secuencias
de datos cortas o largasno se precisan detalles
sólo velocidad de datos y
longitud de la secuencia
Disparo en un punto
aleatorio de la secuencia
4 Resultados: Rj, Dj, Pj,
DCD, ISI, BER
37
TDS-JIT3: para TDS5000, CSA/TDS7000, TDS6604
Apertura del Ojo y Estimación del BER
4 La “Apertura del Ojo" se define
4 Se reduce por el jitter
4 Con separación Rj / Dj, las
0
10
-5
10
-10
Bathtub curve
Error Rates
como la región entre transiciones
de datos para la cual la tasa de
error no sobrepasa el BER
especificado o máximo.
10
medidas de jitter se pueden usar
para calcular y representar el VER
a viversos niveles vs la apertura
de ojo estimada (también conocida
10
como curva de la bañera).
BER = 10-12
Eye Opening = 0.57UI
-15
-0.5
0
0.5
1
Eye Opening (UI)
100% Errors
4 Los Osciloscopios R-T Tektronix +
el software JIT3 proporciona una
excelente aproximación (buena
correlación) con BERT
38
Ejemplo: Fibre Channel @ 1.0625 Gb/s
Apertura Ojo = 57% del UI para BER = 10-12
1.5
Estimación del BER (Bit Error Rate)
4 Empieza con
0 TIE
0 PLL TIE
4 Realiza la FFT
0 Determina frecuencia
0
0
0
0
39
y velocidad del
patrón
Suma componentes
relacionados con el
patrón
Suma componente no
correlacionados
Mide RMS de los
componentes
restantes
Estimación BER
Windows / Conectividad y Análisis
Conectividad y Análisis
Vnetajas del Entorno PC
Infrastructura Software
Impresoras y almacenamiento en red
TekVISA
Recursos de Internet (p.e. email)
Controles ActiveX
Soporte de múltiples pantallas
Excel toolbar
Integración PCs Externos y
Ordenadores no-Windows
LabVIEW y Lab Windows (PNP)
C, C++, Visual Basic, MATLAB y otros
Aplicaciones UNIX y otros recursos
LAN (VXI-11)
Medidas y análisis definidos por el
usuario
PRESTACIONES
40
API para Windows y UNIX
INTEGRIDAD
ACELERACION
Soluciones de Integridad de la Señal
Una Solución Integrada al
Diseño y Depuración
hardware
Resuelve la problemática planteada
por los diseños de alta velocidad
actuales con Osciloscopios y
Analizadores Lógicos
41
Depuración de Hardware –
Herramientas y Fases de la Depuración Digital
Depuración
Prototipos
Integridad
Señal
Márgenes
Temporales
Análisis Pruebas de Conformidad
Jitter de Señales Elect / Opticas
Optimización
Fases de
Análisis Paramétrico
Depuración
Integración HW & SW
Depuración “Kernel” y µP
Comprobación HW Inicial
Herramientas
de Depuración
DMM
42
Editor/Compilador/Linker/Loader
Depurador/Emulador Software
Analizador Lógico
Osciloscopio Real-Time / DPO
Soluciones de Diseño Digital para SI
CONEXIÓN
4 Máxima fidelidad de la señal para la
resolución de los problemas de Integridad
de Señal
4 Adquisición y correlación analógica y digital
para una depuración sensible al “contexto”
4 Medidas en la capa física
0 Medidas de jitter de la mayor precisión
0 Test de conformidad de acuerdo con
ADQUISICIÓN
VISIBILIDAD
máscaras de comunicación
4 Visibilidad del hardware y del software
43
ANALISIS
Señales Fieles + Mínima Intrusión = SI
4 Medida simultáneas Analogico
+ Digital – mediante una sonda
única
0 Elimina uso multiples sondas y
carga adicional sobre el circuito
0 Multiplexor programable de 4
canales
4 Fidelidad de la Señal
0 Sonas activas
0 Capacidad total: 0.7 pF
0 Medidas referidas a tierra
0 Medidas Diferenciales
0 Sin extensiones de las sondas
que degraden las señales
44
Un Diseñador Dice:
“Las sondas son la clave…..
Si no puedes conectarte….no puedes ni ver ni analizar
Pasivas
De tensión 1X, 10X, 1X/10x, 50 Ohm
Activas FET
Hasta 6 GHz BW
Diferenciales
P6880 SiGe
∆ probe
hasta 3.5GHz (4 GHz típico) con 1000:1
CMRR
Analizador Lógico – Pasivas, SE Activas,
Diferential Activas
SiGe Probing
BREAKTHROUGH
0.7 pf (∆)alta densidad, propósito general
Opticas
Convertidores OE (250MHz a 2.5GHz)
Sondas Alta Tensión
y Corriente
P6810 SiGe
GP Probe
De DC hasta 2 GHz
Sondas para DSO’s/DPO’s y módulos
DSO de Analizador Lógico...
45
Nuevas Sondas de Alta Velocidad
para los TLA
GRAN AVANCE
en
INTEGRIDAD DE SEÑAL
Sondas de alta densidad “Sin Conector”
Contactos de compresión en eje Z
Islas de contacto en el PCB
No son necesarios conectores en el PCB, conexiones seguras y fiables
Sin extensiones que degraden la integridad de señal
46
Nueva Arquitectura de
Adquisición TLA
iView ™
TECNOLOGIA
INNOVADORA
Tiempos a 8 GHz simultáneo con hasta 800 MHz en Estados con 2 GHz BW
¡Siempre … en cualquier canal … si reconectar ni recapturar!
34 ch
34 ch
34 ch
34 ch
2 GHz
BW
Analog
Mux
+
-
8 GHz MagniVu
Timing
16 Kb
8 GHz
Sampler
Real-Time
Clocking
State
Machine
Trigger
State
Machine
4 ch
800 MHz State
or
2 GHz Deep
Transitional Timing
128 Kb – 256 Mb
Internal DSO or
TDS Scope (iView)
8 GHz TLA sampling = 125ps resolution (time stamp)
47
Nuevo Multiplexor Analógico (2 GHz BW)
4 Conexión analógica/digital simultánea
4 Ancho de banda analógico de 2 GHz en
todos los canales
4 Cualquiera de los 136 canales se pueden
multiplexar a los 4 BNC de salida
4 Las salidas están siempre activas
34 ch
34 ch
2 GHz
Analog
Mux
Trigger
Analog Out
State
Machine
Analog In
CH 1
CH 1
CH 2
34 ch
CH 2
34 ch
4 ch
CH 3
CH 3
CH 4
CH 4
LA
48
DSO
Glitches causados por pistas del PCB
Integración de las señales analógicas y correlación con las digitales
Glitches
Vistas Digitales
Vista Analógica
Errores introducidos por una pista de 10 cm
49
Glitches causados por la Diafonía
Vista Analógica + Vista Digital
4 Algunos glitches en sistemas
digitales pueden ser causados
por acoplamiento capacitivo
entre pistas o diafonía entre
líneas de señal.
A3
4 Glitches causados por una
pista del PCD adyancente
4 Una transición en una pista
Xtalk
A2
del PCB (A2) causa un
Glitch en otra pista (A3)
4 La captura simultánea
analógica y digital permite
una rápida identificación
del problema
50
Glitches por Violación Tiempos Setup/Hold
Vista Analógica + Vista Digital
Glitch
La entrada del FF-D cambió 1.26 ns antes del flanco de reloj
51
Glitches Metaestables
Violación de los Tiempos de Setup/Hold de un Dispositivo
4 Tiempo de setup
Input
0 La señal a la entrada
ha de estar estable
antes del flanco del
reloj
D Input
t
setup
t
hold
4 Tiempo de hold
0 La señal a la entrada
ha de estar estable
después del flanco
del reloj
52
Clock
ClockInput
Algunas Anomalias SI – en su “Contexto”
Pueden estar causadas por problemas funcionales
Ejemplo: Contención de buses/señales
53
Visualización Integrada con TLA-iView
Osciloscopio TDS
externo añadido en la
Ventana de Sistema
del TLA
Los datos del osciloscopio
son “integrados y
correlacionados” en la
interfaz de usuario del
Analizador Lógico
54
Análisis SI – con iView
(Nótese la Resolución Vertical y Horizontal)
Glitch de 500ps
detectado y resaltado
1-bit: traza MagniVu
125ps (8GHz)
Multiplexor 2GHz BW …
!Analógico y Digital con
una sonda!
8-bits: Hasta 20GS/s
(50ps + interpolación)
traza analógica de TDS
Nota: Comportamiento
de la pista de tierra
capturado en otro canal
55
iView con un TLA7Axx y un TDS6604
TLA
TDS
Communication Bus
Trigger Bus
Mux
Out
56
SI – Problemas en la Depuración a Nivel
de Sistema
TRACE
JTAG
PHY
Processor / NP
Internal Bus
Internal Bus
Internal Bus
Memory FPGA
DSP
QBus
IBus
Internal Buses could be Serial or Parallel
ASIC
Internal Bus
Backplane
System
Serial Bus
PHY
DataLink
System
Serial Bus
4Visibilidad de la SI requerida para la integración HW/SW
4Correlación señales internas/externas, buses Paralelo/Serie
57
Soluciones para Datos Paralelo / Serie
Datos TDS “Integrados y Correlacionados” en la pantalla del TLA
4 Captura de trazas
analógicas con hasta
20 GS/s en un CSA/
TDS7404 o TDS6604 –
transferidas a la
pantalla del TLA.
4 Primer disparo en
Trigger Serie en palabra de32 bit FDF3 D70D(hex)
Integrado y correlacionado en el TLA
58
serie por hardware
(ST) (secuencias de
hasta 32-bit, velocidad
hasta 1.25 Gb/s).
Aplicaciones/Soluciones Integradas
Osciloscopio R-T CSA/TDS7000 o TDS6604
4Test Máscaras (SM)
Analizador TLA con
cable iView al DSO
4Disparo Serie (ST) 32-bit
4Recuperación de Reloj
SingulusG1
Divisor Optico
Sistema bajo prueba
59
LAPL Tools Partner
Fuentes de Señal e Integridad de Señal
Generadores
GeneradoresArbitrarios
Arbitrarios(AWG):
(AWG):
generadores
generadoresde
deseñal
señalempleados
empleadosen
enla
la
creación
creacióneeimplementación
implementaciónde
decualquier
cualquier
tipo
tipode
deseñal
señalrequerida
requeridapara
parala
laprueba.
prueba.
60
Emulación
Emulaciónde
de
una
unaseñal,
señal,como
como
la
lade
deun
unsensor.
sensor.
Simulación
Simulaciónde
deun
un
evento
eventooosecuencia
secuenciade
de
eventos.
eventos.
Reproducir
Reproducirun
un
evento
eventoreal
real
capturado
capturadocon
con
un
unDSO.
DSO.
Substitución
Substituciónde
dela
la
señal
señalproducida
producidapor
porun
un
bloque
bloquefuncional
funcionalno
no
disponible
disponibleaún.
aún.
Verificación
Verificaciónyy
Prueba
Pruebade
de
Márgenes
Márgenescon
con
señales
señalesideales
idealesoo
con
conun
unnivel
nivel
controlado
controladode
de
distorsión
distorsión(o
(o
errores).
errores).
Fuentes de Señal en SI: Aplicaciones
61
Disk
DiskDrive
Drive
Network
Network
Jitter
Jitter
Composer
Composer
w/
w/&&w/o
w/o
Impairments
Impairments
Creación y Edición de Señales
(Perfect Compliment to a TDS / TLA)
DUT
DUT
62
Test
TestPoint
Point
Digital
Digital
Oscilloscope
Oscilloscope
GPIB
GPIB//LAN
LAN
Waveform
WaveformCapture
Capture
Stimulus
Stimulus-Acquisition
Acquisition
Model
Model
Output
Output
Data Rate
Level
AWG
AWG
Standard
Standardor
orReference
Reference//
Add
AddImpairments
Impairments
Delay
Rise Time
Depuración de Hardware:
Estímulos de Prueba con TLA-DPGs
63
Herramientas de Tektronix para la
Integridad de Señal
4 Oscilloscopios (con Sondas y SW de Análisis Jitter)
0Optico hasta 40Gbit/s
0Receptor Optico de Referencai (ORR) integrado
0Recuperación de Reloj incorporada
0Disparo con Patrón Serie
0Test de Máscaras de Comunicación, medidas especiales
0Jitter Aleatorio y Determinístico
0Reflectometría en el Dominio del Tiempo (TDR)
4 Analizadores Lógicos (con Sondas sin Conectores)
0Capacidad de captura síncrona de alta velocidad
0Análisis de tiempos de muy alta resolución
0Traza en tiempo real de la ejecución de software
0Trazado de múltiples buses a la vez
0Correlación precisa del comportamiento digital y la calidad
analógica de las señales
4 Generadores de Señales Digitales (con Sondas)
0Generadores arbitrarios (adición de defectos/errores)
0Generadores de Datos/Patrones (estímulo)
64
Soluciones de Integridad de Señal – Sumario
4 Las tecnologías de ordenadores y comunicaciones marcan los
requerimientos críticos relacionados con la SI
4 Los estándares industriales especifican medidas y máscaras SI
4 Las velocidades de datos crecen a gran velocidad, >1Gb/s
4 Severa problemática de SI en el diseño de alta velocidad
4 Muchas consideraciones y soluciones de medida
4 “Integración y Correlación” de señales Analogicas + Digitales
4 “Jitter y BER” empiezan a ser conceptos importantes
4 N ningún fabricante T&M está mejor posicionado que Tektronix
en Soluciones para Integridad de
Señal en el Entorno de Diseño
Digital de Alta Velocidad
65