Potencia. Diseño de bajo consumo. 1. Introducción y motivación

Leakage Current: Moore’s Law Meets
Static Power
Potencia. Diseño de bajo
consumo.
Leakage Current:
Moore’s Law
Meets Static
Power. IEEE
Computer, vol. 36,
no. 12, Dec. 2003,
pp. 65-77.
Mª Luisa López Vallejo, LSI-DIE
MCRE 1
Mª Luisa López Vallejo, LSI-DIE
MCRE 2
1. Introducción y motivación
Indice
1. Introducción y motivación
2. Definiciones básicas
3. Fuentes de consumo en CMOS
4. Consumo estático
5. Consumo dinámico
6. Actividad de conmutación
7. Conclusiones
8. Bibliografía
Mª Luisa López Vallejo, LSI-DIE
María Luisa López Vallejo
Dpto. Ingeniería Electrónica
UPM
• Potencia: velocidad a la que la energía se
convierte de una forma a otra.
9
9
Conversión energía eléctrica Î calor (disipación)
Velocidad a la que la energía se extrae de una fuente
(consumo)
• Tradicionalmente se concedía importancia a
optimizar área y prestaciones.
• Hoy en día minimizar el consumo de potencia es
prioritario
MCRE 4
Mª Luisa López Vallejo, LSI-DIE
MCRE 5
Evolución del consumo de potencia
Por qué nos preocupa la potencia
• Costes de encapsulado
• Inmunidad al ruido digital
• Tiempo de vida de las baterías
(sistemas móviles)
• Preocupación ambiental
Mª Luisa López Vallejo, LSI-DIE
MCRE 6
Mª Luisa López Vallejo, LSI-DIE
MCRE 7
1
Coste de enfriamiento
Mª Luisa López Vallejo, LSI-DIE
Evolución del consumo de potencia
MCRE 8
Mª Luisa López Vallejo, LSI-DIE
Relevancia para un diseñador
2. Definiciones básicas
Influye en decisiones de diseño críticas:
9
9
9
9
• Potencia de pico:
Encapsulado y requerimientos de enfriado
Dimensión líneas de alimentación
Capacidad de la fuente de alimentación
Compromisos variados consumo-prestaciones y
consumo-área
Ppico = i pico · VDD = max[p(t)]
• Potencia media
Pmed = 1/T ∫0T p(t)dt = VDD/T ∫0T iDD(t)dt
Afecta al coste, fiabilidad y adecuación de un
circuito
Mª Luisa López Vallejo, LSI-DIE
MCRE 9
• Energía
E= ∫0T p(t)dt
MCRE 10
Figuras de mérito
Mª Luisa López Vallejo, LSI-DIE
MCRE 11
3. Fuentes de consumo en CMOS
9
Consideraciones de encapsulado y de enfriamiento
Alimentación del sistema
• Potencia de pico
9
9
Diseño de cableado de alimentación y masa
Margen de ruido de señal y análisis de fiabilidad
• Producto Potencia-Retardo (PDP)
9
9
Energía consumida en una puerta por conmutación
Medida de calidad para una puerta/tecnología
Mª Luisa López Vallejo, LSI-DIE
MCRE 12
Estático
9
• Corrientes de fugas
Dinámico
• Consumo de potencia en watios
• Consumo dinámico
9
Diodos y transistores
• Corrientes estáticas
9
9
En estilos de diseño como pseudo NMOS
Cargando y descargando capacidades
• Corrientes de cortocircuito
9
Camino cortado entre Vdd y GND al conmutar
Mª Luisa López Vallejo, LSI-DIE
MCRE 13
2
CMOS ideal
3.1 Corrientes de fugas
• No tiene consumo en estática
Vout
pMOS
Vin = 0
pMOS
Vout = 1
Vin = 1
Vout = 0
nMOS
I de Unión
de drenador
I sub-umbral
VDD Ifugas
nMOS
En la corriente de fugas domina la componente
sub-umbral
Mª Luisa López Vallejo, LSI-DIE
MCRE 14
Mª Luisa López Vallejo, LSI-DIE
MCRE 15
Corriente sub-umbral
Corrientes de unión substrato-difusión
√ID
p+
n+
p
n+
p+
p+
n+
pozo n
substrato p
Ifugas = is [exp(qV/kT) - 1]
T =0.2
Contribución muy pequeña a la potencia total:
0,1nA → 0,5nA
106 transistores
VDD=5V
MCRE 16
Mª Luisa López Vallejo, LSI-DIE
3.2 Consumo dinámico (I)
• Energía extraída de la fuente
∞
EVDD = ∫ i
Vout
0 VDD
Vout
CL
La carga y descarga de las capacidades de carga
extrae energía de la fuente de alimentación:
9
Se disipa en el trt pMOS
Se almacena en la capacidad de carga
Mª Luisa López Vallejo, LSI-DIE
∞
(t )VDD dt = VDD ∫ C
0
L
VDD
dvout
2
dt = VDDCL ∫ dvout = CLVDD
0
dt
• Energía almacenada en CL
iVdd
∞
9
MCRE 17
Consumo dinámico (II)
Vin
Vin
VGS
• Corriente que se produce para VGS < VT
• Cuanto menor es VT mayor es este consumo
• Se controla a nivel tecnológico
Ö 0,5 mW
Mª Luisa López Vallejo, LSI-DIE
VT =0.6
MCRE 18
ECL = ∫ i
0 VDD
∞
(t )vout dt = ∫ C
0
L
VDD
dvout
C V2
vout dt = CL ∫ vout dvout = L DD
0
dt
2
• Potencia: si se conmuta f veces por segundo
Pd = CL · VDD2 · f
Mª Luisa López Vallejo, LSI-DIE
MCRE 19
3
Consumo dinámico (III)
Consumo dinámico (IV)
IMPORTANTE: No depende del tamaño del
transistor, sino de la actividad de conmutación
Ö ¡Depende de los datos!
Ejemplo: consumo dinámico del siguiente diseño
9
1,2 µm
f = 100 MHz
CL= 30 fF/puerta
VDD = 5V
9
Diseño de 200.000 puertas
9
9
9
PDP= CL · VDD2
¡¡¡15 W!!!
Para un circuito completo: CL = ∑CLi
Pd = CL · VDD2 ·f0→ 1
Sin contar con el consumo en los pines...
Mª Luisa López Vallejo, LSI-DIE
MCRE 20
Consumo dinámico (y V)
•
CL
←
Mª Luisa López Vallejo, LSI-DIE
MCRE 21
3.3 Actividad de conmutación
Ceff = α CL
Pd = CL · VDD2 ·f0→ 1
• Válido para todas las puertas
• Sólo varía el factor de actividad f0→ 1
Factor de
actividad
Capacidad media
conmutada cada
ciclo de reloj
30 fF/pta·(5V)2·100·106=75 µW/pta
9
Función de la estadística de las señales de entrada
• No cambian ⇒ Pd = 0
• Cambian mucho, ↑Pd
9
• Da una idea más real de la actividad del
circuito
Depende del estilo del circuito o topología
• Cambiamos la expresión a:
Pd = CL · VDD2 · P0→ 1 · f
Mª Luisa López Vallejo, LSI-DIE
MCRE 22
Mª Luisa López Vallejo, LSI-DIE
MCRE 23
Ejemplo: actividad de conmutación
• Probabilidad de que las entradas produzcan
consumo de energía:
Z=A+B
B
Prob(init=0)·Prob(out=1) = 3/4 · 1/4 = 3/16
AB Z
A
Z
00
1
01
0
10
0
11
0
3/16
9/16
0
1
1/16
3/16
• Distribución equiprobable en las entradas
• Probabilidad de que las transiciones de entrada
produzcan 0 / 1 a la salida:
P0 = ¾ P1 = ¼
Mª Luisa López Vallejo, LSI-DIE
Ejemplo
OJO: La siguiente puerta no tiene
probabilidad equiprobable a la entrada
MCRE 24
Mª Luisa López Vallejo, LSI-DIE
MCRE 25
4
Actividad de conmutación
Ejercicio
• ¿Qué pasa si la distribución no es uniforme?
9
9
PA=Prob(A=1)
PB=Prob(B=1)
⇒
• Calcular la función de probabilidad de las
puertas básicas
P1 = f (PA, PB)
P0→1
P1 = Prob(A=0 )·Prob(B=0)
= (1- PA )(1- PB)
(1- PA)(1- PB)[1- (1- PA ) (1- PB )]
XOR
P0→1 = P0 · P1 = (1- P1) P1 =
[1-(1- PA )(1- PB)] (1- PA )(1- PB)
Mª Luisa López Vallejo, LSI-DIE
MCRE 26
ABC
X
101
C
Z
X
MCRE 27
Técnica de diseño
• Igualar tiempos de llegada a las entradas de
una puerta
• Beneficia prestaciones
• Las puertas tienen retardo de propagación
• Provoca transiciones espurias (glitches)
B
[1- (PA+ PB - 2PA PB)] (PA+ PB - 2PA PB)
Mª Luisa López Vallejo, LSI-DIE
3.4 El problema de los glitches
A
(1- PA PB ) PA PB
AND
OR
000
td
FA
td
FA
FA
FA
FA
Z
Cadenas de lógica: ¡hasta el 20% del consumo!
Mª Luisa López Vallejo, LSI-DIE
MCRE 29
• ¿Y las puertas dinámicas?
Mª Luisa López Vallejo, LSI-DIE
3.5 Consumo dinámico: reducción
Pd=CL VDD2 f
MCRE 30
Escalado de Tensión
9
9
• ªVDD: efecto cuadrático!
9
FA
Independiente de la función lógica y del estilo
Negativo: degrada prestaciones (VDD „ 2VT)
Escalado en tensión (voltage scaling)
Mª Luisa López Vallejo, LSI-DIE
MCRE 31
Mª Luisa López Vallejo, LSI-DIE
MCRE 32
5
Escalado de Tensión
Consumo dinámico: reducción
• Se puede reducir VT para contrarrestar
• Pero... aumenta la corriente sub-umbral
• ªCL
9
9
Pd=CL VDD2 f
Mejora prestaciones
Transistores de tamaño mínimo (capacidad pequeña)
excepto cuando en CL dominan capacidades
extrínsecas (fanout y conexiones)
• ªactividad de conmutación, f0→ 1 = P0→ 1 * f
9
9
Mª Luisa López Vallejo, LSI-DIE
MCRE 33
Función de la estadística de las señales y de la
frecuencia de reloj
Decisiones de diseño lógico y de arquitectura
Mª Luisa López Vallejo, LSI-DIE
MCRE 34
3.6 Corrientes de cortocircuito
vDD - vT
Vin
Vout
vin
ESC = (tr + tf)/2 VDD Ip
vT
CL
Ipico
isc
tr
tf
Pendiente finita Vin „ corriente VDD - GND
ESC=VDD(Ipicotr)/2 + VDD(Ipicotf)/2 = VDDIpico(tr +tf)/2
Mª Luisa López Vallejo, LSI-DIE
MCRE 35
Minimización de ISC
ISC~0
Depende de:
• Duración y pendiente de la señal de entrada
• Curvas I-V de los transistores P y N, (tamaño
del trt, proceso, tecnología, temperatura...)
• Capacidad de carga en la salida
Mª Luisa López Vallejo, LSI-DIE
Reducción corrientes cortocircuito
• Para CL pequeñas el
consumo está dominado
por Icorto
• Para CL grandes el
consumo está dominado
por carga/descarga de la
capacidad
ISC↑↑
Vout
Vin
CL
Vin
CL
• Se minimiza mediante igualación de tr y tf a la
entrada y a la salida
Mª Luisa López Vallejo, LSI-DIE
MCRE 36
MCRE 37
Mª Luisa López Vallejo, LSI-DIE
MCRE 38
6
Potencia total
3.7 Conclusiones
P = CL VDD2 f + (tr + tf)/2 VDD Ip f + VDD Ifugas
2
E = 1/2 CL VDD + (tr + tf)/2 VDD Ip + VDD Ifugas
• Reducir la tensión de alimentación
9
Consumo dinámico
Corrientes de fugas
Corrientes de cortocircuito
P = CL VDD2 f + (tr + tf)/2 VDD Ip f + VDD Ifugas
Mª Luisa López Vallejo, LSI-DIE
MCRE 39
9
•
•
•
•
•
Efecto cuadrático Ð ahorro drástico
Efecto negativo en prestaciones (I ~ (Vdd -VT)2)
Reducir capacidad
Reducir la frecuencia de funcionamiento
Reducir los glitches
Reducir corrientes de fugas y estáticas
Reducir conmutación en datos
Mª Luisa López Vallejo, LSI-DIE
MCRE 40
3.8 Bibliografía
• J. Rabaey, Digital Integrated Circuits: a Design
Perspective, Prentice Hall, 1996. Capítulos 3.3.4 y
4.4
• N. Weste y K. Eshraghian, Principles of CMOS
VLSI Design, A Systems Perspective, 2a edición,
de Addison-Wesley, 1993. Capítulo 4.7
• Gunther et al. Managing the Impact of Increasing
Microprocessor Power Consumption, Intel
Technology Journal Q1, 2001, en la página web de
la asignatura
Mª Luisa López Vallejo, LSI-DIE
MCRE 41
7