introducción a las memorias - Laboratorio de Memorias y Periféricos

LABORATORIOS DE:
DISPOSITIVOS DE ALMACENAMIENTO Y DE ENTRADA/SALIDA.
MEMORIAS Y PERIFÉRICOS.
PRÁCTICA #1
INTRODUCCIÓN A LAS MEMORIAS
OBJETIVO DE LA PRÁCTICA.
Comprender el concepto de acceso aleatorio y demostrar como los decodificadores proporcionan a
la memoria semiconductora esa capacidad de acceso aleatorio.
Analizar las diferentes configuraciones de salida que puede presentar una memoria.
Entender el funcionamiento de un circuito de bus común.
INTRODUCCIÓN.
Las memorias de sólo lectura ROMs y las de lectura escritura RAMs son memorias de acceso
aleatorio (RANDOM ACCESS MEMORY). Esto significa que el tiempo de acceso es constante para
cualquier localidad que se quiera accesar, ya que la selección se realiza por medio de un bloque
direccionador que esta integrado por uno o dos decodificadores. Un decodificador es un circuito
combinacional que tiene “n” entradas y 2 n salidas. Una y sólo una de sus múltiples salidas se activa bajo el
control de la dirección de entrada y de la señal de habilitación, logrando así seleccionar a una localidad de
la memoria. La salida puede ser activa baja o activa alta dependiendo del nivel de voltaje de la línea de
salida (“1” ó “0”).
Los decodificadores y su aplicación son importantes como componentes de sistemas de memoria, pues
como se mencionó le proporcionan a la memoria su capacidad de acceso aleatorio. En los circuitos
integrados de memoria la decodificación se lleva a cabo comúnmente por transistores de emisor múltiple.
Éstos actúan como una compuerta de “n” entradas, aunque es necesario una etapa de potencia para
activar a todo un renglón de memoria.
Los flip-flops y las compuertas con los que se arman las memorias de tipo estáticas se fabrican con
tecnología TTL de las familias SSI y MSI, como sabemos las compuertas TTL en todas las versiones
vienen en tres tipos diferentes de configuraciones de salida.
1. Salida colector abierto (open collector).
2. Salida de poste totémico (Totem Pole).
3. Salida de tres estados. (Three States).
Esto influye directamente en el tipo de salida que presentarán los dispositivos de almacenamiento
(memorias), por ello se analizará brevemente su funcionamiento. El diagrama básico para cada tipo de
salida es el que se muestra en la figura 1.
Figura 1. Tipos de salida para la tecnología TTL.
El inciso “a” de la figura 1, nos muestra el circuito básico de la compuerta NAND con salida de colector
abierto. En el que si cualquier entrada es baja, Q3 se pone en corte por lo que se debe agregar una
resistencia externa conectada a Vcc para que la salida “hale” hacia el nivel alto de voltaje, o la salida
actuará como circuito abierto. Si todas las entradas son altas, ambos Q2 y Q3 conducen y se saturan, por
lo que la salida será menor que 0.2V. Esto confirma las condiciones de operación NAND.
Cabe señalar que la necesidad de conformar lógica alambrada y de construir sistemas de base común,
provocó que los fabricantes no incluyeran la resistencia RL internamente. Por lo que esta configuración es
utilizada con fines muy especiales, en nuestro caso (práctica 3), formar un bus de datos común a todas las
celdas (flip-flops) de la memoria.
El inciso “b” de la figura 1, muestra la configuración de salida poste totémico llamada así porque el
transistor Q4 está “encima” de Q3. La compuerta TTL poste totémico es igual a la compuerta de colector
abierto, excepto por el transistor de salida Q4 y el diodo D1. Al comparar este tipo de salida con la de
colector abierto vemos que su tiempo de desactivación es más rápido, esto es debido a que se remplaza el
arranque pasivo de la RL, por un arranque activo con el transistor Q4.
La conexión de lógica alambrada no se permite con circuitos de salida de poste totémico. Cuando dos
circuitos de este tipo se conectan juntos, con la salida de una compuerta alta y la salida de la segunda
baja, la cantidad excesiva de corriente exigida puede producir suficiente calor para dañar los transistores
del circuito.
Hay sin embargo, una clase especial de compuerta tipo poste totémico que permite la conexión alambrada
de las salidas con el propósito de formar un sistema de bus común. Cuando una compuerta TTL de salida
tipo poste totémico tiene esta propiedad, se le llama compuerta de tres estados (o triestado). El inciso “c”
de la figura 1, muestra el diagrama del circuito inversor de tres estados. Observemos que los transistores
Q6, Q7 y Q8, asociados con la entrada de control forman un circuito similar a la compuerta de colector
abierto. Por su parte los transistores Q1-Q5, asociados con la entrada de datos forman un circuito TTL de
poste totémico y los dos circuitos se conectan juntos por medio del diodo D1.
Esta compuerta de tres estados tiene tres estados de salida: (1) un estado de bajo nivel cuando el
transistor inferior del poste totémico está conduciendo y el superior está en corte; (2) un estado de nivel
alto cuando el transistor superior del poste totémico está conduciendo y el inferior está en corte y (3) un
tercer estado en que ambos transistores del poste totémico estén inactivos o en corte. Por lo tanto si la
entrada C es baja, la compuerta se habilita y se comporta como un inversor del valor de entrada A.
Cuando la entrada C es alta, la salida Y presentará el tercer estado, es decir, un circuito abierto o un
estado de alta impedancia, el cual permite una conexión alámbrica directa de muchas salidas a una línea
común.
DESARROLLO.
i)
ii)
-
iii)
Alambrar el decodificador que diseño en el previo y verificar la decodificación llenando la
siguiente tabla de verdad.
A2
A1
A0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
S7
S6
S5
S4
S3
S2
S1
S0
Alambrar dos decodificadores 2x4 (utilice el CI 74139) para obtener un decodificador 3x8. A la
salida conecte leds y resistencias para verificar visualmente el comportamiento.
¿Qué lógica (negativa o positiva) utiliza este decodificador? Explique.
Armar los dos casos de bus común que se muestran en la figura 2, utilizando un CI 7401 que
presenta salidas de colector abierto. Analice el comportamiento, llene las tablas y explique al
instructor lo que esta sucediendo.
Figura 2. Principio de bus común utilizando compuertas de colector abierto.
-Según la lógica booleana que función representa este circuito alambrado (el 2do. caso).
-¿Cuál será la ecuación que relaciona a la salida Y con las entradas (A,B,C,D,E,F)?.
MATERIAL.
1 CI. 74LS139 (Dual Decoder, 2 to 4)
1 CI. 7401
1 CI. 7404
- Circuitos integrados y material necesario para armar su diseño del primer punto (i).
- Resistencias de 330 ohm, 1K ohm y diodos leds, suficientes.